JPS6075152A - Ｃｍｉ受信器 - Google Patents
Ｃｍｉ受信器Info
- Publication number
- JPS6075152A JPS6075152A JP18361983A JP18361983A JPS6075152A JP S6075152 A JPS6075152 A JP S6075152A JP 18361983 A JP18361983 A JP 18361983A JP 18361983 A JP18361983 A JP 18361983A JP S6075152 A JPS6075152 A JP S6075152A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- cmi
- signal
- output
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
- H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
- H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＣＭ Ｉ （Ｃｏｄｅｄ Ｍａｒｋ １ｎｖｅ
ｒｓｉｏｎ）信号の受信回路に関する。
ｒｓｉｏｎ）信号の受信回路に関する。
ＣＭＩ信号（は論理値１に対して交番するルベル、ある
いは−ルベルを割当て、論理値Ｏに対してタイムスロッ
トの前半に一ルベル ルベルを割当てたものである。したがって、ＣＭＩ信号
は変換点が多いので、タイミング抽出が容易であるとい
う特徴がある反面、後に説明するように広い帯域が必要
であるという問題がある。
いは−ルベルを割当て、論理値Ｏに対してタイムスロッ
トの前半に一ルベル ルベルを割当てたものである。したがって、ＣＭＩ信号
は変換点が多いので、タイミング抽出が容易であるとい
う特徴がある反面、後に説明するように広い帯域が必要
であるという問題がある。
ここで、第１図によりＣ Ｍ Ｉ ＜；ｇ号を説明して
おく。ＣＭＩ信号は第１図に示すように、タイムスロッ
トの前半と後半とが同じレベルの時には論理値１、相違
する時には論理値０であるという特徴を有する。従来回
路では、タイムスロットの前半をサンプリングＬ７てレ
ベルを判定し、さらに後半をサンプリングして再びレベ
ルを判定することにより、得られた結果を照合してＣＭ
Ｉ信号の論理値判定を行っていた。そこで、ＣＭＩ信号
では、データの繰返し周期をＴ（第１図参照）とすると
論理値０の周波数スペクトルは実効的に２／Ｔ（＋１Ｚ
）ｔ：であり、既に説明したように取扱う回路は広い帯
域を必要とするという欠点を有していた。
おく。ＣＭＩ信号は第１図に示すように、タイムスロッ
トの前半と後半とが同じレベルの時には論理値１、相違
する時には論理値０であるという特徴を有する。従来回
路では、タイムスロットの前半をサンプリングＬ７てレ
ベルを判定し、さらに後半をサンプリングして再びレベ
ルを判定することにより、得られた結果を照合してＣＭ
Ｉ信号の論理値判定を行っていた。そこで、ＣＭＩ信号
では、データの繰返し周期をＴ（第１図参照）とすると
論理値０の周波数スペクトルは実効的に２／Ｔ（＋１Ｚ
）ｔ：であり、既に説明したように取扱う回路は広い帯
域を必要とするという欠点を有していた。
本発明の目的は、遅延回路と加算器とを備え、入力され
たＣＭＩ信号に周期の１／２だけ遅延させて、入力ＣＭ
Ｉ信号の周期の１／２の周期を有する波形に変換するこ
とにより、従来の欠点を除去し、使用周波数帯域を従来
の１／２に減することができるＣＭＩ受信器を提供する
ことにある。
たＣＭＩ信号に周期の１／２だけ遅延させて、入力ＣＭ
Ｉ信号の周期の１／２の周期を有する波形に変換するこ
とにより、従来の欠点を除去し、使用周波数帯域を従来
の１／２に減することができるＣＭＩ受信器を提供する
ことにある。
本発明の構成は遅延回路と、加算器と、低域フィルタと
、タイミング抽出回路と２判定器とから成るものである
。遅延回路は、受信されたＣＭＩ信号に対して作用し、
ＣＭ Ｉ信号を１／２周期に相当する時間だけ遅延させ
るためのものである。
、タイミング抽出回路と２判定器とから成るものである
。遅延回路は、受信されたＣＭＩ信号に対して作用し、
ＣＭ Ｉ信号を１／２周期に相当する時間だけ遅延させ
るためのものである。
加算器は、遅延回路の出力と受信されだＣＭ Ｉ信号と
を入力して加算し、入力周期の１／２の周期を有する波
形を発生させるだめのものである。低域フィルタは、加
算器の出力を加えて基本波成分のみを取出すためのもの
である。タイミング抽出回路は、受信されたＣ Ｍ Ｉ
信号の符号を入力して符号情報を抽出するだめのもので
ある。判定器は、低域フィルタの出力を入力として、タ
イミング抽出回路からの情報により判定を行うためのも
のである。
を入力して加算し、入力周期の１／２の周期を有する波
形を発生させるだめのものである。低域フィルタは、加
算器の出力を加えて基本波成分のみを取出すためのもの
である。タイミング抽出回路は、受信されたＣ Ｍ Ｉ
信号の符号を入力して符号情報を抽出するだめのもので
ある。判定器は、低域フィルタの出力を入力として、タ
イミング抽出回路からの情報により判定を行うためのも
のである。
次に、図面を参照して本発明の詳細な説明する。
第２図は、本発明によるＣＭＩ受信器の一実施例を示す
ブロック図である。ｌ′１′〜２図において、１は入力
端子、２は遅延時間がＴ／２ （Ｔ ： ＣＭＩ信号の
周期）のが延回路、３は加算器、４は低域フィルタ、５
はタイミング抽出回路、６は判定器、７は出力端子であ
る。
ブロック図である。ｌ′１′〜２図において、１は入力
端子、２は遅延時間がＴ／２ （Ｔ ： ＣＭＩ信号の
周期）のが延回路、３は加算器、４は低域フィルタ、５
はタイミング抽出回路、６は判定器、７は出力端子であ
る。
第３図は、第２図に示すＣＭＩ受信器の動作を示すタイ
ミングチャートである。次に、第３図に示すタイミング
チャートを参照し７、第２図に関して説明を行う。入力
端子１（では第３図（ａ）に示されるＣ Ｍ Ｉ信号が
入力さ１しる。遅延回路２の有する遅延時間特性はＴ／
２であるため、遅延回路２の出力波形は第３図（ｂ）に
より与えられるものとなる。加算器４は第３図（ａ ”
）と（ｂ）とに示す波形の加算を行うだめのものである
。加算器４の出力は第３図（ｃ）により与えられるもの
である。タイムスロットの後半において、論理値１の時
にはルベル、あるいは−ルベル、論理値０の時には０レ
ベルであることは第３図（ｃ）の波形において特記すべ
きである。さらに、この波形では−１から１への遷移、
あるいは−１から１への遷移が存在しないことは注目す
べきである。
ミングチャートである。次に、第３図に示すタイミング
チャートを参照し７、第２図に関して説明を行う。入力
端子１（では第３図（ａ）に示されるＣ Ｍ Ｉ信号が
入力さ１しる。遅延回路２の有する遅延時間特性はＴ／
２であるため、遅延回路２の出力波形は第３図（ｂ）に
より与えられるものとなる。加算器４は第３図（ａ ”
）と（ｂ）とに示す波形の加算を行うだめのものである
。加算器４の出力は第３図（ｃ）により与えられるもの
である。タイムスロットの後半において、論理値１の時
にはルベル、あるいは−ルベル、論理値０の時には０レ
ベルであることは第３図（ｃ）の波形において特記すべ
きである。さらに、この波形では−１から１への遷移、
あるいは−１から１への遷移が存在しないことは注目す
べきである。
したがって、周波数（１／Ｔ）よシ高い成分を遮断する
ため、低域フィルタ４を通すと低域フィルタ４の出力端
子からは第３図（ｄ）に示す波形が得られる。したがっ
て、第３図（ｄ）の矢印の位相でサンプリングすればデ
ータが再生できるわけである。
ため、低域フィルタ４を通すと低域フィルタ４の出力端
子からは第３図（ｄ）に示す波形が得られる。したがっ
て、第３図（ｄ）の矢印の位相でサンプリングすればデ
ータが再生できるわけである。
以上説明したように、本発明においては遅延回路と加算
器とを備え、入力されたＣＭＩ信号に周期の１／２だけ
遅延させて、入力ＣＭＩ信号の周期の１／２の周期を有
する波形に変換することにより、従来のＣＭＩ受旧器に
比べて使用周波数帯域が１／２でよいという効果があり
、さらに、 ＣＭＩ信号よりタイミングを抽出する際に
タイミングを抽出しやすいという効果もある。
器とを備え、入力されたＣＭＩ信号に周期の１／２だけ
遅延させて、入力ＣＭＩ信号の周期の１／２の周期を有
する波形に変換することにより、従来のＣＭＩ受旧器に
比べて使用周波数帯域が１／２でよいという効果があり
、さらに、 ＣＭＩ信号よりタイミングを抽出する際に
タイミングを抽出しやすいという効果もある。
第１図は、ＣＭＩ信号の詳細を示すタイミングチャート
である。 第２図は、本発明によるＣＭＩ受信器の一実施例を示す
ブロック図である。 第３図は、第２図に示すＣＭ、 Ｉ受信器の動作例を示
すタイミングチャートである。 １・・・入力端子 ２・・・遅延回路 ６・・・加算器 ４・ψ・低域フィルタ ５・・・タイミング抽出回路 ６・・・判定器 ７・・・出力端子 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
である。 第２図は、本発明によるＣＭＩ受信器の一実施例を示す
ブロック図である。 第３図は、第２図に示すＣＭ、 Ｉ受信器の動作例を示
すタイミングチャートである。 １・・・入力端子 ２・・・遅延回路 ６・・・加算器 ４・ψ・低域フィルタ ５・・・タイミング抽出回路 ６・・・判定器 ７・・・出力端子 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 【特許請求の範囲】 受信されたＣＭＩ信号に対して作用し、前記ＣＭＩ信号
に１／２周期の遅延を与えるだめの遅延回路と、前記遅
延回路の出力と前記受信されたＣＭ Ｉ信号とを入力し
て加算するだめの加算器と。 前記加算器の出力に対して作用し、前記加算器の出力信
号の基本波成分のみを出力として取出すための低域フィ
ルタと、前記受信されだＣＭＩ信号よりタイミング成分
を抽出するだめのタイミング回路と、前記低域フィルタ
の出力を入力として前記タイミング成分に応じて前記受
信されたＣＭＩ信号を判定するだめの判定器とを具備し
て構成したことを特徴とするＣＭＩ受信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18361983A JPS6075152A (ja) | 1983-09-30 | 1983-09-30 | Ｃｍｉ受信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18361983A JPS6075152A (ja) | 1983-09-30 | 1983-09-30 | Ｃｍｉ受信器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6075152A true JPS6075152A (ja) | 1985-04-27 |
Family
ID=16138942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18361983A Pending JPS6075152A (ja) | 1983-09-30 | 1983-09-30 | Ｃｍｉ受信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075152A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364448A (ja) * | 1986-09-05 | 1988-03-22 | Nec Corp | 符号変換回路 |
| JPH01140811A (ja) * | 1987-11-27 | 1989-06-02 | Nec Corp | Ｃｍｉ受信器 |
-
1983
- 1983-09-30 JP JP18361983A patent/JPS6075152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364448A (ja) * | 1986-09-05 | 1988-03-22 | Nec Corp | 符号変換回路 |
| JPH01140811A (ja) * | 1987-11-27 | 1989-06-02 | Nec Corp | Ｃｍｉ受信器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463682B1 (ko) | 전송방법 및 그 방법의 실행을 위한 장치 | |
| US4317211A (en) | Manchester code decoding apparatus | |
| US4312075A (en) | Timing-phase recovery circuit | |
| JPH0314251B2 (ja) | ||
| JPS6075152A (ja) | Ｃｍｉ受信器 | |
| US4253188A (en) | Clock synchronization for data communication receiver | |
| JPS58131850A (ja) | デイジタル通信伝送装置 | |
| JPH0787148A (ja) | 同期加算装置 | |
| JPS59171230A (ja) | 擬似誤り率測定回路 | |
| JPS6142895B2 (ja) | ||
| JPH0265318A (ja) | 信号送受信装置 | |
| JP3999039B2 (ja) | 差周波数検出回路 | |
| JPS605637A (ja) | スペクトラム拡散通信方式 | |
| JPH037427A (ja) | 復号装置 | |
| JPH0319094Y2 (ja) | ||
| JP2818432B2 (ja) | 信号伝送方式 | |
| SU674225A1 (ru) | Устройство приема самосинхронизирующихс импульсных последовательностей | |
| SU902302A1 (ru) | Устройство дл приема цифровой информации | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| KR20020046118A (ko) | 단극성 최소대역폭 신호 성형 방법 및 전송장치 | |
| KR19990085246A (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
| JPH07143087A (ja) | 同期加算装置 | |
| JPS60146556A (ja) | Ｆｓｋ復調装置 | |
| JPH01241246A (ja) | デジタル信号検出回路 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 |