JPS60146556A - Ｆｓｋ復調装置 - Google Patents
Ｆｓｋ復調装置Info
- Publication number
- JPS60146556A JPS60146556A JP281284A JP281284A JPS60146556A JP S60146556 A JPS60146556 A JP S60146556A JP 281284 A JP281284 A JP 281284A JP 281284 A JP281284 A JP 281284A JP S60146556 A JPS60146556 A JP S60146556A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sampling
- output
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は周波数シフトキーインク（以後ＦＳＸと略す）
変調信号の復調に用いることができるｒＳ Ｋ復調装罷
に関するものである。
変調信号の復調に用いることができるｒＳ Ｋ復調装罷
に関するものである。
従来例の構成とその問題点
近年、移動無線通信が無線通イ菖分野の重安なイ）′Ｊ
置を占め始めておシ、特にその中で回線接続等を行なう
制御信号の変調方式には、占有周波数帯域中が狭いこと
、非線形伝送路に適すること、の条件を満足する位相連
続ＦＳＫ力・しばしば用いられる。この位相連続ＦＳＫ
の復調方式としては、同期検波方式及び遅延検波方式が
考えられるが、搬送波の同期信号の再生が不要であるこ
と、バ−ヌ１−ノイズに強いことの理由から遅延検波方
式力嗟く使用されている。このため位相連続ＦｓＫのｊ
延検波方式の復調を行なうモデム用ＬＳＩが数毛く使用
されている。
置を占め始めておシ、特にその中で回線接続等を行なう
制御信号の変調方式には、占有周波数帯域中が狭いこと
、非線形伝送路に適すること、の条件を満足する位相連
続ＦＳＫ力・しばしば用いられる。この位相連続ＦＳＫ
の復調方式としては、同期検波方式及び遅延検波方式が
考えられるが、搬送波の同期信号の再生が不要であるこ
と、バ−ヌ１−ノイズに強いことの理由から遅延検波方
式力嗟く使用されている。このため位相連続ＦｓＫのｊ
延検波方式の復調を行なうモデム用ＬＳＩが数毛く使用
されている。
以下図面を参照しながら従来の遅延検波方式はよる位相
連続ＦＳＸの復調装置について説明す２第１図は従来の
遅延検波方式による位イ［１連続ＦＳＸの復調装置のブ
ロック図であシ、１は波形整形した位相連続ＦＳＸ変調
信号を入力する入力端子２は１ビン１−の遅延回路、３
は排他的論理和回路４は復調信号よシ高い周波数成分を
減衰させる反転型の低域フィルり、５はしきい値を与え
る入力端子、６は入力端子５で与えるしきい値と低域フ
ィルり４の出力を比較する比較回路である。
連続ＦＳＸの復調装置について説明す２第１図は従来の
遅延検波方式による位イ［１連続ＦＳＸの復調装置のブ
ロック図であシ、１は波形整形した位相連続ＦＳＸ変調
信号を入力する入力端子２は１ビン１−の遅延回路、３
は排他的論理和回路４は復調信号よシ高い周波数成分を
減衰させる反転型の低域フィルり、５はしきい値を与え
る入力端子、６は入力端子５で与えるしきい値と低域フ
ィルり４の出力を比較する比較回路である。
以上のように構成されたＦＳＫ復調装置についてその動
作を論理″１０１０ −・“の変調信号が入力されたと
して以下に説明する。第２図の波形図で示すように論理
Ｎ Ｑ ＩＩと論理〃１〃とからなる信号ａを一方は直
接に排他的論理和回路３へ入力し、他方は１ビツトの遅
延回路２へ入力する。
作を論理″１０１０ −・“の変調信号が入力されたと
して以下に説明する。第２図の波形図で示すように論理
Ｎ Ｑ ＩＩと論理〃１〃とからなる信号ａを一方は直
接に排他的論理和回路３へ入力し、他方は１ビツトの遅
延回路２へ入力する。
１ビ、）トの遅延回路によって１ピノ１−遅延された信
号すは前記信号ａと共に排他的論理和回路３へ入力され
る。排他的論理和回路３の出ノｙ ｃ ｆｄ：低域フィ
ルり４で復調信号より高い周波数成分が涯哀され出力ｄ
を得る。比較回路らでは低域フィルり４の出力ｄと入力
端子６に与えられたしきいイ１１紮が比較され、論理ｒ
′１ ｒｒの場合はハイレベル、論理″０〃の場合はロ
ーレベルとなる復・訳出カを発生ずる。
号すは前記信号ａと共に排他的論理和回路３へ入力され
る。排他的論理和回路３の出ノｙ ｃ ｆｄ：低域フィ
ルり４で復調信号より高い周波数成分が涯哀され出力ｄ
を得る。比較回路らでは低域フィルり４の出力ｄと入力
端子６に与えられたしきいイ１１紮が比較され、論理ｒ
′１ ｒｒの場合はハイレベル、論理″０〃の場合はロ
ーレベルとなる復・訳出カを発生ずる。
しかしなから、上記のような構成ＶＣおいては。
信号の伝送速度Ｃビットレート）と伝送する論理ｕ １
ｔ 、 ｒｒ （） ｎに対応した変調周波数が近い
場合低域フィルり４で信号周波数成分と不・及周波数成
分が十分に分離できず復調信号に歪及びジッタが発生し
原信号と異なること及び、回路が複雑でコストが高くな
るという問題点を有していた。
ｔ 、 ｒｒ （） ｎに対応した変調周波数が近い
場合低域フィルり４で信号周波数成分と不・及周波数成
分が十分に分離できず復調信号に歪及びジッタが発生し
原信号と異なること及び、回路が複雑でコストが高くな
るという問題点を有していた。
発明の目的
本発明の目的は、上記の欠点を除去し、信号の伝送速度
と伝送する論理″１ ’ 、 ”Ｏ’に対応した変調周
波数が近い場合でも簡単な構成で正確な復調を可能とす
るＦＳＸＳＸ復調装置供することである。
と伝送する論理″１ ’ 、 ”Ｏ’に対応した変調周
波数が近い場合でも簡単な構成で正確な復調を可能とす
るＦＳＸＳＸ復調装置供することである。
発明の構成
本発明のＦＳＸ復調装置は、論理〃０＃と論理ｒｒ １
ｎに対応する位相連続ＦＳＸ信号の１ビツト間の反転
回数が奇数回と偶数回になるＣ即ち、信号波形が時間Ｔ
／２を原点として奇関数と偶関数になる。）変調方式に
着目し、時間０から時間Ｔ／２ｉでの論理・１・、 ″
ｏ’両方の信号波形の反転点でくぎられた時間範囲と、
時間Ｔ／２を原点として前記時間範囲と点対称となる時
間範囲で合計２回のサンプリングを行ない、１ビツト間
の反転回数が奇数回の場合は２回のザンプリング値の論
理レベルが異なり、偶数回の場合は同じとなることを利
用して復調を行なうことを基本原理とするものであり、
論理信号の１ビツトの時間をＴとし、かつＦ１＝ Ｎ／
Ｔ 、Ｆ２−（Ｍ十％）／Ｔ（但し、Ｍ、Ｎは自然数で
ある。）で表わされる周波数Ｆ１．Ｆ２で前記論理信号
の〃０”または′１１１１が伝送される位相連続ＦＳＸ
信号を１ビ。
ｎに対応する位相連続ＦＳＸ信号の１ビツト間の反転
回数が奇数回と偶数回になるＣ即ち、信号波形が時間Ｔ
／２を原点として奇関数と偶関数になる。）変調方式に
着目し、時間０から時間Ｔ／２ｉでの論理・１・、 ″
ｏ’両方の信号波形の反転点でくぎられた時間範囲と、
時間Ｔ／２を原点として前記時間範囲と点対称となる時
間範囲で合計２回のサンプリングを行ない、１ビツト間
の反転回数が奇数回の場合は２回のザンプリング値の論
理レベルが異なり、偶数回の場合は同じとなることを利
用して復調を行なうことを基本原理とするものであり、
論理信号の１ビツトの時間をＴとし、かつＦ１＝ Ｎ／
Ｔ 、Ｆ２−（Ｍ十％）／Ｔ（但し、Ｍ、Ｎは自然数で
ある。）で表わされる周波数Ｆ１．Ｆ２で前記論理信号
の〃０”または′１１１１が伝送される位相連続ＦＳＸ
信号を１ビ。
トごとに、時間Ｏから時間Ｔ／２までの間の論理ｒｒ
１ ｎ 、 ｕ （）″両方の信号波形のハイレベルか
らローレベルあるいはローレベルかラハイレベルへの反
転点でくぎられた任意の１つの時間範囲で１回目のサン
プリングを行ない、次に時間’Ｉ’ ／ ２ ＠一対称
点として、１［■目のサンプリングを行なった時間範囲
に対応する時間範囲に２回目のサンプリングを行なうサ
ンプリンク回路と、このサンプリング１可路の出力を遅
延させる１ビットのシフトレジヌクと、このサンブリン
ク回路とンフトレシスタにタイミングパルスを与えるタ
イマ七、前記サンプリング回路の出力とシフトレジスタ
の出ツノを入力して排他的論理和を取るす１：論理論理
和回路を具備し、この排他的論理和回路の出力より復調
出力を得るように構成したものである。
１ ｎ 、 ｕ （）″両方の信号波形のハイレベルか
らローレベルあるいはローレベルかラハイレベルへの反
転点でくぎられた任意の１つの時間範囲で１回目のサン
プリングを行ない、次に時間’Ｉ’ ／ ２ ＠一対称
点として、１［■目のサンプリングを行なった時間範囲
に対応する時間範囲に２回目のサンプリングを行なうサ
ンプリンク回路と、このサンプリング１可路の出力を遅
延させる１ビットのシフトレジヌクと、このサンブリン
ク回路とンフトレシスタにタイミングパルスを与えるタ
イマ七、前記サンプリング回路の出力とシフトレジスタ
の出ツノを入力して排他的論理和を取るす１：論理論理
和回路を具備し、この排他的論理和回路の出力より復調
出力を得るように構成したものである。
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第３図は本発明の一実施例におけるＦＳＫ復調装置のブ
ロック図を示すものである。第３図において、７は波形
整形した位相連続ＦＳＸ変調信号を入力する入力端子、
１１はタイミングパルスを与えるタイマ、８は入力端子
７に加えられた変調信−弓ｌ−タイマ１１からのクイミ
ングバルヌでサンプルするサンブリンク回路、９はサン
プリング回路８からの信号をタイマ１１からのクイミン
クパルヌでシフ１−スる１ビツトのシフトレジヌク、１
０はシフトレシヌタ９からの出力とサンプリング回路８
からの出ノＪを入力とする排他的論理和回路である。な
お、サンプリンク回路８及びシフトレジヌク９はタイマ
１１からのタイミングパルスヌの立上りで動作するもの
とする。但し、タイマの出力パルスのタイミングは人力
信号のタイミンクト何らかの方法によシ同期しているも
のとし、ここではこの手段についての説明はも略する。
ロック図を示すものである。第３図において、７は波形
整形した位相連続ＦＳＸ変調信号を入力する入力端子、
１１はタイミングパルスを与えるタイマ、８は入力端子
７に加えられた変調信−弓ｌ−タイマ１１からのクイミ
ングバルヌでサンプルするサンブリンク回路、９はサン
プリング回路８からの信号をタイマ１１からのクイミン
クパルヌでシフ１−スる１ビツトのシフトレジヌク、１
０はシフトレシヌタ９からの出力とサンプリング回路８
からの出ノＪを入力とする排他的論理和回路である。な
お、サンプリンク回路８及びシフトレジヌク９はタイマ
１１からのタイミングパルスヌの立上りで動作するもの
とする。但し、タイマの出力パルスのタイミングは人力
信号のタイミンクト何らかの方法によシ同期しているも
のとし、ここではこの手段についての説明はも略する。
以上のように構成された本実施例のＦ’ Ｓ Ｋ復調装
置について、前記位相連続ＦＳＸ伯号信号−２゜Ｍ−１
とした場合について、サンプリンク回路８のサンプルタ
イミングを第４図に示し説明する。
置について、前記位相連続ＦＳＸ伯号信号−２゜Ｍ−１
とした場合について、サンプリンク回路８のサンプルタ
イミングを第４図に示し説明する。
第４図ｆは論理・１・・を、ｇは論理・・。・・を示し
、論理〃１″の変調周波数Ｆ、 ［Ｆ、＝２／Ｔ 。
、論理〃１″の変調周波数Ｆ、 ［Ｆ、＝２／Ｔ 。
論理″０″の変調周波数Ｆ２は３／２Ｔである。寸たｈ
はタイマ１１よシサンプリンク回路８、シフ１−レジス
タ９へ与えられるクイミンクハ／Ｌ／ヌであり、第１回
目のザンブリング分時ｌ１ｊＪｔ、、第２１ｊｊ目のサ
ンブリンクを時間ｔ７に行なうとする。
はタイマ１１よシサンプリンク回路８、シフ１−レジス
タ９へ与えられるクイミンクハ／Ｌ／ヌであり、第１回
目のザンブリング分時ｌ１ｊＪｔ、、第２１ｊｊ目のサ
ンブリンクを時間ｔ７に行なうとする。
ここでｔｌは入力信号波形の１ビツト分の初めｔ。
から１度目の反転点ｔ２までの間の任意の点であり、ま
た時間ｔ７は、Ｔ／２である時間ｔ４を１１称点とした
場合の時間ｔ。、ｔ２ にそれぞれ夕、１応する時間１
８．１６の間の任意の１点である。同図から明らかなよ
うに、論理″１“の場合は時１￥ｉ」ｔ４に関して信号
波形か奇関数となり時間ｔ１とｔｌの論理レベルが異な
り、論理ＩＩ ＯＨの場合は時間ｔ４に関して信号波形
か偶関数となり１１．Ｊｌｌｆ、ｆｌ ｔ １とｔｌ
の論理レベルが同じであることに后に１すると、時間ｔ
１とｔｌの論理レベルのυ１他的論理和をとれは元の論
理″１〃または”Ｏ’か復調できることになる。
た時間ｔ７は、Ｔ／２である時間ｔ４を１１称点とした
場合の時間ｔ。、ｔ２ にそれぞれ夕、１応する時間１
８．１６の間の任意の１点である。同図から明らかなよ
うに、論理″１“の場合は時１￥ｉ」ｔ４に関して信号
波形か奇関数となり時間ｔ１とｔｌの論理レベルが異な
り、論理ＩＩ ＯＨの場合は時間ｔ４に関して信号波形
か偶関数となり１１．Ｊｌｌｆ、ｆｌ ｔ １とｔｌ
の論理レベルが同じであることに后に１すると、時間ｔ
１とｔｌの論理レベルのυ１他的論理和をとれは元の論
理″１〃または”Ｏ’か復調できることになる。
次に、これを実現するだめの手順について説明する。第
５図に本実施例のＦＳＸ復調装置各部の波形図を示す。
５図に本実施例のＦＳＸ復調装置各部の波形図を示す。
同図において、１は入力端子７へ人力される位相連続Ｆ
ＳＸ変調信号、ｋはサンプリンタ回路８の出力、ｔはシ
フトレシヌタ９の出力、には排他的論理和回路１０の出
力、３はタイマ１１からのタイミングパルスである。ま
ず第５図の波形図で示すように論理” １０１０〃から
なる変調信号１を入力端子７よりサンプリンク回路８へ
入力し、タイマ１１のタイミングパルスコの立上りでサ
ンブリンクを行なう。このサンプルタイミングは第４図
の時間１１．１． に対応しており、まず時間ｔ１の時
、サンプリンク回路８の出力にはシフｌ−レジヌク９及
び排他的論理和回路１０へ入力され、同じタイミンクで
シフトレジヌク９からの出力ｌ力）排他的論理和回路１
ｏへ入力される。次に時間ｔ７の時、サンプリンク回路
８の出力にはシフトレジメタ９及び排他的論理和回路１
０へ入力される。同じタイミンクでシフ１−レジスタ９
からの出力ｔカ・排他的論理和回路１０へ入力され、こ
のとき時刻ｔ１とｔｌ における変調信号の論理レベル
か排他的論理和Ｎ路１０へ入力されることになる。先に
も説明したように論Ｊｌｌｊ １〃の場合は時刻ｔ１と
ｔｌの論理レベルか異なシ、論理〃０”の場合は前記１
稍刻において論理レベルか同じであるから、時刻 ｔｌ
と ｔｌの論理レベルの排他的論理和をとれば元の論理
〃１〃捷だは“○”か復調できることになる。
ＳＸ変調信号、ｋはサンプリンタ回路８の出力、ｔはシ
フトレシヌタ９の出力、には排他的論理和回路１０の出
力、３はタイマ１１からのタイミングパルスである。ま
ず第５図の波形図で示すように論理” １０１０〃から
なる変調信号１を入力端子７よりサンプリンク回路８へ
入力し、タイマ１１のタイミングパルスコの立上りでサ
ンブリンクを行なう。このサンプルタイミングは第４図
の時間１１．１． に対応しており、まず時間ｔ１の時
、サンプリンク回路８の出力にはシフｌ−レジヌク９及
び排他的論理和回路１０へ入力され、同じタイミンクで
シフトレジヌク９からの出力ｌ力）排他的論理和回路１
ｏへ入力される。次に時間ｔ７の時、サンプリンク回路
８の出力にはシフトレジメタ９及び排他的論理和回路１
０へ入力される。同じタイミンクでシフ１−レジスタ９
からの出力ｔカ・排他的論理和回路１０へ入力され、こ
のとき時刻ｔ１とｔｌ における変調信号の論理レベル
か排他的論理和Ｎ路１０へ入力されることになる。先に
も説明したように論Ｊｌｌｊ １〃の場合は時刻ｔ１と
ｔｌの論理レベルか異なシ、論理〃０”の場合は前記１
稍刻において論理レベルか同じであるから、時刻 ｔｌ
と ｔｌの論理レベルの排他的論理和をとれば元の論理
〃１〃捷だは“○”か復調できることになる。
従って、ある１ビ、１・周期中のＩｆ百刻ｔ７から、そ
の次の１ビツト周期中の時刻１．１での間の排他的論理
和回路１０の出力波形ｐか復調Ｕ」力となる。
の次の１ビツト周期中の時刻１．１での間の排他的論理
和回路１０の出力波形ｐか復調Ｕ」力となる。
これを繰９返すことによ９位（：１」連続Ｆ Ｓ Ｋ変
調信号が復調できる。
調信号が復調できる。
以上のように本実施例によれ（佳、Ｇ７．４１１連続Ｆ
ＳＫ変調信号を１ビットあたり２段ザンブリングし、そ
の２つの値の排他的論理和を取ることにより缶化連続Ｆ
Ｓ Ｋ変調信号の復調を実用、している。
ＳＫ変調信号を１ビットあたり２段ザンブリングし、そ
の２つの値の排他的論理和を取ることにより缶化連続Ｆ
Ｓ Ｋ変調信号の復調を実用、している。
なお、上記実施、例ではサンプリンタ回路εのサンプル
タイミングを第４図のｔ、及０・ｔｌ としゾこ力・、
入力信号波形のジッタが許容できる範囲であれは、ｔｌ
はｔ。からｔ２及びｔｌはｔ６からｔ８のどとに埴いて
もか寸わ々いということは明らかである。′！ｌ：だ第
４図りにおいて、タイミンクパルスの立下がりは次のグ
イミングパルスの立」ニリ貰ての間であれはいっでもよ
い。寸だ上記実施例において、サンプリングを行なう範
囲をｔ。からｔ２とｔ６からｔ８としたが、これに限定
されることはなく時間ｔ４に関して点対称となる時間範
囲であれはどこでもよい。また上記実施例では位相連続
Ｆ’ＳＫ信号をＮ＝２ 、Ｍ＝１としたか、Ｎ及びＭは
上記に限定されるものではなく、自然数であれ（は何で
もよい。まだ、論理〃１″の周波数Ｆ１をＦ１＝１／Ｔ
、論理〃０〃の周波数Ｆ２をＦ２−３／２Ｔとしだが、
これが逆の場合でも第３図の排他的論理和回路１ｏとラ
ッチ回路１２の間に否定回路を挿入することにより、復
調出力か得られる。
タイミングを第４図のｔ、及０・ｔｌ としゾこ力・、
入力信号波形のジッタが許容できる範囲であれは、ｔｌ
はｔ。からｔ２及びｔｌはｔ６からｔ８のどとに埴いて
もか寸わ々いということは明らかである。′！ｌ：だ第
４図りにおいて、タイミンクパルスの立下がりは次のグ
イミングパルスの立」ニリ貰ての間であれはいっでもよ
い。寸だ上記実施例において、サンプリングを行なう範
囲をｔ。からｔ２とｔ６からｔ８としたが、これに限定
されることはなく時間ｔ４に関して点対称となる時間範
囲であれはどこでもよい。また上記実施例では位相連続
Ｆ’ＳＫ信号をＮ＝２ 、Ｍ＝１としたか、Ｎ及びＭは
上記に限定されるものではなく、自然数であれ（は何で
もよい。まだ、論理〃１″の周波数Ｆ１をＦ１＝１／Ｔ
、論理〃０〃の周波数Ｆ２をＦ２−３／２Ｔとしだが、
これが逆の場合でも第３図の排他的論理和回路１ｏとラ
ッチ回路１２の間に否定回路を挿入することにより、復
調出力か得られる。
発明の効果
以上の説明から明らかなように本発明は、波形整形した
位相連続ＦＳＫ変調伯号信号ビツト間に２度サンプリン
グし、その２つの値の排他的論理和を取ることにより復
調を行７ｒうように構成しているので、位相連続ＦＳＸ
変調信号の信号の伝送速度と伝送する論理′１１１１．
″Ｏｌ′に７１応した変調周波数が近い場合でも正確な
復調が行なえるという優れた効果が得られる。？ｆ、だ
復刊な遅延回路を必要とせす、１ビツトのシフｌ−ｖジ
スクで実現できるため、回路構成を簡単にすることかで
きる。
位相連続ＦＳＫ変調伯号信号ビツト間に２度サンプリン
グし、その２つの値の排他的論理和を取ることにより復
調を行７ｒうように構成しているので、位相連続ＦＳＸ
変調信号の信号の伝送速度と伝送する論理′１１１１．
″Ｏｌ′に７１応した変調周波数が近い場合でも正確な
復調が行なえるという優れた効果が得られる。？ｆ、だ
復刊な遅延回路を必要とせす、１ビツトのシフｌ−ｖジ
スクで実現できるため、回路構成を簡単にすることかで
きる。
さらに、本発明はマイクロコンピュータなどのソフトウ
ェアでも実現ができるため、・これ寸でのハードで構成
する方法に比１咳して大幅なコヌト低減ともスペースが
可能となる。
ェアでも実現ができるため、・これ寸でのハードで構成
する方法に比１咳して大幅なコヌト低減ともスペースが
可能となる。
第１図は従来のＦＳＫ復調装狛′のゾロツク図、第２図
は従来のＦＳＸＳＸ復調装置各部形図、第３図は本発明
の一実施例におけるＦＳＫ復調装詔のブロック図、第４
図は同復調装詩におけるサンプリング回路のタイムチャ
ー１・、第５図は本発明の一実施例におけるＦＳＸ復調
装置各部の波形図である。 ７・・・・位相連続Ｆ Ｓ Ｘ変調信号入力端子、８・
・・サンプリング回路、９・・・・・・１ビツトのシフ
トレジスク、１ｏ・・・・排他的論理和回路、１１・
・タイマ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｏ 第２図 と↓巴 第 ３ （２） １ 第４図
は従来のＦＳＸＳＸ復調装置各部形図、第３図は本発明
の一実施例におけるＦＳＫ復調装詔のブロック図、第４
図は同復調装詩におけるサンプリング回路のタイムチャ
ー１・、第５図は本発明の一実施例におけるＦＳＸ復調
装置各部の波形図である。 ７・・・・位相連続Ｆ Ｓ Ｘ変調信号入力端子、８・
・・サンプリング回路、９・・・・・・１ビツトのシフ
トレジスク、１ｏ・・・・排他的論理和回路、１１・
・タイマ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｏ 第２図 と↓巴 第 ３ （２） １ 第４図
Claims (2)
- （１）論理信号の１ピッ１−の時間をＴとし、かつ、Ｆ
１＝Ｎ／Ｔ 、 Ｆ２−（踵＋％ＶＴ（但し、Ｍ、Ｎは
自然数である。）で表わされる周波数Ｆ１． Ｆ２で前
記論理信号のｎ Ｏｒｒ ｔたは〃１〃が伝送される付
札連続Ｆ Ｓ Ｘ信号全１ビツトごとに、時間Ｏから時
間′ｌ／２までの間の論理′１〃・論理″○〃両方の信
号波形のハイレベルからローレベ）ｖあるいはローレベ
ノ１ノからハイレベルへの反転点でくぎられた任意の１
つの時間範囲内で１回目のサンプリングを行ない、次に
時間“ｒ／２を対称点として１回目のサンプリングを行
なった時間範囲に対応する時間範囲に２回目のサンプリ
ングを行なうサンプリング回路と、このサンプリンク回
路の出ツクを遅延させる１ビツトのシフトレジヌクと、
前記＼ ９７７”！Ｉｙグ０路０出力１ｙｙ１−ｖ９ｊ
、９ＬＤ出力を入力として排他的論理和を取る排他的論
理和回路を具備し、この排他的論理和回路の出力よシ復
調出力を、得ることを＠徴とするＦＳＸ復調装置。 - （２） サンプリング回路とシフトレジスタの動作する
タイミングをタイマ出力により制御することを特徴とす
る特許請求の範囲第１項記載のＦＳＸ復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP281284A JPS60146556A (ja) | 1984-01-11 | 1984-01-11 | Ｆｓｋ復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP281284A JPS60146556A (ja) | 1984-01-11 | 1984-01-11 | Ｆｓｋ復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146556A true JPS60146556A (ja) | 1985-08-02 |
Family
ID=11539802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP281284A Pending JPS60146556A (ja) | 1984-01-11 | 1984-01-11 | Ｆｓｋ復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146556A (ja) |
-
1984
- 1984-01-11 JP JP281284A patent/JPS60146556A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467975B2 (ja) | 位相検出回路 | |
| JPS62245814A (ja) | パルス回路 | |
| JP3919066B2 (ja) | 周波数サンプリングに基づくデジタル位相弁別 | |
| JPS60146556A (ja) | Ｆｓｋ復調装置 | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JP2000134070A (ja) | ノイズ除去回路 | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| JPH1093403A (ja) | ノイズ除去バスレシーバ | |
| JPS60142653A (ja) | Ｆｓｋ復調装置 | |
| JPS60146557A (ja) | Ｆｓｋ復調装置 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| JPH1132031A (ja) | クロック再生装置 | |
| RU2237978C2 (ru) | Способ корреляционного приёма сигналов с относительной фазовой модуляцией и устройство для его осуществления | |
| JP3316426B2 (ja) | シリアル式データ通信回路 | |
| JPS6075152A (ja) | Ｃｍｉ受信器 | |
| JPH09294142A (ja) | Ｍｓｋ復調回路 | |
| JPS60130245A (ja) | Ｆｓｋ復調装置 | |
| JP3107968B2 (ja) | Ｎｒｚ−ｒｚ信号変換回路 | |
| JPH02179115A (ja) | デジタル信号処理回路 | |
| JPH08204767A (ja) | Ｆｓｋ信号復調装置 | |
| JPS60146555A (ja) | Ｆｓｋ復調装置 | |
| JP3304752B2 (ja) | パルス幅データの復調装置 | |
| JPH09149087A (ja) | Ｆｓｋ信号復調装置 | |
| JP2000078002A (ja) | 位相比較装置 | |
| JP3088433B2 (ja) | Ｍｓｋ復調装置 |