JPS60142653A - Ｆｓｋ復調装置 - Google Patents
Ｆｓｋ復調装置Info
- Publication number
- JPS60142653A JPS60142653A JP25083083A JP25083083A JPS60142653A JP S60142653 A JPS60142653 A JP S60142653A JP 25083083 A JP25083083 A JP 25083083A JP 25083083 A JP25083083 A JP 25083083A JP S60142653 A JPS60142653 A JP S60142653A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- exclusive
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は位相連続ＦＳＫ変調信号の復調に用いることが
できるＦＳＫ復調装置に関するものである０ 従来例の構成とその問題点 近年、移動無線通信が無線通信分野の重要な位置を占め
始めており、特にその中で回線接続等を行なう制御信号
の変調方式には、占有周波数帯域中が狭いこと、非線形
伝送路に適すること、の条件を満足する位相連続７３Ｋ
がしばしば用いられる。この位相連続ＦＳＫの復調方式
としては、同期検波方式及び遅延検波方式が考えられる
が、搬送波の同期信号の再生が不要であること、バース
トノイズに強いことの理由から遅延検波方式が多く使用
されている。このため位相連続ＦＳＸの遅延検波方式の
復調を行なうモデム用ＬＳＩが数多３べく丁 〈使用されている。
できるＦＳＫ復調装置に関するものである０ 従来例の構成とその問題点 近年、移動無線通信が無線通信分野の重要な位置を占め
始めており、特にその中で回線接続等を行なう制御信号
の変調方式には、占有周波数帯域中が狭いこと、非線形
伝送路に適すること、の条件を満足する位相連続７３Ｋ
がしばしば用いられる。この位相連続ＦＳＫの復調方式
としては、同期検波方式及び遅延検波方式が考えられる
が、搬送波の同期信号の再生が不要であること、バース
トノイズに強いことの理由から遅延検波方式が多く使用
されている。このため位相連続ＦＳＸの遅延検波方式の
復調を行なうモデム用ＬＳＩが数多３べく丁 〈使用されている。
以下図面を参照しながら従来の遅延検波方式による位相
連続ＦＳＫの復調装置について説明する。
連続ＦＳＫの復調装置について説明する。
第１図は従来の遅延検波方式による位相連続ＦＳＸの復
調装置のブロック図であり、１は波形整形した位相連続
ＦＳＫ変調信号を入力する入力端子、２は１ビツトの遅
延回路、３は排他的論理和回路、４は復調信号より高い
周波数成分を減衰させる反転型の低域フィルタ、６はし
きい値を与える入力端子、６は入力端子５で与えるしき
い値と低域フィルタ４の出力を比較する比較回路である
。
調装置のブロック図であり、１は波形整形した位相連続
ＦＳＫ変調信号を入力する入力端子、２は１ビツトの遅
延回路、３は排他的論理和回路、４は復調信号より高い
周波数成分を減衰させる反転型の低域フィルタ、６はし
きい値を与える入力端子、６は入力端子５で与えるしき
い値と低域フィルタ４の出力を比較する比較回路である
。
以上のように構成されたＦＳＫ復調装置についてその動
作を論理１１ｏ１０・・・・・・“の変調信号が入力さ
れたとして以下に説明する。第２図の波形図で示すよう
に論理”０“と論理＃１Ｎとからなる信号ａを一方は直
接に排他的論理和回路３へ入力し、他方は１ビツトの遅
延回路２へ入力する。
作を論理１１ｏ１０・・・・・・“の変調信号が入力さ
れたとして以下に説明する。第２図の波形図で示すよう
に論理”０“と論理＃１Ｎとからなる信号ａを一方は直
接に排他的論理和回路３へ入力し、他方は１ビツトの遅
延回路２へ入力する。
１ビツトの遅延回路２によって１ビツト遅延された信号
すは前記信号ａと共に排他的論理和回路３へ入力される
。排他的論理和回路３の出力Ｃは低域フィルタ４で復調
信号より高い周波数成分が減衰され出力ｄを得る。比較
回路６では低域フィルり４の出力ｄと入力端子５に与え
られるしきい値が比較され、論理“１″の場合は・・イ
レペル、論理“０“の場合はローレベルとなる復調出力
を発生する。
すは前記信号ａと共に排他的論理和回路３へ入力される
。排他的論理和回路３の出力Ｃは低域フィルタ４で復調
信号より高い周波数成分が減衰され出力ｄを得る。比較
回路６では低域フィルり４の出力ｄと入力端子５に与え
られるしきい値が比較され、論理“１″の場合は・・イ
レペル、論理“０“の場合はローレベルとなる復調出力
を発生する。
しかしながら、上記のような構成においては、信号の伝
送速度（ビットレート）と伝送する論理“１″、′０“
に対応した変調周波数が近い場合、低域フィルタ４で信
号周波数成分と不要周波数成分が十分に分離できず復調
信号に歪及びジッタが発生し原信号と異々ること、及び
回路が複雑でコストが高くなるという問題点を有してい
た。
送速度（ビットレート）と伝送する論理“１″、′０“
に対応した変調周波数が近い場合、低域フィルタ４で信
号周波数成分と不要周波数成分が十分に分離できず復調
信号に歪及びジッタが発生し原信号と異々ること、及び
回路が複雑でコストが高くなるという問題点を有してい
た。
発明の目的
本発明の目的は、上記の欠点を除去し、信号の伝送速度
と伝送する論理“１′、′○“に対応した変調周波数が
近い場合でも簡単な構成で正確な復調を可能とするＦＳ
Ｋ復調装置を提供することにある。
と伝送する論理“１′、′○“に対応した変調周波数が
近い場合でも簡単な構成で正確な復調を可能とするＦＳ
Ｋ復調装置を提供することにある。
発明の構成
５ページ
本発明のＦＳＸ復調装置は、論理′０′と論理“１“に
対応する位相連続ＦＳＫ信号の１ビツト間の反転回数が
奇数回と偶数回になる変調方式に着目し、１ビツト間の
反転回数が奇数回の場合は最初の反転前の論理レベルと
最後の反転後の論理レベルが異なり、偶数回の場合は同
じとなることを利用して復調を行なうことを基本原理と
するものであり、論理信号の１ビツトの時間をＴとし、
かつＦ、＝Ｎ、／Ｔ、Ｆ２−（Ｍ十捧）／Ｔ（但し、Ｍ
ｌＮはＮ （Ｍ ＋ ％を満たす自然数である。）で表
わされる周波数’１１ Ｆ２ で前記論理信号の“０“
または１１′が伝送される位相連続ＦＳＫ信号を１ビツ
トごとに時間０から時間Ｔ／（２Ｍ＋１）までの間に１
回目のサンプリングを行ない、また時間２ＭＴ ／ （
２Ｍ＋１ ）から時間Ｔ′！！での間に２回目のサンプ
リングを行なうサンプリング回路と、このサンプリング
回路の出力を遅延させる１ビツトのシフトレジスタと、
このサンプリング回路とシフトレジスタにタイミングパ
ルスを与えるタイマと、前記サンプリング回路の出力と
シフトレジスタの６ページ 出力を入力して排他的論理和を取る排他的論理和回路を
具備し、この排他的論理和回路の出力より復調出力を得
るように構成したものである。
対応する位相連続ＦＳＫ信号の１ビツト間の反転回数が
奇数回と偶数回になる変調方式に着目し、１ビツト間の
反転回数が奇数回の場合は最初の反転前の論理レベルと
最後の反転後の論理レベルが異なり、偶数回の場合は同
じとなることを利用して復調を行なうことを基本原理と
するものであり、論理信号の１ビツトの時間をＴとし、
かつＦ、＝Ｎ、／Ｔ、Ｆ２−（Ｍ十捧）／Ｔ（但し、Ｍ
ｌＮはＮ （Ｍ ＋ ％を満たす自然数である。）で表
わされる周波数’１１ Ｆ２ で前記論理信号の“０“
または１１′が伝送される位相連続ＦＳＫ信号を１ビツ
トごとに時間０から時間Ｔ／（２Ｍ＋１）までの間に１
回目のサンプリングを行ない、また時間２ＭＴ ／ （
２Ｍ＋１ ）から時間Ｔ′！！での間に２回目のサンプ
リングを行なうサンプリング回路と、このサンプリング
回路の出力を遅延させる１ビツトのシフトレジスタと、
このサンプリング回路とシフトレジスタにタイミングパ
ルスを与えるタイマと、前記サンプリング回路の出力と
シフトレジスタの６ページ 出力を入力して排他的論理和を取る排他的論理和回路を
具備し、この排他的論理和回路の出力より復調出力を得
るように構成したものである。
実施例の説明
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第３図は本発明の一実施例におけるＦＳＸ復調装置のブ
ロック図を示すものである。第３図において、７は波形
整形した位相連続ＦＳＸ変調信号を入力する入力端子、
１１はタイミングノくルスを与えるタイマ、８は入力端
子７に加えられた変調信号をタイマ１１からのタイミン
グノくルスでサンプルするサンプリング回路、９はサン
プリング回路８からの信号をタイマ１１からのタイミン
グノくルスでシフトする１ビツトのシフトレジスタ、１
ｏはシフトレジスタ９からの出力とサンプリング回路８
からの出力を入力とする排他的論理和回路である。なお
、サンプリング回路８及びシフトレジスタ９はタイマ１
１からのタイミングノくルスの立上りで動作するものと
する。但し、タイマの７ ｌＣ−う゛ 出力パルスのタイミングは入力信号のタイミングと何ら
かの方法により同期しているものとし、ここではこの手
段についての説明は省略する。
ロック図を示すものである。第３図において、７は波形
整形した位相連続ＦＳＸ変調信号を入力する入力端子、
１１はタイミングノくルスを与えるタイマ、８は入力端
子７に加えられた変調信号をタイマ１１からのタイミン
グノくルスでサンプルするサンプリング回路、９はサン
プリング回路８からの信号をタイマ１１からのタイミン
グノくルスでシフトする１ビツトのシフトレジスタ、１
ｏはシフトレジスタ９からの出力とサンプリング回路８
からの出力を入力とする排他的論理和回路である。なお
、サンプリング回路８及びシフトレジスタ９はタイマ１
１からのタイミングノくルスの立上りで動作するものと
する。但し、タイマの７ ｌＣ−う゛ 出力パルスのタイミングは入力信号のタイミングと何ら
かの方法により同期しているものとし、ここではこの手
段についての説明は省略する。
以上のように構成された本実施例のＦＳＸ復調装置につ
いて、前記位相連続ＦＳＸ信号をＮ−１、Ｍ＝１とした
場合について、サンプリング回路８のサンプルタイミン
グを第４図に示し説明する。
いて、前記位相連続ＦＳＸ信号をＮ−１、Ｍ＝１とした
場合について、サンプリング回路８のサンプルタイミン
グを第４図に示し説明する。
第４図ｆは論理“１“を、ｇは論理ＩＯ“を示し、論理
“１′の変調周波数Ｆ１はＦｌ−１／Ｔ１論理“０“の
変調周波数Ｆ２はＦ２＝ ３／２Ｔである。
“１′の変調周波数Ｆ１はＦｌ−１／Ｔ１論理“０“の
変調周波数Ｆ２はＦ２＝ ３／２Ｔである。
またｈはタイマ１１よりサンプリング回路８、シフトレ
ジスタ９へ与えられるタイミングパルスであり、第１回
目のサンプリングを時間ｔ１、第２回目のサンプリング
を時間ｔ４に行なうとする。ここでｔｌは論理＃０″の
入力信号波形の１ビツト分の初めｔ。から１度目の反転
点ｔ２の中点であり、ｔ４は２度目の反転点ｔ５から１
ビツトの終りｔ５４での中点である。同図から明らかな
ように、論理“１“の場合は時刻ｔ、とｔ４の論理レベ
ルが異なシ、論理５０“の場合は、前記時刻において論
理レベルが同じであることに着目すると、時刻ｔ１とｔ
４の論レベルの排他的論理和をとれば、元の論理′１“
または“０“が復調できることになる。
ジスタ９へ与えられるタイミングパルスであり、第１回
目のサンプリングを時間ｔ１、第２回目のサンプリング
を時間ｔ４に行なうとする。ここでｔｌは論理＃０″の
入力信号波形の１ビツト分の初めｔ。から１度目の反転
点ｔ２の中点であり、ｔ４は２度目の反転点ｔ５から１
ビツトの終りｔ５４での中点である。同図から明らかな
ように、論理“１“の場合は時刻ｔ、とｔ４の論理レベ
ルが異なシ、論理５０“の場合は、前記時刻において論
理レベルが同じであることに着目すると、時刻ｔ１とｔ
４の論レベルの排他的論理和をとれば、元の論理′１“
または“０“が復調できることになる。
次に、これを実現するだめの手順について説明する。第
６図に本実施例のＦＳＫ復調装置各部の波形図を示す。
６図に本実施例のＦＳＫ復調装置各部の波形図を示す。
同図において、１は入力端子子へ入力される位相連続Ｆ
ＳＫ変調信号、ｋはサンプリング回路８の出力、１はシ
フトレジスタ９の出力、ｐは排他的論理和回路１０の出
力、ｊはタイマ１１からのタイミングパルスである。マ
ス第６図の波形図で示すように論理’１０１０・・・“
からなる変調信号ｉを入力端子７よりサンプリング回路
８へ入力し、タイマ１１のタイミングパルスｊの立上り
でサンプリングを行なう。このサイプルタイミングは第
４図の時刻１．．１４に対応しておりまず時刻ｔ１の時
、サンプリング回路８の出力にはシフトレジスタ９及び
排他的論理和回路１０へ入力され、同じタイミングでシ
フトレジスタ９からの出力１が排他的論理和回路１０へ
入力される。
ＳＫ変調信号、ｋはサンプリング回路８の出力、１はシ
フトレジスタ９の出力、ｐは排他的論理和回路１０の出
力、ｊはタイマ１１からのタイミングパルスである。マ
ス第６図の波形図で示すように論理’１０１０・・・“
からなる変調信号ｉを入力端子７よりサンプリング回路
８へ入力し、タイマ１１のタイミングパルスｊの立上り
でサンプリングを行なう。このサイプルタイミングは第
４図の時刻１．．１４に対応しておりまず時刻ｔ１の時
、サンプリング回路８の出力にはシフトレジスタ９及び
排他的論理和回路１０へ入力され、同じタイミングでシ
フトレジスタ９からの出力１が排他的論理和回路１０へ
入力される。
次に、時刻ｔ４の時サンプリング回路８の出力には９ペ
ージ シフトレジスタ９及び排他的論理和回路１ｏへ入力され
る。同じタイミングでシフトレジスタ９からの出力１が
排他的論理和回路１ｏへ入力され、このとき時刻ｔ、と
ｔ４における変調信号の論理レベルが排他的論理和回路
１０へ入力されることになる。先にも説明したように論
理′１“の場合は時刻ｔ１とｔ４の論理レベルが異なり
、論理′Ｔｏ“の場合は前記時刻において論理レベルが
同じであるから、時刻ｔ１とｔ４の論理レベルの排他的
論理和をとれば元の論理“１＃または′Ｔｏ“が復調で
きることになる。即ち、排他的論理和回路１ｏの出力ｐ
が変調信号ｉに対応する復調波形となる。従って、ある
１ビツト周期中の時刻ｔ４から、その次の１ビツト周期
中の時刻ｔ、′！！、での間の排他的論理和回路１０の
出力波形ｐが復調出力となる。これを繰り返すことによ
り位相連続ＦＳＫ変調信号が復調できる。
ージ シフトレジスタ９及び排他的論理和回路１ｏへ入力され
る。同じタイミングでシフトレジスタ９からの出力１が
排他的論理和回路１ｏへ入力され、このとき時刻ｔ、と
ｔ４における変調信号の論理レベルが排他的論理和回路
１０へ入力されることになる。先にも説明したように論
理′１“の場合は時刻ｔ１とｔ４の論理レベルが異なり
、論理′Ｔｏ“の場合は前記時刻において論理レベルが
同じであるから、時刻ｔ１とｔ４の論理レベルの排他的
論理和をとれば元の論理“１＃または′Ｔｏ“が復調で
きることになる。即ち、排他的論理和回路１ｏの出力ｐ
が変調信号ｉに対応する復調波形となる。従って、ある
１ビツト周期中の時刻ｔ４から、その次の１ビツト周期
中の時刻ｔ、′！！、での間の排他的論理和回路１０の
出力波形ｐが復調出力となる。これを繰り返すことによ
り位相連続ＦＳＫ変調信号が復調できる。
以上のように本実施例によれば、位相連続ＦＳＸ変調信
号を１ビツトあたり２度サンプリングし、その２つの値
の排他的論理和を取ることにより位１０ページ 相連続ＦＳＫ変調信号の復調を実現している。
号を１ビツトあたり２度サンプリングし、その２つの値
の排他的論理和を取ることにより位１０ページ 相連続ＦＳＫ変調信号の復調を実現している。
なお、上記実施例ではサンプリング回路８のサンプルタ
イミングを第４図のｔ、及びｔ４としだが、入力信号波
形のジッタが許容できる範囲であれば、ｔ、はｔ。から
ｔ２及びｔ４はｔ５からｔ５のどこに置いてもかまわな
いことは明らかである。まだ第４図りにおいて、タイミ
ングパルスの立下がりは時間ｔ２及びｔ５に限定される
ことはなく、次のタイミングパルスの立上がりまでの間
であればいつでもよい。
イミングを第４図のｔ、及びｔ４としだが、入力信号波
形のジッタが許容できる範囲であれば、ｔ、はｔ。から
ｔ２及びｔ４はｔ５からｔ５のどこに置いてもかまわな
いことは明らかである。まだ第４図りにおいて、タイミ
ングパルスの立下がりは時間ｔ２及びｔ５に限定される
ことはなく、次のタイミングパルスの立上がりまでの間
であればいつでもよい。
また上記実施例では位相連続ＦＳＸ信号をＮ−１、Ｍ−
１としたが、Ｎ及びＭは上記に限定されるものではなく
、自然数であれば何でもよい。また、論理“１′の周波
数２１をＦ、＝１／Ｔ、論理′０“の周波数Ｆ２を７２
＝３／２Ｔとしたが、これが逆の場合でも第３図の排他
的論理和回路１ｏの出力を反転する否定回路を排他的論
理和回路の出方端子に接続することにより、復調出力が
得られる。
１としたが、Ｎ及びＭは上記に限定されるものではなく
、自然数であれば何でもよい。また、論理“１′の周波
数２１をＦ、＝１／Ｔ、論理′０“の周波数Ｆ２を７２
＝３／２Ｔとしたが、これが逆の場合でも第３図の排他
的論理和回路１ｏの出力を反転する否定回路を排他的論
理和回路の出方端子に接続することにより、復調出力が
得られる。
発明の効果
以上の説明から明らかなように本発明は、波形整形した
位相連続ＦＳＫ変調信号を１ビツト間に１１ ページ ２度サンプリングし、その２つの値の排他的論理和を取
ることにより復調を行なうように構成しているので、位
相連続ＦＳＫ変調信号の信号の伝送速度と伝送する論理
′１′、′ｏ′に対応した変調周波数が近い場合でも正
確な復調が行なえるという優れた効果が得られる。また
複雑な遅延回路を必要とせず、１ビツトのシフトレジス
タで実現できるため、回路構成を簡単にすることができ
る。
位相連続ＦＳＫ変調信号を１ビツト間に１１ ページ ２度サンプリングし、その２つの値の排他的論理和を取
ることにより復調を行なうように構成しているので、位
相連続ＦＳＫ変調信号の信号の伝送速度と伝送する論理
′１′、′ｏ′に対応した変調周波数が近い場合でも正
確な復調が行なえるという優れた効果が得られる。また
複雑な遅延回路を必要とせず、１ビツトのシフトレジス
タで実現できるため、回路構成を簡単にすることができ
る。
さらに、本発明はマイクロコンピュータなどのソフトウ
ェアでも実現ができるため、これまでのハードで構成す
る方法に比較して大幅なコスト低減と省スペースが可能
となる。
ェアでも実現ができるため、これまでのハードで構成す
る方法に比較して大幅なコスト低減と省スペースが可能
となる。
第１図は従来のＦＳＫ復調装置のブロック図、第２図は
従来のＦＳＸ復調装置各部の波形図、第３図は本発明の
一実施例におけるＦＳＫ復調装置のブロック図、第４図
は同装置におけるサンプリング回路のタイムチャート、
第５図は本発明の一実施例におけるＦＳＸ復調装置各部
の波形図である０ ７・・・・・・位相連続ＦＳＸ変調信号入力端子、８・
・・・・・サンプリング回路、９・・・・・・１ビツト
のシフトレジスタ、１ｏ・・・・・・排他的論理和回路
、１１・・・・・・タイマ。
従来のＦＳＸ復調装置各部の波形図、第３図は本発明の
一実施例におけるＦＳＫ復調装置のブロック図、第４図
は同装置におけるサンプリング回路のタイムチャート、
第５図は本発明の一実施例におけるＦＳＸ復調装置各部
の波形図である０ ７・・・・・・位相連続ＦＳＸ変調信号入力端子、８・
・・・・・サンプリング回路、９・・・・・・１ビツト
のシフトレジスタ、１ｏ・・・・・・排他的論理和回路
、１１・・・・・・タイマ。
Claims (2)
- （１）論理信号の１ビツトの時間をＴとし、かつＦｌ−
Ｎ／Ｔ、Ｆ２＝０（＋１／り／Ｔ（但し、Ｍ、ＮはＮ（
Ｍ＋％を満たす自然数である。）で表わされる周波数Ｆ
４． Ｆ２で前記論理信号の１０“または１１Ｎが伝送
される位相連続ＦＳＫ信号を１ビツトごとに時間０から
時間Ｔ７（２Ｍ＋１ ）までの間に１回目のサンプリン
グを行ない、また時間２ＭＴ ／ （２Ｍ＋１ ）から
時間Ｔまでの間に２回目のサンプリングを行なうサンプ
リング回路と、このサンプリング回路の出力を遅延させ
る１ビツトのシフトレジスタと、前記サンプリング回路
の出力とシフトレジスタの出力を入力して排他的論理和
を取る排他的論理和回路を具備し、この排他的論理和回
路の出力より復調出力を得ることを特徴とするＦＳＫ復
調装置。 - （２） サンプリング回路と前記シフトレジスタの動２
ページ 作するタイミングをタイマ出力により制御することを特
徴とする特許請求の範囲第１項記載のＦＳＫ復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25083083A JPS60142653A (ja) | 1983-12-28 | 1983-12-28 | Ｆｓｋ復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25083083A JPS60142653A (ja) | 1983-12-28 | 1983-12-28 | Ｆｓｋ復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142653A true JPS60142653A (ja) | 1985-07-27 |
Family
ID=17213656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25083083A Pending JPS60142653A (ja) | 1983-12-28 | 1983-12-28 | Ｆｓｋ復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142653A (ja) |
-
1983
- 1983-12-28 JP JP25083083A patent/JPS60142653A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| JP3226561B2 (ja) | Ｆｓｋ信号受信回路 | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| JPS6231238A (ja) | 復調装置 | |
| JPS60142653A (ja) | Ｆｓｋ復調装置 | |
| JPH0142537B2 (ja) | ||
| US4618830A (en) | PSK demodulator using asynchronous local oscillator | |
| JPS60130245A (ja) | Ｆｓｋ復調装置 | |
| JP3233016B2 (ja) | Ｍｓｋ復調回路 | |
| US4499585A (en) | Method and apparatus for producing a shaped spectrum modulating signal | |
| JPS60146555A (ja) | Ｆｓｋ復調装置 | |
| JPS60146556A (ja) | Ｆｓｋ復調装置 | |
| US20020196865A1 (en) | Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution | |
| JPS60146557A (ja) | Ｆｓｋ復調装置 | |
| JPS6117384B2 (ja) | ||
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPS642259B2 (ja) | ||
| JPH0254707B2 (ja) | ||
| JP3088433B2 (ja) | Ｍｓｋ復調装置 | |
| JP2775038B2 (ja) | スペクトラム拡散通信装置 | |
| JP2833829B2 (ja) | 復調装置 | |
| JPH08204767A (ja) | Ｆｓｋ信号復調装置 | |
| SU1732483A2 (ru) | Устройство тактовой синхронизации приемника сигналов NPZ-L | |
| JPS6159579B2 (ja) | ||
| JPS59183565A (ja) | デ−タ・クロツク同期回路 |