JPS60146557A - Ｆｓｋ復調装置 - Google Patents
Ｆｓｋ復調装置Info
- Publication number
- JPS60146557A JPS60146557A JP281384A JP281384A JPS60146557A JP S60146557 A JPS60146557 A JP S60146557A JP 281384 A JP281384 A JP 281384A JP 281384 A JP281384 A JP 281384A JP S60146557 A JPS60146557 A JP S60146557A
- Authority
- JP
- Japan
- Prior art keywords
- time
- logic
- circuit
- sampling
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1566—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using synchronous sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は周波数シフトキーインク（以後ＦＳＸと略す。
）変調信号復調に用いることができるＦＳＸ復調装置に
関するものである。
関するものである。
従来例の構成とその問題点
近年、移動無線通信が無線通信分野の重要な位置を占め
始めてかり、特にその中で回線接続等を行なう制御信号
の変調方式には、点有周波数帯域１４コが狭いこと、非
線形伝送路に適すること、の条件を満足する位相連続Ｆ
ＳＸがしばしば用いられる。この位相連続ＦＳＸの復調
方式としては、同期検波方式及び遅延検波方式か考えら
れるが、搬送波の同期信号の再生が不要であること、バ
ーストノイズに強いことの理由から遅延検波方式が多く
使用されている。このため位相連続ＦＳＸの遅延検波方
式の復調を行なうモデム用ＬＳＩが数多く使用されてい
る。
始めてかり、特にその中で回線接続等を行なう制御信号
の変調方式には、点有周波数帯域１４コが狭いこと、非
線形伝送路に適すること、の条件を満足する位相連続Ｆ
ＳＸがしばしば用いられる。この位相連続ＦＳＸの復調
方式としては、同期検波方式及び遅延検波方式か考えら
れるが、搬送波の同期信号の再生が不要であること、バ
ーストノイズに強いことの理由から遅延検波方式が多く
使用されている。このため位相連続ＦＳＸの遅延検波方
式の復調を行なうモデム用ＬＳＩが数多く使用されてい
る。
以下図面を参照しながら従来の遅延検波方式による位相
連続Ｆ’ＳＫの復調装置について説明する。
連続Ｆ’ＳＫの復調装置について説明する。
第１図は従来の遅延検波方式による位相連続ＦＳＫの復
調装置のブロック図であり、１は波形整形した位相連続
ＦＳＸ変調信号を入力する入力端子、２に：１ビットの
遅延回路、３は拶１他的論理和回路、４は復調信号より
高い周波数成分を減衰させる反転型の低域フィルタ、５
ばしきい値を与える入力端子、６は入力端子５で与える
しきい値と低域フィルタ４の出力を比較する比較回路で
ある。
調装置のブロック図であり、１は波形整形した位相連続
ＦＳＸ変調信号を入力する入力端子、２に：１ビットの
遅延回路、３は拶１他的論理和回路、４は復調信号より
高い周波数成分を減衰させる反転型の低域フィルタ、５
ばしきい値を与える入力端子、６は入力端子５で与える
しきい値と低域フィルタ４の出力を比較する比較回路で
ある。
以上のよう、に構成されたＦＳＸ復調装置についてその
動作を論理” １０１０・・・・・・″の変調信号が入
力されたとして以下に説明する。第２図の波形図で示す
ように論理゛Ｏ′″と論理“１″とからなる信号ａを一
方は直接に刊論理論理利回路３へ入力し、他方は１ビツ
トの遅延回路２へ入力する。
動作を論理” １０１０・・・・・・″の変調信号が入
力されたとして以下に説明する。第２図の波形図で示す
ように論理゛Ｏ′″と論理“１″とからなる信号ａを一
方は直接に刊論理論理利回路３へ入力し、他方は１ビツ
トの遅延回路２へ入力する。
１ビツトの遅延回路２により、て１ビツト遅延された信
号すは前記信号ａと共に排他的論理和回路３へ入力され
る。排他曲論′ｙＪＡｆ１１回路３の出力Ｃは低域フィ
ルタ４で復調信号より高い周波数成分か減衰され出力ｄ
を得る。比較回路６では低域フィルタ４の出力ｄと入力
端子５に馬えられたしきい値が比較され、論理ＩＩ １
１＋の場合はハイレベル、論理°゛○″の場合はローレ
ベルとなる復調出力を発生する。
号すは前記信号ａと共に排他的論理和回路３へ入力され
る。排他曲論′ｙＪＡｆ１１回路３の出力Ｃは低域フィ
ルタ４で復調信号より高い周波数成分か減衰され出力ｄ
を得る。比較回路６では低域フィルタ４の出力ｄと入力
端子５に馬えられたしきい値が比較され、論理ＩＩ １
１＋の場合はハイレベル、論理°゛○″の場合はローレ
ベルとなる復調出力を発生する。
しかしながら、」二記のような構成においては、信号の
伝送速度（ビットレート）と伝送する論理Ｉｔ 、 Ｉ
Ｉ 、 Ｉｔ○″に対応した変調周波数が近い場合、低
域フィルタ４で信号周波数成分と不要周波数成分が十分
に分離できず復調信号に歪及びジッタが発生し原信号と
異なること及び、回路が複雑でコストが高くなるという
問題点を有していた。
伝送速度（ビットレート）と伝送する論理Ｉｔ 、 Ｉ
Ｉ 、 Ｉｔ○″に対応した変調周波数が近い場合、低
域フィルタ４で信号周波数成分と不要周波数成分が十分
に分離できず復調信号に歪及びジッタが発生し原信号と
異なること及び、回路が複雑でコストが高くなるという
問題点を有していた。
発明の目的
本発明の目的は、上記の欠点を除去し、信号の伝送速度
と伝送する論理Ｉｔ １ｕ 、 ＩＩ Ｏ＋＋に対応し
た変調周波数が近い場合でも簡単な構成で正確な復調を
可能とするＦＳＸ復調装置を提供することである。
と伝送する論理Ｉｔ １ｕ 、 ＩＩ Ｏ＋＋に対応し
た変調周波数が近い場合でも簡単な構成で正確な復調を
可能とするＦＳＸ復調装置を提供することである。
発明の構成
本発明のＦＳＸ復調装置は、論理ゝ′０″１．Ｉｔ１＋
１に対応する位相連続ＦＳＸ信号の１ビツト間の反転回
数が奇艮回と偶数回になる（即ち、信号波形が時間Ｔ／
２を原点として奇関数と偶関数に々４）変調方式に着目
し、時間○から時間Ｔ ／ ２までの間の論理ＩＩ １
１＋ 、 ＩＩ Ｑ ＋＋両方の信号波形の反転点でく
ぎられた１個または複数の時間範囲で（２Ｌ十１）回の
サンプリングを行ない、次に時間Ｔ／２を対称として前
記時間範囲と点対称となる時間範囲で（２Ｌ＋１ ）回
のサンプリングを行なない、１ビット当りの反転回数が
奇数回の場合は時間Ｔ ／ ２−ｆ対称点とした一対の
サンプリング値の論理レベルが異なり、偶数回の場合は
同じになることを利用し、さらに（２Ｌ＋１）対の論理
レベルの判定結果の多数決を取って出力し、パルス性ノ
イズ等の影響を低減して復調を行なうことを基本原理と
するものであり、論理信号の１ビツトの時間をＴとし、
かつＦｌ：Ｎ／Ｔ 、Ｆ、＝ ＣＭ ＋１／！ ）／Ｔ
（但し、Ｍ、Ｎは自然数である。）で表わされる周波数
Ｆ、 、 Ｆ２ で前記論理信号の′０″寸た（は１″
が伝送される位相連続ＦＳＸ信号を１ビツトごとに時間
Ｏから時間Ｔ ／ ２−４での間の論理１１１１＋ 、
ＩＩ○″両方の信号波形のハイレベルからローレベル
、ローレベルからハイレベルへの反転点でくぎられた任
意の１個または複数の時間範囲内で（２Ｌ＋１ ）回の
（但し、Ｌ社自然数である１、）サンプリングを行ない
、次に時間Ｔ ／ ２ ｉ対称点として前記（２Ｌ＋１
）回のサンプリングを行なった時間範囲に対応する時間
Ｔ ／ ２から時間Ｔまでの時間範囲に（２Ｌ＋１ ）
回のサンプリングを行なうサンプリング回路と、前記サ
ンプリングによるサンプル値を記憶するための（２Ｌ＋
１）ビットのシフトレジスタと、このサンプリング回路
とシフトレジスタにタイミングパルスを与えるタイマと
、時間Ｏから時間Ｔ／’２４でのサンプル値と時間Ｔ
／ ２ ｉ対称点として前記サンプル値と対称を成す時
間Ｔ／２から時間Ｔまでのサンプル値との排他的論理和
を取る（２Ｌ＋１ ）個の排他的論理和回路と、この（
２Ｌ＋１ ）個の排他的論理和回路の出力を入力して多
数決を取９、出力する多数決回路を具備し、この多数決
回路の出力より復調出力を得るように構成したものであ
る。
１に対応する位相連続ＦＳＸ信号の１ビツト間の反転回
数が奇艮回と偶数回になる（即ち、信号波形が時間Ｔ／
２を原点として奇関数と偶関数に々４）変調方式に着目
し、時間○から時間Ｔ ／ ２までの間の論理ＩＩ １
１＋ 、 ＩＩ Ｑ ＋＋両方の信号波形の反転点でく
ぎられた１個または複数の時間範囲で（２Ｌ十１）回の
サンプリングを行ない、次に時間Ｔ／２を対称として前
記時間範囲と点対称となる時間範囲で（２Ｌ＋１ ）回
のサンプリングを行なない、１ビット当りの反転回数が
奇数回の場合は時間Ｔ ／ ２−ｆ対称点とした一対の
サンプリング値の論理レベルが異なり、偶数回の場合は
同じになることを利用し、さらに（２Ｌ＋１）対の論理
レベルの判定結果の多数決を取って出力し、パルス性ノ
イズ等の影響を低減して復調を行なうことを基本原理と
するものであり、論理信号の１ビツトの時間をＴとし、
かつＦｌ：Ｎ／Ｔ 、Ｆ、＝ ＣＭ ＋１／！ ）／Ｔ
（但し、Ｍ、Ｎは自然数である。）で表わされる周波数
Ｆ、 、 Ｆ２ で前記論理信号の′０″寸た（は１″
が伝送される位相連続ＦＳＸ信号を１ビツトごとに時間
Ｏから時間Ｔ ／ ２−４での間の論理１１１１＋ 、
ＩＩ○″両方の信号波形のハイレベルからローレベル
、ローレベルからハイレベルへの反転点でくぎられた任
意の１個または複数の時間範囲内で（２Ｌ＋１ ）回の
（但し、Ｌ社自然数である１、）サンプリングを行ない
、次に時間Ｔ ／ ２ ｉ対称点として前記（２Ｌ＋１
）回のサンプリングを行なった時間範囲に対応する時間
Ｔ ／ ２から時間Ｔまでの時間範囲に（２Ｌ＋１ ）
回のサンプリングを行なうサンプリング回路と、前記サ
ンプリングによるサンプル値を記憶するための（２Ｌ＋
１）ビットのシフトレジスタと、このサンプリング回路
とシフトレジスタにタイミングパルスを与えるタイマと
、時間Ｏから時間Ｔ／’２４でのサンプル値と時間Ｔ
／ ２ ｉ対称点として前記サンプル値と対称を成す時
間Ｔ／２から時間Ｔまでのサンプル値との排他的論理和
を取る（２Ｌ＋１ ）個の排他的論理和回路と、この（
２Ｌ＋１ ）個の排他的論理和回路の出力を入力して多
数決を取９、出力する多数決回路を具備し、この多数決
回路の出力より復調出力を得るように構成したものであ
る。
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第３図は本発明の一実施例におけるＦＳＸ復調装置のブ
ロック図を示すものである。第３図において、７は波形
整形した位相連続ＦＳＸ変調信号全入力する入力端子、
１８はタイミングパルスを与えるタイマ、８は入力端子
７に加えられた変調信号をタイマ１８からのタイミング
パルスでサンプルするサンプリング回路、９〜１３はサ
ンプリング回路８からの信号をタイマ１８からのタイミ
ングパルスでシフトスる１ビットのシフトレジスタ、１
４〜１６はサンプリング回路８からの出力とシフトレジ
スタ９〜１３からの出力を入力とする排他的論理和回路
、１７は排他的論理和回路１４〜１６の出力を入力して
多数決を取・す、複数の入力論理レベルの中で過半数を
占める入力論理レベルを出力する多数決回路である。な
お、サンプリング回路８及びシフトレジスタ９〜１３は
タイマ１８からのタイミングパルスの立上りで動作する
ものとする。但し、タイマの出力パルスのタイミングは
入力信号のタイミングと何らかの方法により同期してい
るものとし、ここではこの手段についての説明ｄ二省略
する。
ロック図を示すものである。第３図において、７は波形
整形した位相連続ＦＳＸ変調信号全入力する入力端子、
１８はタイミングパルスを与えるタイマ、８は入力端子
７に加えられた変調信号をタイマ１８からのタイミング
パルスでサンプルするサンプリング回路、９〜１３はサ
ンプリング回路８からの信号をタイマ１８からのタイミ
ングパルスでシフトスる１ビットのシフトレジスタ、１
４〜１６はサンプリング回路８からの出力とシフトレジ
スタ９〜１３からの出力を入力とする排他的論理和回路
、１７は排他的論理和回路１４〜１６の出力を入力して
多数決を取・す、複数の入力論理レベルの中で過半数を
占める入力論理レベルを出力する多数決回路である。な
お、サンプリング回路８及びシフトレジスタ９〜１３は
タイマ１８からのタイミングパルスの立上りで動作する
ものとする。但し、タイマの出力パルスのタイミングは
入力信号のタイミングと何らかの方法により同期してい
るものとし、ここではこの手段についての説明ｄ二省略
する。
以上のように構成された本実施例のＦＳＸ復調装置につ
いて、前記位相連続ＦＳＫ信号をＮ二２゜Ｍ＝１とした
場合について、サンプリング回路８のサンプルタイミン
グを第４図に示し説明する。
いて、前記位相連続ＦＳＫ信号をＮ二２゜Ｍ＝１とした
場合について、サンプリング回路８のサンプルタイミン
グを第４図に示し説明する。
第４図ｆは論理Ｉｔ １１＋を、ｑは論理゛０”を示し
、論理′°１”の変調周波数２１けＦ、：２／Ｔ。
、論理′°１”の変調周波数２１けＦ、：２／Ｔ。
論理ＩＩ ＱＩ＋の変調周波数Ｆ２はＦ２：３／２Ｔ
である。またｈはタイマ１８よりサンプリング回路８、
シフトレジスタ９〜１３へ力えられるタイミングパルス
であシ、１度目のサンプリングを時間ｔ７．２回目のサ
ンプリングを時間ｔ３．３回目のサンプリングを時間ｔ
５．４回目のサンプリングを時間ｔ７．５度目のサンプ
リングを時間ｔ７．６回目のサンプリングを時間ｔ１１
に行なうものとする。
である。またｈはタイマ１８よりサンプリング回路８、
シフトレジスタ９〜１３へ力えられるタイミングパルス
であシ、１度目のサンプリングを時間ｔ７．２回目のサ
ンプリングを時間ｔ３．３回目のサンプリングを時間ｔ
５．４回目のサンプリングを時間ｔ７．５度目のサンプ
リングを時間ｔ７．６回目のサンプリングを時間ｔ１１
に行なうものとする。
ここで時間ｔ１は１ビット分の初めｔ。から論理＋１１
＋＋の１度目の反転点時間ｔ２壕での任意点であり、時
間ｔ３は前記時間ｔ２から論理Ｉｔ Ｑ Ｉ＋の１度目
の反転点時間ｔ４−１での任意点であり、時間ｔ５は前
記時間ｔ４から論理ａｔ １＋＋０２度目の反転点時間
ｔ６−１での任意点であり、時間ｔ７は前記時間ｔ６か
ら論理＋１０＋＋の２度目の反転点時間ｔ８までの任意
点、時間ｔ９は前記時間ｔ８から論理゛１”の３度目の
反転点時間ｔ、。までの任意点であり、時間ｔ＋１は前
記時間ｔ、。から１ビット周期の終り時間ｔ１２までの
任意点である。また時間Ｔ ／ ２であるｔ６を対称点
として時間ｔ１は時間ｔｊｊに、時間ｔ３は時間ｔ９に
、時間ｔ５は時間ｔ７に対応している。同図から明らか
なように、論理ＩＩ Ｉ Ｉ＋の場合は時間ｔ１とｔ１
４、時間ｔ３とｔ７、時間ｔ５とｔ７の論理レベルが異
なり、論理” Ｏ”の場合は同じであることに着目する
と、時間ｔ、と１１５、またｔ３とｔ９、またｔ５とｔ
７の論理レベルの排他的論理和をとれば、元の論理Ｉｔ
Ｉ Ｉ＋またはｔｏ ｏｎが復調できることになる。
＋＋の１度目の反転点時間ｔ２壕での任意点であり、時
間ｔ３は前記時間ｔ２から論理Ｉｔ Ｑ Ｉ＋の１度目
の反転点時間ｔ４−１での任意点であり、時間ｔ５は前
記時間ｔ４から論理ａｔ １＋＋０２度目の反転点時間
ｔ６−１での任意点であり、時間ｔ７は前記時間ｔ６か
ら論理＋１０＋＋の２度目の反転点時間ｔ８までの任意
点、時間ｔ９は前記時間ｔ８から論理゛１”の３度目の
反転点時間ｔ、。までの任意点であり、時間ｔ＋１は前
記時間ｔ、。から１ビット周期の終り時間ｔ１２までの
任意点である。また時間Ｔ ／ ２であるｔ６を対称点
として時間ｔ１は時間ｔｊｊに、時間ｔ３は時間ｔ９に
、時間ｔ５は時間ｔ７に対応している。同図から明らか
なように、論理ＩＩ Ｉ Ｉ＋の場合は時間ｔ１とｔ１
４、時間ｔ３とｔ７、時間ｔ５とｔ７の論理レベルが異
なり、論理” Ｏ”の場合は同じであることに着目する
と、時間ｔ、と１１５、またｔ３とｔ９、またｔ５とｔ
７の論理レベルの排他的論理和をとれば、元の論理Ｉｔ
Ｉ Ｉ＋またはｔｏ ｏｎが復調できることになる。
またパルス性ノイズなどにより入力信号が乱れ、排他的
論理和回路１４〜１６の１つが誤まっても多数決回路１
７で入力信号の論理レベルの過半数を占める論理レベル
を出力するため、ノイズによる誤りが低減できる。
論理和回路１４〜１６の１つが誤まっても多数決回路１
７で入力信号の論理レベルの過半数を占める論理レベル
を出力するため、ノイズによる誤りが低減できる。
次に、これを実現するための手順について説明する。第
６図に本実施例のＦＳＸ復調装置各部の波形図を示す。
６図に本実施例のＦＳＸ復調装置各部の波形図を示す。
同図において、ｌは入力端子７へ入力される位相連続Ｆ
ＳＫ変調信号、ｊはタイマ１８からのタイミングパルス
、ｋはサンプリング回路８の出力、ｐはシフトレジスタ
９の出力、ｑはシフトレジスタ１０の出力、ｒｌｄ、シ
フトレジスタ１１の出力、Ｓはシフトレジスタ１２の出
力、Ｕはシフトレジスタ１３の出力、■は排他的論理ｆ
［］１４の出力、ｍは排他的論理和１５の出力、Ｘは排
他的論理和１６の出力、ｙは多数決回路１７の出力であ
る。まず第５図の波形図で示すように論理゛′１０１０
・・・・・″からなる変調信号ｉを入力端子７よりサン
プリング回路８へ入力し、タイマ１８のタイミングパル
スｊの立上がりでサンプリングを行なう。このザンブル
タイミングは第４図の時刻”ｊ ｒ ＋３ ＋ ＋５＋
＋７＋ ＋９＋ ｔＨに対応しており、寸たシフトレ
ジスタ９〜１３もこのタイミングパルスでシフトされる
。従って、時間ｔ、 、 ＋５゜＋５． ＋７ 、 ｔ
、 ＋ ｔｌｌにおいて入力端子７に入力された入力信
号がサンプリングされ、順次シフトレジスタ９〜１３に
シフトされる。ここで時間ｔｉ＋において、排他的論理
和回路１４には時間ｔ、とｔＩＴにおける入力信号の論
理レベルが入力され、排他的論理和１５には時間ｔ３と
ｔ？における入力信号の論理レベルが入力され、排他的
論理和回路１６には時間ｔ５と＋７における入力信号の
論理レベルが入力される。先にも説明したように論理１
１１１＋の場合は時間ｔ１とｔＩＴ ｌ ＋３と＋９．
＋５と＋７の論理レベルが異なり、論理パ○″の場合は
前記時間において論理レベルが同じであるから、時間ｔ
。
ＳＫ変調信号、ｊはタイマ１８からのタイミングパルス
、ｋはサンプリング回路８の出力、ｐはシフトレジスタ
９の出力、ｑはシフトレジスタ１０の出力、ｒｌｄ、シ
フトレジスタ１１の出力、Ｓはシフトレジスタ１２の出
力、Ｕはシフトレジスタ１３の出力、■は排他的論理ｆ
［］１４の出力、ｍは排他的論理和１５の出力、Ｘは排
他的論理和１６の出力、ｙは多数決回路１７の出力であ
る。まず第５図の波形図で示すように論理゛′１０１０
・・・・・″からなる変調信号ｉを入力端子７よりサン
プリング回路８へ入力し、タイマ１８のタイミングパル
スｊの立上がりでサンプリングを行なう。このザンブル
タイミングは第４図の時刻”ｊ ｒ ＋３ ＋ ＋５＋
＋７＋ ＋９＋ ｔＨに対応しており、寸たシフトレ
ジスタ９〜１３もこのタイミングパルスでシフトされる
。従って、時間ｔ、 、 ＋５゜＋５． ＋７ 、 ｔ
、 ＋ ｔｌｌにおいて入力端子７に入力された入力信
号がサンプリングされ、順次シフトレジスタ９〜１３に
シフトされる。ここで時間ｔｉ＋において、排他的論理
和回路１４には時間ｔ、とｔＩＴにおける入力信号の論
理レベルが入力され、排他的論理和１５には時間ｔ３と
ｔ？における入力信号の論理レベルが入力され、排他的
論理和回路１６には時間ｔ５と＋７における入力信号の
論理レベルが入力される。先にも説明したように論理１
１１１＋の場合は時間ｔ１とｔＩＴ ｌ ＋３と＋９．
＋５と＋７の論理レベルが異なり、論理パ○″の場合は
前記時間において論理レベルが同じであるから、時間ｔ
。
とｔｌｌ、＋３と１９．１５と１７の論理レベルの利他
的論理和をとれば元の論理＋１１＋＋またば′０″′が
復調できることになる。捷た３個の排他的論理和回路１
４〜１６の出力を多数決回路１７へ入力し、排他的論理
和回路１４〜１６の出力の中で過半数を占める論理レベ
ルを多数決回路１７の出力とするため、パルス状ノイズ
などにより排他的論理和回路の出力の１つが誤りを生じ
ても他の２つで羽正が可能であり、前記ノイズなどによ
る誤りが低減できる。従って、ある１ビツト周期中の時
間ｔ、ｊからその次の１ビツト周期中の時間ｔ１までの
間の多数決回路１了の出力波形２が復調出力となる。
的論理和をとれば元の論理＋１１＋＋またば′０″′が
復調できることになる。捷た３個の排他的論理和回路１
４〜１６の出力を多数決回路１７へ入力し、排他的論理
和回路１４〜１６の出力の中で過半数を占める論理レベ
ルを多数決回路１７の出力とするため、パルス状ノイズ
などにより排他的論理和回路の出力の１つが誤りを生じ
ても他の２つで羽正が可能であり、前記ノイズなどによ
る誤りが低減できる。従って、ある１ビツト周期中の時
間ｔ、ｊからその次の１ビツト周期中の時間ｔ１までの
間の多数決回路１了の出力波形２が復調出力となる。
これを繰り返すことにより位相連続ＦＳＫ変調信号が復
調できる。
調できる。
以上のように本実施例によれば、位相連続ＦＳＫ変調信
号を１ビツトあたり６回（３対）サンプリングし、３対
の排他的論理和を取り、その３個の出力を多数決回路へ
入力し、多数決を取ることにより位相連続ＦＳＫ変調信
号の復調を実現している。
号を１ビツトあたり６回（３対）サンプリングし、３対
の排他的論理和を取り、その３個の出力を多数決回路へ
入力し、多数決を取ることにより位相連続ＦＳＫ変調信
号の復調を実現している。
なお、上記実施例では第４図においてサンプリングパル
スのタイミングをｔｌはｔ。から＋２まで、＋３は＋２
から＋４まで、＋５は＋４から＋６オで、＋７は＋６か
ら＋８まで、ｔ、は＋８からｔｌｏまで、ｔｌｌはｔＴ
Ｏから１１□寸での間の任意点であるとしたが、これに
限定でれることはなく、論理レベルの反転点でくぎられ
た時間範囲に複数個のサンプリングを行なってもよめ。
スのタイミングをｔｌはｔ。から＋２まで、＋３は＋２
から＋４まで、＋５は＋４から＋６オで、＋７は＋６か
ら＋８まで、ｔ、は＋８からｔｌｏまで、ｔｌｌはｔＴ
Ｏから１１□寸での間の任意点であるとしたが、これに
限定でれることはなく、論理レベルの反転点でくぎられ
た時間範囲に複数個のサンプリングを行なってもよめ。
また位相連続ＦＳＸ信号をＮ＝２．Ｍ＝１としたが、Ｎ
及びＭは上記に限定されるものではなく、自然数であれ
ば何でもよい。
及びＭは上記に限定されるものではなく、自然数であれ
ば何でもよい。
１だ、論理％″、 ＋１の周波数をＦ、 ＝＝ ２／Ｔ
、論理″ｏ ”の周波数ｆＦ２二３／２Ｔとしたが、
これが逆の場合でも第３図の排他的論理和回路１４〜１
６と多数決回路１７の間に否定回路を挿入することによ
り、復調出力が得られる。また上記実施例ではサンプリ
ング数を３個としたが、これに限定されることはな（（
２Ｌ＋１）個（Ｌは自然数）であれば何でもよい。
、論理″ｏ ”の周波数ｆＦ２二３／２Ｔとしたが、
これが逆の場合でも第３図の排他的論理和回路１４〜１
６と多数決回路１７の間に否定回路を挿入することによ
り、復調出力が得られる。また上記実施例ではサンプリ
ング数を３個としたが、これに限定されることはな（（
２Ｌ＋１）個（Ｌは自然数）であれば何でもよい。
発明の効果
以上の説明から明らかなように、本発明は、波形整形し
た位相連続ＦＳＸ変調信号を１ビツト間に２（２Ｌ＋１
）回のサンプリングを行ない、その１対の排他的論理和
を取り、その・（２Ｌ＋１ ）個の排他的論理和の出力
の多数決を取ることにより復調を行なうよう構成してい
るので、位相連続ＦＳＫ変調信号の信号の伝送速度と伝
送する論理１１１１＋ 、 ＩＩ ｏ ｌ＋に対応した
変調周波数が近い場合でも正確な復調が行なえるという
優れた効果が（４Ｉられる。また排他的論理和の出力の
多数決を取ることにより復調を行なうため、過半数未満
の拶１他的論理和回路の出力が、パルス性ノズルなどに
より誤りを生じても誤正することが可能になり、復調誤
りを低減することができる。さらに、本発明はマイクロ
コンビーータなどのソフトウェアでも矢現ができるため
、これまでのハードで構成する方法に比較して大幅なコ
スト低減と省スペースが可能となる。
た位相連続ＦＳＸ変調信号を１ビツト間に２（２Ｌ＋１
）回のサンプリングを行ない、その１対の排他的論理和
を取り、その・（２Ｌ＋１ ）個の排他的論理和の出力
の多数決を取ることにより復調を行なうよう構成してい
るので、位相連続ＦＳＫ変調信号の信号の伝送速度と伝
送する論理１１１１＋ 、 ＩＩ ｏ ｌ＋に対応した
変調周波数が近い場合でも正確な復調が行なえるという
優れた効果が（４Ｉられる。また排他的論理和の出力の
多数決を取ることにより復調を行なうため、過半数未満
の拶１他的論理和回路の出力が、パルス性ノズルなどに
より誤りを生じても誤正することが可能になり、復調誤
りを低減することができる。さらに、本発明はマイクロ
コンビーータなどのソフトウェアでも矢現ができるため
、これまでのハードで構成する方法に比較して大幅なコ
スト低減と省スペースが可能となる。
第１図は従来のＦＳＫ＠調装置のブロック図、第２図は
従来のＦＳＸ復調装置各部の波形図、第３図は本発明の
一実施例におけるＦＳＸ復調装置のブロック図、第４図
は同復調装置におけるサンプリング回路のタイムチャー
ト、第５図は本発明の一実施例におけるＦＳＸ復調装置
各部の波形図である。 了・・・・位相連続ＦＳＸ変調信号入力端子、８・・サ
ンプリング回路、９〜１３・−・・−・１ビツトのシフ
トレジスタ、１４〜１６・・・・・排他的論理和回路、
１７・・・・・・多数決回路、１８・・・・・・タイマ
。 （−１１人の氏名 弁理士 中 尾 敏 男 ほか１名
早 １ 図 第 ２ 図 諾ツ竿 図 男 ４ 図
従来のＦＳＸ復調装置各部の波形図、第３図は本発明の
一実施例におけるＦＳＸ復調装置のブロック図、第４図
は同復調装置におけるサンプリング回路のタイムチャー
ト、第５図は本発明の一実施例におけるＦＳＸ復調装置
各部の波形図である。 了・・・・位相連続ＦＳＸ変調信号入力端子、８・・サ
ンプリング回路、９〜１３・−・・−・１ビツトのシフ
トレジスタ、１４〜１６・・・・・排他的論理和回路、
１７・・・・・・多数決回路、１８・・・・・・タイマ
。 （−１１人の氏名 弁理士 中 尾 敏 男 ほか１名
早 １ 図 第 ２ 図 諾ツ竿 図 男 ４ 図
Claims (2)
- （１）論理信号の１ビツトの時間をＴとし、かつＦ１＝
Ｎ／Ｔ 、Ｆ２＝（Ｍ＋Ｖ２）／Ｔ （但し、Ｍ。 Ｎは自然数である。）で表わされる周波数Ｆ１゜Ｆ２で
前記論理信号の′○″またはパ１″′が伝送される位相
連続ＦＳＸ信号を１ビットごとに時間Ｏから時間Ｔ／２
ｉでの間の論理ｔｔ １ＸＺ ＩＩＯ”′両方の信号波
形のハイレベルからローレベル。 ローＬ／／＜ルカラハイレベルヘノ反転点テ＜キラれた
任意の１細首たけ複数の時間範囲内で（２Ｌ十１）回の
（但し、Ｌは自然数）サンプリングを行ない、次に時間
Ｔ／２ ｆｆ対称点として前記（２Ｌ＋１）回のサンプ
リングを行なった時間範囲に対応する時間Ｔ ／ ２か
ら時間Ｔまでの時間範囲に（２Ｌ＋１ ）回のサンプリ
ングを行なうサンプリング回路と、前記サンプリングに
よるサンプル値を記憶するための（２Ｌ＋１）ビットの
シフトレジスタと、時間０から時間Ｔ７２までのサンプ
ル値と時間Ｔ／２を対称点として前記サンプル値と対称
を成す時間Ｔ ／ ２から時間Ｔまでのサンプル値との
排他的論理オＩ４全取る（’２Ｌ＋１）個の排他的論理
和回路と、この（２Ｌ＋１ ）個の排他的論理和回路の
出力を入力して多数決を取り、出力する多数決回路を具
備し、この多数決回路の出力より復調出力を得ることを
特徴とするＦＳＸ復調装置。 - （２）サンプリング回路とシフトレジスタの動作するタ
イミング全タイマ出力により制御することを特徴とする
特許請求の範囲第１項記載のＦＳＫ復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP281384A JPS60146557A (ja) | 1984-01-11 | 1984-01-11 | Ｆｓｋ復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP281384A JPS60146557A (ja) | 1984-01-11 | 1984-01-11 | Ｆｓｋ復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60146557A true JPS60146557A (ja) | 1985-08-02 |
Family
ID=11539832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP281384A Pending JPS60146557A (ja) | 1984-01-11 | 1984-01-11 | Ｆｓｋ復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60146557A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07100966A (ja) * | 1993-09-30 | 1995-04-18 | Hayase Kk | 袋体の供給装置 |
| US6292655B1 (en) | 1998-05-29 | 2001-09-18 | Nec Corporation | Selective calling radio-receiver and method of receiving selective calling radio signal |
-
1984
- 1984-01-11 JP JP281384A patent/JPS60146557A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07100966A (ja) * | 1993-09-30 | 1995-04-18 | Hayase Kk | 袋体の供給装置 |
| US6292655B1 (en) | 1998-05-29 | 2001-09-18 | Nec Corporation | Selective calling radio-receiver and method of receiving selective calling radio signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3571712A (en) | Digital fsk/psk detector | |
| KR830002422B1 (ko) | Fsk 신호용 무선수신기 | |
| US4368434A (en) | Programmable digital detector for the demodulation of angle modulated electrical signals | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| Bissell et al. | Digital signal transmission | |
| US3142723A (en) | Frequency shift keying system | |
| US4292626A (en) | Manchester decoder | |
| US20070024477A1 (en) | DPSK demodulator and method | |
| US3654492A (en) | Code communication frame synchronization system | |
| US4709378A (en) | Arrangement for generating a clock signal | |
| US3636454A (en) | Digital circuit discriminator for frequency-shift data signals | |
| JP3226561B2 (ja) | Ｆｓｋ信号受信回路 | |
| JPS60146557A (ja) | Ｆｓｋ復調装置 | |
| US3368038A (en) | Di-phase receiver and repeater terminal | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| US4599735A (en) | Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes | |
| US3440346A (en) | Method of multiplex representation of sampled data | |
| GB2029675A (en) | Circuit arrangement for generating sampling pulses for use in receiving stations of data transmission | |
| GB1117724A (en) | Processes and devices for the demodulation of carrier waves phase modulated by telegraphic signals and the like | |
| Fitch et al. | Recursive equalization in data transmission-A design procedure and performance evaluation | |
| JPH09168035A (ja) | 伝送データ整形装置 | |
| JPS5895447A (ja) | クロツク再生回路 | |
| JP3233016B2 (ja) | Ｍｓｋ復調回路 | |
| JPS60146555A (ja) | Ｆｓｋ復調装置 | |
| KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 |