JP2008148111A

JP2008148111A - 通信装置

Info

Publication number: JP2008148111A
Application number: JP2006334442A
Authority: JP
Inventors: Hitoshi Kubota; 仁久保田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2006-12-12
Filing date: 2006-12-12
Publication date: 2008-06-26

Abstract

【課題】低消費電力かつ安価な通信装置を得ること。
【解決手段】受信アナログ信号を１ビットデジタル信号に変換するΔΣ変調器２と、ΔΣ変調器２から出力された１ビットデジタル信号に含まれた量子化雑音を除去したフィリタリング信号を生成するデジタルフィルタ３と、フィルタリング信号のサンプリングレートを復調処理に応じたサンプリングレートに変換するダウンサンプラ４と、前記サンプリングレート変換後の信号を復調する復調回路５と、を備える。
【選択図】図１

Description

本発明は、アナログ信号をデジタル信号に変換して復調を行う通信装置に関するものである。

従来の通信装置の受信回路では、アナログ信号からデジタル信号の変換にＡＤ（Analog-Digital）コンバータが使用されている。たとえば、下記非特許文献１に記載されている従来の電灯線通信装置に用いられている受信回路構成について説明する。図１６は、下記非特許文献１の電灯線通信装置に用いられている受信回路構成を示す。図１６に示すように、従来の受信回路は、伝送路である電灯線１００から受信信号を受け取る結合回路１０１と、結合回路１０１が受け取った受信信号を増幅する可変ゲインアンプ１０２と、増幅された受信信号から不要な信号成分を除去するアナログフィルタ１０３と、アナログフィルタ１０３から出力された信号を多ビットのデジタル信号に変換するＡＤコンバータ１０４と、デジタル信号からさらに不要な雑音成分を除去するデジタルフィルタ１０５と、デジタルフィルタ１０５から出力された信号を復調する復調回路１０６と、可変ゲインアンプ１０２のゲインの制御を行うゲイン制御回路１０７と、で構成される。

復調回路１０６は、たとえば、Differential Binary Phase Shift Keying（ＤＢＰＳＫ），Differential Quadrate Phase Shift Keying（ＤＱＰＳＫ）などの変調方式で変調された信号をもとの信号に復調する回路である。また、ゲイン制御回路１０７は、ＡＤコンバータ１０４で変換されたデジタル信号の振幅を検出し、この検出結果に基づいて、ＡＤコンバータ１０４に入力される信号がＡＤコンバータ１０４のダイナミックレンジを越えない適切な振幅となるよう、可変ゲインアンプ１０２のゲインの制御を行う。

また、アナログ信号をデジタル信号に変換する方法として、音声処理回路にΔΣ変調器を用いてアナログ信号をデジタル信号に変換する方法がある（たとえば、下記特許文献１参照）。ΔΣ変調器は、入力されるアナログ信号の振幅に応じてローレベル電位とハイレベル電位の出現頻度が変化する、１ビットデジタル信号を出力する。ΔΣ変調器の出力である１ビットデジタル信号の量子化雑音成分をフィルタで除去することにより、ΔΣ変調器に入力されたアナログ信号を多ビットのデジタル情報に変換した信号を得ることが可能である。

特開２００４−１５３７５７号公報 Hitoshi Kubota 他，"Frequency Band Dispersed-Tone Power Line Communication Modem for Networked Appliances"，IEEE Transactions on Consumer Electronics Vol.52，No.1，P44-50，Feb. 2006

しかしながら、上記従来の通信装置の受信回路では、受信信号をアナログ信号からデジタル信号に変換するために、ＡＤコンバータを使用していた。一般的にＡＤコンバータは消費電力が大きく、また、高価である。そのため、ＡＤコンバータの使用が通信装置の低消費電力化、低価格化を阻害する要因となるという問題があった。

また、アナログ信号をデジタル信号に変換する方法としてΔΣ変調器を使用する方法がある（上記特許文献１参照）。しかし、上記特許文献１に記載の技術は、システムクロックを生成するための技術であって、通信装置の受信回路への適用については触れられていない。仮に通信装置へ適用する場合には、ΔΣ変調器によって生じる量子化雑音の大きさは一定であるのに対して、通信装置への入力信号である受信信号は、送信機と受信機との位置関係などによってその振幅が変動するため、受信信号の振幅が小さい場合に、量子化雑音により通信エラーが引き起こされる可能性があるという問題があった。

本発明は、上記に鑑みてなされたものであって、受信信号の通信品質を保った上で、低消費電力かつ安価な通信装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、受信アナログ信号を１ビットデジタル信号に変換するデルタシグマ変調手段と、前記デルタシグマ変調手段から出力された１ビットデジタル信号に含まれた量子化雑音を除去したフィリタリング信号を生成するデジタルフィルタと、前記フィルタリング信号のサンプリングレートを復調処理に応じたサンプリングレートに変換するダウンサンプラと、前記サンプリングレート変換後の信号を復調する復調手段と、を備えることを特徴とする。

この発明によれば、ＡＤコンバータとしてΔΣ変調器を用い、デジタルフィルタで量子化ノイズを除去するようにしたので、低消費電力かつ安価な通信装置が実現できるという効果を奏する。

以下に、本発明にかかる通信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明にかかる通信装置の実施の形態１の機能構成例を示す図である。図１に示すように、本実施の形態の通信装置は、受信した信号から不要な雑音成分を除去するアナログフィルタ１と、アナログフィルタ１によって雑音成分が除去された受信信号を１ビットデジタル信号に変換するΔΣ変調器２と、ΔΣ変調器２の出力である１ビットデジタル信号から量子化雑音を除去した多ビットのデジタル信号に変換するデジタルフィルタ３と、デジタルフィルタ３の出力である多ビットデジタル信号に対して、間引きを行うことにより復調回路５に入力可能なサンプリングレートに変換するダウンサンプラ４と、ダウンサンプラ４から出力されたサンプリングレート変換後の信号を、受信信号の変調方式に応じて（たとえばＤＢＰＳＫ（Differential Binary Phase Shift Keying）やＤＱＰＳＫ（Differential Quadrate Phase Shift Keying）など）復調する復調回路５と、で構成される。

図２は、ΔΣ変調器２の機能構成例を示す図である。図２に示すように、ΔΣ変調器２は、入力されたアナログ信号からフィードバック信号の減算を行う減算器１０と、減算器１０の出力信号を積分する積分器１１と、基準電圧を発生する基準電圧発生回路１２と、積分器１１の出力信号と基準電圧発生回路１２の出力信号とを比較し、１ビットデジタル信号を出力するコンパレータ１３と、コンパレータ１３の出力信号を一定時間遅延させる遅延回路１４と、遅延回路１４の出力信号をアナログ信号に変換してフィードバック信号として減算器１０に出力する１ビットＤＡ（Digital-Analog）コンバータ１５と、で構成される。なお、図２で示した構成は、一例であり、１ビットデジタル信号を出力するΔΣ変調器であれば、どのような構成でもよい。

ΔΣ変調器２は、入力されるアナログ信号の振幅に応じてローレベル電位とハイレベル電位の出現頻度が変化する、１ビットデジタル信号を出力する。さらに、ΔΣ変調器２の出力である１ビットデジタル信号の量子化雑音成分をデジタルフィルタ３で除去することにより、ΔΣ変調器２に入力されるアナログ信号を多ビットのデジタル情報に変換した信号を得ることができる。図３−１，３−２，３−３にこれらの動作を説明する図を示す。図３−１は、ΔΣ変調器２に入力される信号の例、図３−２は、図３−１の入力信号に対応するΔΣ変調器２の出力信号の例，図３−３は、図３−２の出力からデジタルフィルタ３によって量子化雑音を除去した信号の例である。このように、図３−３に示すデジタルフィルタ３から出力されるデータは、図３−１に示す信号を他ビットのデジタル信号に変換したものとなる。

図４−１〜図８−２は、本実施形態の動作を説明するための図である。図４−１，４−２はアナログフィルタ１の入力である受信信号の例、図５−１，５−２はアナログフィルタ１の出力信号の例、図６−１，６−２はΔΣ変調器２の出力信号の例、図７−１，７−２はデジタルフィルタ３の出力信号の例、図８−１，８−２はダウンサンプラ４の出力信号の例、をそれぞれ示したものである。図４−１〜図８−２において、図番号の枝番を１としたものはそれぞれの信号のスペクトラムを示し、図番号の枝番を２としたものはそれぞれの信号の時間波形を示している。スペクトラムの図においては、通信キャリア信号２０（実線）と雑音２１（右下がり斜線領域）と量子化雑音２２（右上がり斜線領域）とに分けて示している。

なお、図４−１〜図８−２では、複数のキャリアを使用して情報の伝送を行うマルチキャリア方式で通信を行う場合を例にあげている。図４−１に示すように、受信信号は通信キャリア信号２０に、伝送路上などで発生した雑音２１が重畳された信号である。アナログフィルタ１は通信キャリア帯域外の不要な雑音成分を抑制するため、図５−１に示すようにアナログフィルタ１の出力においては、雑音２１が通信キャリア帯域外で抑制されている。

ΔΣ変調器２は、入力されたデジタルフィルタ３の出力信号の振幅に応じてローレベル電位とハイレベル電位の出現頻度が変化する、１ビットデジタル信号を出力する。このため、図６−１に示すように、ΔΣ変調器２の出力には量子化雑音２２が発生し、これが入力された信号のスペクトラムに重畳される。デジタルフィルタ３は、量子化雑音２２を抑制することによって、図７−１，７−２に示すように、ΔΣ変調器２の出力信号を多ビットデジタル信号に変換した信号を得る。

ダウンサンプラ４は、デジタルフィルタ３の出力である多ビットデジタル信号を間引くことにより、図８−１，８−２に示すように、サンプリングレートを低下させた信号を出力する。ダウンサンプラはＮ個のデータにつき、（Ｎ−１）個のデータを間引き、サンプリングレートを１／Ｎにするものとする。一般に、ΔΣ変調器２の動作周波数は高いため、デジタルフィルタ３の出力である多ビットデジタル信号の周波数も高く、復調回路５がその周波数に対応するのは困難である。このため、ダウンサンプラ４により復調回路５に入力可能なサンプリングレートに変換する。なお、図８−１，８−２の例では、３個のデータにつき２個のデータを間引くことにより、サンプリングレートを１／３に変換している。

以上のように、本実施の形態では、ΔΣ変調器２を使用してアナログ信号をデジタル信号に変換するようにした。このため、従来の通信装置に比べて低消費電力かつ低価格で、受信信号をデジタル信号に変換する通信装置を実現することができる。

実施の形態２．
図９は、本発明にかかる通信装置の実施の形態２の機能構成例を示す図である。図９に示すように、本実施の形態の通信装置は、実施の形態１の通信装置に、ゲイン制御回路７の指示に基づきゲインを設定して信号の増幅を行う可変ゲインアンプ６，ΔΣ変調器２の出力信号を参照して同電位の状態が継続する期間を計測し、所定の計測期間内の計測値の最大値に応じてゲインを決定し、可変ゲインアンプ６に決定したゲインを通知するゲイン制御回路７，ゲイン制御回路７の計測開始指示からの経過時間を計測し、所定の計測期間が経過すると計測期間の終了をゲイン制御回路７に通知するタイマ８を追加している。実施の形態１と同様の機能のものは、同一の符号を付して説明を省略する。以下、実施の形態１と異なる部分について説明する。

ΔΣ変調器２の出力信号は、入力信号の振幅が大きい場合には同じ電位の状態が継続する時間が長く、入力信号の振幅が小さい場合には、同じ電位の状態が継続する時間が短いという性質を持つ。図１０−１，１０−２は、異なる振幅の信号をΔΣ変調器２に入力した場合のΔΣ変調器２の出力信号の差異を説明するための図である。図１０−１の（ａ）は大きい振幅の入力信号、（ｂ）は大きい振幅の信号を、それぞれ入力した場合のΔΣ変調器２の出力である。図１０−２の（ａ）は小さい振幅の入力信号、（ｂ）は小さい振幅の信号を、それぞれ入力した場合のΔΣ変調器２の出力である。図１０−１の（ｂ）と図１０−２の（ｂ）とを比較すると、図１０−２の（ｂ）では図１０−１の（ｂ）より電位が短い時間で変化している。

一方、本実施の形態では、可変ゲインアンプ６が受信信号を増幅するが、伝送路における通信信号の減衰の程度により受信信号の振幅が異なるため、最適なゲインは一定でない。図１１−１〜図１４−２は、本実施形態における可変ゲインアンプ６のゲインが十分でない場合と適切な場合のゲイン設定の例を示す図である。図１１−１，１１−２は、可変ゲインアンプ６のゲインが十分でない場合について、可変ゲインアンプの出力信号の例を示したものである。図１２−１，１２−２は、可変ゲインアンプ６のゲインが十分でない場合について、ΔΣ変調器２の出力の例を示したものである。図１３−１，１３−２は、可変ゲインアンプ６のゲイン設定が適切な場合について、可変ゲインアンプの出力信号の例を示したものである。図１４−１，１４−２は、可変ゲインアンプ６のゲイン設定が適切な場合について、ΔΣ変調器２の出力の例を示したものである。図１１−１〜図１４−２において、いずれも、図番号の枝番を１としたものはそれぞれの信号のスペクトルを示し、図番号の枝番を２としたものはそれぞれの信号の時間波形を示している。

図１２−１に示すように、可変ゲインアンプ６のゲインが十分でない場合には、通信キャリア信号２０の電圧とΔΣ変調器２によって生じる量子化雑音２２の電圧の差が小さく、必要な信号対雑音比が得られず誤り無く通信を行うことはできない。これに対し、可変ゲインアンプ６のゲイン設定が適切な場合には、図１４−１に示すように、通信キャリア信号２０の電圧が量子化雑音２２に比べ十分大きくなり、誤りが発生しにくくなる。

このため、本実施の形態では、ゲイン制御回路７が、ΔΣ変調器２の出力信号に基づいて可変ゲインアンプ６に対して適切なゲインを設定するようにしている。

つづいて、可変ゲインアンプ６の制御動作について説明する。本実施の形態では、ゲイン制御回路７が、ΔΣ変調器２の出力に基づき受信中の信号に対する最適ゲインを決定して可変ゲインアンプ６に通知し、可変ゲインアンプ６は通知されたゲインで受信信号の増幅を行う。ΔΣ変調器２の出力は、前述のとおり、入力信号の振幅が同じ電位の状態が継続する時間（以下、電位継続時間という）に個別に対応している。この入力信号の振幅と電位継続時間との対応を用いて、要求されている通信品質を満たすために必要な最小の振幅、に対応する電位継続時間（以下、下限電位継続時間という）を算出する。また、ゲインが大きすぎる場合には、飽和などの問題が生じるため、通信装置の特性に基づいて、電位継続時間の上限（上限電位継続時間）を設定し、下限電位継続時間から上限電位継続時間までの範囲を基準継続時間範囲とする。

つぎに、ゲイン制御回路７は、ΔΣ変調器２の出力を参照することにより電位継続時間の計測を開始し、開始と同時にタイマ８へタイマ計測開始を指示する。タイマ８は、タイマ計測開始の指示を受け取るとその時点から経過時間のカウントをはじめ、所定の計測期間が経過すると、ゲイン制御回路７に計測期間終了信号を送出する。ゲイン制御回路７は、タイマ８から計測期間終了信号を受け取ると、電位継続時間の計測の開始からその時点までに計測した電位継続時間のうちの、最大値を算出する。

そして、ゲイン制御回路７は、算出した電位継続時間の最大値と基準継続時間範囲に基づきゲインを決定し、可変ゲインアンプ６に決定したゲインを通知する。そして、可変ゲインアンプ６は、通知されたゲインを設定し、そのゲインで受信信号を増幅する。ゲイン制御回路７は、たとえば、電位継続時間の最大値が基準継続時間範囲を下回る場合には、ゲインが十分でないため、ゲインを大きくする。電位継続時間の最大値が基準継続時間範囲を上回る場合には、逆にゲインを小さくする。計測した電位継続時間の最大値が、基準継続時間範囲内であれば、設定されているゲインは変更する必要がない。このように電位継続時間の計測，ゲイン決定，ゲイン設定を繰り返すことにより、電位継続時間が基準継続時間範囲に収まるように制御する。

以上のように、本実施の形態では、ゲイン制御回路７が、ΔΣ変調器２の出力信号の同電位の状態が継続する時間を計測し、所定の計測期間内の計測値の最大値が基準継続時間範囲に入るように可変ゲインアンプ６のゲインを制御するようにした。このため、ΔΣ変調器２で発生する量子化雑音によって生じる通信エラーを防止することができる。

実施の形態３．
図１５は、本発明にかかる通信装置の実施の形態３の動作を説明するための図である。本実施の形態では、図１５に示すように複数のキャリアを有する信号を受信する例について説明する。本実施の形態の機能構成は実施の形態２と同様である。以下、実施の形態２と異なる部分について説明する。

図１５の（ａ）は基本周波数Ｆの１倍，（ｂ）はＦの２倍，（ｃ）はＦの３倍，（ｄ）はＦの４倍，（ｅ）はＦの５倍，（ｆ）はＦの６倍，（ｇ）はＦの７倍，のそれぞれの周波数をもつキャリア信号を示している。図１５の（ｈ）は、（ａ）から（ｈ）までの７種類のキャリア信号を合成した信号である。図１５の（ｈ）に示すように、７種類のキャリア信号を合成した信号（ｈ）は、１／Ｆの周期で同じ波形が繰り返される。この合成波の繰り返し周期は、キャリア信号がＦの整数倍のもののみの場合には１／Ｆとなる。Ｆの整数倍以外の場合も含む一般の複数のキャリア周波数が合成される場合には、キャリア信号の周期の最小公倍数となる。

本実施の形態では、実施の形態２における所定の計測時間を、受信信号の繰り返し周期以上の長さの予め定められた時間とする。この繰返し周期は、前述のとおり、信号の周期の最小公倍数として算出することができる。所定の計測時間を繰り返し周期未満に設定すると、受信信号に含まれる振幅の最大値に対応する電位継続時間を計測していない可能性が高くなるが、繰り返し周期以上に設定すれば、受信信号に含まれる振幅の最大値に対応する電位継続時間を正しく計測することができる。なお、本実施の形態の動作は、このように所定の計測時間を通信信号の繰り返し周期に基づいて決定する動作以外は、実施の形態２と同様である。

以上のように、本実施の形態では、ΔΣ変調器２の出力信号の同電位の状態が継続する時間を計測し、受信信号のキャリア周波数から受信信号の繰り返し周期を求め、繰り返し周期以上の期間で、所定の計測期間内の計測値の最大値が基準継続時間範囲に入るように可変ゲインアンプ６のゲインを制御するようにした。このため、ΔΣ変調器に入力される信号の最大振幅が正確に検出でき、可変ゲインアンプ６のゲインの最適な制御ができる。

以上のように、本発明にかかる通信装置は、アナログ信号をデジタル信号に変換して復調を行う通信装置に有用であり、特に、低電力かつ低価格を要求される通信装置に適している。

本発明にかかる通信装置の実施の形態１の機能構成例を示す図である。 ΔΣ変調器の機能構成例を示す図である。 ΔΣ変調器に入力される信号の例を示す図である。 ΔΣ変調器の出力信号の例を示す図である。デジタルフィルタによって量子化雑音を除去した信号の例を示す図である。アナログフィルタの入力信号のスペクトルの例を示す図である。アナログフィルタの入力信号の例を示す図である。アナログフィルタの出力信号のスペクトルの例を示す図である。アナログフィルタの出力信号の例を示す図である。 ΔΣ変調器の出力信号のスペクトルの例を示す図である。 ΔΣ変調器の出力信号の例を示す図である。デジタルフィルタの出力信号のスペクトルの例を示す図である。デジタルフィルタの出力信号の例を示す図である。ダウンサンプラの出力信号のスペクトルの例を示す図である。ダウンサンプラの出力信号の例を示す図である。本発明にかかる通信装置の実施の形態２の機能構成例を示す図である。異なる振幅の信号をΔΣ変調器に入力した場合の出力信号のスペクトルの例を示す図である。異なる振幅の信号をΔΣ変調器に入力した場合の出力信号の例を示す図である。可変ゲインアンプのゲインが十分でない場合の可変ゲインアンプの出力信号のスペクトルの例を示す図である。可変ゲインアンプのゲインが十分でない場合の可変ゲインアンプの出力信号の例を示す図である。可変ゲインアンプのゲインが十分でない場合のΔΣ変調器のスペクトルの出力信号の例を示す図である。可変ゲインアンプのゲインが十分でない場合のΔΣ変調器の出力信号の例を示す図である。可変ゲインアンプのゲインが適切な場合の可変ゲインアンプの出力信号のスペクトルの例を示す図である。可変ゲインアンプのゲインが適切な場合の可変ゲインアンプの出力信号の例を示す図である。可変ゲインアンプのゲインが適切な場合のΔΣ変調器の出力信号のスペクトルの例を示す図である。可変ゲインアンプのゲインが適切な場合のΔΣ変調器の出力信号の例を示す図である。本発明にかかる通信装置の実施の形態３の動作を説明するための図である。従来の受信回路の機能構成例を示す図である。

符号の説明

１アナログフィルタ
２ ΔΣ変調器
３デジタルフィルタ
４ダウンサンプラ
５復調回路
６可変ゲインアンプ
７ゲイン制御回路
８タイマ
１０減算器
１１積分器
１２基準電圧発生回路
１３コンパレータ
１４遅延回路
１５１ビットＤＡコンバータ

Claims

受信アナログ信号を１ビットデジタル信号に変換するデルタシグマ変調手段と、
前記デルタシグマ変調手段から出力された１ビットデジタル信号に含まれた量子化雑音を除去したフィリタリング信号を生成するデジタルフィルタと、
前記フィルタリング信号のサンプリングレートを復調処理に応じたサンプリングレートに変換するダウンサンプラと、
前記サンプリングレート変換後の信号を復調する復調手段と、
を備えることを特徴とする通信装置。
前記デルタシグマ変調手段から出力された１ビットデジタル信号の同電位継続時間を計測し、所定の計測期間内における同電位継続時間の最大値を算出し、当該最大値が前記同電位継続時間に関する所定の基準時間範囲内となるようにゲインを決定するゲイン制御手段と、
前記ゲイン制御手段が決定したゲインに基づき前記受信アナログ信号を増幅し、増幅後の信号を前記デルタシグマ変調手段に出力する可変ゲイン増幅手段と、
をさらに備えることを特徴とする請求項１に記載の通信装置。
前記所定の基準時間範囲の下限値を、通信システムとして要求されている信号対雑音比に基づいて決定することを特徴とする請求項２に記載の通信装置。
前記受信アナログ信号を複数のキャリア信号が重畳された信号とし、前記所定の計測期間を、前記複数のキャリア信号の周期の最小公倍数以上とすることを特徴とする請求項２または３に記載の通信装置。