KR20080007626A - 수신기에서 ｄｃ 오프셋 검출 및 제거 - Google Patents

수신기에서 ｄｃ 오프셋 검출 및 제거 Download PDF

Info

Publication number
KR20080007626A
KR20080007626A KR1020077027313A KR20077027313A KR20080007626A KR 20080007626 A KR20080007626 A KR 20080007626A KR 1020077027313 A KR1020077027313 A KR 1020077027313A KR 20077027313 A KR20077027313 A KR 20077027313A KR 20080007626 A KR20080007626 A KR 20080007626A
Authority
KR
South Korea
Prior art keywords
signal
received
estimate
downconverted
sampling rate
Prior art date
Application number
KR1020077027313A
Other languages
English (en)
Inventor
노만 제이 베미시
Original Assignee
스카이워크스 솔루션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈 인코포레이티드 filed Critical 스카이워크스 솔루션즈 인코포레이티드
Publication of KR20080007626A publication Critical patent/KR20080007626A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H03D1/04—Modifications of demodulators to reduce interference by undesired signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

수신기용 DC 오프셋 검출 및 제거 시스템이 개시되었다. DC 오프셋 검출 및 제거 시스템은 수신된 신호를 기저대역 레벨 신호로 다운컨버팅하도록 구성된 다운컨버터, 제1 샘플링 레이트를 갖는 다운컨버팅된 신호, 수신되어 다운컨버팅된 신호를 제1 샘플링 레이트로 필터링하도록 구성된 필터 시스템, 및 수신되어 다운컨버팅된 신호상에 존재하는 임의의 직류(DC) 컴포넌트의 DC 추정치 신호를 전개하기 위해 수신되어 다운컨버팅된 신호를 제1 샘플링 레이트로 샘플링하도록 구성된 추정기 로직을 포함하고, 필터 시스템은 제2 샘플링 레이트를 전개하도록 구성되며, 여기서 제1 샘플링 레이트는 제2 샘플링 레이트보다 상당히 높다.

Description

수신기에서 ＤＣ 오프셋 검출 및 제거 {DC OFFSET DETECTION AND CANCELLATION IN A RECEIVER}
본 발명은 일반적으로 휴대용 통신 장치에서의 수신기 회로 구조에 관한 것이다. 보다 구체적으로, 본 발명은 수신기에서의 DC 오프셋 검출 및 제거에 관한 것이다.
효율적이고 저비용 전자 모듈들의 유용성 증가로, 이동 통신 시스템들은 더더욱 널리 보급되고 있다. 예를 들면, 다양한 주파수, 송신 방식, 변조 기술 및 통신 프로토콜등을 이용하여 전화기 형태의 휴대형 통신 핸드셋에서 양방향 음성 및 데이터 통신을 제공하는 통신 방식의 수많은 변형이 존재한다. 상기 여러 변조 및 송신 방식은 각각 장점과 단점을 갖는다.
이러한 이동 통신 시스템들이 개발되고 활용됨에 따라, 이 시스템들이 따라야 하는 수많은 여러 표준들이 진화하였다. 예를 들면, 미국에서, 제3 세대 휴대용 통신 시스템들은 특정한 변조 방식 및 액세스 포맷의 사용을 요구하는 IS-136 표준을 준수한다. IS-136의 경우에, 변조 방식은 8 직교 위상 편이 변조(8QPSK), 오프셋 π/4 차분 직교 위상 편이 변조(π/4-DQPSK) 또는 이들의 변형일 수 있고, 액세스 포맷은 TDMA 이다.
유럽에서는, 이동 통신 세계화 시스템(GSM) 표준이 협대역 TDMA 액세스 환경에서 일정한 포락선 변조 방법을 이용하는 가우시안 최소 편이 (GMSK) 변조 방식의 사용을 요구한다.
게다가, 보다 높은 데이터 전송 능력에 대한 필요성이 GSM 표준을 개선하도록 야기시켰다. 이 비교적 새로운 표준은 GMS 진화를 위한 향상된 데이터 속도로서, 즉 "EDGE"로서 언급된다. EDGE 표준은 버스트-타입의 전송 및 위상과 진폭 변조의 조합을 사용하여 전송될 수 있는 데이터의 양을 증가시킨다.
휴대용 통신 기술에서의 진보 중 하나는, 낮은 중간 주파수(IF) 수신기 및 직접 변환 수신기(DCR)의 구현을 향해 진전되고 있다는 것이다. 낮은 IF 수신기는 무선 주파수(RF) 신호를 종래 수신기의 IF보다 낮은 중간 주파수로 변환한다. 직접 변환 수신기는 RF 신호를 중간 주파수(IF)로 제1 변환하지 않고, 수신된 무선 주파수(RF) 신호를 기저대역(DC)으로 직접 다운컨버트한다. 직접 변환 수신기의 이점 중 하나는, 중간 주파수 변환을 사용하는 시스템에서 이용되는 값비싼 필터 컴포넌트의 제거이다.
낮은 IF 수신기 또는 직접 변환 수신기를 구현할 경우, 다운컨버팅된 신호에 나타나는 소정량의 오프셋("DC 오프셋"으로 언급됨)이 통상적으로 존재한다. 이 DC 오프셋은 수신기에서 국부 발진기(LO) 신호, 무선 주파수(RF) 신호 또는 간섭 신호로 인하여 발생할 수 있는 자체 혼합(self mixing)으로 인해서 주로 발생하지만, 회로 바이어스 전압과 같은 다른 소스에 의한 것일 수도 있다. LO, RF 및 간섭 신호들 사이의 자체 혼합은 물론, 안테나에서의 반사, 온도 변화 및 LO 누설은 동적 DC 오프셋을 발생시킨다. 예를 들면, DC 오프셋이 LO 신호의 자체 혼합에 의해 발생되는 경우, DC 오프셋의 레벨은 LO 신호의 일부를 혼합기 입력에 전달하는 누설 경로에 의존적이다. 이 누설 경로는 일반적으로 수신기 회로의 의도되지 않은 기생 파라미터로서, 제조 프로세스 변화, 장치 온도, LO 주파수 및 LO 신호 레벨과 같은 파라미터들에 의존한다. DC 오프셋을 검출하고 최소화하기 위해 수많은 기술들이 제안되었다. 예를 들면, 아날로그 영역에서 불필요한 DC의 일부 및 디지털 영역에서(즉, 기저대역 디지털 수신기에서) 불필요한 DC의 일부를 제거하는 것이 가능하다. 공교롭게도, 이 해결책은 EDGE가 버스트-타입의 전송 방법을 이용하고 원하는 데이터 전송 속도를 지원하기 위해서 비교적 높은 신호 대 잡음비를 요구하기 때문에, EDGE 통신 환경에서 DC 오프셋을 충분하게 제거하는데 부적합하다. DC 오프셋을 제거하기 위한 현재 기술들은 잔류 오류를 남기므로, EDGE 수신기 성능에 제한 요소를 생성한다. DC 제거 후의 잔류 오류는 비교적 잡음이 존재하는 데이터의 세트와 연관된 평균 DC를 추정하는 것에 직접적으로 관련된다. DC 오프셋 추정을 목적으로, 평균은 DC 오프셋이고, 원하는 신호는 잡음으로서 취급된다.
한 종래의 기술은 아날로그 영역에서 DC의 레벨을 줄이도록 시도하지만, DC 오프셋의 동적 특성은 아날로그 도메인에서 정확하게 추정하여 제거하는 것을 어렵게 하기 때문에 성공적으로 구현하기가 힘들다.
또 다른 가능한 기술은, 신호가 디지털화되고 RF 수신기로부터 기저대역 디지털 신호 처리기(DSP) 장치로 보내진 후에 디지털 영역에서 DC 오프셋을 추정하는 것이다. 공교롭게도, 통상적인 무선 통신 시스템에서, DSP에 보내진 수신 신호의 샘플링 레이트는 기저대역 DSP 하드웨어 요건의 복잡성을 최소화하기 위해서, RF 수신기 내에서 사용되는 샘플링 레이트로부터 감소된다. 이것은 EDGE/GSM과 같은 버스트-타입 송신 시스템에서, RF 수신기로부터 DSP 장치로 보내지는 전체 샘플 수가 통상적으로 너무 작아서 버스트 평균(즉, 버스트의 DC 오프셋)이 원하는 정확도로 추정될 수 없다는 것을 의미한다. 이것은 크레머-라오 경계(Cramer-Rao bound)의 직접적인 결과로서, 크레머-라오 경계는 잡음이 존재하는 데이터 샘플 세트의 평균을 측정하기 위한 임의의 기술의 정확도가 세트의 샘플수에 의해 제한됨을 말해준다. 더욱이, 이 기술은 기저대역 장치에서 디지털 신호 처리(DSP) 자원의 소비를 요구한다. 또한, 이 기술은 장치의 전력 소모를 증가시킨다.
그러므로, EDGE 및 다른 버스트-타입 통신 시스템에서 사용될 수 있는, 통신 시스템내에서 동작하는 수신기에서 DC 오프셋 검출 및 제거를 제공하는 것이 바람직하다.
본 발명의 실시예는 수신된 신호를 기저대역 레벨 신호로 다운컨버팅하도록 구성된 다운컨버터, 제1 샘플링 레이트를 갖는 다운컨버팅된 신호, 수신되어 다운컨버팅된 신호를 제1 샘플링 레이트로 필터링하도록 구성된 필터 시스템, 및 수신되어 다운컨버팅된 신호상에 존재하는 임의의 직류(DC) 컴포넌트의 추정치를 전개하기 위해 수신되어 다운컨버팅된 신호를 제1 샘플링 레이트로 샘플링하도록 구성된 추정기 로직을 포함하고, 필터 시스템은 제2 샘플링 레이트를 전개하도록 구성되며, 여기서 제1 샘플링 레이트는 제2 샘플링 레이트보다 상당히 높다.
동작의 관련된 방법들이 또한 제공된다. 본 발명의 다른 시스템들, 방법들, 특징들 및 장점들이 이하의 도면들 및 상세한 설명에 의해 당업자에게 명백하게 되거나 될 것이다. 이와 같은 부가적인 시스템들, 방법들, 특징들 및 장점들 모두가 상세한 설명 내에 포함되고, 본 발명의 범위내에 있으며, 첨부된 청구의 범위에 의해 보호된다.
도 1은 본 발명에 따른 DC 오프셋 검출 및 제거 시스템을 포함하는 간략화된 휴대용 송수신기를 나타내는 블록도이다.
도 2는 도 1의 수신기를 나타내는 블록도이다.
도 3은 도 2의 CIC 필터와 연관된 복수의 적분기들 및 복수의 미분기들을 나타내는 블록도이다.
도 4는 DC 오프셋 검출 및 제거 시스템의 실시예의 동작을 설명하는 흐름도이다.
도 5는 전술한 바와 같은 여러 샘플링 레이트로 처리되는 수신 신호의 평균 신호 대 잡음비를 나타내는 그래프이다.
본 발명은 이하의 도면들을 참조하면 보다 쉽게 이해될 수 있다. 도면들의 컴포넌트들은 크기가 반드시 일정한 비율로 도시된 것은 아니며, 대신에 본 발명의 원리를 나타내기 위해 강조된 부분도 있다. 또한, 도면들에서, 유사한 도면 부호는 여러 도면들에 걸쳐서 대응하는 부분을 명시한다.
휴대용 송수신기를 특별히 참고하여 기술되었지만, DC 오프셋 검출 및 제거 시스템은 다운컨버팅된 기저대역 신호가 불필요한 DC 오프셋 컴포넌트를 포함하는 임의의 통신 장치에서 구현될 수 있다.
DC 오프셋 검출 및 제거 시스템은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있다. 하드웨어로 구현되는 경우, DC 오프셋 검출 및 제거 시스템은 특화된 하드웨어 소자 및 로직을 사용하여 구현될 수 있다. DC 오프셋 검출 및 제거 시스템이 소프트웨어로 부분적으로 구현되는 경우, 소프트웨어 부분은 다양한 동작 양태들이 소프트웨어로 제어될 수 있도록 컴포넌트들을 제어하도록 사용될 수 있다. 소프트웨어는 메모리에 저장되어 적합한 명령어 실행 시스템(예컨대, 마이크로프로세서)에 의해 실행될 수 있다. DC 오프셋 검출 및 제거 시스템의 하드웨어 구현은 당업계에 모두 잘 알려져 있는 이산 전자 컴포넌트, 데이터 신호들상에 로직 기능을 구현하기 위한 로직 게이트를 갖는 이산 로직 회로(들), 적절한 로직 게이트들을 갖는 주문형 집적 회로, 프로그래머블 게이트 어레이(들)(PGA), 필드 프로그래머블 게이트 어레이(FPGA) 등의 기술들 중 임의의 기술 또는 그 조합을 포함할 수 있다.
DC 오프셋 검출 및 제거 시스템을 위한 소프트웨어는 논리 기능을 구현하기 위한 실행 가능한 명령어의 순서화된 리스트를 포함하고, 컴퓨터 기반 시스템, 프로세서 내장 시스템과 같은 명령어 실행 시스템, 기기, 또는 장치에 의해, 또는 명령어 실행 시스템, 기기, 또는 장치로부터 명령어를 인출하여 그 명령어를 실행할 수 있는 다른 시스템들에 의해, 또는 이들과 결합하여 사용하기 위한 임의의 컴퓨 터 판독 가능 매체에 내장될 수 있다.
본 명세서의 문맥에서, "컴퓨터 판독 가능 매체"는 명령어 실행 시스템, 기기, 또는 장치에 의해 또는 이들과 결합하여 사용하기 위한 프로그램을 포함하고, 저장하며, 통신하고, 전파하거나 또는 전송을 할 수 있는 임의의 수단일 수 있다. 컴퓨터 판독 가능 매체는 예를 들어 전자, 자기, 광, 전자기, 적외선, 또는 반도체 시스템, 기기, 장치, 또는 전파 매체일 수 있지만, 이들에 한정되지는 않는다. 컴퓨터 판독 가능 매체에 대한 보다 구체적인 예들(비한정적 열거)로, 하나 또는 그 이상의 배선을 갖는 전기 접속(전자), 휴대용 컴퓨터 디스켓(자기), RAM(random access memory), ROM(read-only memory), EPROM(erasable programmable read-only momory) 또는 플래시 메모리(자기), 광 섬유(광), 및 휴대용 콤팩트 디스크 읽기용 기억 장치(CDROM)(광)를 들 수 있다. 컴퓨터 판독 가능 매체는 종이 또는 프로그램이 인쇄되는 또 다른 적합한 매체일 수도 있음을 주목하고, 따라서 프로그램은 예를 들어 종이 또는 다른 매체의 광학 스캐닝을 통해 전자적으로 캡쳐된 다음, 컴파일되고, 해석되거나 또는 필요하다면 적합한 방식으로 달리 처리되고, 그 후 컴퓨터 메모리에 저장될 수 있다.
도 1은 직접 변환 수신기를 위해 DC 오프셋 검출 및 제거 시스템을 포함하는 간략화된 휴대용 송수신기(100)를 나타내는 블록도이다. 휴대용 송수신기(100)는 스피커(102), 디스플레이(104), 키보드(106), 및 마이크로폰(108)을 포함하고, 이 모두는 기저대역 서브시스템(110)에 연결된다. 또한, 직류(DC) 배터리 또는 기타 전원일 수 있는 전원(142)이 커넥션(144)를 통해 기저대역 서브시스템(110)에 연결 되어 휴대용 송수신기(100)에 전력을 제공한다. 특정한 실시예에서, 휴대용 송수신기(100)는 예를 들어 이동 셀룰러 타입 전화기와 같은 휴대용 전자 통신 장치일 수 있지만 이에 한정되지는 않는다. 또한, 일부 구현에서, 기저대역 서브시스템(110)은 본 명세서에 기술된 컴포넌트들과 상이한 컴포넌트들을 포함할 수도 있다. 일부 구현에서, 휴대용 송수신기(100)는 "혼합 신호 장치"로서 언급되는 것을 포함한다. 혼합 신호 장치는 아날로그 컴포넌트 및 디지털 컴포넌트 양자를 포함하는 장치이며, 기저대역 서브시스템(110), 송신기(150) 및/또는 수신기(170)의 컴포넌트를 포함할 수도 있다.
스피커(102) 및 디스플레이(104)는 당업자에게 공지된 바와 같이, 커넥션(112) 및 커넥션(114)을 통해 기저대역 서브시스템(110)으로부터 각각 신호들을 수신한다. 유사하게, 키보드(106) 및 마이크로폰(108)은 커넥션(116) 및 커넥션(118)을 통해 기저대역 서브시스템(110)에 각각 신호들을 공급한다. 기저대역 서브시스템(110)은 버스(128)을 통해 통신하는 마이크로프로세서(μP)(120), 메모리(122), 아날로그 회로(124), 및 디지털 신호 처리기(DSP)(126)를 포함한다. 버스(128)는 단일 버스로 도시되었지만, 필요하다면 다중 버스를 사용하여 기저대역 서브시스템(110) 내의 서브시스템들 사이에 연결되도록 구현될 수도 있다.
이하에 기술되는 DC 오프셋 검출 및 제거 시스템이 구현되는 방식에 따라서, 기저대역 서브시스템(110)은 또한 주문형 집적 회로(ASIC)(135), 필드 프로그래머블 게이트 어레이(FPGA)(133), 또는 다른 처리 장치를 포함할 수도 있다.
마이크로프로세서(120) 및 메모리(122)는 휴대용 송수신기(100)에 신호 타이 밍, 처리 및 저장 기능을 제공한다. 아날로그 회로(124)는 기저대역 서브시스템(100) 내의 신호에 아날로그 처리 기능을 제공한다. 기저대역 서브시스템(110)은 커넥션(132)를 통해 송신기(150) 및 수신기(170)에 제어 신호를 제공한다. 제어 신호가 단일 커넥션(132)로서 도시되었지만, 이 제어 신호는 DSP(126), ASIC(135), FPGA(133)로부터 또는 마이크로프로세서(120)로부터 발생될 수 있고, 송신기(150) 및 수신기(170) 내의 다양한 커넥션에 공급된다. 간략화를 위해, 휴대용 송수신기(100)의 기본 컴포넌트만들이 본 명세서에 나타나 있음을 주의해야 한다. 기저대역 서브시스템(110)에 의해 제공된 제어 신호는 송신기(150) 및 수신기(170) 내의 다양한 컴포넌트들을 제어한다.
DC 오프셋 검출 및 제거 시스템의 일부분이 마이크로프로세서(120)에 의해 실행되는 소프트웨어로 구현되는 경우, 통상적으로 메모리(122)는 또한 DC 오프셋 검출 및 제거 소프트웨어(255)를 포함할 것이다. DC 오프셋 검출 및 제거 소프트웨어(255)는 메모리에 저장될 수 있고, 마이크로프로세서(120) 또는 또 다른 프로세서에서 실행될 수 있는 하나 또는 그 이상의 실행가능한 코드 세그먼트를 포함한다. 대안으로, DC 오프셋 검출 및 제거 소프트웨어(255)의 기능성은 ASIC(135) 내로 코딩될 수 있거나, FPGA(133) 또는 또 다른 프로세서에 의해 실행될 수 있다. 메모리(122)는 재기록될 수 있기 때문에, 그리고 FPGA(133)는 재프로그램이 가능하기 때문에, DC 오프셋 검출 및 제거 소프트웨어(255)에 대한 업데이트는 이러한 방법들 중 어느 하나를 이용하여 구현되는 경우, 원격으로 전송될 수 있으며 휴대용 송수신기(100)에 저장될 수 있다.
또한, 기저대역 서브시스템(110)은 디지털 아날로그 변환기(DAC)들(136 및 138)을 포함한다. DAC들(136 및 138)이 2개의 개별 장치로서 나타나있지만, 단일 디지털 아날로그 변환기가 DAC들(136 및 138)의 기능을 수행하는데 이용될 수 있음을 이해해야 한다. 또한, DAC(136) 및 DAC(138)은 버스(128)를 통해, 마이크로프로세서(120), 메모리(122), 아날로그 회로(124) 및 DSP(126)와 통신한다. DAC(136)는 기저대역 서브시스템(110) 내의 디지털 통신 정보를 커넥션(140)을 경유한 변조기(152)로의 전송용 아날로그 신호로 변환한다. 커넥션(140)은 2개의 직선 화살표로서 도시되었지만, 디지털 영역에서 아날로그 영역으로 변환 후에, 송신기(150)에 의해 송신되는 정보를 포함한다.
송신기(150)는 커넥션(140)의 아날로그 정보를 변조하여 커넥션(156)을 통해 변조된 신호를 업컨버터(154)에 제공하는 변조기(152)를 포함한다. 업컨버터(154)는 커넥션(156)상의 변조된 신호를 휴대용 송수신기(100)가 동작하도록 설계된 시스템에 관한 적절한 송신 주파수 및 전력 레벨로 변형 및 증폭한다. 변조기(152)와 업컨버터(154)에 대한 상세한 설명은 간략화를 위해 생략하였지만, 당업자라면 이들을 이해할 것이다. 예를 들면, 커넥션(140)상의 데이터는 일반적으로 기저대역 서브시스템(110)에 의해 동위상(I) 컴포넌트 및 직교위상(Q) 컴포넌트로 포맷팅된다. I 컴포넌트 및 Q 컴포넌트는 상이한 형태를 취하여, 사용되는 통신 표준에 따라 상이하게 포맷팅될 수도 있다.
업컨버터(154)는 커넥션(158)을 통해 업컨버팅된 신호를 듀플렉서(162)에 공급한다. 듀플렉서는 당업자가 잘 알고있는 바와 같이 송신 신호와 수신 신호 양쪽 의 동시 통행을 허용하는 한쌍의 필터를 포함한다. 송신 신호는 듀플렉서(162)로부터 안테나(160)에 공급된다.
안테나(160)에 의해 수신된 신호는 듀플렉서(162)로부터 수신기(170)에 전달될 것이다. 수신기(170)는 본 발명의 양태에 따라 구성된 다운컨버터(172), 필터 시스템(180)을 포함한다. 다운컨버터(172)는 저잡음 증폭기(LNA)(도시되지 않음)와 수신된 신호를 RF 레벨에서 기저대역 레벨(DC)로 변환하기 위한 회로(도시되지 않음)를 포함한다. 기저대역 신호는 커넥션(174)을 통해 필터 시스템(180)으로 보내진다. 필터 시스템(180)은 다운컨버팅된 신호를 필터링하여 직교 포맷의 다운컨버팅된 신호를 커넥션(186)을 통해 아날로그 디지털 변환기(ADC) 시스템(134)에 제공하는 다수의 여러가지 컴포넌트들을 포함한다. 필터 시스템(180)의 컴포넌트들은 이하에서 더욱 상세하게 기술될 것이다.
ADC 시스템(134)은 기저대역 주파수에서 이 아날로그 신호를 디지털 신호로 변환하고 이 신호들을 커넥션(188)을 통해 기저대역 시스템 버스(128)에 전송하며, 신호는 후속 처리를 위해 DSP(126)에 전송될 수도 있다. 또한, ADC 시스템(134)은 본 발명의 동작에 영향을 미치지 않고 기저대역 서브시스템(110) 내에 위치될 수 있다.
도 2는 도 1의 수신기(170)를 보다 상세하게 나타내는 블록도이다. 수신기(170)는 안테나(160)를 통해 신호를 수신하고, 안테나(160)는 RF 주파수 레벨의 수신된 신호를 듀플렉서(도시되지 않음)를 통해 저잡음 증폭기(LNA)(202)에 공급한다. LNA(202)는 수신된 신호를 증폭하여 커넥션(204)상의 증폭된 신호를 혼합 기(206)에 제공한다. 혼합기(206)는 "국부 발진기" 신호, 즉 "LO" 신호로도 호칭되는 주파수 기준 신호를 커넥션(212)을 통해 합성기(208)로부터 수신한다. LO 신호는, 혼합기(206)가 커넥션(204)를 통하여 LNA(202)로부터 수신된 신호를 다운컨버팅한 주파수를 판정한다. 직접 변환 수신기의 경우, 혼합기(206)는 수신된 RF 신호를 커넥션(214)상의 DC 신호로 다운컨버팅한다. 간략한 설명을 위해, 직교 경로의 오직 하나의 컴포넌트만이 도 2에 도시되어 있다. 당업자에게 알려진 바와 같이, 직교 경로의 각 컴포넌트는 본 발명의 실시예를 따라 동일한 방식으로 처리된다.
그리고 나서, 커넥션(214)상의 신호는 적어도 하나의 필터단(250)에 공급된다. 필터단(250)은 가변 이득 증폭기(VGA)(215) 및 필터(220)를 포함한다. 필터(220)는 복소의 폴과 제로를 발생시키는 구성 때문에, 이른바 "바이-쿼드" 필터로서 언급될 수 있다.
커넥션(214)상의 DC 신호는 가변 이득 증폭기(215)에 공급된다. 가변 이득 증폭기(215)는 기저대역 서브시스템(110)(도 1 참조)으로부터 커넥션(132)을 통해 제어 신호를 수신한다. 가변 이득 증폭기(215)는 커넥션(214)상의 신호를 증폭하여, 그 증폭된 신호를 필터(220)에 공급한다. 이 실시예에서, 필터(220)는 원하는 신호 출력을 제공하기 위해 신호를 필터링하는 저역 통과 필터이다. 기저대역으로 변환되는 경우, 커넥션(216)상의 DC 신호는 바람직스럽지 못한 DC 오프셋을 포함하기 쉽다. DC 오프셋이 보정되지 않는다면, DC 오프셋은 수신된 신호 내에 포함된 송신 정보를 복구하기 위한 수신기 시스템의 성능을 악화시킬 것이다. 수신된 신호의 이러한 손상은 2개의 특정한 방법으로 발생할 수 있다.
제1 방법으로, 아날로그 디지털 변환기(ADC)(224)에 의해 구현된 디지털화 처리가, DC 오프셋이 너무나 큰 경우 악화될 것이다. 이것은 ADC 변환 처리의 충실도가 ADC 입력에서 신호의 진폭이 양의 상한선 및 음의 하한선 내에 있도록 요구하기 때문이다. 이 상한선들은 ADC의 실제 구성의 결과이다. 입력 신호가 이 상한선들의 범위를 넘어 존재하는 경우, ADC 출력은 심하게 왜곡될 것이고, 임의의 다른 수신기 동작이 크게 손상될 것이다.
DC 오프셋이 수신기를 손상시킬 제2 방법은 수신 데이터내의 서로 다른 형태의 송신 정보들을 구별하기 위한 사후ADC 신호 처리의 성능을 악화시킴으로써 행해진다. 예를 들면, 단순 2진 펄스 진폭 변조(PAM) 시스템에서, 수신기는 수신된 신호의 극성을 검사함으로써 수신된 신호로부터 송신된 정보를 복구한다. 양극은 송신된 비트가 '1'임을 지시하고, 음극은 비트'0'을 지시한다. 송신된 신호에 어떠한 잡음도 부가되지 않은 이상적인 시나리오에서, 각 송신된 비트를 나타내는 신호의 진폭은 일정한 전압(V)일 것이고, 극성이 송신된 정보를 전달할 것이다. 잡음이 송신된 신호에 부가된 후에, 수신기는 부가된 잡음이 전압값(V)을 결코 초과하지 않는 한 송신된 정보를 여전히 복구할 수 있을 것이다. 그러므로, 전압값(V)은 송신된 신호의 잡음 내성을 나타낸 것으로서 여겨질 수 있고, 이것은 송신 신호의 극성과는 무관한다. 그러나, 일단 DC 오프셋이 수신 신호에 부가되면, 수신기는 이제 다른 것보다 하나의 극성을 선택하도록 바이어스될 것이다. 이것은 시스템의 잡음 내성을 감소시키고, 비트 오류율(BER)을 증가시킴으로써 통신 링크의 품질을 악화시킬 것이다. 일단, DC 오프셋이 전압값(V)을 초과하면, 수신기는 송신된 신호에 상관없이 모든 수신된 신호에 대해 항상 동일한 결과를 선택할 것이다. 분명히, 이것은 신호에 부가된 잔류 DC 오프셋이 송신된 정보의 복구를 악화시킴을 나타낸다. 게다가, 송신된 신호의 복잡성이 증가됨에 따라(예컨대, 2-PAM 내지 8-PAM), 등가의 잡음 내성이 감소되므로 수신기 성능을 악화시키도록 요구되는 DC 오프셋의 레벨은 결과적으로 더욱 작아진다.
커넥션(216)상의 필터단(250)의 출력은 감산기(218)를 거치고, 커넥션(222)을 경유하여 시그마 델타 아날로그 디지털 변환기(ADC)(224)에 공급된다. 도 3의 실시예에 도시된 ADC 구조가 시그마 델타 ADC이지만, 시그마 델타 ADC 이외의 ADC 구조가 또한 본 발명의 범위 내에서 사용될 수 있음은 당업자에게 명백할 것이다. 시그마 델타 ADC(224)는 커넥션(222)상의 아날로그 신호를 커넥션(226)상의 디지털 신호로 변환하고, 이 변환된 신호는 n차 CIC(cascaded integrator comb) 필터(228)에 공급된다. CIC 필터(228)는 커넥션(226)상의 높은 샘플 레이트 신호를 수신하고, 이 신호를 필터링하여, 커넥션(232)상에 낮은 샘플 레이트 신호를 제공한다. 예를 들면, 커넥션(226)상의 신호는 예시적으로 26 MHz의 주파수에 있을 수 있고, 이 예에서, 이것은 하나의 EDGE 버스트 구간에서 7488개의 샘플에 대응한다. CIC 필터(228)에 의해 처리된 후에, 커넥션(232)상의 필터링된 신호는 예를 들어 하나의 EDGE 버스트 구간에서 312개의 샘플에 대응하는 대략 541.6 키로헤르츠(kHz)의 주파수에 있다. 보다 중요하게, 커넥션(226)상의 CIC 필터(228)에 대한 입력은 커넥션(232)상의 신호의 샘플링 레이트보다 실질적으로 높은 샘플링 레이트에 있다.
본 발명의 실시예에 따라, CIC 필터(228)는 보다 높은 샘플링 레이트에 있는 커넥션(226)상의 신호를 샘플링하는데 사용된다. CIC 필터(228)는 커넥션(226)상의 신호에 존재하는 DC 오프셋의 추정치를 제공하는데 사용될 수 있는 다수의 적분기와 다수의 미분기(이하의 도 3에 도시됨)를 포함한다.
CIC 필터(228)의 출력은 커넥션(236)을 통해 DC 추정기 로직(238)에 제공된다. DC 추정기 로직(238)은 CIC 필터(228)에 의해 처리된 샘플의 수를 추적하도록 구성된 카운터(248)를 포함한다. 또한, DC 추정기 로직(238)은 예를 들어 도 1의 DSP(126)로부터 커넥션(132)을 통해 제어 신호를 수신한다. 커넥션(132)을 통한 DSP(126)는, CIC 필터(228)가 DC 오프셋 측정 프로세스에서 사용되는, 측정 기간의 길이를 프로그램한다. 측정 기간은 휴대용 송수신기(100)(도 1)가 동작 중에 있는 통신 시스템의 전송 버스트의 길이에 대응할 수 있거나, 또는 이것은 전송 버스트의 지속기간 보다 작거나 클 수 있는 일부 다른 기간으로 구성될 수도 있다.
요구되지는 않지만, 측정 기간의 시작 시에 CIC 필터(228) 내의 적분기 및 미분기의 컨텐츠를 0으로 설정하고, CIC 필터(228)는 측정 기간 동안 컨텐츠가 랩핑(wrapping)하지 않도록 이용 가능한 저장 비트를 충분하게 갖는 것이 또한 바람직하다. 랩핑은 2진 산술의 일부 형태의 잘 알려진 특성이다.
커넥션(242)상의 DC 추정기 로직(238)의 출력은 커넥션(226)상에 존재하는 DC 오프셋의 추정치를 나타내는 디지털 신호이다. 디지털 DC 오프셋 추정치 신호는 신호를 아날로그 신호로 변환하고, 커넥션(246)을 통해 교정 신호로서 DC 오프셋 추정치의 아날로그 버전을 감산기(218)에 공급하는, 디지털 아날로그 변환기(DAC)(224)에 공급된다. DC 오프셋 추정치는 커넥션(216)상으로 수신되어 다운컨 버팅된 신호로부터 감산된다. 일부 실시예에서는, DAC(244)의 해상도가 너무 조악하여 DC 오프셋을 충분히 제거할 수 없을 것이다. 이 경우에, DC 오프셋은 DAC(244) 및 감산기(218)를 이용하여 부분적으로 제거되고, 잔류 DC 오프셋은 DC 추정기 로직(238)으로부터의 이 잔류 DC 오프셋의 디지털 추정치를 커넥션(249)을 거쳐 감산기(251)에 보냄으로써 제거된다. 본 발명의 3개의 가능한 실시예들이 전술한 2개의 감산 기술의 상이한 조합을 선택함으로써 구현될 수 있다. 예를 들면, 아날로그 DC 오프셋 제거, 디지털 DC 오프셋 제거, 또는 아날로그와 디지털 DC 오프셋 제거의 조합이 구현될 수 있다.
커넥션(232)상의 CIC 필터(228)의 출력은 디지털 필터(234)에 공급되고, 이 디지털 필터(234)는 부가적인 필터링을 제공하고 커넥션(188)상에 필터링된 신호를 공급하며, 기저대역 서브시스템(110)(도 1)에 보내진다.
도 3은 도 2의 CIC 필터(228)을 포함하는 복수의 적분기(302) 및 복수의 미분기(304)를 나타내는 블록도(300)이다. 적분기(302) 및 미분기(304)는 도 2의 CIC 필터(228) 내에 위치된 로직이거나 또는 수신기(170)의 그밖에 다른 곳에 있는 로직일 수 있다. 통상, 적분기(302)는 높은 샘플 레이트로 동작할 것이며, 최종 적분기의 출력은 낮은 샘플 레이트로 다운샘플링 될 것이고, 미분기(304)는 이 낮은 샘플 레이트로 동작할 것이다. 또한, 미분기들 중 어느 하나를 높은 샘플 레이트로 동작하는 것도 가능하다. 본 발명의 실시예에 따르면, CIC 필터(228)의 제1 적분기(3021)는 높은 샘플 레이트로 동작한다. 임의의 갯수의 적분기(302)와 미분 기(304)가 사용될 수 있다. 예시를 목적으로, 오직 단일 적분기(3021)와 단일 미분기(3041) 만이 기술될 것이다. 적분기(3021)는 커넥션(226)을 통해 "xk"로서 언급되는 입력 신호를 수신한다. 신호(xk)는 가산기(306)에 공급된다. 가산기의 출력은 "yk"로서 언급되며, 커넥션(232)을 통해 도 2의 디지털 필터(234)에 제공된다. 적분기(3021)는 커넥션(232)상의 출력 신호를 취하여 이것을 지연 소자(308)에 피드백으로서 공급한다. 이 예에서, 지연 소자(308)는 하나의 샘플 주기인 지속 기간을 갖는다. 지연 소자(308)의 출력은 커넥션(312)을 통한 피드백으로서 가산기(306)에 공급된다. 적분기(3021)에 관해서, 출력은 yk=xk+yk-1이 된다.
미분기(304)는 커넥션(362)을 통해 입력 신호(xk)를 수신하고 이것을 가산기(314)에 공급한다. 커넥션(332)상의 가산기(314)의 출력 신호는 yk이다. 커넥션(326)을 통한 입력 신호(xk)도 또한 지연 소자(316)에 공급된다. 지연 소자(316)는 커넥션(326)상의 신호를 하나의 샘플 기간 만큼 지연시켜 커넥션(318)을 통해 그 출력을 가산기(314)에 공급한다. 가산기(314)는 커넥션(326)상의 신호로부터 커넥션(318)상의 신호를 감산하고, 다음 로직(yk=xk-xk-1)을 따른다. 제1 적분기(302)는 커넥션(226)상의 DC 오프셋을 커넥션(226)상에 존재하는 높은 샘플링 주파수로 측정하는데 사용된다.
도 4는 DC 오프셋 검출 및 제거 시스템의 실시예의 동작을 설명하는 흐름 도(400)이다. 흐름도 내의 임의의 프로세스 도해 또는 블록은 모듈, 세그먼트, 또는 프로세스의 특정한 로직 기능들 또는 단계들을 수행하기 위한 하나 또는 그 이상의 실행 가능한 명령어를 포함하는 코드 부분을 나타내는 것으로서 이해되어야 하고, 대안 구현은 본 발명의 바람직한 실시예의 범위 내에 포함되고, 이 실시예에서, 기능들은 본 발명의 당업자에 의해 이해되는 바와 같이 포함된 기능성에 따라 실질적으로 동시 또는 역순으로 실행될 수 있으며, 도시되거나 논의된 것으로부터의 순서를 벗어나서 실행될 수도 있다. 블록(402)에서는, 카운터(248)가 T0로서 표시된 사전 설정값으로 설정되는지를 판정한다. DC 추정기 로직(238)은 사전 설정값(T0)에 도달될 때까지 계속해서 카운터(248)를 감시할 것이다. 카운터(248)가 사전 설정값(T0)에 도달하면, DC 추정기 로직(238)은 CIC 필터(228)의 제1 적분기(3021)의 컨텐츠를 블록(404)에 도시된 바와 같이 A로 표기된 저장 위치에 복사할 것이다. 그러면, DC 추정기 로직(238)은 블록(406)에 표시된 동작 상태로 진입하여 제2 사전 설정값(T1으로서 표시됨)에 도달될 때까지 카운터(248)를 감시한다.
카운터(248)가 제2 사전 설정값(T1)에 도달하면, DC 추정기 로직(238)은 CIC 필터(228)의 제1 적분기(3021)의 컨텐츠를 블록(408)에 도시된 바와 같이 B로 표기된 저장 위치에 복사할 것이다. 블록(410)에서, DC 추정기 로직(238)은 저장된 양들(B와 A) 사이의 차이를 판정하고 순간 시간(T0 및 T1) 사이의 경과 시간으로 그 차이를 나눔으로써 DC 오프셋의 추정치를 계산한다. 사전 설정값(T0 및 T1)은 DC 오프셋의 추정치에서 가변하는 정확성의 레벨을 달성하기 위해서 다이나믹하게 프로그램될 수 있다는 것은 명백할 것이다.
통상, 순간 시간(T0 및 T1)은 정수량으로서 표현되고, 이 경우 각 단위량이 커넥션(226)에서 ADC 출력 신호의 하나의 샘플과 연관된 시간 간격을 나타낸다. 일 실시예에서, 카운터(248)는 N개 단위 시간 간격이 경과된 후에 이전 N개 단위 시간 간격 경과시 포함했었던 값과 같은 값을 포함하도록 하기 위해 카운터(248)는 모듈로 N 산술 연산을 이용한다. 또 다른 실시예에서, T0 및 T1 사이의 단위 시간 간격의 수는 2의 정수 제복인 수로서 선택된다. 이것은 DC 오프셋 추정치의 계산이 간략화되도록 할 수 있다.
블록(412)에서, DC 오프셋 추정치는 DC 오프셋을 제거하는데 사용된다. 블록(414)에서는 아날로그 DC 오프셋 제거가 이용되는지의 여부를 판정한다. 이 실시예에서, DC 추정기 로직(238)의 출력은 DAC(244)에 공급되고, 블록(416)에서, 아날로그 DC 오프셋 제거의 레벨은 DC 오프셋 추정치 신호에 기초하여 설정된다. 아날로그 제거가 인에이블되지 않으면, 블록(418)에서는 디지털 DC 오프셋 제거가 적용되는지의 여부를 판정된다. 이 실시예에서, DC 추정기 로직(238)의 출력은 감산기(251)에 공급되고, 블록(420)에서, 디지털 DC 오프셋 제거의 레벨은 DC 오프셋 추정치 신호 및 아날로그 제거의 레벨에 기초하여 설정된다. 블록(422)에서, DC 제거 프로그래밍은 DC 오프셋의 새로운 추정치가 이용가능해질 때까지 현존하는 DC 오프셋 추정치에 기초하여 활성화된다. 새로운 DC 오프셋 추정치가 이용가능하면, 프로세스는 블록(412)으로 복귀한다.
도 5는 전술한 바와 같이 상이한 샘플링 레이트에서 처리되는 수신된 신호의 평균 신호 대 잡음비를 나타내는 그래프(500)이다. 가로축(502)은 추정 간격의 대수 길이(샘플 수)를 나타내고, 세로축(504)은 신호 대 잡음비(dB 단위)를 나타내며, 여기서 DC 오프셋은 신호이고 잡음은 실제 DC 오프셋과 추정된 DC 오프셋 사이의 차이(즉, 추정 에러)이다. 곡선(506)은 DC 오프셋 추정기 로직(238)의 출력에서의 평균 신호 대 잡음비에 대한 추정 간격의 길이를 나타낸다. 곡선(506)상의 포인트(512)는 DC 오프셋 추정치가 312개 샘플들을 포함하는 추정 간격 동안에 계산되는 경우, 대략 27 dB의 신호 대 잡음비가 획득됨을 나타낸다. 312개 샘플들의 이 간격은 GSM/EDGE 버스트에서 낮은 샘플링 레이트의 샘플링 수에 대응한다. 포인트(514)는 DC 오프셋이 7488개 샘플들의 간격 동안에 추정되는 경우, 대략 42 dB의 평균 신호 대 잡음비를 나타낸다. 7488개 샘플들의 이 간격은 GSM/EDGE 버스트에서 높은 샘플링 레이트의 샘플링 수에 대응한다. 예를 들면, 전술한 바와 같이, 높은 샘플링 레이트에서 DC 오프셋 추정을 수행하는 것은, 도 5에 도시된 바와 같이 낮은 샘플링 레이트로 수행된 DC 오프셋 추정치와 비교할 경우, 추정치의 정확성을 증가시키도록 한다.
본 발명의 다양한 실시예들이 설명되었긴 하지만, 당업자라면 더 많은 실시예 및 구현들이 본 발명의 범위 내에서 가능함을 이해할 것이다. 예를 들면, 다른 처리 자원들이 DC 컴포넌트에서 높은 비율의 샘플들을 측정하는데 사용될 수 있다. 따라서, 본 발명은 첨부된 청구항 및 이들의 등가물을 견지에 비추어, 이들로 제한되지 않는다.

Claims (28)

  1. 수신기에서 DC 오프셋을 검출하고 제거하기 위한 방법으로서,
    수신된 신호를 기저대역 레벨 신호로 다운컨버팅하는 단계로서, 상기 다운컨버팅된 신호는 제1 샘플링 레이트를 갖는 것인, 상기 다운컨버팅 단계와;
    상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트에서 동작하도록 구성된 필터 시스템에 제공하는 단계와;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 직류(DC) 컴포넌트를 나타내는 DC 추정치 신호를 전개시키기 위해 상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트로 샘플링하는 단계와;
    상기 수신되어 다운컨버팅된 신호를 제2 샘플링 레이트로 전개하도록 필터링하는 단계
    를 포함하고, 상기 제1 샘플링 레이트는 상기 제2 샘플링 레이트보다 상당히 높은 것인 DC 오프셋 검출 및 제거 방법.
  2. 제1항에 있어서, 상기 DC 추정치 신호를 디지털 영역에서 전개하는 단계를 더 포함한는 DC 오프셋 검출 및 제거 방법.
  3. 제2항에 있어서, 상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거하도록 상기 디지털 영역에 상기 DC 추정치 신호를 인가하는 단계 를 더 포함하는 DC 오프셋 검출 및 제거 방법.
  4. 제2항에 있어서, 상기 DC 추정치 신호를 아날로그 신호로 변환하는 단계를 더 포함하는 DC 오프셋 검출 및 제거 방법.
  5. 제4항에 있어서, 상기 수신되어 다운컨버팅된 신호상의 임의의 DC 컴포넌트를 최소화하기 위해서 상기 수신되어 다운컨버팅된 신호로부터 상기 DC 컴포넌트의 아날로그 추정치를 감산하는 단계를 더 포함하는 DC 오프셋 검출 및 제거 방법.
  6. 제2항에 있어서, 상기 수신되어 다운컨버팅된 신호를 26 메가헤르츠(MHz)로 샘플링하는 단계를 더 포함하는 DC 오프셋 검출 및 제거 방법.
  7. 제1항에 있어서,
    상기 DC 추정치 신호를 상기 디지털 영역에서 전개하는 단계와;
    상기 DC 추정치 신호를 아날로그 신호로 변환하는 단계와;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거하기 위해서 상기 아날로그 DC 추정치 신호를 인가하는 단계와;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 잔류 DC 컴포넌트를 제거하기 위해서 상기 DC 추정치 신호를 상기 디지털 영역에 인가하는 단계
    를 더 포함하는 DC 오프셋 검출 및 제거 방법.
  8. 수신기용 DC 오프셋 검출 및 제거 시스템으로서,
    수신된 신호를 기저대역 레벨 신호로 다운컨버팅하도록 구성된 다운컨버터로서, 상기 다운컨버팅된 신호는 제1 샘플링 레이트를 갖는 것인, 상기 다운컨버터와;
    상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트로 필터링하도록 구성된 필터 시스템과;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 직류(DC) 컴포넌트를 나타내는 DC 추정치 신호를 전개시키기 위해 상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트로 샘플링하도록 구성된 추정기 로직을 포함하고, 상기 필터 시스템은 제2 샘플링 레이트를 전개하도록 구성되며, 상기 제1 샘플링 레이트는 상기 제2 샘플링 레이트보다 상당히 높은 것인, DC 오프셋 검출 및 제거 시스템.
  9. 제8항에 있어서, 상기 DC 추정치 신호는 디지털 영역에서 전개되는 것인, DC 오프셋 검출 및 제거 시스템.
  10. 제9항에 있어서, 상기 DC 추정치 신호는 상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거하도록 상기 디지털 영역에 인가되는 것인, DC 오프셋 검출 및 제거 시스템.
  11. 제9항에 있어서, 상기 추정된 DC 컴포턴트를 아날로그 신호로 변환하도록 구성된 디지털 아날로그 변환기를 더 포함하는, DC 오프셋 검출 및 제거 시스템.
  12. 제11항에 있어서, 상기 수신되어 다운컨버팅된 신호상의 임의의 DC 컴포넌트를 최소화하기 위해서 상기 수신되어 다운컨버팅된 신호에 대해 상기 DC 컴포넌트의 아날로그 추정치를 감산하도록 구성된 감산기를 더 포함하는, DC 오프셋 검출 및 제거 시스템.
  13. 제9항에 있어서, 상기 수신되어 다운컨버팅된 신호는 26 메가헤르츠(MHz)로 샘플링되는 것인, DC 오프셋 검출 및 제거 시스템.
  14. 제8항에 있어서,
    상기 DC 추정치 신호를 상기 디지털 영역에서 전개하도록 구성된 로직과;
    상기 DC 추정치 신호를 아날로그 신호로 변환하도록 구성된 디지털 아날로그 변환기와;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거하기 위해서 상기 아날로그 DC 추정치 신호를 인가하도록 구성된 제1 감산기와;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 잔류 DC 컴포넌트를 제거하기 위해서 상기 DC 추정치 신호를 상기 디지털 영역에 인가하도록 구성된 제2 감산기
    를 더 포함하는 DC 오프셋 검출 및 제거 시스템.
  15. 휴대용 송수신기로서,
    데이터 신호를 변조하고 송신하도록 구성된 송신기와;
    수신된 신호를 수신하도록 구성된 수신기
    를 포함하고,
    상기 수신기는,
    수신된 신호를 기저대역 레벨 신호로 다운컨버팅하도록 구성된 다운컨버터로서, 상기 다운컨버팅된 신호는 제1 샘플링 레이트를 갖는 것인, 상기 다운컨버터와;
    상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트로 필터링하도록 구성된 필터 시스템과;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 직류(DC) 컴포넌트를 나타내는 DC 추정치 신호를 전개시키기 위해 상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트로 샘플링하도록 구성된 추정기 로직을 포함하고, 상기 필터 시스템은 제2 샘플링 레이트를 전개하도록 구성되며, 상기 제1 샘플링 레이트는 상기 제2 샘플링 레이트보다 상당히 높은 것인, 휴대용 송수신기.
  16. 제15항에 있어서, 상기 DC 추정치 신호는 디지털 영역에서 전개되는 것인, 휴대용 송수신기.
  17. 제16항에 있어서, 상기 DC 추정치 신호는 상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거하도록 상기 디지털 영역에 인가되는 것인, 휴대용 송수신기.
  18. 제16항에 있어서, 상기 추정된 DC 컴포턴트를 아날로그 신호로 변환하도록 구성된 디지털 아날로그 변환기를 더 포함하는, 휴대용 송수신기.
  19. 제18항에 있어서, 상기 수신되어 다운컨버팅된 신호상의 임의의 DC 컴포넌트를 최소화하기 위해서 상기 수신되어 다운컨버팅된 신호에 대해 상기 DC 컴포넌트의 아날로그 추정치를 감산하도록 구성된 감산기를 더 포함하는, 휴대용 송수신기.
  20. 제16항에 있어서, 상기 수신되어 다운컨버팅된 신호는 26 메가헤르츠(MHz)로 샘플링되는 것인, 휴대용 송수신기.
  21. 제15항에 있어서,
    상기 DC 추정치 신호를 상기 디지털 영역에서 전개하도록 구성된 로직과;
    상기 DC 추정치 신호를 아날로그 신호로 변환하도록 구성된 디지털 아날로그 변환기와;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거 하기 위해서 상기 아날로그 DC 추정치 신호를 인가하도록 구성된 제1 감산기와;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 잔류 DC 컴포넌트를 제거하기 위해서 상기 DC 추정치 신호를 상기 디지털 영역에 인가하도록 구성된 제2 감산기
    를 더 포함하는 휴대용 송수신기.
  22. 휴대용 송수신기로서,
    데이터 신호를 변조하고 송신하기 위한 수단과;
    수신된 신호를 기저대역 레벨 신호로 다운컨버팅하기 위한 수단으로서, 상기 다운컨버팅된 신호는 제1 샘플링 레이트를 갖는 것인, 상기 다운컨버팅 수단과;
    상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트로 동작하도록 구성된 필터 시스템에 제공하기 위한 수단과;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 직류(DC) 컴포넌트를 나타내는 DC 추정치 신호를 전개시키기 위하여 상기 수신되어 다운컨버팅된 신호를 상기 제1 샘플링 레이트로 샘플링하기 위한 수단과;
    상기 수신되어 다운컨버팅된 신호를 제2 샘플링 레이트로 전개하도록 필터링하는 수단을 포함하고, 상기 제1 샘플링 레이트는 상기 제2 샘플링 레이트보다 상당히 높은 것인, 휴대용 송수신기.
  23. 제22항에 있어서, 상기 DC 추정치 신호를 디지털 영역에서 전개하기 위한 수 단을 더 포함하는 휴대용 송수신기.
  24. 제23항에 있어서, 상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거하기 위해 상기 DC 추정치 신호를 상기 디지털 영역에 인가하기 위한 수단을 더 포함하는 휴대용 송수신기.
  25. 제23항에 있어서, 상기 추정된 DC 컴포턴트를 아날로그 신호로 변환하기 위한 수단을 더 포함하는 휴대용 송수신기.
  26. 제25항에 있어서, 상기 수신되어 다운컨버팅된 신호상의 임의의 DC 컴포넌트를 최소화하기 위해서 상기 수신되어 다운컨버팅된 신호에 대해 상기 DC 컴포넌트의 아날로그 추정치를 감산하기 위한 수단을 더 포함하는 휴대용 송수신기.
  27. 제23항에 있어서, 상기 수신되어 다운컨버팅된 신호를 초당 7488 샘플의 비트 레이트 및 26 메가헤르츠(MHz)로 샘플링하기 위한 수단을 더 포함하는 휴대용 송수신기.
  28. 제22항에 있어서,
    상기 DC 추정치 신호를 상기 디지털 영역에서 전개하기 위한 수단과;
    상기 DC 추정치 신호를 아날로그 신호로 변환하기 위한 수단과;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 DC 컴포넌트를 제거하기 위해서 상기 아날로그 DC 추정치 신호를 인가하기 위한 수단과;
    상기 수신되어 다운컨버팅된 신호상에 존재하는 임의의 잔류 DC 컴포넌트를 제거하기 위해서 상기 DC 추정치 신호를 상기 디지털 영역에 인가하기 위한 수단
    을 더 포함하는 휴대용 송수신기.
KR1020077027313A 2005-04-26 2006-04-21 수신기에서 ｄｃ 오프셋 검출 및 제거 KR20080007626A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/114,441 2005-04-26
US11/114,441 US7583765B2 (en) 2005-04-26 2005-04-26 DC offset detection and cancellation in a receiver

Publications (1)

Publication Number Publication Date
KR20080007626A true KR20080007626A (ko) 2008-01-22

Family

ID=37186875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027313A KR20080007626A (ko) 2005-04-26 2006-04-21 수신기에서 ｄｃ 오프셋 검출 및 제거

Country Status (4)

Country Link
US (1) US7583765B2 (ko)
EP (1) EP1878111B1 (ko)
KR (1) KR20080007626A (ko)
WO (1) WO2006116334A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385955B1 (ko) * 2010-09-10 2014-04-17 인텔 아이피 코포레이션 전류 모드의 입력을 갖는 피드백 시연속 델타-시그마 변조기를 구비한 수신기, 아날로그-디지털 컨버터 및 무선 통신 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403132B2 (ja) * 2005-11-11 2010-01-20 株式会社東芝 受信機
KR101038783B1 (ko) * 2008-12-12 2011-06-03 삼성전기주식회사 자체 검출 기능을 갖는 무선 통신 장치
US8346091B2 (en) 2009-04-29 2013-01-01 Andrew Llc Distributed antenna system for wireless network systems
US8072362B2 (en) * 2009-12-07 2011-12-06 National Taiwan University Modulator with loop-delay compensation
US8358164B2 (en) * 2010-11-30 2013-01-22 Infineon Technologies Ag Square wave signal component cancellation
CN104782093B (zh) 2012-10-31 2018-02-27 康普技术有限责任公司 远程通信分配系统中的数字基带传输
WO2015051535A1 (en) 2013-10-11 2015-04-16 Motorola Solutions, Inc. Interference detection and mitigation in radio frequency receivers
US10763977B2 (en) * 2015-03-09 2020-09-01 Sony Corporation Device and method for determining a DC component
US11817875B2 (en) 2019-10-09 2023-11-14 Schneider Electric USA, Inc. Systems and methods for removing low frequency offset components from a digital data stream
CA3094573A1 (en) 2019-10-09 2021-04-09 Schneider Electric USA, Inc. Systems and methods for removing low frequency offset components from a digital data stream
US11075617B1 (en) 2020-04-23 2021-07-27 Nxp Usa, Inc. DC-removing CIC filter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA95605B (en) * 1994-04-28 1995-12-20 Qualcomm Inc Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver
DE69818327T2 (de) 1997-03-05 2004-07-01 Nec Corp. Direktmischempfänger zur Unterdrückung von Offset-Gleichspannungen
EP0948128B1 (en) 1998-04-03 2004-12-01 Motorola Semiconducteurs S.A. DC offset cancellation in a quadrature receiver
US6370205B1 (en) * 1999-07-02 2002-04-09 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for performing DC-offset compensation in a radio receiver
US6957057B2 (en) * 2001-12-21 2005-10-18 Texas Instruments Incorporated Switched capacitor mixer circuit to attain high gain and linearity in radio frequency receivers
US6700514B2 (en) * 2002-03-14 2004-03-02 Nec Corporation Feed-forward DC-offset canceller for direct conversion receiver
US7212797B2 (en) * 2002-04-26 2007-05-01 Qualcomm Incorporated DC removal techniques for wireless networking
US7319852B2 (en) * 2002-08-29 2008-01-15 Qualcomm, Incorporated Apparatus and method for DC offset compensation in a direct conversion receiver
US6999537B2 (en) * 2002-10-25 2006-02-14 Qualcomm Incorporated Method of removing DC offset for a ZIF-based GSM radio solution with digital frequency correlation
US8149952B2 (en) * 2003-10-29 2012-04-03 Skyworks Solutions, Inc. Multi-mode receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385955B1 (ko) * 2010-09-10 2014-04-17 인텔 아이피 코포레이션 전류 모드의 입력을 갖는 피드백 시연속 델타-시그마 변조기를 구비한 수신기, 아날로그-디지털 컨버터 및 무선 통신 장치

Also Published As

Publication number Publication date
EP1878111A2 (en) 2008-01-16
US20060239388A1 (en) 2006-10-26
EP1878111A4 (en) 2008-04-23
WO2006116334A3 (en) 2007-04-26
EP1878111B1 (en) 2015-10-28
WO2006116334A2 (en) 2006-11-02
US7583765B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
US7583765B2 (en) DC offset detection and cancellation in a receiver
JP4381945B2 (ja) 受信機、受信方法及び携帯無線端末
US8320866B2 (en) Integrated circuits, communication units and methods of cancellation of intermodulation distortion
AU750067B2 (en) Direct conversion receiver capable of canceling DC offset voltages
US8320868B2 (en) Integrated circuits, communication units and methods of cancellation of intermodulation distortion
US8774314B2 (en) Transmitter architectures
JP2004507966A (ja) 線形または非線形の電力増幅器を使用する閉ループ電力制御システム
WO2006118056A1 (ja) ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
US7203476B2 (en) Method and apparatus for minimizing baseband offset error in a receiver
EP1172928A2 (en) DC offset correction circuit and AGC in zero-if wireless receivers
JP6791735B2 (ja) 位相追跡受信機
JP2008533877A (ja) 受信機ｄｃオフセット訂正
CN111190144A (zh) 雷达装置及其泄漏修正方法
US8565707B2 (en) Cancellation of spectral images in communication devices
WO2009098989A1 (ja) 位相同期装置および位相同期方法
US7454184B2 (en) DC offset cancellation in a wireless receiver
US8532225B2 (en) DC compensation for VLIF signals
US7505744B1 (en) DC offset correction using multiple configurable feedback loops
JP2017028363A (ja) 送受信機
EP1519528B1 (en) Apparatus for cancellation of dc offset in time division duplexing mode direct conversion receiver
US20080111723A1 (en) Dc offset correction apparatus and method
US20080181284A1 (en) Hybrid Zero-IF Receiver
JP3683550B2 (ja) 二値化回路、無線通信装置および二値化方法
US20070127356A1 (en) Reducing Interference (Noise) Caused by Specific Components of a Transmitter While Receiving a Signal in a Transceiver
JP2007173896A (ja) オフセット補正装置及び無線装置

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application