JP2008533877A - 受信機ｄｃオフセット訂正 - Google Patents

Abstract

【解決手段】無線通信受信機中において直流（ＤＣ）オフセットを訂正するためのシステムおよび方法が提供される。本方法は、初期化状態において、受信された通信信号からミキサ信号入力を切り離す。アナログ信号が、ミキサ出力から受け入れられ、ディジタル信号に変換される。微訂正値が生成され、そのディジタル信号から差し引かれる。したがって、ディジタル信号振幅は、初期微訂正値に応じて最小にされる。通信状態においては、通信信号は、ミキサ信号入力において受信される。微訂正値は、変換されたディジタル通信信号から差し引かれ、その結果、ディジタル通信信号は、微訂正されたＤＣオフセットを伴って供給される。本方法はまた、初期化状態におけるミキサ電流と、通信状態におけるトラッキング訂正値を調整する粗訂正値も生成することができる。
【選択図】 図４

Description

本発明は、一般に無線通信デバイスに関し、より詳細には通信デバイスの受信機中において生じるＤＣオフセット誤りを訂正するためのシステムおよび方法に関する。

米国特許法第１１９条に基づく優先権の主張
本特許出願は、本明細書の譲受人に譲渡され、参照により本明細書に明示的に組み込まれている、２００５年３月１１日に出願した仮出願第６０／６６０，９６８号に対する優先権を主張するものである。

図１３は、従来の受信機フロントエンド（ｒｅｃｅｉｖｅｒ ｆｒｏｎｔ ｅｎｄ）の概略ブロック図である（先行技術）。従来の無線通信受信機は、放射される信号を導電信号へと変換するアンテナを含んでいる。何らかの初期フィルタリングの後に、その導電信号は増幅される。十分な電力レベル（ｐｏｗｅｒ ｌｅｖｅｌ）を仮定すると、信号の搬送周波数は、信号を局部発振器信号と混合することにより、変換することができる（ダウンコンバーティング（ｄｏｗｎ−ｃｏｎｖｅｒｔｉｎｇ））。周波数変換の後に、アナログ信号は、ベースバンド処理のためにアナログディジタル変換器（ＡＤＣ）を使用してディジタル信号へと変換することができる。増幅によって導入される雑音の他に、上記のプロセスは、意図される信号と加算されるＤＣオフセット値を導入し、意図される信号の解釈における誤りがもたらされる。

ゼロ中間周波数（ＺＩＦ）受信機に関連するＤＣオフセットは、より顕著でさえある可能性がある。アナログミキサ（ａｎａｌｏｇ ｍｉｘｅｒ）は、一般的にＤＣオフセットの主要な原因である。一般的に、ミキサを駆動する電流源中にミスマッチが存在し、温度と共にわずかに変化するＤＣオフセットをもたらす。そのＤＣオフセットはまた、ミキサ利得状態（ｍｉｘｅｒ ｇａｉｎ ｓｔａｔｅ）の関数でもある。しかし、ある与えられたミキサ利得状態では、電流源からもたらされるオフセットについてキャリブレーションし、次いで結果として生じる静的オフセットを除去することが可能である。

ＤＣオフセットは、局部発振器（ＬＯ）と無線周波数（ＲＦ）フロントエンドとの間の不十分な分離の結果として生じる可能性もある。誤りのこの原因は、静的なオフセットも動的なオフセットももたらす可能性がある。適切な分離なしには、ＬＯは、信号経路にリークして入り、アンテナから放射し、環境によって反射され、自己混合および静的ＤＣオフセットをもたらす可能性がある。同様に、干渉信号（ｉｎｔｅｒｆｅｒｅｒ）がＬＯにリークして入り、時間変化するＤＣオフセットをもたらす可能性がある。単一の経路だけが示されているが、直交位相変調を使用した受信機では、並列な同相（ｉｎ−ｐｈａｓｅ）（Ｉ）経路と位相外れ（ｏｕｔ ｏｆ ｐｈａｓｅ）（Ｑ）経路が使用されることになる。

ＡＤＣは、最下位ビット（ＬＳＢ）における不確実性の結果としてＤＣオフセットに寄与することもあるが、誤りのこの原因は、一般的にミキサに関連する原因よりも小さい。結合キャパシタのキャパシタンスは、データサブキャリアひずみを防止するために大きくなければならないので、ＡＣ結合は、ＤＣオフセットを除去するためにＡＤＣの入力において使用することはできない。そのようなキャパシタは、長い時定数を引き起こすことになり、多数のポータブル受信機中に適合させるにはサイズがあまりにも大きくなりすぎる可能性がある。

無線通信デバイス受信機が、初期化するとすぐに、キャリブレーションすることができる場合、生成されるＤＣオフセット誤りを測定し、受信信号から測定された誤りを除去することは、有利になるであろう。

動作中でさえ、受信機がそれ自体を絶えずキャリブレーションすることができる場合には、受信信号からＤＣオフセット誤りを測定し除去することは、有利になるであろう。
仮出願第６０／６６０，９６８号

通信受信機中において直流（ＤＣ）オフセットを訂正するためのシステムおよび方法が、提供される。本システムは、２つのネストされた１次ループを備え、ここで１つのループ（微訂正ループ（ｆｉｎｅ ｃｏｒｒｅｃｔｉｏｎ ｌｏｏｐ））は、ディジタルドメイン中において動作するが、第２のループ（粗訂正ループ（ｃｏａｒｓｅ ｃｏｒｒｅｃｔｉｏｎ ｌｏｏｐ）は、ディジタルサンプルからＤＣバイアスの推定値を取得し、その訂正をアナログドメイン中において適用する。粗訂正ループは、ＤＣバイアスのほとんどがＡＤＣにおけるどのような飽和も防止するようにＡＤＣ（アナログディジタル変換器）の前で除去されるように動作する。次いで微訂正ループは、粗訂正ループによって適用される訂正の後に、信号中における残りの任意のＤＣバイアスを除去する。デバイス中のアナログフロントエンドの利得状態ごとに、適用されるべき訂正を記憶させる、システム中に構築されたメモリが存在する。ＤＣ訂正についての演算の２つの状態が存在し、これらは、基本的には初期化（またはキャリブレーション）状態と、トラッキング（ｔｒａｃｋｉｎｇ）（または通信）状態である。キャリブレーション状態中において、受信された通信信号は、アナログフロントエンドの入力において切り離され、その結果、ＤＣループは、受信機内のコンポーネントから生じる静的ＤＣバイアスを除去するようにキャリブレーションすることができる。トラッキング状態中においては、微訂正ループが、まずアップデートされる。次いで、粗訂正ループは、微訂正ループ上で実行されるアップデートに基づいてあらかじめ決定されたレートでアップデートされる。これらのアップデートは、受信機の利得状態ごとに実行される。

それに応じて、無線通信受信機中においてＤＣオフセットを訂正するための方法が提供される。本方法は、初期化状態において受信された通信信号（すなわち、ＬＮＡ出力）からミキサ信号入力を切り離す。アナログ信号が、ミキサ出力から受け入れられ、ディジタル信号へと変換される。初期微訂正値が、生成され、ディジタル信号から差し引かれる。したがって、ディジタル信号振幅は、初期微訂正値に応じて最小にされる。

通信状態においては、ＬＮＡ出力は、ミキサ入力に対して接続され、その結果、通信信号は、ミキサ信号入力において受信される。初期微訂正値は、変換されたディジタル通信信号から差し引かれ、その結果、ディジタル通信信号は、初期微訂正されたＤＣオフセットを伴って供給される。

本方法は、初期化状態における粗訂正値を生成するために使用されることもできる。粗訂正値は、ミキサに対する電流入力を調整するために使用される。初期微訂正と同様に、ディジタル信号振幅は、粗訂正値に応じて（初期化状態において）最小にされる。通信状態においては、通信信号は、ミキサ入力へと供給され、ミキサは、粗値訂正を伴って動作させられる。次いでディジタル通信信号は、粗訂正されたＤＣオフセットと初期微訂正されたＤＣオフセットの両方を伴って供給される。

別の態様においては、最終微訂正は、粗訂正が決定された後に行われる。初期化状態においては、最終微訂正値は、粗値訂正でミキサを動作させながら生成される。次いで、通信状態においては、最終微訂正値は、ディジタル通信信号から差し引かれ、ディジタル通信信号は、粗訂正されたＤＣオフセットおよび最終微訂正されたＤＣオフセットを伴って供給される。

別の態様においては、本方法は、通信状態中において動作させながらトラッキング訂正値を生成する。トラッキング訂正値は、ディジタル通信信号から差し引かれる。ディジタル通信信号は、粗訂正されたＤＣオフセットおよびトラッキング訂正されたＤＣオフセットを伴って供給される。通信信号が、キャリアからオフセットされた第１の周波数（ｆ１）における第１のサブキャリアを有するサブキャリアから構成される場合には、次いで訂正値は、ｆ１より狭い帯域幅を使用してトラッキングされる。すなわち、トラッキング訂正は、搬送周波数だけに関連する誤りの測定を介して行われる。

無線通信受信機の受信された通信信号中におけるＤＣオフセットを訂正するための上記の方法およびシステムについてのさらなる詳細が、以下に提供される。

発明を実施するための形態

図１は、無線通信受信機の受信された通信信号中における直流（ＤＣ）オフセットを訂正するためのシステムの概略ブロック図である。システム１００は、初期化状態において受信された通信信号から選択的に切り離される、線１０４上の信号入力を有するミキサ１０２を備える。そのミキサは、線１０６上にアナログ出力を有する。アナログディジタル変換器（ＡＤＣ）１０８は、線１０６上の、ミキサ出力に接続された入力を有し、ディジタル信号を供給する、線１１０上の出力を有する。

加算回路１１２は、線１１０上の、ＡＤＣ出力に接続された第１の入力と、線１１４上の第２の入力とを有する。加算回路１１２は、加算されたディジタル信号を供給する、線１１６上の出力を有し、ここで第２の入力は、第１の入力から差し引かれる。ＤＣオフセット訂正モジュール１１８は、加算されたディジタル信号を受け取る、線１１６上の入力と、加算回路の第２の入力に対して初期微訂正値を供給する、線１１４上の出力とを有する。加算回路１１２とＤＣオフセットモジュール１１８の組合せにより、第１のループ１２０の形成は、初期化状態において加算されるディジタル信号振幅を最小にすることができるようになる。理想的には、加算されたディジタル信号振幅は、訂正が適用された後の初期化状態においては、ＤＣバイアスを有するべきではない。

線１０４上のミキサ信号入力は、通信状態において通信信号を受信するように選択的に接続される。一部の態様においては、選択的な接続機能はスイッチによって実行することができる。しかし、他の態様においては、通信信号は、そのミキサに先行する回路にＤＣ電力を印加することにより、ミキサ１０２へと選択的に接続することができる。ここには、低雑音増幅器（ｌｏｗ ｎｏｉｓｅ ａｍｐｌｉｆｉｅｒ）（ＬＮＡ）１２２が示される。ミキサに対する入力信号は、ＤＣ電力をＬＮＡ１２２に対して切断／接続することにより、あるいは線１２３上のＬＮＡの入力に対して通信信号を切断／接続することによって、選択的に供給される。次いで、加算回路１１２は、通信状態において初期微訂正されたＤＣオフセットを有するディジタル通信信号を供給するために、線１１０上のＡＤＣ出力から初期微訂正値を差し引く。

この訂正プロセスの背後にある仮定は、初期化状態または獲得状態において測定されるＤＣオフセットは、通信信号が受信され、処理されているときにも存在することである。この仮定は、初期化状態においてＤＣオフセットを除去するために行われる訂正が、通信状態において適用される場合に信号品質を改善することになることを予測する際に続行する。

一部の態様においては、本システムは、第２のループ１２４を含んでいる。ミキサ１０４は、局部発振器（ＬＯ）１２８に接続された、線１２６上の入力と、線１３０上の電流供給（ＤＣ電圧）入力とを有する。ＤＣオフセット訂正モジュール１１８は、初期化状態において、加算されるディジタル信号振幅を最小にするために粗訂正値を供給するための、線１３２上のミキサ電流供給入力に接続された出力を有する。次いで加算回路１１２は、通信状態において粗訂正されたＤＣオフセットと初期微訂正されたＤＣオフセットを有するディジタル通信信号を線１１６上に供給する。

より詳細には、ＤＣオフセット訂正モジュール１１８は、累積された粗訂正ディジタル値として線１３２上に粗訂正値を生成することができる。ディジタルアナログ変換器（ＤＡＣ）１３４は、粗訂正ディジタル値を受け取る、線１３２上で接続された入力と、ミキサ電流供給入力１３０に接続された出力とを有する。プロセスは、初期化中に測定されるＤＣオフセットは、ミキサならびに加算回路において訂正を行うことによってさらに低減させることができることを仮定している。同様に、このプロセスは、２ステップの訂正が、受信機通信状態に適用されるときには、さらに、信号品質を改善することも仮定している。

一般的に、ＤＣオフセットモジュール１１８は、微訂正値をスケーリングし、そのスケーリングされた微訂正値を初期粗訂正値として供給する。すなわち、初期微訂正値は、粗訂正値についての最初の「推測値（ｇｕｅｓｓ）」として供給される。初期微訂正値は、初期粗訂正値として使用されるのに先立って、あらかじめ決定されたファクタだけ事前にスケーリングすることができることに注意すべきである。第２のループ１２４は、初期粗訂正値を用いて開始して、（最終）粗訂正値を獲得し、この粗訂正値は、初期化状態においてＡＤＣ１０８からの最低の信号振幅を生成する値である。

初期化状態訂正プロセスは、さらに１ステップ実行することができる。粗訂正値が獲得された後に本システム１００は、最終微訂正値を獲得するように機能する。ＤＣオフセット訂正モジュール１１８は、粗値訂正（ｃｏａｒｓｅ ｖａｌｕｅ ｃｏｒｒｅｃｔｉｏｎ）をミキサ１０２に対して供給しながら、初期化状態において最終微訂正値を加算回路１１２に対して供給する。次いで、通信状態においては、加算回路１１２は、粗訂正されたＤＣオフセットと最終微訂正されたＤＣオフセットを有するディジタル通信信号を線１１６上に供給することができる。

本システム１００の一態様においては、ミキサ１０２は、複数の利得状態を有する。ＤＣオフセット訂正モジュール１１８は、初期化状態においてミキサ利得状態ごとに、初期微訂正値、粗訂正値、および最終微訂正値を生成する。加算回路１１２は、（通信状態において）ミキサ利得に対応する訂正されたＤＣオフセットを有するディジタル通信信号を線１１６上に供給する。

別の態様においては、ＬＮＡ１２２は、複数の利得状態を有することができる。ＬＮＡ１２２は、アンテナ１３８によって表されて示される従来の無線エアインターフェース（ｗｉｒｅｌｅｓｓ ａｉｒ ｉｎｔｅｒｆａｃｅ）に接続される入力を線１２３上に有する。しかし、追加のデュプレクサ（ｄｕｐｌｅｘｅｒ）回路、増幅回路、およびフィルタリング回路（図示せず）が、エアインターフェースに関連づけられてもよいことを理解すべきである。ＬＮＡは、ミキサ信号入力に接続された出力を線１０４上に有する。ＤＣオフセット訂正モジュール１１８は、初期化状態においてＬＮＡ利得状態ごとに、初期微訂正値、粗訂正値、および最終微訂正値を生成する。加算回路１１２は、ＬＮＡ利得に対応する訂正されたＤＣオフセットを有するディジタル通信信号を線１１６上に供給する。

別の態様においては、受信機が通信状態において動作しているときに、第１のループ訂正は、最終訂正値を修正することによってさらに高めることができる。すなわち、ＤＣオフセット訂正モジュール１１８は、通信状態において線１１４上で加算回路１１２に対してトラッキング訂正値を供給し、加算回路は、通信状態において粗訂正されたＤＣオフセットとトラッキング訂正されたＤＣオフセットを有するディジタル通信信号を線１１６上に供給する。一態様においては、ＤＣオフセット訂正モジュールは、トラッキング訂正値をスケーリングし、スケーリングされたトラッキング訂正値をアップデートされた粗訂正値として供給する。別の態様においては、トラッキング訂正は、あらゆるミキサおよびＬＮＡの利得状態ごとに行われる。

通信信号が、従来のように情報を保持するサブキャリアを有するキャリア信号から構成される場合に、第１のループ誤りは、第１のサブ搬送周波数オフセット（キャリアに最も近いサブキャリア）よりも狭い帯域幅を使用してトラッキングすることができる。例えば、線１０４上のミキサ信号入力は、キャリアからオフセットされた第１の周波数（ｆ１）における第１のサブキャリアを有する直交周波数分割多重化（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）（ＯＦＤＭ）信号とすることができる。次いで、ＤＣオフセット訂正モジュール１１８は、ｆ１よりも狭いトラッキング帯域幅を使用してトラッキング訂正値を生成する。

別の態様においては、ＯＦＤＭ信号は、定期的なパイロット信号を含んでいる。トラッキング訂正を適用することにより、加算回路１１２は、訂正されたＤＣオフセットに応じて、低減させられた確率のパイロット信号フォールスアラーム（ｐｉｌｏｔ ｓｉｇｎａｌ ｆａｌｓｅ ａｌａｒｍ）を有するディジタル通信信号を線１１６上に供給することができる。

図２は、受信された通信信号中におけるＤＣオフセットを訂正するためのシステムの一変形形態を示す概略ブロック図である。システム２００は、入力信号をＬＯ信号と混合するための手段２０２を備える。混合手段２０２は、初期化状態において（図示されない手段によって）受信された通信信号から選択的に切り離される、線２０４上の信号入力を有する。混合手段２０２は、線２０５上にアナログ信号も有する。本システムは、アナログ信号をディジタル信号へと変換するための手段２０６をさらに備える。ＡＤＣ手段２０６は、線２０５上の、混合手段出力に接続された入力を有し、ディジタル信号を供給する、線２０８上の出力を有する。

加算手段２１０は、線２０８上において出力されるＡＤＣ手段の出力に接続された第１の入力を有する。加算手段２１０は、線２１２上の第２の入力と、加算されたディジタル信号を供給する、線２１４上の出力とを有し、ここで第２の入力は、第１の入力から差し引かれる。本システム２００は、ＤＣオフセットを訂正するための手段２１６をさらに備える。ＤＣオフセット訂正手段２１６は、線２１４上の、加算手段からの信号を受け取る入力と、加算手段２１０の第２の入力に微訂正値を供給する、線２１２上の出力とを有する。微訂正値は、初期化状態において、加算されるディジタル信号振幅を最小にする。

通信状態において、混合手段２０２に対する信号入力は、選択的に接続され、それにより、混合手段２０２が通信信号を受信できるようになる。加算手段２１０は、通信状態において微訂正されたＤＣオフセットを有するディジタル通信信号を供給するために、ＡＤＣ手段２０６の出力から微訂正値を差し引く。

図３は、無線通信受信機３００の受信された通信信号中におけるＤＣオフセットを訂正するためのプロセッサデバイスを示す概略ブロック図である。プロセッサデバイス３０２は、初期化状態において、（図示されていない手段によって）受信された通信信号から選択的に切り離される信号入力を線３０６上に有するミキサモジュール３０４を備える。ミキサモジュール３０４は、アナログ出力を線３０７上に有する。ＡＤＣモジュール３０８は、線３０７上の、ミキサモジュール出力に接続された入力と、線３１０上の、ディジタル信号を供給する出力とを有する。

加算モジュール３１２は、線３１０上の、ＡＤＣモジュール出力に接続された第１の入力と、線３１４上の第２の入力と、加算されたディジタル信号を供給する、線３１５上の出力とを有する。加算モジュール３１２は、第１の入力から第２の入力を差し引く。ＤＣオフセット訂正モジュール３１６は、線３１６上の、加算されたディジタル信号を受け取る入力と、加算モジュールの第２の入力に対して微訂正値を供給する、線３１４上の出力とを有する。微訂正値は、初期化状態において加算されるディジタル信号振幅を最小にするために使用される。

通信状態においては、線３０６上の、ミキサモジュールの信号入力は、通信信号を受信するために選択的に接続される。加算モジュール３１２は、通信状態において微訂正されたＤＣオフセットを有するディジタル通信信号を供給するために、線３１０上のＡＤＣモジュール出力から微訂正値を差し引く。

機能の説明
図４は、ＤＣオフセット訂正システムを有する例示の受信機の高レベルの概略ブロック図である。本発明は、ＤＣオフセット訂正ループを有する受信機についての設計である。ＤＣオフセットは、通信受信機における一般的な障害であり、この障害は、受信された信号に加えられるゆっくり変化するバイアスとしての役割を果たす。ＤＣオフセットは、無線周波数（ＲＦ）フロントエンドミキサステージ（ｆｒｏｎｔ−ｅｎｄ ｍｉｘｅｒ ｓｔａｇｅ）を起源とする静的コンポーネントと動的コンポーネントの両方から構成されることもある。ＺＩＦ受信機上のＤＣオフセットの影響は、さらに顕著なことさえもある。受信機に対するＤＣバイアスの悪影響は、２重である。すなわち、ＤＣオフセットは、ＡＤＣの飽和を回避するためにＡＤＣに対する入力信号の許容される動的範囲を低減させてしまう。さらに、通信信号レベルがＤＣオフセットに比べて弱い場合には、ＡＧＣは、利得ステップの決定を行うときに、信号レベルの代わりに場合によってはＤＣバイアスに追随してしまう可能性がある。多数の従来の送信機は、ＤＣにおいては有用なデータを送信しない。したがって、受信機の抑制は、データのフローに影響を及ぼさない。

理想的には、ＡＤＣ入力の前に信号のＤＣレベルを訂正する機能を有する簡単な一次ループが十分なはずである。しかし、実際には、ＡＤＣ入力の前に適用することができる訂正の解決は、限られている。

２つのネストされた一次ループを使用してＤＣオフセット訂正を実行する本発明の一例が提示される。第１の（内側）ループは、微オフセット訂正（ｆｉｎｅ ｏｆｆｓｅｔ ｃｏｒｒｅｃｔｉｏｎ）のために使用され、第２の（外側）ループは、粗オフセット訂正（ｃｏａｒｓｅ ｏｆｆｓｅｔ ｃｏｒｒｅｃｔｉｏｎ）のために使用される。粗訂正（ｃｏａｒｓｅ ｃｏｒｒｅｃｔｉｏｎ）は、信号がＡＤＣに供給される前に、外側ループによってアナログドメイン中において実行される。微ＤＣ訂正（ｆｉｎｅ ＤＣ ｃｏｒｒｅｃｔｉｏｎ）は、ディジタルドメイン中においてＡＤＣの後にＤＣオフセットを訂正するための内側ループによって実行される。

図５は、第１および第２のループのより詳細な図を伴う、ＤＣオフセット訂正システムを示す概略ブロック図である。本システムは、キャリブレーションについての初期化状態または獲得状態と、トラッキング状態を使用する。内側ループと外側ループは、どちらの状態で従事させることもできる。初期化状態は、外側ループカバレージ（ｏｕｔｅｒ ｌｏｏｐ ｃｏｖｅｒａｇｅ）を保証するために設計され、その結果、ほとんどのＤＣバイアスは、信号がＡＤＣに供給される前に除去され、ＡＤＣの飽和を防止する。トラッキングモードにおいては、微訂正は、ＤＣオフセットがＡＧＣエネルギー測定の前に除去されることを保証し、その結果、ＡＧＣ設定は、信号中におけるＤＣバイアスによって影響を受けない。微訂正は、信号がＤＶＧＡブロックへと供給される前にディジタルドメイン中において実行される（図４参照）。

ｋ_ｃおよびｋ_ｆは、それぞれ外側訂正ループおよび内側訂正ループのループ利得を示す。アナログ利得状態Ｇ_ｉについての内側ループおよび外側ループにおけるアキュムレータ値は、それぞれＡ_ｉおよびＢ_ｉによって示され、ｘ（ｎ）はＡＤＣ出力信号であり、ｙ（ｎ）は微ＤＣ訂正の後の信号である。ＤＡＣに対する粗訂正信号入力は、ａ（ｎ）によって示される。内側ループによって適用されるディジタル訂正は、ｄ（ｎ）によって与えられる。いかなる時刻ｎでも、値ｄ（ｎ）およびａ（ｎ）は、ｄ（ｎ）＝Ａ_ｉ（ｎ）とａ（ｎ）＝Ｂ_ｉ（ｎ）によって与えられる。内側ループ中に累積される値は、信号中に存在するＤＣオフセットの推定値（初期微訂正）を提供する。この値は、外側ループを駆動するための誤り信号として使用される。ひとたび、外側ループが内側ループのアキュムレータ値（粗訂正）でアップデートされた後に、内側ループのアキュムレータは、リセットされる（最終微訂正）。

微ＤＣ訂正は、ディジタルドメイン中において内側ループにより、初期化（獲得）状態およびトラッキング状態中に実行される。受信機は、電源投入し、ＬＮＡをオフにして（電源を切って）初期化状態を開始させる。微ＤＣオフセット訂正は、ＬＮＡのすべての利得状態とミキサのすべての利得状態について遂行される。初期化状態（すなわちキャリブレーション）中に、（第１の）ディジタルループ中におけるアキュムレータは、適切なループ利得でアップデートされ、（第２のループ中における）アナログオフセット訂正アキュムレータは、利得状態ごとに適切なループ利得でアップデートされる。次いで、ディジタルループ訂正の終了を示す信号が、ＡＧＣブロックに対して送られる。さらに、イネーブル信号とオフセット訂正されたＡＤＣサンプルが、処理するためにＡＧＣブロックに対して送信される。

ＤＣオフセットが初期化状態において訂正された後に、ＤＣオフセット訂正は、トラッキング状態に入る。トラッキング状態において、微オフセット訂正は、アップデートされる。一部の態様においては、粗ＤＣ訂正は、初期化状態中にアップデートされるだけである。

図６は、第１のループの詳細な図を伴うブロック図である。一次ループの伝達関数は、

によって与えられる。ループ時定数は、

によって与えられ、式中においてＴ_Ｌは、その後にループがアップデートされる時間間隔である。ｋ＜＜１のようなｋの小さな値では、ループ時定数は、

として近似される。結果として生じるＨ（ｚ）は、基本的に予想されるようにＤＣの周囲の周波数成分を除外するハイパスフィルタである。さらに、ループの安定性のために、ループ利得ｋは、０と２との間に（等価的に−１＜（１−ｋ）＜１に）存在するべきである。これは、フィルタの時間ドメイン応答が、ｎ＞０の場合にｈ（ｎ）＝−ｋ（１−ｋ）^ｎ−１によって、ｎ＜０の場合にｈ（０）＝１およびｈ（ｎ）＝０によって与えられることを観察することにより、簡単に取得することができる。安定性について、

が、有限であることが必要とされることに注意すれば、結果は以下のようになる。ω_３ｄＢは、フィルタ利得が、ｋの小さな値についてほぼ１であるその最大値より３ｄＢ低い周波数であるものとする。その場合には、ω_３ｄＢは、

に対する解によって与えられ、その解については、ωは、ｋが小さいときに、

によって近似することができる。これは、ω_３ｄＢ≒ｋを与えるようにさらに近似することができる。それ故に、ｋが小さいときに、ループ時定数も帯域幅も、ループ利得ｋの簡単な関数として表すことができる。

図７は、第２のループの詳細な図を伴うブロック図である。粗ＤＣ訂正ループは、ディジタルドメインならびにアナログドメインの両方にまたがる。粗訂正ループの目標は、ＡＤＣが飽和しないようにするために信号がＡＤＣ（すなわち、シグマ−デルタＡＧＣ（ｓｉｇｍａ−ｄｅｌｔａ ＡＧＣ））に供給される前に、アナログドメイン中における（主としてミキサによって導入される）ＤＣバイアスの主要部分を削除することである。ＤＣ信号は、ディジタルドメイン中において測定され、ＤＡＣ、ミキサ、シグマ−デルタＡＤＣなど、ループ中において必要とされる様々なブロックの利得と、全体ループ利得を制御する調整可能なループ利得を使用して、アナログドメインへと変換される。

粗ループ中における様々なブロックについて明らかにして、粗ループの全体ループ利得は、
Ｇ_ループ＝ＤＡＣ＿利得（ｍｖ／ＬＳＢ）×ミキサ利得（ｍＶ／ｍＶ）×
（シグマ−デルタ＋ディジタルフィルタ利得）（ＬＳＢ／ｍＶ）×２^{Ａｃｃシフト}×２^−Ｍ×２^{（ＤＡＣビット幅−Ａｃｃビット幅）}
によって与えられる。

以前の節の考察に基づいて、様々な利得パラメータは、全体ループ利得が０と２との間に位置するようになっているべきである。特に、必要とされるシフトＭは、全体ループ利得が１より小さくなるように選択される。

Ｍ＝ｃｅｉｌ（ｌｏｇ_２（ＤＡＣ＿利得×Ｇ_ミキサ×Ｇ_{シグマ−デルタ＋ディジタルフィルタ利得}））
粗ループは、ミキサを含んでおり、それ故に状態にまたがったミキサ利得変化によって影響を受けることに注意すべきである。それに応じて、シフトパラメータＭは、ミキサ利得状態にまたがって調整されるべきであり、その結果、全体ループ利得は、望ましい値の近くに維持される。したがって、キャリブレーションならびにトラッキング中に、Ｍについての２つの異なる値が、ミキサ利得状態に基づいて使用される。

初期キャリブレーション（獲得）
受信機は、静的ＤＣオフセットを除去するためにキャリブレーションされ、この静的ＤＣオフセットは、ミキサ利得状態の関数である。キャリブレーションは、受信機が、電源投入やＣＤＭＡとＯＦＤＭとの間のスイッチングなど、異なる演算モードに入るたびに行われる。キャリブレーションは、ミキサ利得状態ごとに実行され、それにかかる時間は、利得状態ごとのＯＦＤＭシンボルの一部分よりも短い。

受信機がオンにされるときに、外側ループは、どの信号もＬＮＡに入れないまま閉じられる。これは、内側ループを使用して各利得状態に起因する、結果として生じる静的ＤＣオフセットを測定するために役立つ。ＬＮＡにおいて入力信号を除外することは、ＡＤＣが強い入力信号のために飽和しないことを保証する。この演算では、信号成分の有用な周波数を減衰することに対する懸念が存在しないので、大きなループ利得ｋ_ｆが、内側ループについて選択される。一態様においては、

であり、これは、ループが、サンプルごとにアップデートされるときのチップレートにおける約８サンプルの時定数に対応する。各アナログ利得状態は、バンクＡにおける１つのアキュムレータと、バンクＢにおける１つのアキュムレータに対応する。これらのアキュムレータは、アナログ利得状態に基づいて選択される。

受信機が、利得状態Ｇ_ｉにあるものと仮定する。アキュムレータＡ_ｉを有する内側ループが、収束するために約４つの時定数を必要とするものと仮定すると、その場合には約３２個のサンプルが、内側ループについて必要とされる。しかし、アナログＤＣ訂正の影響がＡＤＣ出力へと伝搬するためには５ｕｓ（約３２個のサンプル）までかかる可能性がある。したがって、内側ループは、収束するために追加の３２個のサンプルを必要とし、全部で６４個のサンプルを必要とする。

ＤＡＣ利得を考慮に入れると、外側ループ利得ｋ_ｃの安定性は、全体ループ利得が２より小さいことを必要とする。外側ループ利得パラメータは、全体ループ利得が１に近くなるように選択される。あるマージンを許容して、１／４の低利得が仮定される。外側ループについて

であることを仮定すると、４つの時定数が外側ループについて必要とされ、これは、４／ｋ_ｃ（１６）個の外側ループアップデートに対応する。内側ループも外側ループも、獲得プロセスの終了時に収束させられることを保証するために、内側ループは、外側アキュムレータ値が変更された後にアップデートされる必要がある。したがって、最終外側ループがアップデートした後に、内側ループは、微ＤＣアキュムレータの収束を保証するために６４個のサンプルについてアップデートされる。外側ループは、１５回アップデートされ、１５番目のアップデートの後に、内側ループは、６４個のサンプルについてアップデートされる。それ故に、外側ループは、利得状態ごとに整定するために、

個のサンプルを必要とする。図５のスイッチ位置は、最初の１５個のアップデートについて６４個のサンプルごとに１回、外側ループを完成するように変化させられることに注意すべきである。

図８は、ＤＣオフセットの粗訂正に関連するタイミング図である。外側ループ（Ｂ_ｉ）中のアキュムレータがアップデートされた後に、スイッチは、内側ループを完成するように設定される。外側ループに対応するアキュムレータ内容Ｂ_ｉが、ＤＡＣへと供給され、これは、ＡＤＣの前のアナログドメイン中においてＤＣオフセット訂正を適用する。それ故に、受信機がＯＦＤＭモードに入るときに、受信機は、Ｔ＿ＤＣ＿１によって示される、１０２４個のサンプルの後ごとに利得ステップをスイッチングするように強制される。受信機が与えられたアナログ利得状態にあるときに、その状態に対応する粗ＤＣ測定が実行され、対応するアキュムレータＢ_ｉがアップデートされる。これは、ミキサ利得状態ごとに行われ、結果として生じるアキュムレータ値は、ＡＤＣ入力の前のＤＣオフセットのアナログ訂正についてのトラッキング中に使用される。キャリブレーションにかかる総使用時間は、２．Ｔ＿ＤＣ＿１であり、Ｔ＿ＤＣによって示される。獲得が、すべてのミキサ利得状態について完了した後に、非初期化アナログ利得状態に対応する粗アキュムレータおよび微アキュムレータの値は、同じミキサ利得状態に対応する粗アキュムレータ値と微アキュムレータ値をコピーすることによって初期化される。状態０および２についての粗アキュムレータおよび微アキュムレータは、キャリブレーションされる。状態０も状態１も同じミキサ利得状態を有するので、状態１に対応するアキュムレータは、状態０に対応するアキュムレータからの値をコピーすることによって初期化される。同様に、状態３に対応するアキュムレータは、状態２に対応するアキュムレータからの値をコピーすることによって初期化される。一般に、キャリブレーションプロセスは、アナログ利得状態の任意のサブセット上で実行することができることに注意すべきである。

トラッキング訂正
内側ループアップデート
初期キャリブレーションが完了した後に、ＬＮＡは、オンに戻され、受信機は、着信信号の処理を開始し、内側ループは、サンプルごとにアップデートされる。内側ループの設計における１つの考慮すべき事項は、ω_３ｄＢをもたらすことである。ＤＣについてのいずれの側のサブキャリアも、データサブキャリアである。システム性能を無効にするＤＣの影響を最小にするために、ω_３ｄＢは、第１のサブキャリアの周波数よりも小さい必要がある。これは、フィルタ減衰が第１のＯＦＤＭサブキャリアにおいて重要でないことを保証する。この条件を満たすために、ω_３ｄＢは、第１のサブキャリアの周波数の２分の１に設定される。さらに、ループが、サンプルごとにアップデートされる場合には、

となり、式中でＷ＝５．５５ＭＨｚは全体通信帯域幅であり、第１のキャリアの正規化された周波数は、

によって与えられ、式中で４０９６は、サブキャリア数に対応する。

第１のサブキャリアの周波数の２分の１としてω_３ｄＢを設定すると、

となる。この値は、

のループ時定数に対応し、τ＝０．２８Ｔ_ｓをもたらし、ここでＴ_ｓは、ＯＦＤＭシンボル存続時間（８３３．３３μｓ）である。４つの時定数がそのループを整定するために必要とされることを仮定すると、ＡＧＣが与えられた利得ステップ中にあるときにループが安定化するためには、少なくとも１つのＯＦＤＭシンボル存続期間かかる。利得状態がｉに変化するときに、バンクＡ中のレジスタＡ_ｉが選択される。受信機が最後に同じ利得状態にあったときに、レジスタＡ_ｉは、累積された値を用いて開始される。

外側ループアップデート
図９は、外側ループトラッキングアップデート中における内側ループアキュムレータ値に対する訂正を示す概略ブロック図である。粗ＤＣ訂正に対応するバンクＢ中のレジスタは、バンクＡ中の累積された誤りに基づいて定期的にアップデートされる。典型的なアップデートレートは、ウェイクアップ（ｗａｋｅｕｐ）ごとに１回である。バンクＢ中におけるすべてのレジスタは、あらゆるウェイクアップごとにアップデートされる。バンクＡ中におけるレジスタは、外側ループのあらゆるアップデートにおいてスケールダウンされる。内側ループアキュムレータが、アップデートごとにスケールダウンされない場合には、未使用の利得状態に対応する内側ループアキュムレータ値は、あらゆる粗ループアップデートにおいて変更されないままである。したがって、未使用の利得状態に対応する外側アキュムレータは、結局のところ飽和することになる。それ故に、トラッキング中の外側ループアップデートは、以降の演算を必要とする。すなわち、
Ｂ_ｉ（ｎ）＝Ｂ_ｉ（ｎ−１）＋ｋ_ｃ・Ａ_ｉ（ｎ）
Ａ_ｉ（ｎ＋１）＝（１−ｋ_ｃ）・Ａ_ｉ（ｎ）
等価的に、
Ｂ_ｉ（ｎ）＝Ｂ_ｉ（ｎ−１）＋Ａ_ｉ（ｎ）＞＞Ｍ２
Ａ_ｉ（ｎ＋１）＝Ａ_ｉ（ｎ）−Ａ_ｉ（ｎ）＞＞Ｍ２
となり、式中でＭ２は、外側ＤＣループのループ利得に基づいて選択される。

図１０は、ＤＣ訂正ループの例示の一実施形態をハードウェアの形で示す概略ブロック図である。

図１１は、ＤＣ訂正プロセスについての信号フローを示すタイミング図である。起動するとすぐに、第１のループおよび第２のループ中におけるアキュムレータは、リセットされる。初期電源投入後に、ＬＮＡは、最初にＯＦＦ状態にされ、任意のサンプル（通信信号）が処理のためにＡＧＣブロックに適用される前に、入力信号中のＤＣオフセットが訂正されることが保証される。

ＬＮＡがオフにされた後に、ＤＣオフセットループは、ソフトウェアによってイネーブルされる。ブロック中には２つのＤＣ訂正ループ、すなわち本明細書中において第１のループとも称されるディジタル（微）ループ訂正と、本明細書中において第２のループとも称されるアナログ（粗）ループ訂正とが存在する。この例においては、微訂正ループと粗訂正ループのそれぞれについて、ＬＮＡおよびミキサの利得ステージに対応する４レベルのアキュムレータが存在する。すなわち、ＬＮＡについての２つの利得ステージと、ミキサについての２つの利得ステージが存在することが仮定される。利得ステージごとの微アキュムレータのアキュムレーション長と、キャリブレーションモード中における粗アキュムレータのアキュムレーション長は、ソフトウェアによってプログラム可能である。初期化状態中に、ＤＣオフセットは、利得ステージ０および１について訂正される。初期化状態の終了時にキャリブレーションされた値は、利得ステージ３および４のアキュムレータについてアップデートされる。

初期化状態中に、粗アキュムレータは、プログラムされたアキュムレーション長の終了時に微ループ訂正された値を用いてアップデートされる。プログラムされた長さについて４組のアキュムレータをアップデートした後に、粗ＤＣ訂正された値が、ミキサに適用される。ミキサに対するアナログ訂正だけが論じられているが、システムの他の態様においては、訂正は、他の能動回路要素（すなわちＬＮＡ）に対しても適用することができる。初期化状態訂正が実行された後に、トラッキング状態訂正を行うことができる。

図１２Ａおよび１２Ｂは、無線通信受信機中においてＤＣオフセットを訂正するための方法を示す流れ図である。本方法は、明確にするために番号付けされたステップのシーケンスとして示されるが、番号付けは必ずしもそれらのステップの順序を指示するものではない。これらのステップのうちの一部は、スキップし、並列に実行し、あるいはシーケンスの厳密な順序を保持する要件なしに実行することができることを理解すべきである。本方法は、ステップ１２００から開始される。

初期化状態において、ステップ１２０２は、受信された通信信号からミキサ信号入力を切り離す。ステップ１２０４は、ミキサ出力からアナログ信号を受け入れる。ステップ１２０６は、アナログ信号をディジタル信号へと変換する。ステップ１２０８は、初期微訂正値を生成する。ステップ１２１０は、そのディジタル信号からその初期微訂正値を差し引く。ステップ１２１２は、初期微訂正値に応じてディジタル信号振幅を最小にする。通信状態においては、ステップ１２１４は、ミキサ信号入力において通信信号を受け入れる。ステップ１２１６は、変換されたディジタル通信信号から初期微訂正値を差し引く。ステップ１２１８は、初期微訂正されたＤＣオフセットを有するディジタル通信信号を供給する。

一態様においては、ステップ１２１１ａは、初期化状態において粗訂正値を生成する。例えば、ステップ１２１１ａは、スケーリングされた微訂正値を生成し、そのスケーリングされた微訂正値を初期粗訂正値として供給することができる。ステップ１２１１ｂは、ミキサへの電流入力を調整するために粗訂正値を使用し、ステップ１２１２は、粗訂正値に応じてディジタル信号振幅を最小にする。ステップ１２１７ａは、粗値訂正を用いてミキサを動作させ、ステップ１２１８は、粗訂正されたＤＣオフセットと初期微訂正されたＤＣオフセットを伴うディジタル通信信号を供給する。

初期化状態にある間の別の態様において、ステップ１２１１ｃは、粗値訂正を用いてミキサを動作させながら最終微訂正値を生成する。ステップ１２１６は、通信状態において、ディジタル通信信号から最終微訂正値を差し引き、ステップ１２１８は、粗訂正されたＤＣオフセットと最終微訂正されたＤＣオフセットを有するディジタル通信信号を供給する。

一態様においては、ステップ１２０４におけるミキサ出力からのアナログ信号を受け入れることは、複数の利得を有するミキサからのアナログ信号を受け入れることを含んでいる。次いで、ステップ１２０８における初期微訂正値を生成することは、ミキサ利得ごとに初期微訂正値を生成することを含んでいる。ステップ１２１１ａにおける粗訂正値を生成することは、ミキサ利得ごとに粗訂正値を生成することを含み、ステップ１２１１ｃにおける最終微訂正値を生成することは、ミキサ利得ごとに最終微訂正値を生成することを含んでいる。次いで、ステップ１２１８は、ミキサ利得に対応する訂正されたＤＣオフセットを有するディジタル通信信号を供給する。

同様に、ステップ１２０２は、複数の利得を有するＬＮＡからのミキサ信号入力において通信信号を受け入れることができる。次いで、ステップ１２０８における初期微訂正値を生成することは、ＬＮＡ利得ごとに初期微訂正値を生成することを含んでいる。ステップ１２１１ａにおける粗訂正値を生成することは、ＬＮＡ利得ごとに粗訂正値を生成することを含み、ステップ１２１１ｃにおける最終微訂正値を生成することは、ＬＮＡ利得ごとに最終微訂正値を生成することを含んでいる。次いで、ステップ１２１８は、ＬＮＡ利得に対応する訂正されたＤＣオフセットを有するディジタル通信信号を供給する。

一態様においては、ステップ１２１１ａにおける粗訂正値を生成することは、サブステップ（図示されず）を含んでいる。ステップ１２１１ａ１は、累積された粗訂正ディジタル値によって表される誤りを生成する。ステップ１２１１ａ２は、粗訂正ディジタル値をアナログ訂正値へと変換し、ステップ１２１１ａ３は、ミキサに対する電流入力とアナログ訂正値を加算する。

通信状態にある間の別の態様においては、ステップ１２１７ｂは、トラッキング訂正値を生成する。ステップ１２１７ｃは、ディジタル通信信号からトラッキング訂正値を差し引き、ステップ１２１８は、粗訂正されたＤＣオフセットとトラッキング訂正されたＤＣオフセットを有するディジタル通信信号を供給する。一態様においては、１２１７ｄは、トラッキング訂正値をスケーリングし、そのスケーリングされたトラッキング訂正値をアップデートされた粗訂正値として供給する。一態様においては、トラッキング訂正は、ＬＮＡおよびミキサ利得状態ごとに行うことができる。ステップ１２０２が、キャリア（すなわち、ＯＦＤＭ信号）からオフセットされた第１の周波数（ｆ１）における第１のサブキャリアを有する信号を受信する場合、次いでステップ１２１７ｂは、ｆ１よりも狭いトラッキング帯域幅を使用して訂正値をトラッキングする。ＯＦＤＭ信号が、定期的なパイロット信号を含む場合には、次いでステップ１２１８におけるディジタル通信信号を供給することは、訂正されたＤＣオフセットを有するディジタル通信信号を供給することに応じてパイロット信号を獲得する確率を増大させることを含んでいる。

代わりに、図１２Ａおよび１２Ｂの流れ図は、ポータブル無線通信受信機中においてＤＣオフセットを訂正するための演算を実行するために、ディジタル処理装置によって実行可能な機械読取り可能な命令のプログラムを有形に実施する信号保持媒体の図であると考えることもできる。

無線通信受信機中においてＤＣオフセットを訂正するためのシステムおよび方法が提供されている。設計、回路、および基礎となる仮定の一部の特定の例が、本発明を例証するために提示されている。しかし、本発明は、単にこれらの例だけに限定されることはない。無線受信機の場合について説明されているが、本発明は、他のタイプの受信機においても用途を有する。本発明の他の変形形態および実施形態が、当業者には思い浮かぶであろう。

無線通信受信機の受信された通信信号中における直流（ＤＣ）オフセットを訂正するためのシステムの概略ブロック図である。 受信された通信信号中におけるＤＣオフセットを訂正するためのシステムの一変形形態を示す概略ブロック図である。 無線通信受信機の受信された通信信号中におけるＤＣオフセットを訂正するためのプロセッサデバイスを示す概略ブロック図である。 ＤＣオフセット訂正システムを有する例示の受信機の高レベル概略ブロック図である。 第１および第２のループのより詳細な図と共に、ＤＣオフセット訂正システムを示す概略ブロック図である。 第１のループの詳細な図を伴うブロック図である。 第２のループの詳細な図を伴うブロック図である。 ＤＣオフセットの粗訂正に関連するタイミング図である。 外側ループトラッキングアップデート中における内側ループアキュムレータ値に対する訂正を示す概略ブロック図である。 ハードウェアにおけるＤＣ訂正ループの例示の実施形態を示す概略ブロック図である。 ＤＣ訂正プロセスについての信号フローを示すタイミング図である。 無線通信受信機中においてＤＣオフセットを訂正するための方法を示す流れ図である。 無線通信受信機中においてＤＣオフセットを訂正するための方法を示す流れ図である。 従来の受信機フロントエンド（先行技術）の概略ブロック図である。

Claims (27)

1. 無線通信受信機中において、直流電流オフセットを訂正するための方法であって、
   通信状態において、ミキサ信号入力において通信信号を受け入れること、
   アナログディジタル変換された通信信号から微訂正値を差し引くこと、および
   初期微訂正された直流電流 オフセットを有する前記ディジタル通信信号を供給すること、を含む方法。
2. 前記通信状態に先立って起こる初期化状態において、前記受信された通信信号からミキサ信号入力を切り離すこと、
   ミキサ出力からアナログ信号を受け入れること、
   前記アナログ信号をディジタル信号に変換すること、
   前記初期微訂正値を生成すること、
   前記ディジタル信号から前記初期微訂正値を差し引くこと、および
   前記初期微訂正値に応じてディジタル信号振幅を最小にすること
   をさらに含む、請求項１に記載の方法。
3. 前記初期化状態において、粗訂正値を生成すること、
   ミキサへの電流入力を調整するために前記粗訂正値を使用すること、
   ここにおいて、ディジタル信号振幅を最小にすることは、前記粗訂正値に応じてディジタル信号振幅を最小にすることを含む、を備える請求項２に記載の方法であって、
   前記通信状態において、前記粗値訂正を用いてミキサを動作させること
   ここにおいて、前記ディジタル通信信号を供給することは、粗と初期微訂正された直流電流オフセットとを有する前記ディジタル通信信号を供給することを含む方法。
4. 前記粗訂正値を生成することは、前記初期微訂正値のスケーリングされたバージョンを前記初期粗値として使用することを含む、請求項３に記載の方法。
5. 前記初期化状態において、前記粗値訂正を用いてミキサを動作させながら、最終微訂正値を生成すること、
   ここにおいて、前記ディジタル通信信号から前記微訂正値を差し引くことは、前記ディジタル通信信号から前記最終微訂正値を差し引くことを含み、
   ここにおいて、前記ディジタル通信信号を供給することは、粗及び最終微訂正された直流電流 オフセットを有する前記ディジタル通信信号を供給することを含む、請求項３に記載の方法。
6. 前記ミキサ出力から前記アナログ信号を受け入れることは、複数の利得を有するミキサからアナログ信号を受け入れることを含み、
   ここにおいて、前記初期微訂正値を生成することは、ミキサ利得ごとに初期微訂正値を生成することを含み、
   ここにおいて、前記粗訂正値を生成することは、ミキサ利得ごとに粗訂正値を生成することを含み、
   ここにおいて、前記最終微訂正値を生成することは、ミキサ利得ごとに最終微訂正値を生成することを含み、
   ここにおいて、前記ディジタル通信信号を供給することは、前記ミキサ利得に対応する訂正された直流電流 オフセットを有する前記ディジタル通信信号を供給することを含む、請求項５に記載の方法。
7. ミキサ信号入力において前記通信信号を受け入れることは、複数の利得を有する低雑音増幅器（ＬＮＡ）から前記通信信号を受け入れることを含み、
   ここにおいて、前記初期微訂正値を生成することは、ＬＮＡ利得ごとに初期微訂正値を生成することを含み、
   ここにおいて、前記粗訂正値を生成することは、ＬＮＡ利得ごとに粗訂正値を生成することを含み、
   ここにおいて、前記最終微訂正値を生成することは、ＬＮＡ利得ごとに最終微訂正値を生成することを含み、
   ここにおいて、前記ディジタル通信信号を供給することは、前記ＬＮＡ利得に対応する訂正された直流電流 オフセットを有する前記ディジタル通信信号を供給することを含む、請求項５に記載の方法。
8. 前記通信状態において、トラッキング訂正値を生成すること、
   前記ディジタル通信信号から前記トラッキング訂正値を差し引くこと、
   ここにおいて、前記ディジタル通信信号を供給することは、粗及びトラッキング訂正された直流電流オフセットとを有する前記ディジタル通信信号を供給することを含む、請求項７に記載の方法。
9. 前記粗訂正値をアップデートするために、前記トラッキング訂正値のスケーリングされたバージョンを使用すること
   をさらに含む、請求項８に記載の方法。
10. ミキサ信号入力において前記通信信号を受け入れることは、キャリアからオフセットされた第１の周波数（ｆ１）における第１のサブキャリアを有する直交周波数分割多重化（ＯＦＤＭ）信号を受け入れることを含み、
    ここにおいて、トラッキング訂正値を生成することは、ｆ１より狭いトラッキング帯域幅を使用して訂正値をトラッキングすることを含む、請求項８に記載の方法。
11. 前記通信信号を受け入れることは、定期的なパイロット信号を有するＯＦＤＭ信号を受け入れることを含み、
    ここにおいて、前記ディジタル通信信号を供給することは、訂正された直流電流 オフセットを有するディジタル通信信号を供給することに応じてパイロット信号を獲得する確率を増大させることを含む、請求項８に記載の方法。
12. 前記粗訂正値を生成することは、
    累積された粗訂正ディジタル値によって表される誤りを生成すること、
    前記粗訂正ディジタル値をアナログ訂正値に変換すること、および
    前記アナログ訂正値をミキサへの電流入力と加算すること
    を含む、請求項５に記載の方法。
13. ポータブル無線通信受信機において、直流電流オフセットを訂正するための演算を実行するためにディジタル処理装置によって実行可能な機械読取り可能命令のプログラムを有形に収録された信号保持媒体であって、前記演算は、
    初期化状態において、微訂正値を生成すること、
    通信状態において、ミキサ信号入力において通信信号を受け入れること、
    変換されたディジタル通信信号から前記微訂正値を差し引くこと、および
    微訂正された直流電流 オフセットを有する前記ディジタル通信信号を供給すること
    を含む、信号保持媒体。
14. 無線通信受信機において、受信された通信信号中における直流電流オフセットを訂正するためのシステムであって、
    通信状態において通信信号を受信する信号入力とアナログ出力とを有するミキサと、
    前記ミキサ出力に接続された入力とディジタル信号を供給する出力とを有するアナログディジタル変換器（ＡＤＣ）と、
    前記ＡＤＣ出力に接続された第１の入力、第２の入力、および加算されたディジタル信号を供給する出力を有し、前記第２の入力が前記第１の入力から差し引かれる加算回路と、
    前記加算されたディジタル信号を受け取る入力と前記加算回路の第２の入力に初期微訂正値を供給する出力とを有する直流電流 オフセット訂正モジュールと、
    ここにおいて、前記加算回路は、前記通信状態において、初期微訂正された直流電流 オフセットを有するディジタル通信信号を供給するために、前記ＡＤＣ出力から前記初期微訂正値を差し引く、システム。
15. 前記ミキサ信号入力が、前記通信状態に先立って起こる初期化状態において前記受信された通信信号から選択的に切り離され、
    前記直流電流 オフセット訂正モジュールは、前記初期化状態において加算されたディジタル信号振幅を最小にするために、前記加算回路の第２の入力に対して前記初期微訂正値を供給する、請求項１４に記載のシステム。
16. 前記ミキサは、電流供給入力を有し、
    前記直流電流 オフセット訂正モジュールは、前記初期化状態において、加算されたディジタル信号振幅を最小にするために、粗訂正値を供給するための前記ミキサ電流供給入力に接続された出力を有し、
    前記加算回路は、前記通信状態において粗及び初期微訂正された直流電流 オフセットとを有するディジタル通信信号を供給する、請求項１５に記載のシステム。
17. 前記直流電流 オフセットモジュールは、前記初期微訂正値をスケーリングし、前記スケーリングされた初期微訂正値を初期粗訂正値として供給する、請求項１６に記載のシステム。
18. 前記直流電流 オフセット訂正モジュールは、前記粗値訂正を前記ミキサに供給しながら、最終微訂正値を前記初期化状態において前記加算回路に対して供給し、
    前記加算回路は、前記通信状態において粗及び最終微訂正された直流電流 オフセットとを有するディジタル通信信号を供給する、請求項１５に記載のシステム。
19. 前記ミキサは、複数の利得状態を有し、
    ここにおいて、前記直流電流オフセット訂正モジュールは、前記初期化状態において、ミキサ利得状態ごとに初期微訂正値、粗訂正値、および最終微訂正値を生成し、
    ここにおいて、前記加算回路は、前記ミキサ利得に対応する訂正された直流電流 オフセットを有するディジタル通信信号を供給する、請求項１８に記載のシステム。
20. 無線エアインターフェースに接続された入力と前記ミキサ信号入力に接続された出力とを有する、複数の利得状態を有する低雑音増幅器（ＬＮＡ）、
    ここにおいて、前記直流電流 オフセット訂正モジュールは、前記初期化状態においてＬＮＡ利得状態ごとに初期微訂正値、粗訂正値、および最終微訂正値を生成し、
    ここにおいて、前記加算回路は、前記ＬＮＡ利得に対応する訂正された直流電流 オフセットを有するディジタル通信信号を供給する、請求項１８に記載のシステム。
21. 前記直流電流 オフセット訂正モジュールは、前記通信状態においてトラッキング訂正値を前記加算回路に対して供給し、
    ここにおいて、前記加算回路は、前記通信状態において粗及びトラッキング訂正された直流電流 オフセットとを有するディジタル通信信号を供給する、請求項１８に記載のシステム。
22. 前記ミキサ信号入力は、キャリアからオフセットされた第１の周波数（ｆ１）における第１のサブキャリアを有する直交周波数分割多重化（ＯＦＤＭ）信号を受信し、
    ここにおいて、前記直流電流 オフセット訂正モジュールは、ｆ１よりも狭いトラッキング帯域幅を使用してトラッキング訂正値を生成する、請求項２１に記載のシステム。
23. 前記ミキサ信号入力は、定期的なパイロット信号を有するＯＦＤＭ信号を受信し、
    ここにおいて、前記加算回路は、前記訂正された直流電流 オフセットに応じて低減させられた確率のパイロット信号フォールスアラームを有するディジタル通信信号を供給する、請求項２１に記載のシステム。
24. 前記直流電流オフセット訂正モジュールは、前記粗訂正値を累積された粗訂正ディジタル値として生成し、
    前記システムは、
    粗訂正ディジタル値を受け取るための入力と前記ミキサ電流供給入力に接続された出力とを有するディジタルアナログ変換器（ＤＡＣ）を
    さらに備える、請求項１８に記載のシステム。
25. 前記直流電流 オフセット訂正モジュールは、スケーリングされたトラッキング訂正値を生成し、前記スケーリングされたトラッキング訂正値をアップデートされた粗訂正値として供給する、請求項２１に記載のシステム。
26. 無線通信受信機中において、受信された通信信号中における直流電流オフセットを訂正するためのシステムであって、
    通信状態において通信信号を受信する信号入力とアナログ出力とを有し、入力信号を局部発振器（ＬＯ）信号と混合するための手段と、
    前記混合手段出力に接続された入力とディジタル信号を供給する出力とを有し、アナログ信号をディジタル信号へと変換するための手段と、
    前記アナログディジタル変換器（ＡＤＣ）手段出力の前記出力に接続された第１の入力、第２の入力、および加算されたディジタル信号を供給する出力を有し、前記第２の入力が前記第１の入力から差し引かれる、加算するための手段と、
    前記加算手段からの前記信号を受け取る入力と前記加算手段の前記第２の入力に微訂正値を供給する出力とを有する、直流電流オフセットを訂正するための手段と、
    ここにおいて、前記加算手段は、前記通信状態において、微訂正された直流電流オフセットを有するディジタル通信信号を供給するために、ＡＤＣ手段の前記出力から前記微訂正値を差し引く、を備えたシステム。
27. 無線通信受信機中において、受信された通信信号中における直流電流オフセットを訂正するためのプロセッサデバイスであって、
    通信状態において通信信号を受信する信号入力とアナログ出力とを有するミキサモジュールと、
    前記ミキサモジュール出力に接続された入力とディジタル信号を供給する出力とを有するアナログディジタル変換器（ＡＤＣ）モジュールと、
    前記ＡＤＣモジュール出力に接続された第１の入力、第２の入力、および加算されたディジタル信号を供給する出力を有し、前記第２の入力が前記第１の入力から差し引かれる加算モジュールと、
    前記加算されたディジタル信号を受け取る入力と前記加算モジュールの第２の入力に微訂正値を供給する出力とを有するＤＣオフセット訂正モジュールと
    を備え、前記加算モジュールは、前記通信状態において、微訂正されたＤＣオフセットを有するディジタル通信信号を供給するために、前記ＡＤＣモジュール出力から前記微訂正値を差し引く、プロセッサデバイス。

Images