KR100954706B1 - Ｄｃ 오프셋 수정 수신기 - Google Patents

Ｄｃ 오프셋 수정 수신기 Download PDF

Info

Publication number
KR100954706B1
KR100954706B1 KR1020077023269A KR20077023269A KR100954706B1 KR 100954706 B1 KR100954706 B1 KR 100954706B1 KR 1020077023269 A KR1020077023269 A KR 1020077023269A KR 20077023269 A KR20077023269 A KR 20077023269A KR 100954706 B1 KR100954706 B1 KR 100954706B1
Authority
KR
South Korea
Prior art keywords
signal
correction value
input
mixer
offset
Prior art date
Application number
KR1020077023269A
Other languages
English (en)
Other versions
KR20070110441A (ko
Inventor
난가발리 라마숩라마니안
라구라만 크리시나모르티
크리시나 키란 무카빌리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20070110441A publication Critical patent/KR20070110441A/ko
Application granted granted Critical
Publication of KR100954706B1 publication Critical patent/KR100954706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H03D1/04—Modifications of demodulators to reduce interference by undesired signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 무선 통신 수신기에서 직류 오프셋을 수정하는 시스템 및 방법을 제공한다. 본 방법은 초기화 상태에서 믹서 신호 입력을 수신된 통신 신호로부터 분리시킨다. 아날로그 신호는 믹서 출력으로부터 수용되고 디지털 신호로 변환된다. 정밀 수정값이 생성되고 이는 디지털 신호로부터 차감된다. 따라서, 디지털 신호의 진폭은 초기 정밀 수정값에 대응하여 최소화된다. 통신상태에서는, 통신 신호가 믹서 신호 입력에 수신된다. 정밀 수정값은 변환된 디지털 통신 신호로부터 차감되고, 그로 인해 정밀하게 수정된 DC 오프셋을 디지털 통신 신호에 공급한다. 본 방법은 초기화 상태에서 믹서 전류를 조절하여 비정밀 수정값을 생성할 수도 있고, 통신 상태에서 트래킹 수정값을 생성할 수도 있다.
Figure R1020077023269
DC 오프셋 수정

Description

ＤＣ 오프셋 수정 수신기{RECEIVER DC OFFSET CORRECTION}
35 U.S.C §119 에 따른 우선권 주장
본 특허 출원은 2005 년 3 월 11 일에 출원되어 본 발명의 양수인에게 양도되어 있으며, 여기서 참조로서 명백하게 포함되는 가출원 제 60/660,968 호를 우선권 주장한다.
기술분야
본 발명은 전체적으로 무선 통신 디바이스에 관한 것으로서, 보다 구체적으로는 통신 디바이스의 수신기에서 발생하는 DC 오프셋 에러를 수정하기 위한 시스템 및 방법에 관한 것이다.
배경기술
도 13 은 종래의 수신기 프론트엔드 (종래기술) 의 개략적인 블록 다이어그램이다. 종래의 무선 통신 수신기는 발산된 신호를 전도된 신호로 변환하는 안테나를 포함한다. 몇몇의 초기 필터링 후, 전도된 신호는 증폭된다. 충분한 파워 레벨이 주어진 경우, 신호의 캐리어 주파수는 신호 (다운 변환) 를 로컬 오실레이터 신호와 믹싱하여 변환될 수 있다. 주파수 변환 후, 기저대역 프로 세싱을 위하여 ADC (Analog-to-Digital Converter) 를 사용하여, 아날로그 신호는 디지털 신호로 변환될 수도 있다. 증폭기에 의한 잡음 외에도, 앞서 언급한 프로세스는 요구되는 신호에 부가되는 DC 오프셋 값을 발생시키고, 이에 따라 요구되는 신호의 해석에 있어 에러를 유발한다.
제로 중간 주파수 (Zero Intermediate Frequency: ZIF) 수신기에 결합되는 DC 오프셋은 더욱 현저할 수도 있다. 아날로그 믹서는 전형적인 DC 오프셋의 주요 소스이다. 전형적으로, 믹서를 구동하는 전류 소스에는 불합치가 있고, 이는 온도에 따라 약간 변화되는 DC 오프셋을 유발한다. DC 오프셋은 또한 믹서 게인 상태의 함수이다. 그러나, 주어진 믹서 게인 상태에 대한 전류 소스로부터의 오프셋을 조정하고 유발되는 정적 오프셋을 제거하는 것은 가능하다.
DC 오프셋은 로컬 오실레이터 (LO) 와 라디오 주파수 (RF) 프론트엔드 사이의 격리가 부족함으로 인해 발생할 수 있다. 이러한 에러의 소스는 정적 및 동적 오프셋 모두를 유발할 수 있다. 적절한 격리가 없는 경우, LO 는 신호 패스로 누설될 수 있고, 안테나로부터 발산될 수 있으며, 주위 환경에 의해 반사될 수 있고, 자기 믹싱 및 정적 DC 오프셋을 이끌 수 있다. 유사하게, 간섭이 LO 에 누설될 수 있고, 시간에 따라 DC 오프셋을 변화시키는 결과를 유발할 수 있다. 직교위상변조가 사용되는 수신기에 대한 오직 하나의 경로가 나타나는 경우임에도, 병렬 위상 내 (I) 및 위상 외 (Q) 경로가 사용될 수 있다.
전형적으로 믹서에 의한 것보다는 적은 에러의 소스임에도, ADC 역시 LSBs (Least Significant Bits) 의 불확실성의 결과로서 DC 오프셋에 기여한다. AC 결합은 DC 오프셋을 제거하기 위한 ADC 의 입력에서 사용될 수 없는데, 이는 데이터 서브케리어의 왜곡을 방지하기 위해서는 결합된 커패시터의 커패시턴스가 커야하기 때문이다. 상기와 같은 커패시터는 긴 시간 상수를 생성하고, 많은 휴대용 수신기에 맞기에는 사이즈가 너무 크기 쉽다.
만일 무선 통신 디바이스 수신기가 발생하는 DC 오프셋 에러를 측정하기 위해 초기화에서 조정되고, 수신된 신호로부터의 측정된 에러를 제거할 수 있다면 유리할 것이다.
또한, 수신기가 작동중에도 지속적으로 스스로 조정할 수 있고, 수신된 신호로부터의 DC 오프셋 에러를 측정하여 제거할 수 있다면 유리할 것이다.
요약
본 발명은 통신 수신기의 직류 (DC) 오프셋을 수정하는 시스템 및 방법을 제공한다. 시스템은 2 개의 중첩된 1 차 루프를 포함하는데, 제 1 루프 (정밀 수정 루프) 는 디지털 도메인에서 작동하는 반면, 제 2 루프 (비정밀 수정 루프) 는 디지털 샘플로부터 DC 바이어스의 추정치를 얻고, 아날로그 도메인에서 수정을 적용한다. 비정밀 수정 루프는 DC 바이어스의 대부분이 ADC (Analog-to-Digital Converter) 전에 제거되도록 작동하여, ADC 의 임의의 포화를 방지한다. 그 후, 비정밀 수정 루프에 의해 적용된 수정 후에 정밀 수정 루프는 신호의 임의의 잔여 DC 바이어스를 제거한다. 시스템에는 메모리가 존재하여 디바이스의 아날로그 프론트엔드의 각각의 게인 상태에 적용된 수정을 기록한다. DC 수정에는 2 가지 작용 상태가 있는데, 본질적으로 초기화 (또는 조정) 상태 및 트래킹 (또는 통신) 상태이다. 조정 상태 동안에는, 수신된 통신 신호가 아날로그 프론트엔드의 입력에서 차단되어, 수신기 내의 구성으로부터 발생하는 정적 DC 바이어스를 제거할 수 있도록 DC 루프가 조정될 수 있다. 트래킹 상태 동안에는, 정밀 수정 루프가 우선 업데이트된다. 그 후, 정밀 수정 루프에서 수행된 업데이트에 기초한 소정의 레이트에서 비정밀 수정 루프가 업데이트된다. 이 업데이트는 수신기의 각각의 게인 상태에 대해 수행된다.
따라서, 무선 통신 수신기에서의 DC 오프셋을 수정하는 방법이 제공된다. 본 방법은 초기화 상태에서 수신된 통신 신호 (예를 들어, LNA 출력) 로부터 믹서 신호 입력을 차단한다. 아날로그 신호는 믹서 출력으로부터 수용되고 디지털 신호로 변환된다. 초기 정밀 수정값이 생성되고 디지털 신호로부터 차감된다. 따라서, 디지털 신호 진폭은 초기 정밀 수정값에 응답하여 최소화된다.
통신 상태에서 LNA 출력은 믹서 입력과 접속되어 통신 신호가 믹서 신호 입력에서 수신된다. 초기 정밀 수정값은 변환된 디지털 통신 신호로부터 차감되어 디지털 통신 신호가 초기 정밀 수정된 DC 오프셋과 함께 공급되도록 한다.
또한, 본 방법은 초기화 상태에서 비정밀 수정값을 생성하도록 사용될 수 있다. 비정밀 수정값은 전류 입력을 믹서에 조절시키는데 사용된다. 초기 정밀 수정과 함께, 디지털 신호 진폭은 비정밀 수정값에 따라 최소화된다 (초기화 상태에서). 통신 상태에서는, 통신 신호가 믹서 입력에 제공되고 믹서는 비정밀 수정과 함께 작동된다. 그 후, 비정밀 및 초기 정밀 수정이 모두 적용된 DC 오 프셋을 디지털 통신 신호에 공급한다.
다른 관점에서, 최종 정밀 수정은 비정밀 수정이 결정된 후에 생성된다. 초기화 상태에서, 최종 정밀 수정값은 비정밀 수정값으로 믹서를 작동하는 동안 생성된다. 그 후, 통신 상태에서는, 최종 정밀 수정값이 디지털 통신 신호로부터 차감되고, 디지털 통신 신호는 비정밀 및 최종 정밀 수정된 DC 오프셋과 함께 제공된다.
또 다른 관점에서, 본 방법은 통신 상태에서 작동하는 동안 트래킹 수정값을 생성한다. 트래킹 수정값은 디지털 통신 신호로부터 차감된다. 비정밀 및 트래킹 수정된 DC 오프셋은 디지털 통신 신호에 공급된다. 만일 통신 신호가 캐리어로부터 제 1 주파수 (f1) 에서의 제 1 서브캐리어와 함께 서브캐리어로 구성되는 경우에는, 수정값은 (f1) 보다 작은 대역폭을 사용하여 트래킹된다. 트래킹 수정은 오직 캐리어 주파수에 관한 에러의 측정을 통해서 만들어진다.
상기 기술된 무선 통신 수신기의 수신된 통신 신호에서의 DC 오프셋을 수정하는 방법 및 시스템의 보다 구체적인 사항은 이하에서 제공된다.
도면의 간단한 설명
도 1 은 무선 통신 수신기의 수신된 통신 신호에서의 직류 (DC) 오프셋을 수정하는 시스템의 개략적인 블록 다이어그램이다.
도 2 는 수신된 통신 신호에서의 DC 오프셋을 수정하는 시스템의 다른 형태를 도시하는 개략적인 블록 다이어그램이다.
도 3 은 무선 통신 수신기의 수신된 통신 신호에서의 DC 오프셋을 수정하는 프로세서 디바이스를 도시하는 개략적인 블록 다이어그램이다.
도 4 는 DC 오프셋 수정 시스템을 가진 예시적인 수신기의 하이 레벨의 개략적인 블록 다이어그램이다.
도 5 는 제 1 및 제 2 루프의 보다 구체적인 도시와 함께 DC 오프셋 수정 시스템을 개시하는 개략적인 블록 다이어그램이다.
도 6 은 제 1 루프가 구체적으로 도시된 블록 다이어그램이다.
도 7 은 제 2 루프가 구체적으로 도시된 블록 다이어그램이다.
도 8 은 DC 오프셋의 비정밀 수정에 관한 타이밍 다이어그램이다.
도 9 는 외부 루프 트래킹 업데이트 동안 내부 루프 누산기 값에 대한 수정을 도시하는 개략적인 블록 다이어그램이다.
도 10 은 하드웨어에 DC 수정 루프를 예시적으로 장착한 것을 도시하는 개략적인 블록 다이어그램이다.
도 11 은 DC 수정 프로세스를 위한 신호 흐름을 도시하는 타이밍 다이어그램이다.
도 12a 및 12b 는 무선 통신 수신기에서 DC 오프셋을 수정하는 방법을 예시하는 플로우차트이다.
도 13 은 종래 수신기 프론트엔드 (종래 기술) 의 개략적인 블록 다이어그램이다.
발명의 상세한 설명
도 1 은 무선 통신 수신기의 수신된 통신 신호에서 직류 (DC) 오프셋을 수정하는 시스템에 대한 개략적인 블록 다이어그램이다. 시스템 (100) 은 라인 (104) 을 통해 초기화 상태에서 수신된 통신 신호로부터 선택적으로 차단되는 신호 입력을 갖는 믹서 (102) 를 포함한다. 믹서는 라인 (106) 을 통해 아날로그 출력을 가진다. 아날로그-디지털 컨버터 (Analog to Digital Converter: ADC; 108) 는 라인 (106) 을 통해 믹서 출력과 연결된 입력을 가지고, 라인 (110) 을 통해 디지털 신호를 공급하는 출력을 가진다.
가산회로 (112) 는, 라인 (110) 을 통해 ADC 출력과 연결되는 제 1 입력과 라인 (114) 를 통한 제 2 입력을 갖는다. 가산회로 (112) 는 라인 (116) 을 통해 가산된 디지털 신호를 공급하는 출력을 가지고, 거기서 제 2 입력은 제 1 입력으로부터 차감된다. DC 오프셋 수정 모듈 (118) 은 라인 (116) 을 통해 가산된 디지털 신호를 수신하는 입력과 라인 (114) 를 통해 가산회로의 제 2 입력에 초기 정밀 수정값을 공급하는 출력을 갖는다. 가산회로 (112) 와 DC 오프셋 모듈 (118) 의 결합은 제 1 루프 (120) 를 형성할 수 있어, 초기화 상태에서 가산된 디지털 신호 진폭을 최소화하게 있다. 이상적으로, 가산된 디지털 신호 진폭은 수정이 적용된 후의 초기화 상태에서 DC 바이어스가 없어야만 한다.
라인 (104) 을 통한 믹서 신호 입력은 통신 상태에서 통신 신호를 수신하기 위하여 선택적으로 연결된다. 일부의 실시예에서, 선택적 연결 기능은 스위치에 의해 수행될 수도 있다. 그러나, 다른 실시예에서 통신 신호는, 믹서에 선행하는 회로에 DC 파워를 공급함으로써 선택적으로 믹서 (102) 에 연결될 수도 있 다. 여기서, 저잡음 증폭기 (Low Noise Amplifier: LNA; 122) 가 개시된다. 믹서로의 입력 신호는 LNA (122) 에 DC 파워를 차단/연결하거나, 또는 라인 (123) 을 통해 LNA 로 입력되는 통신 신호를 차단/연결함을 통해 선택적으로 공급된다. 그 후, 가산회로 (112) 는 라인 (110) 을 통한 ADC 출력으로부터 초기 정밀 수정값을 차감하여, 통신 상태에서 초기 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
본 수정 프로세스의 기초가 되는 가정은 초기화 또는 획득 상태에서 측정된 DC 오프셋이 통신 신호가 수신 및 프로세스되고 있는 중에도 존재한다는 것이다. 또한, 이러한 가정은 초기화 상태에서 DC 오프셋을 제거하기 위해 만들어지는 수정은, 통신 상태에 적용되는 경우에, 신호 품질을 향상시킬 것이라는 기대를 하게 한다.
일부의 실시예에서, 시스템은 제 2 루프 (124) 를 포함한다. 믹서 (102) 는 라인 (126) 을 통해 로컬 오실레이터 (Local Oscillator: LO; 128) 와 연결되는 입력을 가지고, 라인 (130) 을 통한 전류 공급 (DC 전압) 입력을 갖는다. DC 오프셋 수정 모듈 (118) 은 비정밀 수정값을 공급하기 위하여 라인 (132) 을 통해 믹서 전류 공급 입력과 연결된 출력을 가짐으로써, 초기화 상태에서 가산된 디지털 신호 진폭을 최소화한다. 그 후, 가산회로 (112) 는 라인 (116) 을 통해 통신 상태에서 비정밀 및 초기 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
보다 구체적으로, DC 오프셋 수정 모듈 (118) 은 누산된 비정밀 수정 디지털값으로서 라인 (132) 을 통해 비정밀 수정값을 발생시킬 수도 있다. DAC (Digital to Analog Converter; 134) 는 라인 (132) 에 연결되어 비정밀 수정 디지털값을 수신하는 입력과 믹서 전류 공급 입력 (130) 과 연결된 출력을 가진다. 프로세스는 초기화 동안 측정되는 DC 오프셋이 가산회로뿐만 아니라 믹서에서의 수정을 통해 더욱 감소될 수 있음을 가정한다. 이와 같이, 본 프로세스는 수신기의 통신 상태에 적용될 때, 2 단계 수정이 신호 품질을 더욱 향상시킴을 가정한다.
전형적으로, DC 오프셋 모듈 (118) 은 정밀 수정값을 스케일링하고 스케일링된 정밀 수정값을 초기 비정밀 수정값으로 공급한다. 이것은, 초기 정밀 수정값이 비정밀 수정값을 위한 첫 번째 "추정" 으로 공급됨을 의미한다. 초기 정밀 수정값은 초기 비정밀 수정값으로서 사용되기 전의 소정의 요소에 의해 사전스케일링될 수도 있다. 초기 비정밀 수정값과 함께 시작되는 제 2 루프 (124) 는 (최종) 비정밀 수정값을 획득하는데, 이는 초기화 상태에서 ADC (108) 로부터 최저 신호 진폭을 생성하는 값이다.
초기화 상태 수정 프로세스에서는 하나의 부가적 단계가 더 수행될 수 있다. 비정밀 수정 값이 획득된 후, 시스템 (100) 은 최종 정밀 수정값을 얻기 위해 작동한다. DC 오프셋 수정 모듈 (118) 은 비정밀 수정값을 믹서 (102) 에 공급하는 동안, 초기화 상태에서의 최종 정밀 수정값을 가산회로 (102) 에 공급한다. 그 후, 통신 상태에서, 가산회로 (112) 는 라인 (116) 을 통해 비정밀 및 최종 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급할 수 있다.
시스템 (100) 의 일 실시예에서, 믹서 (102) 는 복수의 게인 상태를 가진다. DC 오프셋 수정 모듈 (118) 은 초기화 상태에서 각각의 믹서 게인 상태에 관한 초기 정밀 수정값, 비정밀 수정값 및 최종 정밀 수정값을 발생시킨다. 가산회로 (112) 는 라인 (116) 을 통해 믹서 게인에 대응하는 수정된 DC 오프셋을 디지털 통신 신호에 (통신 상태에서) 공급한다.
또 다른 실시예에서, LNA (122) 는 복수의 게인 상태를 가질 수도 있다. LNA (122) 는 안테나 (138) 로 표시되어 있는 종래의 무선 에어 인터페이스와 라인 (123) 으로 연결되는 입력을 갖는다. 그러나, 부가적인 듀플렉서, 증폭기 및 필터링 회로 (미도시) 가 에어 인터페이스와 연계될 수도 있음을 인식해야 할 것이다. LNA 는 라인 (104) 를 통해 믹서 신호 입력과 연결되는 출력을 갖는다. DC 오프셋 수정 모듈 (118) 은 초기화 상태에서 각각의 LNA 게인 상태에 대한 초기 정밀 수정값, 비정밀 수정값 및 최종 정밀 수정값을 발생시킨다. 가산회로 (112) 는 라인 (116) 을 통해 LNA 게인에 대응하는 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
또 다른 실시예에서는, 수신기가 통신 상태에서 작동하는 때에 최종 수정값을 변경함으로써 제 1 루프 수정이 더욱 향상될 수 있다. 이것은, DC 오프셋 수정 모듈 (118) 이 통신 상태에서 라인 (114) 를 통해 가산회로 (112) 에 트래킹 수정값을 공급하고, 가산회로가 통신 상태에서 라인 (116) 을 통해 비정밀 및 트래킹 수정된 DC 오프셋을 디지털 통신신호에 공급하는 것이다. 일 실시예로서, DC 오프셋 수정 모듈은 트래킹 수정값을 스케일하고 스케일된 트래킹 수정값을 업데이트된 비정밀 수정값으로서 공급한다. 또 다른 실시예로는, 모든 믹서와 LNA 게인 상태에 대하여 트래킹 수정이 수행된다.
만일 통신 신호가 종래와 같이 정보를 포함하는 서브캐리어를 가진 캐리어 신호로 구성된다면, 제 1 루프 에러는 제 1 서브캐리어 (캐리어에 가장 가까운 서브캐리어) 주파수 오프셋보다 작은 대역폭을 사용함으로써 트래킹될 수 있다. 예를 들어, 라인 (104) 를 통한 믹서 신호 입력은 캐리어로부터 제 1 주파수 (f1) 오프셋에서의 제 1 서브캐리어를 가진 OFDM (Orthogonal Frequency Division Multiplexing) 신호일 수도 있다. 그 후, DC 오프셋 수정 모듈 (118) 은 f1 보다 작은 대역폭의 트래킹을 이용하여 트래킹 수정값을 생성한다.
또 다른 실시예에서는, OFDM 신호는 주기적 파일럿 신호를 포함한다. 트래킹 수정을 적용함으로써, 가산회로 (112) 는 수정된 DC 오프셋에 대응하는 파일럿 신호의 거짓경보의 가능성을 줄이면서, 디지털 통신 신호를 라인 (116) 을 통해 공급할 수 있다.
도 2 는 수신된 통신 신호에서 DC 오프셋을 수정하기 위한 시스템의 다른 형태를 도시하는 개략적인 블록 다이어그램이다. 시스템 (200) 은 LO 신호와 입력 신호를 믹싱하는 수단 (202) 를 포함한다. 믹싱 수단 (202) 은 초기화 상태에서 수신된 통신 신호 (미도시된 수단을 통해) 로부터 라인 (204) 를 통해 선택적으로 차단되는 입력 신호를 가진다. 믹싱 수단 (202) 는 또한 라인 (205) 를 통한 아날로그 출력을 갖는다. 시스템은 아날로그 신호를 디지털 신호로 변환하는 수단 (206) 을 추가적으로 포함한다. ADC 수단 (206) 은 라인 (205) 를 통해 믹싱 수단의 출력과 연결된 입력과, 라인 (208) 을 통해 디지털 신호를 공급하는 출력을 갖는다.
가산 수단 (210) 은 라인 (208) 을 통해 ADC 수단의 출력과 연결된 제 1 입력을 가진다. 가산 수단 (210) 은 라인 (212) 를 통한 제 2 입력과 라인 (214) 를 통해 가산된 디지털 신호를 공급하는 출력을 가지고, 여기서 제 2 입력은 제 1 입력으로부터 차감된다. 시스템 (200) 은 부가적으로 DC 오프셋을 수정하는 수단 (216) 을 포함한다. DC 오프셋 수정 수단 (216) 은 라인 (214) 를 통해 가산 수단으로부터 신호를 수신하는 입력을 가지고, 라인 (212) 를 통해 가산 회로 (210) 의 제 2 입력에 정밀 수정값을 공급하는 출력을 가진다. 정밀 수정값은 초기화 상태에서 가산된 디지털 신호 진폭을 최소화한다.
통신 상태에서, 믹싱 수단 (202) 으로의 신호 입력은 선택적으로 연결되어, 믹싱 수단 (202) 이 통신 신호를 수신하는 것을 허용한다. 가산 수단 (210) 은 ADC 수단 (206) 의 출력으로부터 정밀 수정값을 차감하여, 통신 상태에서 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
도 3 은 무선 통신 수신기 (330) 의 수신된 통신 신호에서의 DC 오프셋 수정을 위한 프로세서 디바이스를 도시한 개략적인 블록 다이어그램이다. 프로세서 디바이스 (302) 는 초기화 상태에서 수신된 통신 신호 (미도시된 수단을 통해) 로부터 선택적으로 차단되는 신호 입력을, 라인 (306) 을 통해 갖는 믹서 모듈 (304) 를 포함한다. 믹서 모듈 (304) 는 라인 (307) 을 통한 아날로그 출력을 갖는다. ADC 모듈 (308) 은 라인 (307) 을 통해 믹서 모듈에 연결되는 입력과, 라인 (310) 을 통해 디지털 신호를 공급하는 출력을 갖는다.
가산 모듈 (312) 는 라인 (310) 을 통해 ADC 모듈의 출력과 연결되는 제 1 입력과, 라인 (314) 를 통한 제 2 입력 및 라인 (315) 를 통해 가산된 디지털 신호를 공급하는 출력을 갖는다. 가산 모듈 (312) 는 제 1 입력으로부터 제 2 입력을 차감한다. DC 오프셋 수정 모듈 (316) 은 라인 (315) 을 통해 가산된 디지털 신호를 수신하는 입력과, 라인 (314) 를 통해 가산 모듈의 제 2 입력에 정밀 수정값을 공급하는 출력을 가진다. 정밀 수정값은 초기화 상태에서 가산된 디지털 신호 진폭을 최소화하도록 사용된다.
통신 상태에서, 라인 (306) 을 통한 믹서 모듈의 신호 입력은 선택적으로 연결되어 통신 신호를 수신한다. 가산 모듈 (312) 은 라인 (310) 을 통한 ADC 모듈 출력으로부터 정밀 수정값을 차감하여, 통신 상태에서 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
기능적 기술
도 4 는 DC 오프셋 수정 시스템을 가진 예시적인 수신기의 하이 레벨의 개략적인 블록 다이어그램이다. 본 발명은 DC 오프셋 수정 루프를 가진 수신기에 대한 디자인이다. DC 오프셋은 통신 수신기의 공통적인 손상으로서, 수신된 신호에 부가되는 다양한 바이어스를 천천히 변화시키는 작용을 한다. DC 오프셋은 라디오 주파수 (RF) 프론트엔드 믹서 스테이지로부터 연유되는 정적 및 동적 구성 모두로 구성될 수도 있다. ZIF 수신기에 대한 DC 오프셋의 영향은 심지어 더욱 명백할 수도 있다. 수신기에 대한 DC 바이어스의 부정적 영향은 2 가지이다: DC 오프셋은 ADC 로의 입력 신호의 허용되는 동적 범위를 감소시켜서 ADC 의 포화를 회피한다. 또한, 만일 통신 신호 레벨이 DC 오프셋에 비교하여 약한 경 우에는, 게인 단계를 결정할 때에 AGC 가 신호 레벨 대신에 DC 바이어스를 따를 가능성도 있다. 많은 종래의 발신기는 유용한 데이터를 DC 로 전송하지 않는다. 그러므로, 수신기에서의 억제는 데이터의 흐름에 영향을 미치지 않는다.
이상적으로는, ADC 입력 전에 신호의 DC 레벨을 수정할 수 있는 단순 1 차 루프이면 충분하다. 그러나, 실제로는 ADC 입력 전에 적용될 수 있는 수정의 분해능은 제한적이다.
본 발명의 일 실시예로서, 2 개의 중첩된 1 차 루프를 이용하여 DC 오프셋 수정을 수행하는 것을 개시한다. 제 1 (내부) 루프는 정밀 오프셋 수정에 사용되고, 제 2 (외부) 루프는 비정밀 오프셋 수정에 사용된다. 비정밀 수정은 신호가 ADC 로 입력되기 전에 외부 루프에 의해 아날로그 도메인에서 수행된다. 정밀 DC 수정은 디지털 도메인에서 ADC 후에 DC 오프셋을 수정하는 내부 루프에 의해 수행된다.
도 5 는 제 1 및 제 2 루프를 보다 구체적으로 도시한 DC 오프셋 수정 시스템을 나타내는 개략적인 블록 다이어그램이다. 시스템은 조정을 위한 초기화 또는 획득 상태, 및 트래킹 상태를 사용한다. 내부 루프 및 외부 루프는 어느 한쪽의 상태에 적용될 수 있다. 초기화 상태는 외부 루프가 집중됨으로써, 신호가 ADC 로 입력되기 전에 대부분의 DC 바이어스가 제거되어 ADC 의 포화를 방지시키는 것을 확보하도록 디자인된다. 트래킹 모드에서는, 정밀 수정이, AGC 에너지의 측정 전에 DC 오프셋을 제거하여 AGC 세팅이 신호 내의 DC 바이어스에 의해 영향받지 않도록 한다. 정밀 수정은 신호가 DVGA 블록 (도 4) 에 입력되기 전 에 디지털 도메인 내에서 수행된다.
kc 및 kf 는 각각 외부 및 내부 수정 루프의 루프 게인을 의미한다. 아날로그 게인 상태 Gi 에 대한 내부 및 외부 루프에서의 누산기값은 각각 Ai 및 Bi 로 표시된다: x(n) 은 ADC 출력 신호이고, y(n) 은 정밀 DC 수정 후의 신호이다. DAC 로의 비정밀 수정 신호 입력은 a(n) 으로 표시된다. 내부 루프에 의한 디지털 수정은 d(n) 으로 표시된다. 임의의 시간 n 에서, d(n) 및 a(n) 의 값은 d(n)=Ai(n) 및 a(n)=Bi(n) 으로 주어진다. 내부 루프에 누산된 값은 신호에 존재하는 DC 오프셋의 추정치를 제공한다 (초기 정밀 수정). 이 값은 외부 루프를 구동하는 에러 신호로 사용된다. 일단 내부 루프의 누산된 값으로 외부 루프가 업데이트되면 (비정밀 수정), 내부 루프의 누산기는 리셋된다 (최종 정밀 수정).
최종 DC 수정은 초기화 (획득) 및 트래킹 상태 동안 디지털 도메인 내의 내부 루프에 의해 수행된다. 수신기는 파워 업하고 LNA 가 오프된 (파워오프) 채로 초기화 상태를 시작한다. 정밀 DC 오프셋 수정은 LNA 의 모든 게인 상태 및 믹서의 모든 게인 상태에 대해 수행된다. 초기화 상태 (예를 들어, 조정) 동안, (제 1) 디지털 루프 내의 누산기는 적절한 루프 게인으로 업데이트되고, 아날로그 오프셋 수정 누산기 (제 2 루프 내의) 는 각각의 게인 상태에 적합한 루프 게인으로 업데이트된다. 그 후, 신호는 AGC 블록으로 전달되고, 디지털 루프 수정의 종료를 지시한다. 추가적으로, 작동된 신호 및 오프셋 수정된 ADC 샘플은 프로세싱을 위하여 AGC 블록으로 전송된다.
초기화 상태에서 DC 오프셋이 수정된 후에, DC 오프셋 수정은 트래킹 상태에 진입한다. 트래킹 상태에서, 정밀 오프셋 수정은 업데이트된다. 일부의 실시예에서는, 초기화 상태에서 비정밀 DC 수정만이 업데이트된다.
도 6 은 제 1 루프를 구체적으로 도시한 블록 다이어그램이다. 제 1 차 루프의 전송 함수는
Figure 112007072891389-pct00001
으로 주어진다. 루프 시간 상수는
Figure 112007072891389-pct00002
로 주어지고, TL 은 루프가 업데이트된 후의 시간 간격이다. k<<1 과 같은 작은 값의 k 에 대하여, 루프 시간 상수는
Figure 112007072891389-pct00003
로 근사된다. H(z) 의 결과는 본질적으로 예상된 바와 같이 DC 주변의 주파수 성분을 취득하는 하이 패스 필터이다. 또한, 루프의 안정성을 위하여, 루프 게인 k 는 0 내지 2 여야 한다 (등가로서, -1＜(1-k)＜1). 이는 필터의 시간 도메인 반응이
Figure 112007072891389-pct00004
, n>0 일 때 h(0)=1, 및 n<0 일 때 h(n)=0 임을 볼 때 쉽게 얻어질 수 있다. 안정성을 위하여,
Figure 112007072891389-pct00005
은 유한이어야 하고, 결과는 아래와 같다. 작은 k 값에 대하여 거의 1 인 필터 게인의 최대값보다 3 dB 아래의 필터 게인일 때의 주파수를 ω3 dB 라고 하자. ω3 dB 는
Figure 112007072891389-pct00006
의 풀이로서 주어지고, ω 는 k 가 작은 경우,
Figure 112007072891389-pct00007
로 근사될 수 있다. 이것은
Figure 112007072891389-pct00008
로 더욱 근사될 수 있다. 따라서, k 가 작은 경우, 루프 시간 상수 및 대역폭 모두는 루프 게인 k 의 간단한 함수로 표현될 수 있다.
도 7 은 제 2 루프를 구체적으로 도시하는 블록 다이어그램이다. 비정밀 DC 수정 루프는 아날로그 도메인뿐만 아니라 디지털 도메인 모두 스팬한다. 비정밀 수정 루프의 목적은 ADC 의 포화방지를 위하여 신호가 ADC (예를 들어, 시그마-델타 AGC) 로 입력되기 전에 아날로그 도메인에서 DC 바이어스 (주로 믹서로부터 입력된) 의 주요 부분을 제거하는 것이다. DC 신호는 디지털 도메인에서 측정되고, DAC, 믹서, 시그마-델타 ADC 와 같은 루프에 포함된 다양한 블록들의 게인과 전체 루프 게인을 제어하는 조정가능한 루프 게인을 사용하여 아날로그 도메인으로 변형된다.
비정밀 루프 내의 다양한 블록들을 계산하여, 비정밀 루프의 전체 루프 게인이 아래와 같이 주어진다.
G LOOP = DAC _ gain ( mv / LSB )× MixerGain ( mV / mV )×
( Sigma - Delta + DigitalFilterGain )( LSB / mV )×2 AccShift ×2 -M ×2 ( DACbitWidth - AccbitWidth )
상기 단락에서 논의한 것에 기초하여, 다양한 게인 파라미터들은 전체 루프 게인이 0 내지 2 에 있도록 해야만 한다. 특히, 요구되는 쉬프트 M 은 전체 루 프 게인이 1 미만이도록 선택된다.
M= ceil ( log 2 ( DAC _ gain × G MIXER × G Sigma - Delta + Digital Filter Gain ))
그러므로, 비정밀 루프가 믹서를 포함하고 상태에 따른 믹서 게인 변화에 영향받음을 유의해야 한다. 유사하게, 쉬프트 파라미터 M 은 믹서 게인 상태에 따라 조절되어 전체 루프 게인이 요구되는 값에 가깝게 유지되어야만 한다. 따라서, 트래킹뿐만 아니라 조정 동안에도, 2 개의 상이한 M 값이 믹서 게인 상태에 따라 사용된다.
초기 조정 (획득)
수신기는 조정되어 정적 DC 오프셋을 제거하는데, 이는 믹서 게인 상태의 함수이다. 조정은 수신기가 파워 업 또는 CDMA 및 OFDM 사이에서 스위칭하는 것과 같은 상이한 동작 모드에 진입할 때마다 발생한다. 조정은 각각의 믹서 게인 상태에 대해 수행되고, 수행되는 시간은 각 게인 상태에 대한 OFDM 심볼의 소수부보다 작다.
수신기가 턴 온일 때, LNA 로 임의의 신호가 입력되지 못하게 하면서 외부 루프는 폐쇄된다. 이는 각각의 게인 상태에 의한 정적 DC 오프셋의 결과를 내부 루프를 사용하여 측정할 수 있게 한다. LNA 에서 입력 신호를 받는 것은 강한 입력 신호에 의해 ADC 가 포화되지 않도록 보장한다. 이 동작 동안, 신호 성분의 유용한 주파수를 감소시키는 것에는 관심이 없으므로, 큰 루프 게인 kf 가 내부 루프에 대해 선택된다. 일 실시예에서,
Figure 112007072891389-pct00009
이고, 이는 루프가 모든 샘플에서 업데이트될 때, 칩 레이트에서의 약 8 샘플의 시간 상수에 대응한다. 각각의 아날로그 게인 상태는 뱅크 A 내의 하나의 누산기 및 뱅크 B 내의 하나의 누산기에 대응한다. 이 누산기들은 아날로그 게인 상태에 기초하여 선택된다.
수신기가 게인 상태 Gi 에 있다고 가정한다. 누산기 Ai 를 가진 내부 루프가 컨버젼스를 위해 약 4 개의 시간상수를 요구한다고 가정하면, 내부 루프를 위하여 약 32 개의 샘플이 요구된다. 그러나, 아날로그 DC 수정의 효과가 ADC 출력으로 전달되는 데는 약 5 us (약 32 샘플) 이 걸릴 것이다. 그러므로, 내부 루프는 컨버젼스를 위해 추가적인 32 샘플을 요구하여, 총 64 샘플을 요구하게 된다.
DAC 게인을 계산에 고려하면, 외부 루프 게인 kc 의 안정성은 총 루프 게인이 2 미만일 것을 요한다. 외부 루프 게인 파라미터는 총 루프 게인이 1 에 가깝도록 선택된다. 약간의 여유를 고려하면, 1/4 의 작은 게인이 상정된다. 외부 루프를 위해
Figure 112007072891389-pct00010
로 가정하면, 4 시간상수가 외부 루프에 대해 요구되고, 이는 4/kc (16) 외부 루프 업데이트에 대응한다. 획득 프로세스의 마지막에서 내부 및 외부 루프 모두 통합되도록 보장하기 위해서는, 외부 누산기의 값이 변한 후에 내부 루프가 업데이트 되어야 한다. 그러므로, 최종 외부 루프 업데 이트 후에, 정밀 DC 누산기의 통합을 보장하기 위해 내부 루프가 64 샘플에 대해 업데이트된다. 외부 루프는 15 회 업데이트되고, 15 회째 업데이트 후에 내부 루프는 64 샘플에 대해 업데이트된다. 따라서, 외부 루프는 각각의 게인 상태에 대해 착수하기 위해
Figure 112007072891389-pct00011
를 요구한다. 도 5 의 스위치 위치는 처음 15 번의 업데이트 동안 64 샘플당 한 번씩 외부 루프를 완료하도록 변화된다.
도 8 은 DC 오프셋의 비정밀 수정에 대한 타이밍 다이어그램이다. 외부 루프의 누산기 (Bi) 가 업데이트된 후, 스위치가 내부 루프를 완료하도록 세팅된다. 외부 루프에 대응하는 누산기 항목 Bi 는 DAC 로 입력되고, 이는 ADC 전에 아날로그 도메인에서 DC 오프셋 수정을 적용한다. 따라서, 수신기가 OFDM 모드에 진입할 때, 수신기는 T_DC_1 로 표시된 모든 1024 개의 샘플 후에 게인 단계로 스위칭이 강제된다. 수신기가 주어진 아날로그 게인 상태에 있을 때, 그 상태에 대응하는 비정밀 DC 측정이 수행되고, 대응하는 누산기 Bi 가 업데이트된다. 이것은 각각의 믹서 게인 상태에 대하여 수행되고, 누산기 값 결과는 ADC 입력 전에 DC 오프셋의 아날로그 수정을 위한 트래킹 동안 사용된다. 조정을 위한 총 시간은 2.T_DC_1 이고, T_DC 로 표시된다. 모든 믹서 게인 상태에 대한 획득이 완료된 후, 비초기화된 아날로그 게인 상태에 대응하는 비정밀 및 정밀 누산기의 값은 동일한 믹서 게인 상태에 대응하는 비정밀 및 정밀 누산기 값을 복사함으로써 초기화된다. 상태 0 및 2 에 대한 비정밀 및 정밀 누산기는 조정된다. 상태 1 에 대응하는 누산기는, 상태 0 및 상태 1 모두가 동일한 믹서 게인 상태를 가짐에 따라, 상태 0 에 대응하는 누산기로부터 값을 복사함으로써 초기화된다. 유사하게 상태 3 에 대응하는 누산기는 상태 2 에 대응하는 누산기로부터의 값을 복사함으로써 초기화된다. 일반적으로, 조정 프로세스는 아날로그 게인 상태의 임의의 부분집합에 대해 수행될 수 있음을 유의해야 한다.
트래킹 수정
내부 루프 업데이트
초기 조정이 완료된 후, LNA 는 다시 턴 온되고, 수신기는 신호의 입력 프로세스를 시작하며, 내부 루프는 모든 샘플에 대해 업데이트된다. 내부 루프의 디자인에서 한가지 고려대상은 ω3 dB 의 결과이다. DC 의 일면의 서브캐리어는 데이터 서브캐리어이다. 시스템 실행에서 DC 소멸의 영향을 최소화하기 위해서, ω3 dB 는 제 1 서브캐리어의 주파수보다 작아야만 한다. 이는 제 1 OFDM 서브캐리어에서 필터 감소를 현저하지 않도록 보장한다. 이 조건을 만족시키기 위해서는, ω3 dB 가 제 1 서브캐리어의 주파수의 절반으로 되어야 한다. 또한, 만일 루프가 모든 샘플에 대해 업데이트되면,
Figure 112007072891389-pct00012
이고, 여기서 W = 5.55 ㎒ 는 총 통신 대역폭이고, 제 1 캐리어의 규준화된 주파수는
Figure 112007072891389-pct00013
으로 주어지며, 4096 은 서브캐리어의 수에 대응한다.
ω3 dB 를 제 1 서브캐리어의 절반의 주파수로,
Figure 112007072891389-pct00014
로 설정한다. 이 값은 루프 시간 상수
Figure 112007072891389-pct00015
에 대응하고, τ=0.28 TS 가 되며, 이 때 TS 는 OFDM 심볼 지속시간이다 (833.33㎲). 4 개의 시간 상수가 루프를 정착시키기 위해 필요하다고 가정하면, AGC 가 주어진 게인 단계에 있을 때 루프가 안정화되기 위해서는 적어도 하나의 OFDM 심볼 지속시간이 걸린다. 게인 상태가 i 로 변화하면, 뱅크 A 내의 레지스터 Ai 가 선택된다. 수신기가 동일한 게인 상태에서 마지막일 때, 레지스터 Ai 는 누산된 값과 함께 시작한다.
외부 루프 업데이트
도 9 는 외부 루프의 트래킹 업데이트 동안 내부 루프의 누산기 값에 대한 수정을 도시하는 개략적인 블록 다이어그램이다. 비정밀 DC 수정에 대응하는 뱅크 B 내의 레지스터는 뱅크 A 내의 누산된 에러에 기초하여 주기적으로 업데이트된다. 전형적인 업데이트 속도는 웨이크업마다 한번이다. 뱅크 B 내의 모든 레지스터는 모든 웨이크업마다 업데이트된다. 뱅크 A 내의 레지스터는 외부 루프의 모든 업데이트마다 스케일 다운된다. 만일 내부 루프 누산기가 모든 업데이트마다 스케일 다운되지 않는다면, 비사용된 게인 상태에 대응하는 내부 루프 누산기값은 모든 비정밀 루프 업데이트에서 변화되지 않은 채로 남는다. 따라서, 비사용된 게인 상태에 대응하는 외부 누산기는 결국 포화될 것이다. 따라 서, 트래킹 동안의 외부 루프 업데이트는 아래의 작용을 요구한다.
Bi(n) = Bi(n-1) + kc·Ai(n)
Ai(n+1) = (1-kc)·Ai(n)
등가로서,
Bi(n) = Bi(n-1) + Ai(n) >> M2
Ai(n+1) = Ai(n) - Ai(n) >> M2
이 때, M2 는 외부 DC 루프의 루프 게인에 기초하여 선택된다.
도 10 은 하드웨어에 DC 수정 루프를 예시적으로 장착한 것을 도시하는 개략적인 블록 다이어그램이다.
도 11 은 DC 수정 프로세스를 위한 신호 흐름을 도시하는 타이밍 다이어그램이다. 시작되면, 제 1 및 제 2 루프 내의 누산기는 리셋된다. 초기 파워업 후, LNA 는 초기에는 OFF 조건에 놓이고, 입력 신호 내의 DC 오프셋이, 임의의 샘플 (통신 신호) 이 프로세싱을 위해 AGC 블록으로 적용되기 전에 수정되도록 보장한다.
DC 오프셋 루프는 LNA 가 턴 오프된 후 소프트웨어에 의해 인에이블된다. 블록에는 2 개의 DC 수정 루프: 여기서 제 1 루프로 표시되는 디지털 (정밀) 루프 수정, 및 여기서 제 2 루프로 표시되는 아날로그 (비정밀) 루프 수정이 있다. 본 예시에서, 각각의 정밀 및 비정밀 수정 루프에 대한 누산기의 4 가지 레벨이 있고, 이는 LNA 및 믹서의 게인 상태에 대응한다. 이는 LNA 에 대한 2 가지 게인 상태 및 믹서에 대한 2 가지 게인 상태로 가정된다. 각각의 게인 상태에 대한 정밀 누산기의 누산 길이 및 조정 모드 동안의 비정밀 누산기의 누산 길이는 소프트웨어에 의해 프로그램가능하다. 초기화 상태 동안, DC 오프셋은 게인 상태 0 및 1 에 대해 수정된다. 초기화 상태의 최종단계에서, 조정된 값은 게인 상태 3 및 4 의 누산기에 대해 업데이트된다.
초기화 상태 동안, 비정밀 누산기는 프로그램된 누산 길이의 마지막에서 정밀 루프 수정된 값과 함께 업데이트된다. 프로그램된 길이에 대해 누산기의 4 세트가 업데이트된 후, 비정밀 DC 수정된 값이 믹서에 적용된다. 비록 믹서에 대한 아날로그 수정만이 검토되었으나, 시스템의 다른 실시예에서는 다른 능동 서킷 소자 (예를 들어, LNA) 에 수정이 적용될 수 있다는 것을 유의해야 한다. 초기화 상태 수정이 수행된 후에는, 트래킹 상태 수정이 수행될 수 있다.
도 12a 및 12b 는 무선 통신 수신기에서 DC 오프셋을 수정하는 방법을 예시하는 플로우차트이다. 비록 명확성을 위해 방법이 넘버링된 단계들의 시퀀스로 도시되었으나, 넘버링이 필수적으로 단계의 순서를 의미하는 것은 아니다. 이 단계들 중 몇몇이 생략되거나, 병렬로 수행되거나, 또는 시퀀스의 순서를 엄격하게 유지하지 않고 수행될 수도 있음을 이해하여야만 한다. 방법은 단계 1200 에서 시작한다.
초기화 상태에서는, 단계 1202 이 수신된 통신 신호로부터 믹서 신호 입력을 차단한다. 단계 1204 에서는 믹서 출력으로부터 아날로그 신호를 수용한다. 단계 1206 에서는 아날로그 신호를 디지털 신호로 변환한다. 단계 1208 은 초 기 정밀 수정값을 발생시킨다. 단계 1210 에서는 디지털 신호로부터 초기 정밀 수정값을 차감한다. 단계 1212 는 초기 정밀 수정값에 응답하여 디지털 신호 진폭을 최소화한다. 통신 상태에서는, 단계 1214 가 믹서 신호 입력에서 통신 신호를 수용한다. 단계 1216 은 변환된 디지털 통신 신호로부터 초기 정밀 수정값을 차감한다. 단계 1218 은 초기 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
일 실시예에서, 단계 1211a 는 초기화 상태에서 비정밀 수정값을 발생시킨다. 예를 들어, 단계 1211a 는 스케일된 정밀 수정값을 발생시키고 스케일된 정밀 수정값을 초기 비정밀 수정값으로서 공급할 수도 있다. 단계 1211b 는 믹서로의 전류 입력을 조절하기 위해 비정밀 수정값을 사용하고, 단계 1212 는 비정밀 수정값에 응답하여 디지털 신호 진폭을 최소화한다. 단계 1217a 는 비정밀 값 수정과 함께 믹서를 작동시키고, 단계 1218 은 비정밀 및 초기 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
초기화 상태 동안의 또 다른 실시예에서는, 단계 1211c 는 비정밀 값 수정과 함께 믹서를 작동하는 동안 최종 정밀 수정값을 발생시킨다. 단계 1216 은 통신 상태에서의 디지털 통신 신호로부터 최종 정밀 수정값을 차감하고, 단계 1218 은 비정밀 및 최종 정밀 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
일 실시예에서, 단계 1204 에서 믹서 출력으로부터 아날로그 신호를 수용하는 단계는 복수의 게인의 믹서로부터 아날로그 신호를 수용하는 것을 포함한다. 그 후, 단계 1208 에서 초기 정밀 수정값을 발생시키는 단계는 각각의 믹서 게인 에 대한 초기 정밀 수정값을 발생시키는 것을 포함한다. 단계 1211a 에서 비정밀 수정값을 발생시키는 단계는 각각의 믹서 게인에 대한 비정밀 수정값을 발생시키는 것을 포함하고, 단계 1211c 에서 최종 정밀 수정값을 발생시키는 단계는 각각의 믹서 게인에 대해 최종 정밀 수정값을 발생시키는 것을 포함한다. 그 후, 단계 1218 은 믹서 게인에 대응하는 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
이와 같이, 단계 1202 는 복수의 게인의 LNA 로부터 믹서 신호 입력에서 통신 신호를 수용할 수도 있다. 그 후, 단계 1208 에서 초기 정밀 수정값을 발생시키는 단계는 각 LNA 게인에 대한 초기 정밀 수정값을 발생시키는 것을 포함한다. 단계 1211a 에서 비정밀 수정값을 발생시키는 단계는 각 LNA 게인에 대한 비정밀 수정값을 발생시키는 것을 포함하고, 단계 1211c 에서 최종 정밀 수정값을 발생시키는 단계는 각 LNA 게인에 대한 최종 정밀 수정값을 발생시키는 것을 포함한다. 그 후, 단계 1218 은 LNA 게인에 대응하는 수정된 DC 오프셋을 디지털 통신 신호에 공급한다.
일 실시예에서는, 단계 1211a 에서 비정밀 수정값을 발생시키는 단계는 서브스텝 (미도시) 을 포함한다. 단계 1211a1 은 누산된 비정밀 수정 디지털값으로 표현되는 에러를 발생시킨다. 단계 1211a2 는 비정밀 수정 디지털값을 아날로그 수정값으로 변환시키고, 단계 1211a3 은 아날로그 수정값을 믹서로의 전류 입력에 부가한다.
통신 상태에서의 또 다른 실시예에서, 단계 1217b 는 트래킹 수정값을 발생 시킨다. 단계 1217c 는 디지털 통신 신호로부터 트래킹 수정값을 차감하고, 단계 1218 은 비정밀 및 트래킹 수정된 DC 오프셋을 디지털 통신 신호에 공급한다. 일 실시예에서, 단계 1217d 는 트래킹 수정값을 스케일하고 스케일된 트래킹 수정값을 업데이트된 비정밀 수정값으로서 공급한다. 일 실시예에서, 트래킹 수정은 각각의 LNA 및 믹서 게인 상태에 대하여 수행될 수 있다. 만일 단계 1202 에서 신호가 캐리어 (예를 들어, OFDM 신호) 로부터의 제 1 주파수 (f1) 오프셋에서의 제 1 서브캐리어를 가진 신호라면, 단계 1217b 는 f1 보다 작은 대역폭의 트래킹을 사용하는 수정값을 트랙한다. 만일 OFDM 신호가 주기적인 파일럿 신호를 포함하면, 단계 1218 에서 디지털 통신 신호를 공급하는 단계는 수정된 DC 오프셋을 디지털 통신 신호에 공급하는 것에 응답하여 파일럿 신호의 획득 가능성을 높인다.
선택적으로, 도 12a 및 도 12b 의 플로우차트는 휴대용 무선 통신 수신기에 있어서, DC 오프셋의 수정 연산을 수행하는 디지털 프로세싱 장치에 의해 실행가능한 기계 판독가능한 명령어의 프로그램을 실체적으로 구현하는 신호 전달 매체로 인식될 수도 있다.
본 출원은 무선 통신 수신기에서의 DC 오프셋을 수정하는 시스템 및 방법을 제공한다. 디자인, 회로, 기초적 가정에 대한 몇몇의 구체적인 예시는 본 발명을 설명하기 위해 나타나있다. 그러나, 본 발명은 단지 이러한 예시들에 한정되는 것을 아니다. 비록 무선 수신기에 대하여 본문에서 설명되어 있으나, 본 발명은 다른 형태의 수신기에도 이용된다. 본 발명의 다른 변형 및 실시예는 본 기술분야의 당업자가 생각할 수 있을 것이다.

Claims (27)

  1. 무선 통신 수신기에서 직류 (DC) 오프셋을 수정하는 방법으로서,
    통신 상태에서, 믹서 신호 입력에서 통신 신호를 수용하는 단계;
    상기 믹서로의 전류 입력을 조절하는데 사용되는 비정밀(coarse) 수정값으로 상기 믹서를 작동하는 단계;
    상기 믹서 출력으로부터 아날로그 통신 신호를 수용하여 디지털 통신 신호로 변환하는 단계;
    아날로그에서 디지털로 변환된 통신 신호로부터 정밀(fine) 수정값을 차감하는 단계; 및
    비정밀 및 초기 정밀 수정된 DC 오프셋을 갖는 상기 디지털 통신 신호를 공급하는 단계를 포함하는, DC 오프셋의 수정 방법.
  2. 제 1 항에 있어서,
    상기 통신 상태 전에 발생하는 초기화 상태에서, 수신되는 통신 신호로부터 상기 믹서 신호 입력을 차단하는 단계;
    믹서 출력으로부터 아날로그 신호를 수용하는 단계;
    상기 아날로그 신호를 디지털 신호로 변환하는 단계;
    초기 정밀 수정값을 발생시키는 단계;
    상기 디지털 신호로부터 상기 초기 정밀 수정값을 차감하는 단계; 및
    상기 초기 정밀 수정값에 응답하여 상기 디지털 신호 진폭을 최소화하는 단계를 더 포함하는, DC 오프셋의 수정 방법.
  3. 제 2 항에 있어서,
    상기 초기화 상태에서, 상기 비정밀 수정값을 발생시키는 단계; 및
    상기 비정밀 수정값을 사용하여 상기 믹서로의 전류 입력을 조절하는 단계를 더 포함하고,
    상기 디지털 신호 진폭을 최소화하는 단계는 상기 비정밀 수정값에 응답하여 상기 디지털 신호 진폭을 최소화하는 단계를 포함하는, DC 오프셋의 수정 방법.
  4. 제 3 항에 있어서,
    상기 비정밀 수정값을 발생시키는 단계는, 상기 초기 정밀 수정값의 스케일된 버전을 초기 비정밀 값으로 이용하는 단계를 포함하는, DC 오프셋의 수정 방법.
  5. 제 3 항에 있어서,
    상기 초기화 상태에서, 상기 믹서를 상기 비정밀 수정값으로 작동하는 동안 최종 정밀 수정값을 발생시키는 단계를 더 포함하고,
    상기 디지털 통신 신호로부터 상기 정밀 수정값을 차감하는 단계는, 상기 디지털 통신 신호로부터 상기 최종 정밀 수정값을 차감하는 단계를 포함하고,
    상기 디지털 통신 신호를 공급하는 단계는 비정밀 및 최종 정밀 수정된 DC 오프셋을 갖는 상기 디지털 통신 신호를 공급하는 단계를 포함하는, DC 오프셋의 수정 방법.
  6. 제 5 항에 있어서,
    상기 믹서 출력으로부터 상기 아날로그 신호를 수용하는 단계는, 복수의 게인을 갖는 믹서로부터의 아날로그 신호를 수용하는 단계를 포함하고,
    상기 초기 정밀 수정값을 발생시키는 단계는 각각의 믹서 게인에 대한 초기 정밀 수정값을 발생시키는 단계를 포함하고,
    상기 비정밀 수정값을 발생시키는 단계는 각각의 믹서 게인에 대한 비정밀 수정값을 발생시키는 단계를 포함하며,
    상기 최종 정밀 수정값을 발생시키는 단계는 각각의 믹서 게인에 대한 최종 정밀 수정값을 발생시키는 단계를 포함하며,
    상기 디지털 통신 신호를 공급하는 단계는, 상기 믹서 게인에 대응하는 수정된 DC 오프셋을 갖는 상기 디지털 통신 신호를 공급하는 단계를 포함하는, DC 오프셋의 수정 방법.
  7. 제 5 항에 있어서,
    상기 믹서 신호 입력에서 상기 통신 신호를 수용하는 단계는, 복수의 게인을 갖는 저잡음 증폭기 (Low Noise Amplifier: LNA) 로부터의 상기 통신 신호를 수용하는 단계를 포함하고,
    상기 초기 정밀 수정값을 발생시키는 단계는 각각의 LNA 게인에 대한 초기 정밀 수정값을 발생시키는 단계를 포함하고,
    상기 비정밀 수정값을 발생시키는 단계는 각각의 LNA 게인에 대한 비정밀 수정값을 발생시키는 단계를 포함하며,
    상기 최종 정밀 수정값을 발생시키는 단계는 각각의 LNA 게인에 대한 최종 정밀 수정값을 발생시키는 단계를 포함하며,
    상기 디지털 통신 신호를 공급하는 단계는 상기 LNA 게인에 대응하는 수정된 DC 오프셋를 갖는 상기 디지털 통신 신호를 공급하는 단계를 포함하는, DC 오프셋의 수정 방법.
  8. 제 7 항에 있어서,
    상기 통신 상태에서, 트래킹 수정값을 발생시키는 단계; 및
    상기 디지털 통신 신호로부터 상기 트래킹 수정값을 차감하는 단계를 더 포함하고,
    상기 디지털 통신 신호를 공급하는 단계는 상기 비정밀 및 트래킹 수정된 DC 오프셋을 갖는 상기 디지털 통신 신호를 공급하는 단계를 포함하는, DC 오프셋의 수정 방법.
  9. 제 8 항에 있어서,
    상기 트래킹 수정값의 스케일된 버전을 사용하여 상기 비정밀 수정값을 업데이트하는 단계를 더 포함하는, DC 오프셋의 수정 방법.
  10. 제 8 항에 있어서,
    상기 믹서 신호 입력에서 상기 통신 신호를 수용하는 단계는, 캐리어로부터 제 1 주파수 (f1) 오프셋에서의 제 1 서브캐리어와 함께 직교주파수분할 멀티플렉싱 (Orthogonal Frequency Division Multiplexing: OFDM) 신호를 수용하는 단계를 포함하고,
    상기 트래킹 수정값을 발생시키는 단계는, 제 1 주파수 (f1) 보다 작은 트래킹 대역폭을 사용하는 수정값들을 트래킹하는 단계를 포함하는, DC 오프셋의 수정 방법.
  11. 제 8 항에 있어서,
    상기 통신 신호를 수용하는 단계는, 주기적 파일럿 신호와 함께 OFDM 신호를 수용하는 단계를 포함하고,
    상기 디지털 통신 신호를 공급하는 단계는 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는 것에 응답하여 파일럿 신호의 획득 가능성을 증가시키는 단계를 포함하는, DC 오프셋의 수정 방법.
  12. 제 5 항에 있어서,
    상기 비정밀 수정값을 발생시키는 단계는,
    누산된 비정밀 수정 디지털 값으로 나타나는 에러를 발생시키는 단계;
    상기 비정밀 수정 디지털 값을 아날로그 수정값으로 변환하는 단계; 및
    상기 아날로그 수정값을 상기 믹서로의 전류 입력에 가산하는 단계를 포함하는, DC 오프셋의 수정 방법.
  13. 컴퓨터에 의해 실행될 때, 컴퓨터가 직류 (DC) 오프셋을 수정하는 동작을 수행하도록 하는 프로그램을 저장한 컴퓨터 판독가능 매체로서,
    상기 동작은;
    초기화 상태에서, 정밀 수정값을 발생시키는 단계;
    통신 상태에서, 믹서 신호 입력에서 통신 신호를 수용하는 단계;
    상기 믹서로의 전류 입력을 조절하는데 사용되는 비정밀(coarse) 수정값으로 상기 믹서를 작동하는 단계;
    상기 믹서 출력으로부터 아날로그 통신 신호를 수용하여 디지털 통신 신호로 변환하는 단계;
    변환된 디지털 통신 신호로부터 상기 정밀 수정값을 차감하는 단계; 및
    비정밀 및 정밀 수정된 DC 오프셋을 갖는 상기 디지털 통신 신호를 공급하는 단계를 포함하는, 컴퓨터 판독가능 매체.
  14. 무선 통신 수신기에서, 수신된 통신 신호에서 직류 (DC) 오프셋을 수정하는 시스템으로서,
    통신 상태에서 통신 신호를 수신하는 신호 입력과 아날로그 출력을 갖는 믹서;
    상기 믹서 출력과 연결되는 입력과 디지털 신호를 공급하는 출력을 갖는 아날로그-디지털 컨버터 (Analog-to-Digital Converter: ADC);
    상기 ADC 출력과 연결되는 제 1 입력, 제 2 입력, 및 가산된 디지털 신호를 공급하는 출력을 갖고, 상기 제 2 입력은 제 1 입력으로부터 차감되는 가산 회로; 및
    상기 가산된 디지털 신호를 수신하는 입력과 상기 가산 회로의 제 2 입력에 초기 정밀 수정값을 공급하는 출력을 갖는 DC 오프셋 수정 모듈을 구비하고,
    상기 가산 회로는 상기 ADC 출력으로부터 상기 초기 정밀 수정값을 차감하여, 상기 통신 상태에서 초기 정밀 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하고,
    상기 믹서는, 전류 공급 입력을 갖고,
    상기 DC 오프셋 수정 모듈은, 상기 믹서로의 전류 입력을 조절하는데 사용되는 비정밀 수정값을 공급하기 위해, 상기 믹서의 전류 공급 입력에 연결되는 출력을 가지며,
    상기 가산 회로는, 상기 통신 상태에서 비정밀 및 초기 정밀 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 시스템.
  15. 제 14 항에 있어서,
    상기 믹서 신호 입력은, 상기 통신 상태 전에 발생하는 초기화 상태에서 수신된 통신 신호로부터 선택적으로 차단되고,
    상기 DC 오프셋 수정 모듈은, 상기 가산 회로의 제 2 입력에 상기 초기 정밀 수정값을 공급하여, 상기 초기화 상태에서 상기 가산된 디지털 신호 진폭을 최소화하는, DC 오프셋 수정 시스템.
  16. 제 15 항에 있어서,
    상기 DC 오프셋 수정 모듈은, 상기 비정밀 수정값을 공급하여, 상기 초기화 상태에서 상기 가산된 디지털 신호 진폭을 최소화하는, DC 오프셋 수정 시스템.
  17. 제 16 항에 있어서,
    상기 DC 오프셋 수정 모듈은 상기 초기 정밀 수정값을 스케일하고, 상기 스케일된 초기 정밀 수정값을 초기 비정밀 수정값으로서 공급하는, DC 오프셋 수정 시스템.
  18. 제 16 항에 있어서,
    상기 DC 오프셋 수정 모듈은, 상기 믹서에 상기 비정밀 수정값을 공급하는 동안, 상기 초기화 상태에서 상기 가산 회로에 최종 정밀 수정값을 공급하고,
    상기 가산 회로는 상기 통신 상태에서 비정밀 및 최종 정밀 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 시스템.
  19. 제 18 항에 있어서,
    상기 믹서는 복수의 게인 상태를 갖고,
    상기 DC 오프셋 수정 모듈은, 상기 초기화 상태에서 각각의 믹서 게인 상태에 대한 초기 정밀 수정값, 비정밀 수정값, 및 최종 정밀 수정값을 발생시키고,
    상기 가산 회로는, 상기 믹서 게인에 대응하는 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 시스템.
  20. 제 18 항에 있어서,
    무선 에어 인터페이스와 연결되는 입력과 상기 믹서 신호 입력과 연결되는 출력을 갖고 복수의 게인 상태를 갖는 LNA (low noise amplifier) 를 더 구비하고,
    상기 DC 오프셋 수정 모듈은, 상기 초기화 상태에서 각각의 LNA 게인 상태에 대한 초기 정밀 수정값, 비정밀 수정값, 및 최종 정밀 수정값을 발생시키며,
    상기 가산 회로는, 상기 LNA 게인에 대응하는 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 시스템.
  21. 제 18 항에 있어서,
    상기 DC 오프셋 수정 모듈은, 상기 통신 상태에서 상기 가산 회로에 트래킹 수정값을 공급하고,
    상기 가산 회로는, 상기 통신 상태에서 비정밀 및 트래킹 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 시스템.
  22. 제 21 항에 있어서,
    상기 믹서 신호 입력은 캐리어로부터 제 1 주파수 (f1) 오프셋에서의 제 1 서브캐리어와 함께 OFDM (Orthogonal Frequency Division Multiplexing) 신호를 수신하고,
    상기 DC 오프셋 수정 모듈은, 제 1 주파수 (f1) 보다 작은 트래킹 대역폭을 사용하여 트래킹 수정값을 발생시키는, DC 오프셋 수정 시스템.
  23. 제 21 항에 있어서,
    상기 믹서 신호 입력은, 주기적 파일럿 신호와 함께 OFDM 신호를 수신하고,
    상기 가산 회로는, 상기 수정된 DC 오프셋에 응답하여 파일럿 신호의 거짓경보의 감소된 가능성을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 시스템.
  24. 제 18 항에 있어서,
    상기 DC 오프셋 수정 모듈은, 누산된 비정밀 수정 디지털값으로서 상기 비정밀 수정값을 발생시키고,
    상기 시스템은, 상기 비정밀 수정 디지털 값을 수신하도록 연결되는 입력과 상기 믹서 전류 공급 입력에 연결되는 출력을 갖는 디지털-아날로그 컨버터 (Digital-to-Analog Converter: DAC) 를 더 구비하는, DC 오프셋 수정 시스템.
  25. 제 21 항에 있어서,
    상기 DC 오프셋 수정 모듈은, 스케일된 트래킹 수정값을 발생시키고, 상기 스케일된 트래킹 수정값을 업데이트된 비정밀 수정값으로서 공급하는, DC 오프셋 수정 시스템.
  26. 무선 통신 수신기에서, 수신된 통신 신호에서 직류 (DC) 오프셋을 수정하는 시스템으로서,
    통신 상태에서 통신 신호를 수신하는 신호 입력과 아날로그 출력을 갖고, 입력 신호를 LO (Local Oscillator) 신호와 믹싱하는 수단;
    상기 믹싱 수단의 출력과 연결되는 입력과 디지털 신호를 공급하는 출력을 갖고, 아날로그 신호를 디지털 신호로 변환하는 수단;
    아날로그를 디지털로 변환하는 수단 (ADC) 의 상기 출력과 연결되는 제 1 입력, 제 2 입력, 및 가산된 디지털 신호를 공급하는 출력을 갖고, 상기 제 2 입력은 상기 제 1 입력으로부터 차감되는, 가산 수단; 및
    상기 가산 수단으로부터의 상기 신호를 수신하는 입력과 상기 가산 수단의 제 2 입력에 정밀 수정값을 공급하는 출력을 갖고, DC 오프셋을 수정하는 수단을 구비하고,
    상기 가산 수단은 상기 ADC 수단의 출력으로부터의 상기 정밀 수정값을 차감하여, 상기 통신 상태에서 정밀 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하고,
    상기 믹싱 수단은, 전류 공급 입력을 갖고,
    상기 DC 오프셋 수정 수단은, 상기 믹싱 수단으로의 전류 입력을 조절하는데 사용되는 비정밀 수정값을 공급하기 위해, 상기 믹싱 수단의 전류 공급 입력에 연결되는 출력을 가지며,
    상기 가산 수단은, 상기 통신 상태에서 비정밀 및 정밀 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 시스템.
  27. 무선 통신 수신기에서, 수신된 통신 신호에서 직류 (DC) 오프셋을 수정하는 프로세서 디바이스로서,
    통신 상태에서 통신 신호를 수신하는 신호 입력과 아날로그 출력을 갖는, 믹서 모듈;
    상기 믹서 모듈 출력과 연결되는 입력과 디지털 신호를 공급하는 출력을 갖는, ADC 모듈;
    상기 ADC 모듈 출력과 연결되는 제 1 입력, 제 2 입력, 및 가산된 디지털 신호를 공급하는 출력을 갖고, 상기 제 2 입력은 상기 제 1 입력으로부터 차감되는, 가산 모듈; 및
    상기 가산된 디지털 신호를 수신하는 입력과 상기 가산 모듈의 제 2 입력에 정밀 수정값을 공급하는 출력을 갖는 DC 오프셋 수정 모듈을 구비하고,
    상기 가산 모듈은, 상기 ADC 모듈의 출력으로부터 상기 정밀 수정값을 차감하여, 상기 통신 상태에서 정밀 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하고,
    상기 믹서 모듈은, 전류 공급 입력을 갖고,
    상기 DC 오프셋 수정 모듈은, 상기 믹서 모듈으로의 전류 입력을 조절하는데 사용되는 비정밀 수정값을 공급하기 위해, 상기 믹서 모듈의 전류 공급 입력에 연결되는 출력을 가지며,
    상기 가산 모듈은, 상기 통신 상태에서 비정밀 및 정밀 수정된 DC 오프셋을 갖는 디지털 통신 신호를 공급하는, DC 오프셋 수정 프로세서 디바이스.
KR1020077023269A 2005-03-11 2006-03-13 Ｄｃ 오프셋 수정 수신기 KR100954706B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66096805P 2005-03-11 2005-03-11
US60/660,968 2005-03-11

Publications (2)

Publication Number Publication Date
KR20070110441A KR20070110441A (ko) 2007-11-16
KR100954706B1 true KR100954706B1 (ko) 2010-04-23

Family

ID=36581888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023269A KR100954706B1 (ko) 2005-03-11 2006-03-13 Ｄｃ 오프셋 수정 수신기

Country Status (8)

Country Link
US (1) US20060227910A1 (ko)
EP (1) EP1867057B1 (ko)
JP (1) JP2008533877A (ko)
KR (1) KR100954706B1 (ko)
CN (1) CN101160732A (ko)
AT (1) ATE438229T1 (ko)
DE (1) DE602006008123D1 (ko)
WO (1) WO2006099531A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7505744B1 (en) * 2005-07-28 2009-03-17 Rf Micro Devices, Inc. DC offset correction using multiple configurable feedback loops
US7912437B2 (en) * 2007-01-09 2011-03-22 Freescale Semiconductor, Inc. Radio frequency receiver having dynamic bandwidth control and method of operation
US20090122928A1 (en) * 2007-11-13 2009-05-14 Horizon Semiconductors Ltd. Apparatus and method for frequency estimation in the presence of narrowband gaussian noise
US8260227B2 (en) * 2008-06-10 2012-09-04 Mediatek Inc. Direct conversion receiver and DC offset concellation method
US8666343B2 (en) * 2008-09-15 2014-03-04 Analog Devices, Inc. DC-offset-correction system and method for communication receivers
US20100080204A1 (en) * 2008-09-29 2010-04-01 Kuang-Yu Yen Wlan transceiving system
US8358164B2 (en) * 2010-11-30 2013-01-22 Infineon Technologies Ag Square wave signal component cancellation
US8862648B2 (en) * 2011-05-24 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fast filter calibration apparatus
US8653996B2 (en) * 2012-02-10 2014-02-18 Analog Devices, Inc. Stability correction for a shuffler of a Σ-delta ADC
US9002312B1 (en) * 2012-06-21 2015-04-07 Rockwell Collins, Inc. Dynamic biasing for an active circuit
CN103944595B (zh) * 2013-01-23 2016-08-03 晨星半导体股份有限公司 信号接收装置与信号接收方法
US8884800B1 (en) * 2013-07-31 2014-11-11 Sony Corporation Method and apparatus for performing analog-to-digital conversion on multiple input signals
EP2930647B1 (en) 2014-04-11 2018-08-08 Nxp B.V. Contactless communication device with receiver input voltage stabilization
CN107786236B (zh) * 2016-08-25 2020-01-21 瑞昱半导体股份有限公司 传收电路以及接收电路控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445736B1 (en) 1997-08-16 2002-09-03 Nec Corporation GSM baseband receiver arrangement using digital signal processing
US20040081256A1 (en) 2002-10-24 2004-04-29 Hong Shi DC offset correcting in a direct conversion or very low if receiver

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486058B2 (ja) * 1996-06-24 2004-01-13 株式会社東芝 Ｄｃオフセット除去機能を備えた受信機
JP3337997B2 (ja) * 1999-03-29 2002-10-28 松下電器産業株式会社 周波数検出型位相同期回路
US6166668A (en) * 1999-06-01 2000-12-26 Motorola, Inc. Method and apparatus for providing DC offset correction and hold capability
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
US6941121B2 (en) * 2001-05-18 2005-09-06 Rf Micro Devices, Inc. Method for calibrating a DC offset cancellation level for direct conversion receivers
US7212797B2 (en) * 2002-04-26 2007-05-01 Qualcomm Incorporated DC removal techniques for wireless networking
US6943714B2 (en) * 2002-08-19 2005-09-13 Tdk Semiconductor Corporation Method and apparatus of obtaining power computation parameters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445736B1 (en) 1997-08-16 2002-09-03 Nec Corporation GSM baseband receiver arrangement using digital signal processing
US20040081256A1 (en) 2002-10-24 2004-04-29 Hong Shi DC offset correcting in a direct conversion or very low if receiver

Also Published As

Publication number Publication date
CN101160732A (zh) 2008-04-09
US20060227910A1 (en) 2006-10-12
JP2008533877A (ja) 2008-08-21
DE602006008123D1 (de) 2009-09-10
ATE438229T1 (de) 2009-08-15
EP1867057A1 (en) 2007-12-19
WO2006099531A1 (en) 2006-09-21
KR20070110441A (ko) 2007-11-16
EP1867057B1 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
KR100954706B1 (ko) Ｄｃ 오프셋 수정 수신기
US7215266B2 (en) Hybrid DC offset cancellation scheme for wireless receiver
KR100682773B1 (ko) 무선 수신기용 디씨 오프셋 정정 방법
JP4381945B2 (ja) 受信機、受信方法及び携帯無線端末
US6941121B2 (en) Method for calibrating a DC offset cancellation level for direct conversion receivers
US8666343B2 (en) DC-offset-correction system and method for communication receivers
EP1564910A2 (en) Timing adjustment for wireless communication
JP2008535377A (ja) ベースバンド利得制御を有する受信機用のｄｃオフセット補正システム
EP1869785A2 (en) System and method for dc offset correction in transmit baseband
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
US11307287B2 (en) Radar apparatus and leakage correction method
US9231637B2 (en) Adaptive DC offset cancellation for direct conversion RF receivers
KR20040080353A (ko) 신호 샘플 획득 장치
WO2006109296A2 (en) A method for tuning an rf base-band circuit of a receiver
US8532225B2 (en) DC compensation for VLIF signals
US10033427B2 (en) Transmitter local oscillator leakage suppression
US20140119418A1 (en) Receiver with Enhanced DC Compensation
US7778358B2 (en) Receiver, wireless device and method for cancelling a DC offset component
US7791395B2 (en) DC offset correcting device and DC offset correcting method
WO2007020711A1 (ja) Ｄｃオフセット補正装置及びその方法
CN109690982B (zh) 用于直接数字调制器的校准设备
US8279955B1 (en) Systems and methods for calibrating digital baseband DC offset in an OFDM receiver
US9106327B2 (en) System and method for correcting integral nonlinearity in an oscillator system
GB2522700A (en) Amplifier
KR101099837B1 (ko) 다중 경로 수신기에서 자동 주파수 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee