KR20110014609A - 고체 촬상 장치, 촬상 장치, 전자 기기, ａｄ 변환 장치, ａｄ 변환 방법 - Google Patents
고체 촬상 장치, 촬상 장치, 전자 기기, ａｄ 변환 장치, ａｄ 변환 방법 Download PDFInfo
- Publication number
- KR20110014609A KR20110014609A KR1020107026571A KR20107026571A KR20110014609A KR 20110014609 A KR20110014609 A KR 20110014609A KR 1020107026571 A KR1020107026571 A KR 1020107026571A KR 20107026571 A KR20107026571 A KR 20107026571A KR 20110014609 A KR20110014609 A KR 20110014609A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- reference signal
- conversion
- signal
- processing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 208
- 238000003384 imaging method Methods 0.000 title claims description 182
- 238000006243 chemical reaction Methods 0.000 claims abstract description 306
- 238000012545 processing Methods 0.000 claims abstract description 274
- 230000008569 process Effects 0.000 claims abstract description 149
- 230000010354 integration Effects 0.000 claims abstract description 29
- 238000013500 data storage Methods 0.000 claims description 61
- 230000008859 change Effects 0.000 claims description 30
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 26
- 238000012935 Averaging Methods 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 9
- 238000013139 quantization Methods 0.000 abstract description 20
- 238000007792 addition Methods 0.000 description 100
- 230000006870 function Effects 0.000 description 46
- 238000004891 communication Methods 0.000 description 45
- 230000000875 corresponding effect Effects 0.000 description 45
- 238000010586 diagram Methods 0.000 description 44
- 230000000052 comparative effect Effects 0.000 description 30
- 101100205847 Mus musculus Srst gene Proteins 0.000 description 22
- 230000007547 defect Effects 0.000 description 19
- 238000004364 calculation method Methods 0.000 description 14
- 230000001276 controlling effect Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 238000009825 accumulation Methods 0.000 description 10
- 238000003745 diagnosis Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 230000001174 ascending effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000005484 gravity Effects 0.000 description 5
- 230000033001 locomotion Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000009466 transformation Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101000836649 Homo sapiens Selenoprotein V Proteins 0.000 description 1
- 102100027056 Selenoprotein V Human genes 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000005571 horizontal transmission Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
참조 신호 비교형의 AD 변환 방식에 있어서, 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)의 P상·D상 각각에 대하여 비교하여, 비교의 결과에 기초하여 카운트 클록(CKcnt1)을 카운트한다. 카운트 결과의 데이터는 P상·D상의 차분의 신호 데이터 Dsig가 되어 CDS 처리도 행하여진다. 이때, 화소 신호 전압(Vx)의 P상·D상 각각에 대해 n비트의 AD 변환 처리를 W회 반복하여 행하고, 그들을 가산하여 디지털 적분 처리를 실행한다. 아날로그 영역에서 가산을 행하는 것에 의한 폐해는 발생하지 않는다. 신호 데이터는 W배가 되지만 노이즈는 √W배가 된다고 사료된다. 아날로그 영역에서의 처리에서는 존재할 수 없는 AD 변환에 수반하는 양자화 노이즈나 회로 노이즈 등의 랜덤 노이즈의 문제가 완화되어, 노이즈가 저감된다.
Description
본 발명은, 고체 촬상 장치, 촬상 장치, 전자 기기, AD 변환 장치, AD 변환 방법에 관한 것이다. 보다 상세하게는, 예를 들어 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 갖는 복수의 단위 구성 요소가 배열되어 이루어지고, 단위 구성 요소에 의해 전기 신호로 변환된 물리량 분포를, 어드레스 제어에 의해 임의로 선택하여 전기 신호로서 판독 가능한, 예를 들어 고체 촬상 장치 등의, 물리량 분포 검지의 반도체 장치나 그 밖의 전자 기기에 사용하기에 적합한, AD 변환 기술에 관한 것이다.
광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 갖는 단위 구성 요소(예를 들어 화소)를 라인 형상 혹은 매트릭스 형상으로 복수개 배열하여 이루어지는 물리량 분포 검지 반도체 장치가 여러 분야에서 사용되고 있다.
예를 들어, 영상 기기의 분야에서는, 물리량 중 광(전자파의 일례)을 검지하는 CCD(Charge Coupled Device)형 혹은 MOS(Metal Oxide Semiconductor)나 CMOS(Complementary Metal-oxide Semiconductor)형의 고체 촬상 장치가 사용되고 있다. 이들은, 단위 구성 요소(고체 촬상 장치에 있어서는 화소)에 의해 전기 신호로 변환된 물리량 분포를 전기 신호로서 판독한다.
또한, 고체 촬상 장치 중에는 전하 생성부에 의해 생성된 신호 전하에 따른 화소 신호를 생성하는 화소 신호 생성부에 증폭용의 구동 트랜지스터를 갖는 증폭형 고체 촬상 소자(APS; Active Pixel Sensor/게인 셀이라고도 한다) 구성의 화소를 구비한 증폭형 고체 촬상 장치가 있다. 예를 들어, CMOS형 고체 촬상 장치의 대부분은 그러한 구성을 이루고 있다.
이러한 증폭형 고체 촬상 장치에 있어서 화소 신호를 외부에 판독하기 위해서는, 복수의 단위 화소가 배열되어 있는 화소부에 대하여 어드레스 제어를 하고, 개개의 단위 화소로부터의 신호를 임의로 선택하여 판독하도록 하고 있다. 즉, 증폭형 고체 촬상 장치는, 어드레스 제어형의 고체 촬상 장치의 일례이다.
예를 들어, 단위 화소가 매트릭스 형상으로 배치된 X-Y 어드레스형 고체 촬상 소자의 일종인 증폭형 고체 촬상 소자는, 화소 그 자체에 증폭 기능을 갖게 하기 위해, MOS 구조 등의 능동 소자(MOS 트랜지스터)를 사용하여 화소를 구성하고 있다. 즉, 광전 변환 소자인 포토다이오드에 축적된 신호 전하(광전자)를 상기 능동 소자에 의해 증폭하여, 화상 정보로서 판독한다.
이러한 종류의 X-Y 어드레스형 고체 촬상 소자에서는, 예를 들어, 화소 트랜지스터가 2차원 행렬 형상으로 다수 배열되어 화소부가 구성되고, 라인(행)마다 혹은 화소마다 입사광에 대응하는 신호 전하의 축적이 개시되어, 그 축적된 신호 전하에 기초하는 전류 또는 전압의 신호가 어드레스 지정에 의해 각 화소부터 순서대로 판독된다. 여기서, MOS(CMOS를 포함한다)형에 있어서는, 어드레스 제어의 일례로서, 1행분을 동시에 액세스하여 행 단위로 화소 신호를 화소부로부터 판독하는 칼럼 판독 방식(열병렬 출력 방식)이 많이 사용되고 있다. 화소부로부터 판독된 아날로그의 화소 신호는, 필요에 따라, 아날로그-디지털 변환 장치(AD 변환 장치/ADC : Analog Digital Converter)에 의해 디지털 데이터로 변환한다. 이로 인해, 다양한 AD 변환의 구조가 제안되고 있다.
AD 변환 방식으로서는, 회로 규모나 처리 속도(고속화)나 분해능 등의 관점에서 다양한 방식이 고려되고 있지만, 일례로서, 참조 신호 비교형의 AD 변환 방식이 있다(특허문헌 1을 참조). 또한, 참조 신호 비교형은, 슬로프 적분형 혹은 램프 신호 비교형 등으로도 칭해진다. 참조 신호 비교형의 AD 변환 방식에서는, 디지털 데이터로 변환하기 위한 전압 비교용으로, 점차 값이 변화하는 소위 램프 형상의 참조 신호(램프파)를 사용한다. 그리고, 아날로그의 단위 신호와 참조 신호를 비교함과 함께, 비교 처리 결과에 기초하는 카운트 동작 유효 기간에 카운트 처리를 행함으로써 얻어지는 카운트값에 기초하여 단위 신호의 디지털 데이터를 취득한다. 참조 신호 비교형의 AD 변환 방식과 전술한 칼럼 판독 방식을 조합한 방식(칼럼 AD 방식이라고 칭한다)으로 함으로써, 화소로부터의 아날로그 출력을 열병렬로 저대역에서 AD 변환을 할 수 있어, 고화질과 고속을 양립하는 이미지 센서에 적합하다고 할 수 있다.
예를 들어, 최근, CMOS 센서는, 저소비 전력이나 고속성의 우위성을 살려, 휴대 전화, 디지털 카메라(컴팩트형이나 고급 일안 레플렉스형), 캠코더, 감시 카메라, 유도 장치 등에 널리 탑재되도록 되어 있다. 또한 최근에는, 화상 처리 등의 기능 회로 블록도 함께 온 칩화된, 고성능·고화질의 CMOS 센서도 등장하기 시작하고 있다. 이들에, 참조 신호 비교형의 AD 변환 방식을 적용하는 것을 생각할 수 있다.
도 18은, 참조 신호 비교형의 AD 변환 방식을 적용한 종래의 고체 촬상 장치(1Z)의 구성예를 도시하는 도면이다. 고체 촬상 장치(1Z)는, 화소 어레이부(10), 수평 주사부(12), 수직 주사부(14), PLL 회로(20x), 전체를 제어하는 시스템 제어 유닛(20y), 칼럼 AD 변환부(26), 참조 신호(SLP_ADC)를 생성하는 참조 신호 생성부(27), 감지 증폭기(28a), 신호 처리 인터페이스부(28z) 등을 갖는다. 화소 어레이부(10)에는, 단위 화소(3)가 2차원 매트릭스 형상으로 배열되어 있다. PLL 회로(20x)는, 외부로부터 입력되는 기본 클록(CK)에 기초하여 내부 클록(CKX)을 생성하여, 참조 신호 생성부(27)나 카운터부(254)에 공급한다.
칼럼 AD 변환부(26)는, 수직열(칼럼)마다, 비교부(252)와 카운터부(254)를 갖는다. 카운터부(254)는, 일례로서, 13단의 래치(LT_00 내지 LT_12)를 직렬로 접속한 리플 카운터(Ripple Counter) 형식으로, 또한 업 카운트와 다운 카운트를 전환 가능하게 접속한, 13비트 대응의 구성이다.
카운터부(254)로부터 출력되는 데이터(D0 내지 D12)는, 소진폭 레벨(예를 들어 수 100mVp-p)로, 수평 신호선(18)을 통하여 감지 증폭기(28a)에 보내어진다. 감지 증폭기(28a)는, 소진폭 레벨의 데이터(D0 내지 D12)를 논리 레벨(예를 들어 2 내지 3Vp-p)까지 증폭하여 신호 처리 인터페이스부(28z)에 전달한다. 신호 처리 인터페이스부(28z)는, 13비트의 데이터(D0 내지 D12)에 대하여 소정의 디지털 신호 처리를 행하여, 12비트의 출력 데이터(Dout(D0 내지 D11))로서 도시하지 않은 후단 회로에 전달한다.
AD 변환 동작은 다음과 같다. 우선, 단위 화소(3)로부터 수직 신호선(19)을 통하여 화소 신호 전압(Vx)이 칼럼 AD 변환부(26)측에 판독된다. 비교부(252)는, 화소 신호 전압(Vx)을 참조 신호 생성부(27)로부터의 참조 신호(SLP_ADC)와 비교하여, 비교 결과를 카운터부(254)의 초단의 래치(LT_00)에 공급한다. 래치(LT_00)에는 PLL 회로(20x)로부터 내부 클록(CKX)도 공급되어 있다. 카운터부(254)는, 예를 들어 카운터부(254)의 비교 결과가 H일 때에 카운트 동작한다. 이 카운트 결과를 화소 신호 전압(Vx)의 디지털 데이터로서 취득함으로써 AD 변환을 실현하고 있다. 즉, 수직열마다 AD 변환기가 설치되어, 선택행에 대하여 각 단위 화소(3)의 화소 신호 전압(Vx)(아날로그 신호)을 각 수직 신호선(19)에 일괄하여 판독하고, 화소 신호 전압(Vx)의 리셋 레벨과 신호 레벨 각각에 대하여 직접 AD 변환한다.
특허문헌 1에서는, 이 AD 변환 처리 과정에서, 리셋 레벨과 신호 레벨의 각AD 변환 결과의 차분 처리도 동시에 행하고 있다. 참조 신호 비교형의 AD 변환 처리를 수직열마다 행함으로써, 디지털 영역에서 CDS(Correlated Double Sampling; 상관 이중 샘플링) 처리를 행하는 것이다. 이로 인해, 아날로그 영역에서 CDS 처리를 행하는 것에 의한 결점이 없어져, 고정밀도의 노이즈 제거를 실행할 수 있다. 또한, 이 칼럼 AD 방식에서는, 화면의 수평 방향 1행마다의 병렬 처리이기 때문에, 수평 방향 주사에 고주파 구동할 필요가 없어, AD 변환은 수직 방향의 저속 주사 주파수로 충분하기 때문에, 고주파 대역에서 발생하는 노이즈 성분과 신호 성분을 용이하게 분리할 수 있는 등의 이점이 있다.
그러나, 특허문헌 1에 기재된 AD 변환 방식에서는, AD 변환에 수반하는 양자화 노이즈(아날로그 영역에서의 처리에서는 존재할 수 없다)나 회로 노이즈 등의 랜덤 노이즈가 발생하므로, 이들 노이즈가 화상 노이즈로서 보인다.
본 발명은, 상기 사정을 감안하여 이루어진 것이며, 참조 신호 비교형의 AD 변환에 수반하는 노이즈를 저감할 수 있는 구조를 제공하는 것을 목적으로 한다.
본 발명에 관한 AD 변환의 구조는, 레벨이 점차 변화하는 참조 신호와 아날로그의 처리 대상 신호를 비교부에 의해 비교하고, AD 변환용의 카운트 클록의 공급을 받아 비교 결과에 기초하여 카운트 동작을 카운터부에 의해 행하고, 카운터부의 출력 데이터에 기초하여 처리 대상 신호의 디지털 데이터를 취득한다. 즉, AD 변환부에서는, 참조 신호 비교형의 AD 변환 처리를 행한다. 이때, 제어부는, 처리 대상 신호에 대해 n비트의 AD 변환 처리를 W회(W는 2 이상의 양의 정수) 반복하여 행하고, 그들을 가산하여 디지털 적분 처리를 실행하도록 참조 신호 생성부나 AD 변환부를 제어한다.
취득된 데이터를 반복 횟수(W)에 대응하도록 평균화하여 통상 시와 동일한 레벨(크기)의 데이터로 하는 어플리케이션으로 할 수도 있고, 취득된 데이터를 그대로 사용하는 어플리케이션으로 할 수도 있다.
이러한 구조에서는, 동일한 처리 대상 신호에 대하여 디지털 영역에서 데이터 가산이 이루어지므로 신호 데이터는 W배가 된다. 아날로그의 처리 대상 신호에 대해서, n비트의 AD 변환 처리를 행해 디지털화하므로, 아날로그 영역에서 가산을 행하는 것에 의한 폐해는 발생하지 않는다. 그 외에, 아날로그 영역에서의 신호 가산과 동일하도록 신호 데이터는 W배가 되지만 노이즈는 √W배가 되므로 노이즈 특성이 향상된다.
이러한 AD 변환의 구조를 적용한 AD 변환 장치는, 예를 들어 고체 촬상 장치에 적용된다. 또한, 고체 촬상 장치는 원 칩으로서 형성된 형태이어도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합되어 패키징된, 촬상 기능을 갖는 모듈 형상의 형태이어도 좋다. 또한, 고체 촬상 장치뿐만 아니라, 촬상 장치나 그 밖의 모든 전자 기기에도 적용 가능하다. 이 경우, 촬상 장치나 그 밖의 전자 기기로서, AD 변환 장치나 고체 촬상 장치와 마찬가지의 효과가 얻어진다. 여기서, 촬상 장치는, 예를 들어, 카메라(혹은 카메라 시스템)나 촬상 기능을 갖는 휴대 기기를 의미한다. 또한 「촬상」은, 통상의 카메라 촬영 시의 상의 촬영뿐만 아니라, 광의의 의미로서, 지문 검출 등도 포함하는 것이다.
본 발명의 일 형태에 의하면, n비트의 AD 변환 처리에 의해 아날로그 신호를 디지털화함과 함께, 동일한 처리 대상 신호에 대하여 디지털 영역에서 반복 횟수(W)로 디지털화된 데이터의 디지털 적분 처리를 행한다. 이로 인해, 아날로그 영역에서의 처리에서는 존재할 수 없는 AD 변환에 수반하는 양자화 노이즈나 회로 노이즈 등의 랜덤 노이즈의 문제를 완화할 수 있다.
도 1은 고체 촬상 장치의 제1 실시 형태의 개략 구성도이다.
도 2는 제1 실시 형태의 DA 변환부의 구성예를 도시하는 도면이다.
도 3은 AD 변환 처리와 CDS 처리에 착안한 고체 촬상 장치의 간이한 회로 구성도이다.
도 3a는 다중 가산 AD 변환의 동작을 설명하는 이미지도이다.
도 3b는 제1 실시 형태의 고체 촬상 장치에 있어서의 다중 가산 AD 변환과 디지털 CDS를 설명하는 타이밍 차트이다.
도 4는 제1 실시 형태의 고체 촬상 장치의 동작과 프레임 레이트의 관계를 설명하는 정지 화상 촬영 동작의 이미지도이다.
도 5는 제2 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 5a는 제2 실시 형태(제1예)의 고체 촬상 장치에 사용되는 스위치부를 설명하는 도면이다.
도 5b는 제2 실시 형태(제2예)의 고체 촬상 장치에 사용되는 스위치부를 설명하는 도면이다.
도 5c는 제2 실시 형태(제3예)의 고체 촬상 장치에 사용되는 스위치부를 설명하는 도면이다.
도 6은 제3 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 6a는 제3 실시 형태의 고체 촬상 장치의 동작을 설명하는 도면이다.
도 7은 제4 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 7a는 제4 실시 형태의 고체 촬상 장치에 있어서 사용되는 참조 신호 생성부의 구성예를 도시하는 도면이다.
도 7b는 제4 실시 형태의 고체 촬상 장치에 있어서의 참조 신호 생성부의 동작을 설명하는 도면이다.
도 8은 제5 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 8a는 제5 실시 형태의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트이다.
도 9는 제6 실시 형태의 고체 촬상 장치에 있어서의 노이즈 특성에 착안한 간이한 회로 구성도이다.
도 9a는 제6 실시 형태의 고체 촬상 장치의 동작을 설명하는 타이밍 차트이다.
도 10은 제7 실시 형태의 고체 촬상 장치에 있어서의 노이즈 특성에 착안한 간이한 회로 구성도이다.
도 10a는 제7 실시 형태의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트이다.
도 10b는 제7 실시 형태의 고체 촬상 장치의 동작에 있어서의 양자화 노이즈를 설명하기 위한 도면이다.
도 11은 제8 실시 형태의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트이다.
도 11a는 제8 실시 형태의 고체 촬상 장치의 동작의 효과를 설명하는 도면이다.
도 12는 촬상 장치(제9 실시 형태)의 개략 구성도이다.
도 13은 전자 기기(제10 실시 형태)의 개략 구성도이다.
도 14는 제1 비교예를 설명하는 도면(첫번째)이다.
도 14a는 제1 비교예를 설명하는 도면(두번째)이다.
도 15는 제2 비교예를 설명하는 도면(첫번째)이다.
도 15a는 제2 비교예를 설명하는 도면(두번째)이다.
도 16은 제3 비교예를 설명하는 도면이다.
도 17은 제4 비교예를 설명하는 도면(첫번째)이다.
도 17a는 제4 비교예를 설명하는 도면(두번째)이다.
도 17b는 제4 비교예를 설명하는 도면(세번째)이다.
도 18은 참조 신호 비교형의 AD 변환 방식을 적용한 종래의 고체 촬상 장치의 구성예를 도시하는 도면이다.
도 2는 제1 실시 형태의 DA 변환부의 구성예를 도시하는 도면이다.
도 3은 AD 변환 처리와 CDS 처리에 착안한 고체 촬상 장치의 간이한 회로 구성도이다.
도 3a는 다중 가산 AD 변환의 동작을 설명하는 이미지도이다.
도 3b는 제1 실시 형태의 고체 촬상 장치에 있어서의 다중 가산 AD 변환과 디지털 CDS를 설명하는 타이밍 차트이다.
도 4는 제1 실시 형태의 고체 촬상 장치의 동작과 프레임 레이트의 관계를 설명하는 정지 화상 촬영 동작의 이미지도이다.
도 5는 제2 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 5a는 제2 실시 형태(제1예)의 고체 촬상 장치에 사용되는 스위치부를 설명하는 도면이다.
도 5b는 제2 실시 형태(제2예)의 고체 촬상 장치에 사용되는 스위치부를 설명하는 도면이다.
도 5c는 제2 실시 형태(제3예)의 고체 촬상 장치에 사용되는 스위치부를 설명하는 도면이다.
도 6은 제3 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 6a는 제3 실시 형태의 고체 촬상 장치의 동작을 설명하는 도면이다.
도 7은 제4 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 7a는 제4 실시 형태의 고체 촬상 장치에 있어서 사용되는 참조 신호 생성부의 구성예를 도시하는 도면이다.
도 7b는 제4 실시 형태의 고체 촬상 장치에 있어서의 참조 신호 생성부의 동작을 설명하는 도면이다.
도 8은 제5 실시 형태의 고체 촬상 장치의 개략 구성도이다.
도 8a는 제5 실시 형태의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트이다.
도 9는 제6 실시 형태의 고체 촬상 장치에 있어서의 노이즈 특성에 착안한 간이한 회로 구성도이다.
도 9a는 제6 실시 형태의 고체 촬상 장치의 동작을 설명하는 타이밍 차트이다.
도 10은 제7 실시 형태의 고체 촬상 장치에 있어서의 노이즈 특성에 착안한 간이한 회로 구성도이다.
도 10a는 제7 실시 형태의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트이다.
도 10b는 제7 실시 형태의 고체 촬상 장치의 동작에 있어서의 양자화 노이즈를 설명하기 위한 도면이다.
도 11은 제8 실시 형태의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트이다.
도 11a는 제8 실시 형태의 고체 촬상 장치의 동작의 효과를 설명하는 도면이다.
도 12는 촬상 장치(제9 실시 형태)의 개략 구성도이다.
도 13은 전자 기기(제10 실시 형태)의 개략 구성도이다.
도 14는 제1 비교예를 설명하는 도면(첫번째)이다.
도 14a는 제1 비교예를 설명하는 도면(두번째)이다.
도 15는 제2 비교예를 설명하는 도면(첫번째)이다.
도 15a는 제2 비교예를 설명하는 도면(두번째)이다.
도 16은 제3 비교예를 설명하는 도면이다.
도 17은 제4 비교예를 설명하는 도면(첫번째)이다.
도 17a는 제4 비교예를 설명하는 도면(두번째)이다.
도 17b는 제4 비교예를 설명하는 도면(세번째)이다.
도 18은 참조 신호 비교형의 AD 변환 방식을 적용한 종래의 고체 촬상 장치의 구성예를 도시하는 도면이다.
이하, 도면을 참조하여 본 발명의 실시 형태에 대하여 상세하게 설명한다. 각 기능 요소에 대하여 실시 형태별로 구별할 때에는 A, B, C, …등과 같이 대문자의 영어의 참조자를 붙여 기재하고, 특별히 구별하지 않고 설명할 때에는 이 참조자를 생략하고 기재한다. 도면에 있어서도 마찬가지이다.
또한, 이하에 있어서는, X-Y 어드레스형의 고체 촬상 장치의 일례인, CMOS 고체 촬상 장치를 디바이스로서 사용한 경우를 예로 들어 설명한다. 또한, CMOS 고체 촬상 장치는, 모든 화소가 NMOS로 이루어지는 것으로서 설명한다. 단 이것은 일례이며, 대상이 되는 디바이스는 MOS형의 고체 촬상 장치에 제한하지 않는다. 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 갖는 단위 구성 요소를 라인 형상 혹은 매트릭스 형상으로 복수개 배열하여 이루어져 어드레스 제어에 의해 신호를 판독하는 물리량 분포 검지용의 반도체 장치 모두에, 후술하는 모든 실시 형태를 마찬가지로 적용할 수 있다.
<고체 촬상 장치 : 제1 실시 형태>
도 1은, 본 발명에 관한 고체 촬상 장치의 일 실시 형태인 CMOS형의 고체 촬상 장치(CMOS 이미지 센서)의 제1 실시 형태의 개략 구성도이다. 또한, 이 고체 촬상 장치는, 본 발명에 관한 전자 기기의 일 형태이기도 하다.
고체 촬상 장치(1)(제1 실시 형태의 고체 촬상 장치(1A)에 제한하지 않는다)는 입사광량에 따른 신호를 출력하는 수광 소자(전하 생성부의 일례)를 포함하는 복수개의 화소가 행 및 열로 배열된(즉 2차원 매트릭스 형상의) 화소부를 갖고, 각 화소로부터의 신호 출력이 전압 신호이며, CDS 처리 기능부나 디지털 변환부 등이 열병렬로 설치되어 있는 것이다. "열병렬로 CDS 처리 기능부나 디지털 변환부가 설치되어 있다"란, 수직열의 수직 신호선(열신호선의 일례)(19)에 대하여 실질적으로 병렬로 복수의 CDS 처리 기능부나 디지털 변환부(AD 변환부)가 설치되어 있는 것을 의미한다.
도 1에 도시된 바와 같이, 제1 실시 형태의 고체 촬상 장치(1A)는, 전하 생성부와 3개 혹은 4개의 트랜지스터를 기본 소자에 갖는 단위 화소(3)가 행 및 열로 배열된 화소부나 촬상부 등으로도 칭해지는 화소 어레이부(10)와, 화소 어레이부(10)의 외측에 설치된 구동 제어부(7)와, 화소 어레이부(10)의 단위 화소(3)에 화소 신호 판독용의 동작 전류(판독 전류)를 공급하는 판독 전류원부(24)와, 수직열마다 배치된 AD 변환부(250)를 갖는 칼럼 AD 변환부(26)와, 칼럼 AD 변환부(26)에 AD 변환용의 참조 신호(SLP_ADC)를 공급하는 참조 신호 생성부(27A)와, 출력부(28)를 구비하고 있다. 이들의 각 기능부는, 동일한 반도체 기판 상에 설치되어 있다. 참조 신호(SLP_ADC)는, 전체적으로 어느 기울기를 갖고 선형으로 변화하는 파형을 갖는 것이면 되고, 그 변화가 매끄러운 슬로프 형상을 나타내는 것이어도 되고, 계단 형상으로 순차적으로 변화하는 것이어도 된다.
참조 신호 비교형 AD 변환 방식을 채용하는 경우에 사고 방식으로서는 참조 신호 생성부(27A)도 열병렬로(화소열마다) 설치하는 것도 생각할 수 있다. 예를 들어, 각 화소열에 비교기와 참조 신호 발생기를 설치하고, 자기열의 비교기의 비교 결과를 기초로, 순서대로 참조 신호의 값을 대응하는 열의 참조 신호 발생기에 의해 변화시켜 가는 구성을 채용하는 경우이다. 그러나 이것으로는 회로 규모나 소비 전력이 증가한다. 따라서, 본 실시 형태에서는 참조 신호 생성부(27A)를 전열 공통으로 사용하는 구성을 채용하여, 참조 신호 생성부(27A)로부터 발생되는 참조 신호(SLP_ADC)를 각 화소열의 AD 변환부(250)가 공통으로 사용하는 구성으로 한다.
이 실시 형태의 AD 변환부(250)는, 화소 신호 전압(Vx)의 기준 레벨인 리셋 레벨 Srst와 신호 레벨 Ssig를 독립적으로 디지털 데이터로 변환하는 AD 변환부와, 리셋 레벨 Srst의 AD 변환 결과와 신호 레벨 Ssig의 AD 변환 결과 사이에서 차분 처리를 실행함으로써, 리셋 레벨 Srst와 신호 레벨 Ssig의 차로 표현되는 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하는 차분 처리부의 기능을 구비하고 있다.
구동 제어부(7)는 화소 어레이부(10)의 신호를 순차적으로 판독하기 위한 제어 회로 기능의 실현을 위하여 수평 주사부(12)(열 주사 회로), 수직 주사부(14)(행 주사 회로) 및 통신·타이밍 제어부(20)를 구비하고 있다. 통신·타이밍 제어부(20)는 내부 클록을 생성하는 클록 변환부의 기능을 갖는 클록 변환부(20a) 및 통신 기능이나 각 부를 제어하는 기능을 갖는 시스템 제어부(20b) 등을 갖는다. 도시하지 않았지만, 예를 들어, 수평 주사부(12)는 열 어드레스나 열 주사를 제어하는 수평 어드레스 설정부나 수평 구동부 등을 갖고, 수직 주사부(14)는 행 어드레스나 행 주사를 제어하는 수직 어드레스 설정부나 수직 구동부 등을 갖는다.
출력부(28)는 수평 신호선(18) 상의 신호(디지털 데이터이지만 소진폭)를 검출하는 감지 증폭기(28a)(S·A)와, 고체 촬상 장치(1A)와 외부의 인터페이스 기능을 이루는 인터페이스부(28b)(I/F부)를 갖는다. 인터페이스부(28b)의 출력은 출력단부(5c)에 접속되어 있고, 영상 데이터가 후단 회로에 출력된다.
제1 실시 형태에서는, 감지 증폭기(28a)와 인터페이스부(28b) 사이에 각종 디지털 연산 처리를 행하는 디지털 연산부(29)(신호 처리 블록)를 설치하고 있다. 디지털 연산부(29)는 적어도, AD 변환부(250)가 아니고 AD 변환부(250)의 후단에서 평균화 처리를 행하는 평균화 처리부의 기능을 갖는다. 평균화 처리는, 복수회의 AD 변환 처리를 반복하여 얻어진 AD 변환부(250)로부터 출력되는 디지털 데이터에 대하여, 그 복수회에 대응한 평균화를 행하는 것을 의미한다.
후술하는 제2 실시 형태와 같이, AD 변환부(250)에 평균화 처리부의 기능을 갖게 하는 구성으로 하는 것도 가능하지만, 그 경우, AD 변환부(250)의 구성이 W회의 평균화에 대응한 구성으로 해야 하며, AD 변환부(250)의 회로 스페이스가 증가한다. 이에 대해, AD 변환부(250)의 후단에 평균화 처리부의 기능을 갖는 디지털 연산부(29)를 설치하면, AD 변환부(250)의 회로 스페이스를 늘리지 않고, 평균화 처리를 실현할 수 있다.
클록 변환부(20a)는, 단자(5a)를 통하여 입력되는 마스터 클록 CLK0에 기초하여, 마스터 클록 CLK0보다 고속의 클록 주파수의 펄스를 생성하는 체배 회로를 내장하고 있으며, 카운트 클록(CKcnt1)이나 카운트 클록(CKdac1) 등의 내부 클록을 생성한다. 클록 변환부(20a)의 체배 회로로서는 k1을 마스터 클록 CLK0의 주파수의 배수로 했을 때 k1 체배 회로를 설치하면 되고, 위상 동기 회로(PLL : Phase-locked loop) 등, 주지의 여러 회로를 이용할 수 있다. 마스터 클록 CLK0보다 카운트 클록(CKcnt1)이나 카운트 클록(CKdac1)의 주파수를 높게 함으로써, AD 변환 처리나 데이터 출력 처리 등을 고속으로 동작시킬 수 있도록 된다. 또한, 디지털 연산부(29)를 설치할 때, 고속 클록을 사용하여, 고속의 계산을 필요로 하는 움직임 추출이나 압축 처리를 행할 수 있다.
도 1에서는, 간단하게 하기 위하여 행 및 열의 일부를 생략하고 도시하고 있지만, 현실에는 각 행이나 각 열에는 수십 내지 수천의 단위 화소(3)가 배치된다. 이 단위 화소(3)는 전형적으로는, 검지부의 일례인 수광 소자(전하 생성부)로서의 포토다이오드와, 증폭용의 반도체 소자(예를 들어 트랜지스터)를 갖는 화소 내 증폭기로 구성된다.
고체 촬상 장치(1A)는, 색 분해(색 분리) 필터를 사용함으로써, 화소 어레이부(10)를 컬러 촬상 대응으로 할 수 있다. 즉, 화소 어레이부(10)에 있어서의 각 전하 생성부(포토다이오드 등)의 전자파(본 예에서는 광)가 입사되는 수광면에, 컬러 화상을 촬상하기 위한 복수색의 색 필터의 조합으로 이루어지는 색 분해 필터의 어느 한 색 필터를, 예를 들어 소위 베이어(Bayer) 배열 등으로 하여 설치함으로써, 컬러 화상 촬상 대응으로 한다.
단위 화소(3)는 행 선택을 위한 행 제어선(15)을 통하여 수직 주사부(14)와, 또한 수직 신호선(19)을 통하여 AD 변환부(250)가 수직열마다 설치되어 있는 칼럼 AD 변환부(26)와, 각각 접속되어 있다. 여기서, 행 제어선(15)은 수직 주사부(14)로부터 화소에 들어가는 배선 전반을 나타낸다.
수평 주사부(12)나 수직 주사부(14) 등의 구동 제어부(7)의 각 요소는, 화소 어레이부(10)와 함께, 반도체 집적 회로 제조 기술과 마찬가지의 기술을 사용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성된 소위 원 칩(동일한 반도체 기판 상에 설치되어 있는 것)으로서, 반도체 시스템의 일례인 CMOS 이미지 센서로서, 본 실시 형태의 고체 촬상 장치(1A)의 일부를 이루도록 구성된다.
고체 촬상 장치(1A)는, 이와 같이 각 부가 반도체 영역에 일체적으로 형성된 원 칩으로서 형성된 형태이어도 좋고, 도시를 생략하였지만 화소 어레이부(10), 구동 제어부(7), 칼럼 AD 변환부(26) 등의 각종 신호 처리부 이외에, 촬영 렌즈, 광학 로우 패스 필터, 혹은 적외광 커트 필터 등의 광학계도 포함하는 상태에서, 이들을 통합되어 패키징된 촬상 기능을 갖는 모듈 형상의 형태로 해도 좋다.
수평 주사부(12)나 수직 주사부(14)는 통신·타이밍 제어부(20)로부터 부여되는 제어 신호(CN1, CN2)에 응답하여 시프트 동작(주사)을 개시하도록 되어 있다. 이 때문에 예를 들어, 행 제어선(15)에는 단위 화소(3)를 구동하기 위한 다양한 펄스 신호(예를 들어, 초기화 제어 전위를 규정하는 화소 리셋 펄스 RST, 전송 제어 전위를 규정하는 전송 펄스 TRG, 수직 선택 펄스 VSEL 등)가 포함된다.
통신·타이밍 제어부(20)의 시스템 제어부(20b)는 각 부의 동작에 필요한 클록이나 소정 타이밍의 펄스 신호를 공급하는 타이밍 제너레이터 TG(판독 어드레스 제어 장치의 일례)의 기능 블록과, 단자(5a)를 통하여 외부의 주 제어부로부터 공급되는 마스터 클록 CLK0을 수취하고, 또한 단자(5b)를 통하여 외부의 주 제어부로부터 공급되는 동작 모드 등을 지령하는 데이터를 수취하고, 또한 고체 촬상 장치(1A)의 정보를 포함하는 데이터를 외부의 주 제어부에 출력하는 통신 인터페이스의 기능 블록을 구비한다.
통신·타이밍 제어부(20)는 예를 들어, 수평 어드레스 신호를 수평 주사부(12)에, 또한 수직 어드레스 신호를 수직 주사부(14)에 출력하고, 각 주사부(12, 14)는, 그것을 받아 대응하는 행 혹은 열을 선택한다. 이때, 단위 화소(3)를 2차원 매트릭스 형상으로 배치하고 있으므로, 화소 신호 생성부(5)에 의해 생성되어 수직 신호선(19)을 통하여 열방향으로 출력되는 아날로그의 화소 신호를 행 단위로(열병렬로) 액세스하여 도입하는 (수직)스캔 읽기를 행하고, 이 후에 수직열의 배열 방향인 행 방향으로 액세스하여 화소 신호(본 예에서는 디지털화된 화소 데이터)를 출력측에 판독하는 (수평)스캔 읽기를 행하도록 함으로써, 화소 신호나 화소 데이터의 판독의 고속화를 도모하는 것이 좋다. 물론, 스캔 읽기에 한하지 않고, 판독하려는 단위 화소(3)를 직접 어드레스 지정함으로써 필요한 단위 화소(3)의 정보만을 판독하는 랜덤 액세스도 가능하다.
또한, 통신·타이밍 제어부(20)에서는, 단자(5a)를 통하여 입력되는 입력 클록 CLK0(마스터 클록)에 동기한 클록을 디바이스 내의 각 부, 예를 들어 수평 주사부(12), 수직 주사부(14), 칼럼 AD 변환부(26) 등에 공급한다.
칼럼 AD 변환부(26)의 각 AD 변환부(250)에는 카운트 클록(CKcnt1)이 공통으로 공급되고 있으며, 대응하는 열의 단위 화소(3)의 아날로그의 화소 신호 전압(Vx)을 받아, 그 화소 신호 전압(Vx)을 처리한다. 예를 들어, 각 AD 변환부(250)는 화소 신호 전압(Vx)을, 카운트 클록(CKcnt1)을 사용하여, 디지털 데이터로 변환하는 ADC(Analog Digital Converter) 회로를 갖는다.
칼럼 AD 변환부(26)에 있어서의 AD 변환 처리로서는, 행 단위로 병렬로 유지된 아날로그 신호(화소 신호 전압(Vx))를, 열마다 설치된 AD 변환부(250)를 사용하여, 행마다 병렬로 AD 변환하는 방법을 채용한다. 이때에는 참조 신호 비교형 AD 변환의 방법을 사용한다. 이 방법은, 간단한 구성으로 AD 변환기를 실현할 수 있기 때문에, 병렬로 설치해도 회로 규모가 커지지 않는다는 특징을 갖고 있다.
<칼럼 AD 회로와 참조 신호 생성부의 상세>
참조 신호 비교형의 AD 변환에 있어서는 변환 개시(비교 처리의 개시)부터 변환 종료(비교 처리의 종료)까지의 시간에 기초하여 카운트 동작 유효 기간(그 기간을 나타내는 신호를 카운트 인에이블 신호(EN)라고 칭한다)을 결정하고, 카운트 인에이블 신호(EN)에 기초하여 아날로그의 처리 대상 신호를 디지털 데이터로 변환한다.
수직 신호선(19)의 화소 신호 전압(Vx)은, 시간 계열로서, 기준 레벨로서의 화소 신호의 잡음을 포함하는 리셋 레벨 Srst 후에 신호 레벨 Ssig가 나타나는 것이다. 기준 레벨(리셋 레벨 Srst, 사실상 리셋 레벨 Srst와 등가)에 관한 처리를 프리차지상(P상으로 생략하고 기재하는 경우도 있다)의 처리(혹은 리셋 카운터 기간의 처리)라고 칭하고, 신호 레벨 Ssig에 관한 처리를 데이터상(D상으로 생략하고 기재하는 경우도 있다)의 처리(혹은 데이터 카운터 기간의 처리)라고 칭한다. P상의 처리 후에 D상의 처리를 행하는 경우, D상의 처리는 리셋 레벨 Srst에 신호 성분 Vsig를 더한 신호 레벨 Ssig에 관한 처리가 된다.
카운트 동작 유효 기간으로서는 AD 변환부(250)에 의해 P상 성분과 D상 성분 사이의 차분 처리를 행하는 경우에는, 예를 들어 일반적으로는 각 상의 처리 시에 모두 카운트 개시를 참조 신호(SLP_ADC)의 변화 개시 시점으로 하고 카운트 종료를 참조 신호(SLP_ADC)와 처리 대상 신호 전압이 일치하는 시점(사실상은 교차하는 시점 : 이하 마찬가지)으로 하는 제1 처리예를 채용할 수 있다. 이 경우, 1화소의 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하기 위한 P상·D상의 카운트 처리에 있어서, 카운터를, 다운 카운트 동작과 업 카운트 동작을 전환하여 동작시킨다.
혹은, AD 변환부(250)에 의해 P상 성분과 D상 성분 사이의 차분 처리를 행하는 경우에 각 상의 처리 중 어느 한쪽은, 카운트 개시를 참조 신호(SLP_ADC)의 변화 개시 시점으로 하고 카운트 종료를 참조 신호(SLP_ADC)와 처리 대상 신호 전압이 일치하는 시점으로 하지만, 다른 쪽은 카운트 개시를 참조 신호(SLP_ADC)와 처리 대상 신호 전압이 일치하는 시점으로 하고 카운트 종료를 그 회의 원하는 카운트 수에 도달하는 시점(전형적으로는 최대 AD 변환 기간이 도달한 시점)으로 하는 제2 처리예를 채용할 수도 있다. 이 경우, 카운터는 P상·D상의 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽만으로 동작하면 된다.
또한, 사고 방식으로서는, AD 변환부(250)의 후단(예를 들어 디지털 연산부(29))에 의해 P상 성분과 D상 성분 사이의 차분 처리를 행하는 것도 생각할 수 있다. 이 경우에는 각 상의 처리 시에 모두 카운트 개시를 참조 신호(SLP_ADC)의 변화 개시 시점으로 하고 카운트 종료를 참조 신호(SLP_ADC)와 처리 대상 신호 전압이 일치하는 시점, 혹은 카운트 개시를 참조 신호(SLP_ADC)와 처리 대상 신호 전압이 일치하는 시점으로 하고 카운트 종료를 그 회의 원하는 카운트 수에 도달하는 시점(전형적으로는 최대 AD 변환 기간이 도달한 시점)으로 하는 제3 처리예를 채용할 수도 있다. 이 경우, 카운터는 P상·D상의 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽만으로 동작하면 된다.
또한, 본 실시 형태에서는, AD 변환부(250)에 의해 CDS 처리를 완결시켜 두므로, 이 제3 처리예는 채용하지 않는다. 단, P상 데이터와 D상 데이터를 개별로 출력부(28)측에 전송하고, AD 변환부(250)의 후단에서(예를 들어 디지털 연산부(29)에 의해) CDS 처리를 행하도록 해도 좋다.
또한, 여기에서는 3개의 처리예를 설명했지만, 본 출원인은 그 밖에도 AD 변환부(250)에 의해 AD 변환과 CDS 처리를 행하는 참조 신호 비교형의 AD 변환 방식을 다양하게 제안하고 있으며, 그들도 기본적으로는 후술하는 각 실시 형태에서 채용할 수 있는 것이다.
어느 한 처리예에 있어서도, 원리적으로는, 비교기(전압 비교기)에 램프 형상의 참조 신호(SLP_ADC)를 공급함과 함께, 수직 신호선(19)을 통하여 입력된 아날로그의 화소 신호를 참조 신호(SLP_ADC)와 비교함과 함께, 카운트 동작 유효 기간에 들어가면 클록 신호에서의 카운트(계수)를 개시함으로써, 지정되어 있는 카운트 동작 유효 기간에 있어서의 클록 수를 카운트함으로써 AD 변환을 행한다.
AD 변환부(250)는 참조 신호 생성부(27A)에 의해 생성되는 참조 신호(SLP_ADC)와, 행 제어선(15)마다 단위 화소(3)로부터 수직 신호선(19)(H1, H2, …, Hh)을 경유하여 얻어지는 아날로그의 화소 신호를 비교하는 비교부(252)(COMP : 비교기)와, 비교부(252)가 비교 처리를 완료할 때까지의 시간과 일정한 관계를 갖는 카운트 인에이블 신호(EN)의 액티브 기간을 카운트 클록(CKcnt1)에 의해 카운트하고, 카운트 결과를 유지하는 카운터부(254)를 구비하여 구성되어 있다.
참조 신호 생성부(27A)는, DA 변환부(270A)(DAC; Digital Analog Converter)를 갖고 구성되어 있고, 통신·타이밍 제어부(20)로부터의 제어 데이터(CN4)로 나타나는 초기값으로부터 카운트 클록(CKdac1)에 동기하여, 계단 형상의 톱니 형상파(램프파형; 이하 참조 신호(SLP_ADC)라고도 칭한다)를 생성하여, 칼럼 AD 변환부(26)의 개개의 AD 변환부(250)에, 이 생성된 계단 형상의 톱니 형상파의 참조 신호(SLP_ADC)를 AD 변환용의 참조 전압(ADC 기준 신호)으로서 공급하도록 되어 있다. 또한, 도시를 생략하고 있지만, 노이즈 방지용의 필터를 설치하면 된다. 또한, 카운트 클록(CKdac1)은 카운터부(254)용의 카운트 클록(CKcnt1)과 동일하게 해도 좋다.
통신·타이밍 제어부(20)로부터 참조 신호 생성부(27A)의 DA 변환부(270A)에 공급하는 제어 데이터(CN4)는, 비교 처리마다의 참조 신호(SLP_ADC)가 기본적으로는 동일한 기울기(변화율)가 되도록, 시간에 대한 디지털 데이터의 변화율을 동일하게 하는 정보도 포함하고 있다. 구체적으로는, 전류를 출력형의 DA 변환 회로를 사용하여, 카운트 클록(CKdac1)에 동기하여, 단위 시간마다 1씩 카운트값을 변화시키고, 그 카운트값에 따른 전류를 출력하도록 한다. 그리고, 그 전류 신호를 전류 전압 변환용의 저항 소자에 의해 전압 신호로 변환하도록 한다.
본 실시 형태의 칼럼 AD 변환 처리에 있어서는, 열마다 배치된 비교부(252)에 DA 변환부(270A)로부터 참조 신호(SLP_ADC)가 공통으로 공급되어, 각 비교부(252)가 처리를 담당하는 화소 신호 전압(Vx)에 대해 공통된 참조 신호(SLP_ADC)를 사용하여 비교 처리를 행한다. 카운터부(254)는 카운트 인에이블 신호(EN)의 액티브 기간(H 레벨일 때)에 카운트 클록(CKcnt1)을 바탕으로 카운트 처리를 행하여, 카운트 처리 종료 시의 카운트 결과를 유지한다.
통신·타이밍 제어부(20)로부터 각 AD 변환부(250)의 카운터부(254)에는, 카운터부(254)가 P상·D상의 카운트 처리를 다운 카운트 모드로 동작하는 것이나 업 카운트 모드에서 동작하는 것이나, P상의 카운트 처리에 있어서의 초기값 Dini의 설정이나 리셋 처리 등, 그 밖의 제어 정보를 지시하는 제어 신호(CN5)가 입력되어 있다.
비교부(252)의 한쪽의 입력 단자(+)는 다른 비교부(252)의 입력 단자(+)와 공통으로, 참조 신호 생성부(27A)에 의해 생성되는 참조 신호(SLP_ADC)가 입력되고, 다른 쪽의 입력 단자(-)에는 각각 대응하는 수직열의 수직 신호선(19)이 접속되고, 화소 어레이부(10)로부터의 화소 신호 전압(Vx)이 개별적으로 입력된다.
카운터부(254)의 클록 단자(CK)에는 다른 카운터부(254)의 클록 단자(CK)와 공통으로, 통신·타이밍 제어부(20)로부터 카운트 클록(CKcnt1)이 입력되어 있다. 이 카운터부(254)는 그 구성에 대해서는 도시를 생략하였지만, 래치로 구성된 데이터 기억부의 배선 형태를 동기 카운터 형식이나 리플 카운터 형식으로 변경함으로써 실현할 수 있어, 1개의 카운트 클록(CKcnt1)의 입력으로, 내부 카운트를 행하게 되어 있다.
카운터부(254)는 1화소의 신호 성분 Vsig의 디지털 데이터 Dsig를 취득하기 위한 P상·D상의 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작을 전환하여 동작시키는 제1 처리예의 경우에는, 바람직하게는 다운 카운트 동작과 업 카운트 동작을 전환 가능한 업 다운 카운터를 사용하는 것이 좋다.
한편, P상·D상의 카운트 처리에 있어서, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽만으로 동작하면 되는 제2 처리예나 제3 처리예의 경우에는 그 동작에 대응하는 업 카운터 혹은 다운 카운터 중 어느 하나면 충분하다. 단, 원리적으로는 이용 형태로서, 다운 카운트 동작과 업 카운트 동작을 전환 가능한 업 다운 카운터를 사용하여, 다운 카운트 동작과 업 카운트 동작 중 어느 한쪽으로 동작시키도록 해도 지장없다. 그러나 통상은, 업 다운 카운터는 그 모드 전환용의 회로 구성이 필요하여, 업 카운터나 다운 카운터라는 단일 카운트 모드에만 대응한 구성에 비하면 회로 규모가 커지므로, 어느 한쪽만으로 동작하면 되는 경우에는 업 다운 카운터를 채용하지 않는 것이 좋다.
카운터부(254)에는, 수평 주사부(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 카운터부(254)는 카운트 결과를 유지하는 래치 기능을 갖고 있으며, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는 카운터 출력값을 유지한다.
개개의 AD 변환부(250)의 출력측은, 예를 들어, 카운터부(254)의 출력을 수평 신호선(18)에 접속할 수 있다. 혹은, 도시와 같이, 카운터부(254)의 후단에, 이 카운터부(254)가 유지한 카운트 결과를 유지하는 래치를 구비한 메모리 장치로서의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256) 사이에 배치된 스위치부(258A)를 구비하는 구성을 채용할 수도 있다. 스위치부(258A)는, 수직열마다 스위치(SW)를 갖는다.
데이터 기억부(256)를 구비하는 구성을 채용하는 경우, 스위치(SW)에는 다른 수직열의 스위치(SW)와 공통으로, 통신·타이밍 제어부(20)로부터 소정의 타이밍에 제어 펄스로서의 메모리 전송 지시 펄스(CN8)가 공급된다. 스위치부(258A)의 각 스위치(SW)는, 메모리 전송 지시 펄스(CN8)가 공급되면, 대응하는 카운터부(254)의 카운트값을 데이터 기억부(256)에 전송한다. 데이터 기억부(256)는 전송된 카운트값을 유지·기억한다.
또한, 카운터부(254)의 카운트값을 소정의 타이밍에 데이터 기억부(256)에 유지시키는 구조는 양자간에 스위치부(258A)를 배치하는 구성에 한하지 않고, 예를 들어 카운터부(254)와 데이터 기억부(256)를 직접 접속하면서, 카운터부(254)의 출력 인에이블을 메모리 전송 지시 펄스(CN8)로 제어함으로써 실현할 수도 있고, 데이터 기억부(256)의 데이터 도입 타이밍을 정하는 래치 클록으로서 메모리 전송 지시 펄스(CN8)를 사용함으로써도 실현할 수 있다.
데이터 기억부(256)에는 수평 주사부(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 데이터 기억부(256)는 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는 카운터부(254)로부터 도입한 카운트값을 유지한다.
수평 주사부(12)는 칼럼 AD 변환부(26)의 각 비교부(252)와 카운터부(254)가, 각각이 담당하는 처리를 행하는 것과 병행하여, 각 데이터 기억부(256)가 유지하고 있던 카운트값을 판독하는 판독 주사부의 기능을 갖는다.
데이터 기억부(256)의 출력은, 수평 신호선(18)에 접속되어 있다. 수평 신호선(18)은, AD 변환부(250)의 비트 폭만큼 혹은 그 2배폭만큼(예를 들어 상보 출력으로 할 때)의 신호선을 갖고, 각각의 출력선에 대응한 감지 증폭기(28a)를 갖는 출력부(28)에 접속된다.
데이터 기억부(256)를 구비한 구성으로 하면, 카운터부(254)가 유지한 카운트 결과를, 데이터 기억부(256)에 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작 즉 AD 변환 처리와, 카운트 결과의 수평 신호선(18)에의 판독 동작을 독립적으로 제어 가능하여, AD 변환 처리와 외부로의 신호의 판독 동작을 병행하여 행하는 파이프라인 동작을 실현할 수 있다.
이와 같은 구성에 있어서, AD 변환부(250)는 소정의 화소 신호 판독 기간에 있어서, 카운트 동작을 행하여, 소정의 타이밍에 카운트 결과를 출력한다. 즉, 우선, 비교부(252)에서는 참조 신호 생성부(27A)로부터의 참조 신호(SLP_ADC)와, 수직 신호선(19)을 통하여 입력되는 화소 신호 전압(Vx)을 비교한다. 양쪽의 전압이 동일해지면, 비교부(252)의 비교 출력 Co(컴퍼레이트 출력)가 반전한다. 예를 들어, 비교부(252)는 전원 전위 등의 H 레벨을 인액티브 상태로 하고, 화소 신호 전압(Vx)과 참조 신호(SLP_ADC)가 일치했을 때에 L 레벨(액티브 상태)로 천이한다.
카운터부(254)는 비교부(252)로부터의 비교 출력 Co를 카운트 인에이블 신호(EN)로서 사용한다. 카운터부(254)는 카운트 인에이블 신호(EN)가 액티브 기간(비교부(252)의 비교 출력 Co가 H 기간)의 카운트 클록(CKcnt1)의 수를 화소 데이터로서 래치(유지·기억)함으로써 AD 변환을 완료한다.
상세한 것은 후술하겠지만, 본 실시 형태의 통신·타이밍 제어부(20)는 AD 변환부(250)에 있어서, 통상의 AD 변환 처리 시에는 n비트로 AD 변환을 행하고, 다중 가산 AD 변환 처리 시에는 n비트로 W회의 AD 변환을 행하여 디지털 적분 처리를 실행하도록 참조 신호 생성부(27A)나 카운터부(254)를 제어한다. 이것에 대응하도록 제1 실시 형태에서는 카운터부(254), 데이터 기억부(256), 스위치부(258) 및 수평 신호선(18)은 각각 "n+M" 비트에 대응한 구성을 채용하고 있다.
여기서, 참조 신호 비교형의 AD 변환 처리를 복수회 반복할 때의 횟수(W)와, 카운터부(254)에 대한 n비트로부터의 증분의 비트 수 M은, "2^(M-1)<W≤2^M"를 만족하도록 한다. 예를 들어, 반복 횟수(W)가 2일 때는 1비트분 늘리고, 반복 횟수(W)가 3 또는 4일 때는 2비트분 늘리고, 반복 횟수(W)가 5 내지 8 중 어느 하나일 때는 3비트분 늘리게 된다. 이것은, 참조 신호 비교형의 AD 변환 처리를 W회 반복하면, 신호의 디지털 데이터가 W배가 되고, 이것을 문제없이 처리하기 위하여 필요한 비트 수의 관계로부터 규정되는 것이다.
<참조 신호 생성부 : 제1 실시 형태>
도 2는 제1 실시 형태의 고체 촬상 장치(1A)에 있어서 사용되는 참조 신호 생성부(27A)의 DA 변환부(270A)의 구성예를 도시하는 도면이다. DA 변환부(270A)는, 정전류원의 조합으로 구성되어 있는 전류원부(302)와, 카운터부(312)와, 오프셋 생성부(314)와, 전류원 제어부(316)와, 기준 전류값 I_0을 설정하는 기준 전류원부(330)를 구비하고, 전류 출력형의 DA 변환 회로로 되어 있다. 전류원부(302)의 전류 출력단부에는 전류 전압 변환용의 소자로서, 저항값 R_340의 저항 소자(340)가 접속되어 있다.
전류원부(302)는 소정의 규정 전류값을 출력하는 정전류원(304)을 갖는다. 전류원부(302)의 각 정전류원(304)의 전류값을 어떻게 설정할지, 어떻게 배열하여 제어할지는 다양하다. 여기에서는, 이해를 쉽게 하기 위해, 일례로서, 정전류원(304)은 비트분의 정전류원(304)을 갖고, 각 정전류원(304)은 기준 전류원부(330)에 의해 설정된 기준 전류값 I_0에 대하여 비트의 가중치를 갖는 전류를 출력하는 것으로 한다.
예를 들어 13비트 대응으로 하는 경우이면, "^"를 멱승을 나타내는 것으로 했을 때, 0비트째의 정전류원(304_0)은 2^0×I_0, 1비트째의 정전류원(304_1)은 2^1×I_0, …, 11비트째의 정전류원(304_11)은 2^11×I_0, 12비트째의 정전류원(304_12)은 2^12×I_0을 출력한다. 정전류원(304)의 각 전류 출력단부는 공통으로 접속되고, 또한 저항 소자(340)를 통하여 참조 신호(SLP_ADC)의 초기 전위 SLP_ini에 상당하는 기준 전원(Vref)에 접속되어 있다. 기준 전원(Vref)은 제어 데이터(CN4)에 포함되어 있는 비교 처리마다의 참조 신호(SLP_ADC)의 초기값을 지시하는 정보에 기초하여 설정되지만, 이 기준 전원(Vref)을 설정하기 위한 회로 구성은 어떤 것이든 상관없다.
기준 전류원부(330)는 일단부가 부전원 혹은 접지에 접속된 초기 전류 Iini를 발생하는 정전류원(332)과, 정전류원(332)의 부하가 되는 Pch형의 트랜지스터(334)와, 게인 변경부(336)와, 게인 변경부(336)로부터 출력된 전류를 전류원부(302)의 각 정전류원(304)에 부여하는 Nch형의 트랜지스터(338)를 갖는다. 트랜지스터(334)는 소스가 정전원에 접속되고, 드레인·게이트가 공통으로 정전류원(332)의 출력단부에 접속되고, 또한 게인 변경부(336)의 도시하지 않은 트랜지스터와 커런트 미러에 접속되어 있다.
게인 변경부(336)는 그 상세한 것은 도시를 생략하였지만, 트랜지스터(334)로부터의 미러 전류를 소정배로 한 기준 전류값 I_0을 트랜지스터(338)에 공급한다. 트랜지스터(338)는 소스가 부전원 혹은 접지에 접속되고, 드레인·게이트가 공통으로 게인 변경부(336)의 출력단부에 접속되고, 또한 전류원부(302)의 각 정전류원(304)과 커런트 미러에 접속되어 있다.
게인 변경부(336)는 제어 데이터(CN4)에 포함되어 있는 비교 처리마다의 참조 신호(SLP_ADC)의 기울기를 지시하는 정보에 기초하여, 1클록당 전압 변화분 ΔSLPdac(=I_0×R_340)를 설정하고, 카운트 클록(CKdac)마다 1씩 카운트값을 변화시킨다. 실제로는, 카운트 클록(CKdac)의 최대 카운트 수(예를 들어 10비트로 1024 등)에 대한 최대 전압폭을 설정하기만 해도 된다. 기준 전류원부(330)의 정전류원(332)의 초기 전류량 Iini에 대한 게인을 바꿈으로써, 클록당 ΔSLPdac가 조정되어, 결과적으로 참조 신호(SLP_ADC)의 기울기(변화율)가 조정된다.
카운터부(312)는 통신·타이밍 제어부(20)로부터의 카운트 클록(CKdac1)에 기초하여 카운트 동작을 하여, 카운트 결과를 전류원 제어부(316)에 공급한다. 오프셋 생성부(314)는 카운터부(312)의 카운트값에 기초하는 변화와는 별도로 참조 신호(SLP_ADC)에 일정 전위(오프셋량)를 부여하는 것이며, 그 정보를 전류원 제어부(316)에 공급한다. 전류원 제어부(316)는 카운터부(312)의 카운트값과 전류원 제어부(316)로부터의 오프셋량의 정보에 기초하여, 어느 한 정전류원(304)을 온/오프시킬지를 판단하여, 그 판단 결과에 기초하여 정전류원(304)을 온/오프한다.
후술하는 각 실시 형태의 동작예에서는 이해를 용이하게 하기 위하여 특별한 언급이 없는 한 오프셋량은 제로인 것으로 한다. 따라서, DA 변환부(270A)는, 카운터부(312)의 카운트값이 진행될 때마다, 제어 데이터(CN4)에 포함되어 있는 초기값을 나타내는 전압으로부터 1개의 카운트 클록(CKdac1)마다 ΔSLPdac씩 전압을 변화시킨다. 업 카운트 동작으로 하면 ΔSLPdac씩 전압이 저하되므로 음의 기울기가 되고, 다운 카운트 동작으로 하면 ΔSLPdac씩 전압이 상승되므로 양의 기울기가 된다.
또한, 여기에서 나타낸 참조 신호 생성부(27A)의 구성은 일례에 지나지 않으며, 참조 신호(SLP_ADC)의 기울기 조정 방법은 이러한 방법에 한정되지 않는다. 예를 들어, 제어 데이터(CN4)에 α(초기값)와 기울기(변화율) β를 포함하고, y=α-β*x 되는 함수를 만족하는 참조 신호(SLP_ADC)를 생성할 수 있으면 되며, 카운터부(312)를 사용하지 않고 참조 신호 생성부(27A)를 구성해도 좋다. 단, 카운터부(312)를 사용하는 구성은, 참조 신호(SLP_ADC)의 생성이 용이하고, 또한 카운터부(254)와의 동작의 대응을 채용하기 쉬운 이점이 있다.
예를 들어, 참조 신호 생성부(27A)에 부여하는 카운트 클록(CKdac)의 주기를 일정하게 하면서, 카운터 출력값을 x로 하고 y=α-β*x에 의해 산출되는 전위를 출력하는 구성을 생각할 수 있다. 이때, 기울기 β를 지시하는 정보에 기초하는 1개의 카운트 클록(CKdac)마다의 전압 변화분 ΔSLPdac(즉 참조 신호(SLP_ADC)의 기울기 β)의 조정은, 예를 들어 클록 수를 바꿈으로써 실현된다. 그 이외에도, 전류 전압 변환용의 저항값을 바꾸는 것이나 단위 전류원의 전류량을 바꿈으로써, 클록당 ΔSLPdac를 조정할 수 있다.
<고체 촬상 장치의 동작; 제1 실시 형태>
도 3 내지 도 3b는 제1 실시 형태의 고체 촬상 장치(1A)의 동작을 설명하는 도면이다. 여기서, 도 3은 AD 변환 처리와 CDS 처리에 착안한 고체 촬상 장치(1)의 간이한 회로 구성도이다. 도 3a는 다중 가산 AD 변환의 동작을 설명하는 이미지도이다. 도 3b는 제1 실시 형태의 고체 촬상 장치(1A)에 있어서의 다중 가산 AD 변환과 디지털 CDS를 설명하는 타이밍 차트이다.
도 3에 도시된 바와 같이, 단위 화소(3)는 일례로서, 전하 생성부(32) 이외에, 4개의 트랜지스터(판독 선택용 트랜지스터(34), 리셋 트랜지스터(36), 수직 선택용 트랜지스터(40), 증폭용 트랜지스터(42))를 화소 신호 생성부(5)를 구성하는 기본 소자로서 구비한다. 전송부를 구성하는 판독 선택용 트랜지스터(34)는 전송 신호 TRG에 의해 구동된다. 초기화부를 구성하는 리셋 트랜지스터(36)는 리셋 신호 RST에 의해 구동된다. 수직 선택용 트랜지스터(40)는 수직 선택 신호 VSEL에 의해 구동된다.
포토다이오드 PD 등의 수광 소자 DET에 의해 구성되는 검지부의 일례인 전하 생성부(32)는 수광 소자 DET의 일단부(애노드측)가 저전위측의 기준 전위 Vss(부전위 : 예를 들어 -1V 정도)에 접속되고, 타단부(캐소드측)가 판독 선택용 트랜지스터(34)의 입력단부(전형적으로는 소스)에 접속되어 있다. 또한, 기준 전위 Vss는 접지 전위 GND로 해도 좋다. 판독 선택용 트랜지스터(34)는 출력단부(전형적으로는 드레인)가 리셋 트랜지스터(36)와 플로팅 디퓨전(38)과 증폭용 트랜지스터(42)가 접속되는 접속 노드에 접속된다. 리셋 트랜지스터(36)는 소스가 플로팅 디퓨전(38)에 드레인이 리셋 전원 Vrd(통상은 전원 Vdd와 공통으로 한다)에 각각 접속된다.
수직 선택용 트랜지스터(40)는 일례로서, 드레인이 증폭용 트랜지스터(42)의 소스에, 소스가 화소선(51)에 각각 접속되고, 게이트(특히 수직 선택 게이트 SELV라고 한다)가 수직 선택선(52)에 접속되어 있다. 증폭용 트랜지스터(42)는 게이트가 플로팅 디퓨전(38)에 접속되고, 드레인이 전원 Vdd에, 소스는 수직 선택용 트랜지스터(40)를 통하여 화소선(51)에 접속되고, 또한 수직 신호선(19)에 접속되게 되어 있다. 또한 이러한 접속 구성에 한하지 않고, 수직 선택용 트랜지스터(40)와 증폭용 트랜지스터(42)의 배치를 반대로 하여, 수직 선택용 트랜지스터(40)는 드레인이 전원 Vdd에, 소스가 증폭용 트랜지스터(42)의 드레인에 접속되고, 증폭용 트랜지스터(42)의 소스가 화소선(51)에 접속되도록 해도 좋다.
수직 신호선(19)은, 그 일단부가 칼럼 AD 변환부(26)측으로 연장됨과 함께, 그 경로에 있어서, 판독 전류원부(24)가 접속되어 있다. 판독 전류 제어부(24)는 그 상세한 것은 도시를 생략하였지만, 각 수직열에 대하여 부하 MOS 트랜지스터를 갖고, 기준 전류원부와 트랜지스터 사이에서 게이트끼리 접속되어 커런트 미러 회로를 구성하고, 수직 신호선(19)에 대하여 전류원(24a)으로서 기능하게 되어 있다. 그리고, 증폭용 트랜지스터(42) 사이에서 대략 일정한 동작 전류(판독 전류)가 공급되는 소스 폴로워 구성이 채용되게 되어 있다.
AD 변환부(250)에서는, 우선 단위 화소(3)로부터 수직 신호선(19)에 판독한 아날로그의 화소 신호 전압(Vx)을, 열마다 배치된 AD 변환부(250)의 비교부(252)에 의해 참조 신호(SLP_ADC)와 비교한다. 이때, 비교부(252)와 마찬가지로 열마다 배치된 카운터부(254)를 카운트 인에이블 신호(EN)에 기초하여 동작시켜 두고, 참조 신호(SLP_ADC)의 어느 한 전위와 카운터부(254)를 1대1의 대응을 취하면서 변화시킴으로써, 수직 신호선(19)의 화소 신호 전압(Vx)을 디지털 데이터로 변환한다.
여기서, 종래의 구조에서는, 우선 제1 신호의 처리 시, 즉 리셋 레벨 Srst에 대한 AD 변환 기간인 P상의 처리 기간에 있어서는, 카운터부(254)의 각 플립플롭의 카운트값을 초기값 "0"으로 리셋시킨다. 그리고, 카운터부(254)를 다운 카운트 모드로 설정하고, 비교부(252)에 의한 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)의 P상 레벨의 비교 처리와 카운터부(254)에 의한 카운트 처리를 병행하여 동작시킴으로써, P상 레벨의 AD 변환을 행한다. 이에 의해, 카운터부(254)에는 리셋 레벨 Srst의 크기에 대응한 디지털값(리셋 데이터) Drst를 나타내는(부호를 가미하면 -Drst를 나타낸다) 카운트값이 유지된다.
이어진 제2 신호의 처리 시, 즉 신호 레벨 Ssig에 관한 AD 변환 기간인 D상의 처리 기간에는 리셋 레벨 Srst 외에 단위 화소(3)마다의 입사광량에 따른 신호 성분 Vsig를 판독하고, P상의 판독과 마찬가지의 동작을 행한다. 우선, 카운터부(254)를 P상 처리 시와는 반대인 업 카운트 모드로 설정하고, 비교부(252)에 의한 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)의 D상 레벨의 비교 처리와 카운터부(254)에 의한 카운트 처리를 병행하여 동작시킴으로써 D상 레벨의 AD 변환을 행한다.
이때, P상의 판독 및 AD 변환 시에 취득된 화소 신호 전압(Vx)의 리셋 레벨 Srst의 디지털값(리셋 데이터) Drst를 스타트점으로 하고, P상과는 반대로 업 카운트한다. 신호 레벨 Ssig는 리셋 레벨 Srst에 신호 성분 Vsig를 더한 레벨이므로, 신호 레벨 Ssig의 AD 변환 결과의 카운트값은 기본적으로는 "Drst+Dsig"이지만, 업 카운트의 개시점을, 리셋 레벨 Srst의 AD 변환 결과인 "-Drst"로 하고 있으므로, 실제로 카운터부(254)에 유지되는 카운트값은 "-Drst+(Dsig+Drst)=Dsig"이 된다.
즉, 카운터부(254)에 있어서의 카운트 동작을, P상의 처리 시에는 다운 카운트, D상의 처리 시에는 업 카운트로, 각각의 카운트 모드를 상이한 것으로 하고 있으므로, 카운터부(254) 내에서 자동으로 리셋 레벨 Srst의 AD 변환 결과인 카운트 수 "-Drst"와 신호 레벨 Ssig의 AD 변환 결과인 카운트 수 "Drst+Dsig" 사이에서의 차분 처리(감산 처리)가 자동으로 행하여져, 이 차분 처리 결과에 따른 카운트 수 Dsig가 카운터부(254)에 유지된다. 이 차분 처리 결과에 따른 카운터부(254)에 유지되는 카운트 수 Dsig는 신호 성분 Vsig에 따른 신호 데이터를 나타내는 것이 된다.
상술한 바와 같이 하여, P상의 처리 시에 있어서의 다운 카운트와 D상의 처리 시에 있어서의 업 카운트라는, 2회의 판독과 카운트 처리에 의한 카운터부(254) 내에서의 차분 처리에 의해 단위 화소(3)마다의 편차를 포함한 리셋 레벨 Srst를 제거할 수 있어, 단위 화소(3)마다의 입사광량에 따른 신호 성분 Vsig만의 AD 변환 결과를 간이한 구성으로 취득할 수 있다. 따라서, AD 변환부(250)는 아날로그의 화소 신호를 디지털의 화소 데이터로 변환하는 디지털 변환부로서뿐만 아니라, CDS(Correlated Double Sampling ; 상관 이중 샘플링) 처리 기능부로서도 동작하게 된다.
한편, 제1 실시 형태에서는, 도 3a에 도시된 바와 같이 1수평 주사 기간 내에 있어서의 P상과 D상의 카운트 모드 관계에 대해서는 종전과 동일하게 하면서, P상 및 D상의 각 AD 변환 처리 시에, 각각 동일 신호에 대해 참조 신호 비교형의 AD 변환 처리를 복수회(W회로 한다 : W는 2 이상의 양의 정수) 연속하여 행하도록 한다. 이때, 2회째 이후의 처리 시에는 AD 변환용의 참조 신호(SLP_ADC)를 변화시키는 방법은 1회째와 동일하게 하고, 그 이전의 AD 변환 결과를 스타트점으로 하고, 동일한 카운트 모드에서 카운트 처리한다.
이와 같이 함으로써, P상 및 D상의 각 처리에 있어서는, 동일 신호의 AD 변환 결과를 W배로 한 데이터(가산 데이터)가 얻어진다. P상과 D상에서 카운트 모드를 반대로 하는 것과의 조합에 의해, "-W·Drst+W·(Dsig+Drst)=W·Dsig" 되는 연산 결과가 얻어지게 된다. 카운터부(254)가 디지털 적분기의 의 기능을 한다. 신호는 W배가 되지만 노이즈는 √W배가 되므로 노이즈 특성의 향상된다. 아날로그 가산과 같은 다이나믹 레인지의 문제를 수반하지 않고 랜덤 노이즈를 저감할 수 있다.
W·Dsig를 그대로 사용하는 어플리케이션으로 하면, 출력 데이터로서 다이나믹 레인지 확대를 도모할 수 있다. P상과 D상 각각에 대하여 복수회의 참조 신호 비교형의 AD 변환 처리를 실행하여 가산만을 행함으로써, 동일한 화상을 복수회 가산한 화상을 얻을 수 있다는 것이며, 동일한 게인 설정에서도 레인지가 2배인 데이터를 취득할 수 있다. 예를 들어, P상 및 D상의 각 참조 신호 비교형의 AD 변환 처리에 관하여, 통상의 밝기의 촬영 시에는 종전과 동일하도록 1회의 처리를 행하지만, 저 조도 하의 촬영 시에는 동일 신호에 대하여 W회의 처리를 행함으로써, 저 조도측의 촬영 가능 범위를 확대할 수 있다. 또한, 원래의 레벨과 동일한 크기의 데이터가 필요한 어플리케이션일 때에는 W배로 한 가산 데이터 W·Dsig를 평균화하면, 즉 가산 평균을 취하면 된다.
이것으로부터 알 수 있는 바와 같이, AD 변환부(250)에서는, 본 실시 형태를 적용하지 않을 때의 비트 폭 n에 대하여, W배로 한 가산 데이터 W·Dsig가 얻어지게 된다. 여기서, 반복 횟수(W)가 "2^(M-1)<W≤2^M"를 만족하는 것으로 했을 때, 카운터부(254), 데이터 기억부(256), 스위치부(258A) 및 수평 신호선(18)은 각각"n+M"(M은 1 이상의 양의 정수) 비트에 대응한 구성이 필요하게 된다(도 1을 참조). 예를 들어, n=12, M=1이고 W=2로 했을 때에는 카운터부(254), 데이터 기억부(256), 스위치부(258A) 및 수평 신호선(18)은 각각 13비트에 대응한 구성이 필요하게 된다.
예를 들어, 도 3b에서는, W=2로 했을 때에 대해 카운터 출력도 나타내고 있다. 우선, P상 처리 시에는 카운터부(254)의 각 플립플롭의 카운트값을 초기값 "0"으로 리셋시킨다. 그리고, 카운터부(254)를 다운 카운트 모드로 설정하고, 비교부(252)에 의한 참조 신호(SLP_ADC)와 리셋 레벨 Srst의 비교 처리와 카운터부(254)에 의한 카운트 처리를 병행하여 동작시킴으로써, P상 레벨의 AD 변환을 행한다. 이에 의해, 1회째의 처리가 끝난 카운터부(254)에는 리셋 레벨 Srst의 크기에 대응한 디지털값 Drst를 나타내는(부호를 가미하면 -Drst를 나타낸다) 카운트값이 유지된다.
이어진 P상의 2회째의 처리 시에는 1회째의 리셋 레벨 Srst의 디지털값 Drst(여기서는 음의 값으로 되어 있다)를 스타트점으로 하고, 1회째와 동일한 다운 카운트 모드에서 비교부(252)에 의한 참조 신호(SLP_ADC)와 리셋 레벨 Srst의 비교 처리와 카운터부(254)에 의한 카운트 처리를 병행하여 동작시킴으로써, 2회째의 P상 레벨의 AD 변환을 행한다. 이에 의해, 2회째의 처리가 끝난 카운터부(254)에는 리셋 레벨 Srst의 크기의 2배에 대응한 디지털값 2·Drst를 나타내는(부호를 가미하면 -2·Drst를 나타낸다) 카운트값이 유지된다. 즉, P상에 대해서, 2회 연속한 참조 신호 비교형의 AD 변환 처리를 하여, 카운터부(254)에 마이너스 카운트로서 유지해 둔다.
이어진 D상의 1회째의 처리 시에는 P상의 판독 및 AD 변환 시에 취득된 화소 신호 전압(Vx)의 리셋 레벨 Srst에 대응하는 디지털값 2·Drst(여기서는 음의 값으로 되어 있다)를 스타트점으로 하고, P상과는 반대인 업 카운트 모드에서, 비교부(252)에 의한 참조 신호(SLP_ADC)와 신호 레벨 Ssig의 비교 처리와 카운터부(254)에 의한 카운트 처리를 병행하여 동작시킴으로써 1회째의 D상 레벨의 AD 변환을 행한다. 이에 의해, D상의 1회째의 처리가 끝난 카운터부(254)에는 "-2·Drst+(Dsig+Drst)=-Drst+Dsig"를 나타내는 카운트값이 유지된다.
이어진 D상의 2회째의 처리 시에는 1회째의 카운트 결과(-Drst+Dsig)를 스타트점으로 하고, 1회째와 동일한 업 카운트 모드에서 비교부(252)에 의한 참조 신호(SLP_ADC)와 신호 레벨 Ssig의 비교 처리와 카운터부(254)에 의한 카운트 처리를 병행하여 동작시킴으로써, 2회째의 D상 레벨의 AD 변환을 행한다. 이에 의해, 2회째의 처리가 끝난 카운터부(254)에는 "-Drst+Dsig+(Dsig+Drst)=2·Dsig"를 나타내는 카운트값이 유지된다.
이와 같이, 제1 실시 형태에서는, P상에 대하여 W회 연속한 다운 카운트 모드에서의 참조 신호 비교형의 AD 변환 처리를 하고, 계속해서 D상에 대하여 W회 연속한 업 카운트 모드에서의 참조 신호 비교형의 AD 변환 처리를 한다. 이와 같이 함으로써, P상에 관한 W회분의 데이터(부호를 가미하면 음의 값)와 D상에 관한 W회분의 데이터의 가산 연산 처리가 이루어진다. 동일한 리셋 레벨 Srst 및 신호 레벨 Ssig의 CDS 처리를 행하고, 또한 가산하는 동작을 행할 수 있다. 이러한, W회 샘플링에 의한 AD 변환과 CDS 처리를, 다중 가산 AD 변환 처리나 디지털 적분 처리나 W회 가산 AD 변환 처리나 W회 적분 AD 변환 처리 등이라고 칭한다.
이 다중 가산 AD 변환 처리에 의해 얻어진 가산 데이터 W·Dsig는 수평 전송에 의해 출력부(28)에 보내어진다. 출력부(28)에서는, 디지털 연산부(29)에 있어서, 디지털 신호 처리에 의해 W로 제산을 함으로써, 가산 평균된 데이터 Dsig를 취득한다. 신호 성분은 W배가 되지만 랜덤 노이즈는 √W가 되기 때문에 노이즈 특성(S/N)을 개선할 수 있다. 이러한 다중 가산 AD 변환 처리에서는 아날로그 가산과 같은 다이나믹 레인지와 상관없이, 양자화 노이즈나 랜덤 노이즈를 저감시킬 수 있다. 또한, 전술한 바와 같이, 가산 평균을 취하지 않고 W·Dsig인 상태에서 이용하는 디지털화된 신호에 의해 가산하는 어플리케이션으로 하면, 게인 업이나 다이나믹 레인지의 확대가 가능하게 된다.
<제1 실시 형태 : 프레임 레이트의 관계>
도 4는, 제1 실시 형태의 고체 촬상 장치(1A)의 동작과 프레임 레이트의 관계를 설명하는 도면이다. 특히, 제1 실시 형태의 구조에 있어서의 정지 화상 촬영 동작의 이미지도이다.
제1 실시 형태의 구조의 경우, 도 3a로부터 알 수 있는 바와 같이, 1수평 주사 기간(수평 동기 신호(XHS) 사이의 기간) 내에, P상 및 D상 각각에 대하여, 복수회(도 3a에서는 2회)에 걸쳐 참조 신호 비교형의 AD 처리를 행한다. 이로 인해, 제1 실시 형태의 구조의 경우, 총 AD 변환 시간으로서는 종전에 대하여 복수배(도 3a에서는 2배)가 되고, 프레임 레이트가 저하되어, 동화상 촬상 시에는 문제가 될 수 있다.
그러나, 정지 화상 촬상 시 등과 같이 기계적인 셔터(메카니즘 셔터라고 칭한다)를 사용하는 경우에는 프레임 레이트 저하는 문제가 되지 않는다. 예를 들어, 도 4에 도시된 바와 같이, 정지 화상 촬상 시에는 화소 어레이부(10)의 각 단위 화소(3)에 대하여 동시에 화소 리셋을 행하고(전체 화소 동시 셔터라고 칭한다)(t10), 그 후 일정 시간의 노광(전하 축적)을 행한 후에 메카니즘 셔터를 폐쇄한다(t12). 전체 화소 동시 셔터로부터 메카니즘 셔터를 폐쇄할 때까지의 기간이 신호 전하의 축적 시간이 된다. 이 후, 셔터가 폐쇄된 상태에서, 1라인마다 화소 어레이부(10)로부터 칼럼 AD 변환부(26)측에 화소 신호를 판독하여 AD 변환부(250)에 의해 AD 변환 처리를 행한다. 이 화소 신호의 판독 처리와 AD 변환 처리는 저속 동작이어도 좋고, 정지 화상 촬상 시에 있어서, P상 및 D상 각각에 대하여 복수회에 걸쳐 참조 신호 비교형의 AD 처리를 행하는 것에 의한 프레임 레이트 저하는 거의 문제가 되지 않는다.
<고체 촬상 장치 : 제2 실시 형태>
도 5 내지 도 5c는 제2 실시 형태의 고체 촬상 장치를 설명하는 도면이다. 여기서, 도 5는, 제2 실시 형태의 고체 촬상 장치의 개략 구성도이다. 도 5a는, 제2 실시 형태(제1예)의 고체 촬상 장치(1B_1)에 사용되는 스위치부(258B_1)를 설명하는 도면이다. 도 5b는 제2 실시 형태(제2예)의 고체 촬상 장치(1B_2)에 사용되는 스위치부(258B_2)를 설명하는 도면이다. 도 5c는, 제2 실시 형태(제3예)의 고체 촬상 장치(1B_3)에 사용되는 스위치부(258B_3)를 설명하는 도면이다.
제1 실시 형태에서는, 칼럼 AD 변환부(26)의 후단에 설치된 디지털 연산부(29)에 의해 가산 데이터의 평균화 처리를 행하도록 하고 있었지만, 제2 실시 형태에서는 칼럼 AD 변환부(26) 내에서 가산 데이터의 평균화 처리를 행하도록 한다. 그 밖의 점은 제1 실시 형태와 마찬가지이다. 이하, 제1 실시 형태와의 차이점에 착안하여 설명한다.
제2 실시 형태의 고체 촬상 장치(1B_1, 1B_2)는, 우선 카운터부(254)는 "n+M" 비트에 대응한 구성을 채용하지만, 데이터 기억부(256)나 수평 신호선(18)은 n비트에 대응한 구성을 채용한다. 카운터부(254)의 "n+M" 비트에 대응한 구성과 데이터 기억부(256) 및 수평 신호선(18)의 n비트에 대응한 구성 사이에는 M 비트분의 차가 있어, 그 차를 이용하여 1/2^M의 제산 처리(디지털 적분 처리)를 AD 변환부(250) 내에서 실행하는 구조를 채용한다.
1/2^M의 제산 처리의 기능은, 스위치부(258B)의 데이터 선택 제어를 이용하여 실행된다. 그로 인해, 카운터부(254)와 데이터 기억부(256) 사이에 설치된 스위치부(258B)의 구성이 제1 실시 형태와는 상이하다. 제2 실시 형태의 스위치부(258B)는, 카운터부(254)로부터 출력되는 "n+M" 비트분의 데이터 중 상위 n비트분 혹은 하위 n비트분의 데이터를 선택하여 데이터 기억부(256)에 전달하는 데이터 선택부의 기능을 갖는다. 기본적인 사고 방식은, 다중 가산 AD 변환 처리 시에는 카운터부(254)의 "n+M" 비트의 출력 중, 상위측의 n비트분의 데이터만을 n비트 대응의 데이터 기억부(256)에 전달하고, 하위측의 M 비트분의 데이터를 버림으로써, 간이한 제산 처리를 행한다. 데이터 기억부(256)와 스위치부(258B)에 의해, 평균화 처리부가 구성된다고 생각하면 된다.
예를 들어, 도 5a 내지 도 5c에서는, n=13, W=2이고 M=1이 되는 예를 도시하고 있다. 카운터부(254)는 14(=n+M=13+1)단의 플립플롭(FF)이, 예를 들어 리플 카운터 형식으로 접속되어 있다. 데이터 기억부(256)는 13개의 래치(LT)를 갖는다.
제2 실시 형태(제1예)의 고체 촬상 장치(1B_1)의 경우, 도 5a의 (1)에 도시된 바와 같이, 데이터 기억부(256)를 상위측의 6비트분과 하위측의 7비트분으로 나누어 그룹화하고, 그룹별로 독립된 수평 신호선(18)에 의해 데이터 전송하도록 한다. 이러한 구조를 복수 버스화라고 칭한다.
그룹 분리(복수 버스화)하는 것의 장점은, 전송 시간을 적게 할 수 있는 것에 있다. 후술하는 제2예와 같이 1버스로 데이터 전송한 경우에는 전송에 걸리는 시간은 1비트씩 전송할 수밖에 없기 때문에 13클록이 된다. 이에 대해 복수 버스화하면, 나뉜 버스끼리는 독립되어 있으므로, 동일한 타이밍에 복수개 동시에 데이터를 전송하는 것이 가능하게 된다. 예를 들어, 본 예와 같이 7비트째를 경계로 하여, 0 내지 6비트를 버스 1에, 7 내지 12비트를 버스 2에 할당했다로 하면, 비트 0과 비트 7의 전송은 시간적으로 동일한 타이밍에 전송할 수 있다. 0 내지 6비트째까지 버스 1로 전송하는 시간은 7클록이지만, 동시에 버스 2로는 7 내지 12까지 전송되어 있기 때문에, 전체 비트의 전송 완료에 필요한 시간은 7클록이면 된다.
이러한 구조의 실현을 위해서, 상위 6비트분(7 내지 12비트째)의 데이터 기억부(256)의 각 래치(LT)의 입력측을 공통 배선(BUS1)에 의해 공통으로 접속하고, 하위 7비트분(0 내지 6비트째)의 데이터 기억부(256)의 각 래치(LT)의 입력측을 공통 배선(BUS2)에 의해 공통으로 접속한다. 카운터부(254)의 상위 6비트분(8 내지 13비트째)의 각 플립플롭(FF)의 출력측과 공통 배선(BUS1) 사이에 1 입력-1 출력의 스위치(SW)를 갖는다. 카운터부(254)의 하위 7비트분(0 내지 6비트째)의 각 플립플롭(FF)의 출력측과 공통 배선(BUS2) 사이에 1 입력-1 출력의 스위치(SW)를 갖는다.
나머지(대략 중간의) 7비트째의 플립플롭(FF)의 출력측에는 우선 1 입력-1 출력의 스위치(SW_07)가 설치되고, 그 출력과 공통 배선(BUS1, BUS2) 사이에 2 입력-1 출력형의 스위치(SW_BUS)를 갖는다. 1 입력-1 출력형 및 2 입력-1 출력형의 각 스위치(SW)는 모두 접속 타이밍을 규정하는 스위치 제어 신호(SW)가 제어 입력단부에 입력되고, 그 스위치 제어 신호(SW)에 기초하여, 입력단부측과 출력단부측의 접속을 전환(온/오프) 가능한 것이다.
1 입력-1 출력형의 각 스위치(SW_00 내지 SW_13)에는, 그들을 개별로 온/오프 제어하는 액티브 H의 스위치 제어 신호(SW00 내지 SW13)가 통신·타이밍 제어부(20)로부터 제각기 별도로 입력된다. 스위치(SW_BUS)에는 7비트째의 카운트 데이터를 공통 배선(BUS1, BUS2) 중 어느 곳으로 전달할지를 제어하는 스위치 제어 신호(SELBUS)가 통신·타이밍 제어부(20)로부터 입력된다. 예를 들어, 스위치 제어 신호(SELBUS)가 L 레벨일 때에는 공통 배선(BUS1)측이 선택되고 H 레벨일 때에는 공통 배선(BUS2)측이 선택된다.
각 래치(LT)에는 그들의 래치(도입) 타이밍을 개별로 규정하는 래치(도입) 제어 신호(LAT00 내지 LAT12)가 통신·타이밍 제어부(20)로부터 제각기 별도로 입력된다. 각 래치(LT)는 래치 제어 신호(LAT)의 상승 에지에 동기하여 데이터를 도입하여 유지한다.
도 5a의 (2-1), (2-2)에 도시된 바와 같이, 각 비트의 스위치 제어 신호(SW) 사이나 래치 제어 신호(LAT) 사이에는 각각 1클록분의 위상차가 있으며, 대응하는 비트의 스위치 제어 신호(SW)와 래치 제어 신호(LAT) 사이에는 반클록분의 위상차가 있다. 스위치 제어 신호(SW)가 반클록분 늦게 제어되어, 래치 제어 신호(LAT)의 하강으로 데이터를 도입하게 된다.
래치의 7비트째의 출력측에 설치되어 있는 스위치(SW_BUS)는, 7비트째의 카운트 데이터의 전송처를 전환하는 것이며, 통상 시(스위치 제어 신호 SELBUS : L)에는 공통 배선(BUS1)측에 전송하고, 2회 적분 AD 변환 처리 시(스위치 제어 신호 SW07 : H)에는 공통 배선(BUS2)측에 전송하도록 한다.
여기서, 도 5a의 (2)에 도시된 바와 같이, 스위치 제어 신호(SW)와 래치 제어 신호(LAT)의 비트 위치의 정합을 취하여 임의의 순서대로 전환해 감으로써, 카운터부(254)의 데이터를 데이터 기억부(256)로 전송한다. 즉, 통신·타이밍 제어부(20)는 스위치 제어 신호(SW)와 래치 제어 신호(LAT)를, 카운터부(254)로부터 데이터 기억부(256)에 전달해야 할 데이터의 비트 위치에 대응지어, 순차적으로 전환해 간다.
예를 들어, 도 5a의 (2-1)는 카운터부(254)에 있어서 13비트째를 부호 비트로 한 12비트의 분해능으로 통상의 1회 적분 AD 변환 처리를 실행하는 경우를 나타내고 있다. 14비트 중 최상위 비트는 불필요하므로, 최상위의 스위치 제어 신호(SW13)는 인 액티브 상태로 해 둔다. 나머지 스위치 제어 신호(SW00 내지 SW12)를 임의의 순으로(예를 들어 오름차순으로) 전환, 거기에 연동하여, 대응하는 비트 위치의 래치 제어 신호(LAT00 내지 LAT12)를 전환해 간다. 즉, 스위치부(258)에서는, 0비트째의 카운트 데이터를 0비트째(LSB)의 래치(LT)로, 이하 순서대로 12비트째의 카운트 데이터를 12비트째(MSB)의 래치(LT)로 전송하는 접속 변환 처리를 실시한다.
한편, 도 5a의 (2-2)는 카운터부(254)에 있어서 12비트의 분해능으로 2회 적분 AD 변환 처리를 실행하는 경우를 나타내고 있다. 이 경우, 카운트 데이터는 부호 비트를 포함하여 14비트 상당이 되지만, 최하위 비트를 버림으로써 13비트분으로 하기 위해, 카운트 데이터를 데이터 기억부(256)에 전송할 때에 최하위의 스위치 제어 신호(SW00)는 인 액티브 상태로 해 둔다. 카운터부(254)의 14비트분의 출력 중, 상위측의 13비트분의 데이터만을 13비트 대응의 데이터 기억부(256)에 전달하고, 하위측의 데이터(본 예에서는 LSB만의 1비트분의 데이터)를 버리는 것이다. 나머지 스위치 제어 신호(SW01 내지 SW13)를 임의의 순으로(예를 들어 오름차순으로) 전환해 가고, 거기에 연동하여, 대응하는 비트 위치의 래치 제어 신호(LAT00 내지 LAT12)를 임의의 순으로(예를 들어 오름차순으로) 전환해 간다. 즉, 스위치부(258)에서는 1비트째의 카운트 데이터를 0비트째(LSB)의 래치(LT)로, 이하 순서대로 13비트째의 카운트 데이터를 12비트째(MSB)의 래치(LT)로 전송하는 접속 변환 처리를 실시한다.
이에 의해, 2회 샘플링에 의한 AD 변환과 CDS 처리를 행하는 2회 적분 AD 변환 처리를 실행할 때, AD 변환부(250)에 의해 1/2^M=1/2의 제산을 행하게 되고, AD 변환부(250) 내에서 가산 평균할 수 있다. 이 방식이면, 신호 처리 블록으로서, 통상 처리 시와 다중 가산 처리 시에 데이터 비트 수(13비트)가 동일해져, 회로 구성을 용이하게 할 수 있다.
또한, 데이터 기억부(256)를 상위측과 하위측으로 그룹화하고, 카운터 출력의 그룹 경계의 비트(제1예에서는 7비트)에 대해서는, 각 그룹별 배선의 선택을 전환하는 2 입력-1 출력형의 스위치를 사용하는 것은 필수가 아니다. 예를 들어, 제2 실시 형태(제2예)의 고체 촬상 장치(1B_2)인 경우, 도 5b의 (1)에 도시된 바와 같이, 그룹화하지 않고, 데이터 기억부(256)의 입력측을 모두 공통 배선 BUS에 접속하고, 카운터부(254)의 각 플립플롭(FF)의 출력측과 공통 배선 BUS 사이에, 1 입력-1 출력의 스위치(SW)를 갖는 구성으로 하고 있다. 제2예에서는, 모든 스위치(SW)를 1 입력-1 출력을 간이한 것으로 할 수 있는 이점이 있다.
이러한 제2 실시 형태(제2예)에 있어서도, 도 5b의 (2)에 도시된 바와 같이, 스위치 제어 신호(SW)와 래치 제어 신호(LAT)의 비트 위치의 정합을 취하여 임의의 순으로 전환해 감으로써, 카운터부(254)의 데이터를 데이터 기억부(256)에 전송한다. 또한, 제1예와는 달리, 스위치 제어 신호(SW)쪽이 반클록분 빨리 제어되어, 래치 제어 신호(LAT)의 상승으로 데이터를 도입하도록 하고 있다.
예를 들어, 도 5b의 (2-1)은 통상의 1회 적분 AD 변환 처리를 실행하는 경우를 나타내고 있다. 최상위의 스위치 제어 신호(SW13)는 인 액티브 상태로 해 두고, 나머지의 스위치 제어 신호(SW00 내지 SW12)를 임의의 순으로(예를 들어 오름차순으로) 전환해 가고, 거기에 연동하여, 대응하는 비트 위치의 래치 제어 신호(LAT00 내지 LAT12)를 임의의 순으로(예를 들어 오름차순으로) 전환해 간다.
도 5b의 (2-2)는 2회 적분 AD 변환 처리를 실행하는 경우를 나타내고 있다. 14비트 중 상위측의 13비트분의 카운트 데이터만을 사용하도록 하기 위해, 최하위의 스위치 제어 신호(SW00)는 인 액티브 상태로 해 둔다. 나머지의 스위치 제어 신호(SW01 내지 SW13)를 임의의 순으로(예를 들어 오름차순으로) 전환해 가고, 거기에 연동하여, 대응하는 비트 위치의 래치 제어 신호(LAT00 내지 LAT12)를 전환해 감으로써, 하위측의 1비트분의 데이터를 버린다.
또한, 제2 실시 형태(제3예)의 고체 촬상 장치(1B_2)의 경우, 도 5c의 (1)에 도시된 바와 같이, 카운터부(254)의 각 플립플롭(FF)의 출력측과 데이터 기억부(256)의 각 래치(LT) 사이에 2 입력-1 출력형의 스위치(SW)를 설치한다. 출력단부가 k(k는 0 내지 n)비트째의 래치(LT)에 접속되어 있는 스위치(SW)는, 제1 입력단부가 k비트째의 플립플롭(FF)의 출력에 접속되고, 제2 입력단부가 "k+1"비트째의 플립플롭(FF)의 출력에 접속된다.
또한 일반 전개되었을 때에는 예를 들어, (M+1) 입력-1 출력형의 스위치(SW)를 설치한다. 출력단부가 k(k는 0 내지 n)비트째의 래치(LT)에 접속되어 있는 스위치(SW)는, 제1 입력단부가 k비트째의 플립플롭(FF)의 출력에 접속되고, 제2 입력단부가 "k+1"비트째의 플립플롭(FF)의 출력에 접속된다. 이하 마찬가지로 하여, 마지막에는 "M+1"번째의 입력단부가 "k+M" 비트째의 플립플롭(FF)의 출력에 접속되도록 한다. 이와 같이 함으로써, 임의의 반복 횟수(W)에 대응할 수 있다. 반복 횟수(W)가 결정되어 있을 때에는 2 입력-1 출력형의 스위치(SW)를 설치하고, 출력단부가 k(k는 0 내지 n)비트째의 래치(LT)에 접속되어 있는 스위치(SW)는 제1 입력단부가 k비트째의 플립플롭(FF)의 출력에 접속되고, 제2 입력단부가 "k+M" 비트째의 플립플롭(FF)의 출력에 접속할 수도 있다. 즉, 어떤 스위치(SW)든 스위치(SW)의 각 입력단부를 데이터 기억부(256)에 전달해야 할 카운터부(254)의 데이터 출력단부로부터 출력되는 데이터의 비트 위치에 대응하도록 접속하고 있으면 된다.
각 스위치(SW)에는, 그들을 제어하는 스위치 제어 신호(SW)가 통신·타이밍 제어부(20)로부터 공통으로 입력된다. 예를 들어, 도 5c의 (2)에 도시된 바와 같이, 스위치 제어 신호(SW)는 통상 시에는 L 레벨이 되고, 2회 샘플링에 의한 AD 변환과 CDS 처리를 행하는 2회 적분 AD 변환 처리 시에는 H 레벨이 된다. 스위치(SW)는, 스위치 제어 신호(SW)가 L 레벨일 때에는 k비트째의 플립플롭(FF)의 출력을 선택하고, 스위치 제어 신호(SW)가 H 레벨일 때에는 k+M(본 예에서는 k+1)비트째의 플립플롭(FF)의 출력을 선택한다.
각 래치(LT)에는, 그들의 래치 타이밍을 제어하는 래치 제어 신호(LAT)가 통신·타이밍 제어부(20)로부터 공통으로 입력된다. 각 래치(LT)는 래치 제어 신호(LAT)의 상승 에지에 동기하여 데이터를 도입하여 유지한다.
카운터부(254)에 있어서 12비트의 분해능으로 통상의 1회 적분 AD 변환 처리를 실행할 때에는 부호 비트를 포함하여 13비트의 카운트 데이터를 데이터 기억부(256)에 전송할 때에 스위치 제어 신호(SW)는 L 레벨이며, 소정의 타이밍에 래치 제어 신호(LAT)를 액티브 H로 한다. 이에 의해, 스위치부(258)에서는 0비트째의 카운트 데이터를 0비트째(LSB)의 래치(LT)로, 이하 마찬가지로 하여, 12비트째의 카운트 데이터를 12비트째(MSB)의 래치(LT)로 전송하는 접속 변환 처리를 실시한다.
한편, 카운터부(254)에 있어서 12비트의 분해능으로 2회 적분 AD 변환 처리를 실행할 때에는 부호 비트를 포함하여 카운트 데이터는 14비트 상당이 된다. 이 카운트 데이터를 데이터 기억부(256)에 전송할 때에 스위치 제어 신호(SW)는 H 레벨이며, 소정의 타이밍에 래치 제어 신호(LAT)를 액티브 H로 한다. 이에 의해, 스위치부(258)에서는 1비트째의 카운트 데이터를 0비트째(LSB)의 래치(LT)로, 이하 마찬가지로 하여, 13비트째의 카운트 데이터를 12비트째(MSB)의 래치(LT)로 전송하는 접속 변환 처리를 실시한다. 카운터부(254)의 14비트분의 출력 중, 상위측의 13비트분의 데이터만을 13비트 대응의 데이터 기억부(256)에 전달하고, 하위측의 데이터(본 예에서는 LSB만의 1비트분의 데이터)를 버린다.
제3예의 경우, 모두 제1예나 제2예와 같이 스위치(SW)를 시프트 제어하는 것은 불필요하다. 즉, 각 제어 신호(SW, LAT)는 각각 공통 접속되어 있으므로 시프트 제어는 불가능하다. 통신·타이밍 제어부(20)가 제어 신호(SW, LAT)를 전환함으로써, 각 비트 위치의 스위치(SW)나 래치(LT)는 데이터의 비트 위치에 관계없이 일제히 전환된다. 카운터부(254)의 카운트 데이터가, 래치 제어 신호(LAT)가 액티브 H로 전환할 때에 일제히 데이터 기억부(256)가 대응하는 비트 위치에 래치된다.
이에 의해, 제3예에 있어서도, 다중 가산 AD 변환 처리를 실행할 때, AD 변환부(250)에 의해 1/2^M=1/2의 제산을 행하게 되어, 사실상 AD 변환부(250) 내에서 가산 평균화할 수 있다. 제1예와 마찬가지로, 신호 처리 블록으로서, 통상 처리 시와 다중 가산 처리 시에 부호 비트를 포함한 데이터 비트 수(13비트)가 동일해져, 회로 구성을 용이하게 할 수 있다.
또한, 여기에서는, 스위치 제어 신호(SW)와 래치 제어 신호(LAT) 각각을 공통 배선으로 하고 있었지만, 이것은 필수가 아니고, 제1예나 제2예와 마찬가지로 개별로 배선하여도 된다. 이 경우에도, 통신·타이밍 제어부(20)는 각 제어 신호(SW, LAT)를, 데이터의 비트 위치에 관계없이 일제히 전환하도록 하면 된다. 각 제어 신호(SW, LAT)의 배선 형태가 어떤 것이든, 통신·타이밍 제어부(20)는 데이터의 비트 위치에 관계없이, 카운터부(254)로부터 데이터 기억부(256)에 일제히 데이터가 전송되도록 각 제어 신호(SW, LAT)를 전환하면 된다.
제2 실시 형태(제1예 내지 제3예)의 구조에 의하면, 카운터부(254)를 사용하여 가산 처리를 행하여, 카운터부(254)와 데이터 기억부(256) 사이에 개재시킨 스위치부(258)의 스위치 제어를 이용한 비트 시프트 동작에 의해 2진법의 제산 처리를 편의적으로 실현할 수 있다. 그 결과, 용이하게 가산 평균화할 수 있어, 순수(정확한) 가산 평균 회로를 구성하는 경우에 비하여, 레이아웃을 작게 할 수 있다. 이러한 방식을 채용해도, 통상 동작에 대하여 악영향을 주지 않는다. "n+M" 비트분의 카운트 데이터 중 상위 n비트분을 선택하여 데이터 기억부(256)에 전달할 때, 반복 횟수(W)에 좌우되지 않는 스위치 구성을 채용할 수도 있어, 용도에 따라 반복 횟수(W)를 자유롭게 변경할 수 있다.
또한, 제2 실시 형태에서는, n비트의 AD 변환 처리를 1회 행하는 통상의 동작과, n비트의 AD 변환 처리를 W회 반복하는 디지털 적분 처리의 동작 중 어느 하나를 실행하도록 각 부를 제어하고 있었지만, 이것은 필수가 아니다. 디지털 적분 처리의 동작 대응만으로 충분한 경우에는 스위치부(258B)의 구성으로서는 상위측의 데이터를 버리기 위한 형태는 불필요하여, 하위측의 데이터를 버리는 형태를 취할 수 있으면 된다.
<고체 촬상 장치 : 제3 실시 형태>
도 6 및 도 6a는, 제3 실시 형태의 고체 촬상 장치를 설명하는 도면이다. 여기서, 도 6은 제3 실시 형태의 고체 촬상 장치(1C)의 개략 구성도이다. 여기에서는, 제1 실시 형태에 대한 변형예로 설명하지만, 제2 실시 형태에 대해서도 마찬가지의 변형을 가할 수 있다. 도 6a는, 제3 실시 형태의 고체 촬상 장치(1C)의 동작을 설명하는 도면이다.
제3 실시 형태는, 후술하는 제4 실시 형태와 마찬가지로, 제1 실시 형태에 있어서 설명한 프레임 레이트 저하의 대책을 취한 것이다. 이하, 제1 실시 형태와의 차이점에 착안하여 설명한다. 제3·제4 실시 형태의 프레임 레이트의 저하 대책의 기본적인 사고 방식은 P상·D상 각각에 대하여 반복 횟수(W)의 다중 가산 AD 변환 처리를 행할 때에, 참조 신호 비교형의 AD 처리를 W배속으로 행함으로써 프레임 레이트 유지를 도모한다. 참조 신호 생성부(27)와 AD 변환부(250)의 동작을 고속화함으로써 프레임 레이트의 저하를 방지하는 취지이다.
여기서, 참조 신호 비교형의 AD 처리를 W배속으로 행할 때에는 AD 변환부(250)(카운터부(254))에 있어서의 카운트 동작을 W배로 고속화하고, 또한 AD 변환용의 참조 신호(SLP_ADC)의 기울기를 급준하게 하는 방법을 채용하는 것을 생각할 수 있다.
AD 변환부(250)의 카운터부(254)의 카운트 동작을 W배로 고속화하기 위해서는, 제3 실시 형태의 고체 촬상 장치(1C)에 있어서는, 통신·타이밍 제어부(20)는 카운트 클록(CKcnt1)에 대하여 W배의 주파수를 갖는 카운트 클록(CKCntW)을 카운터부(254)에 공급한다. AD 변환부(250)의 회로 구성으로서는 제1 실시 형태의 AD 변환부(250A)와 동일하다. 카운트 클록(CKCntW)은, 통신·타이밍 제어부(20) 내의 클록 변환부(20a)에 의해 PLL 처리 등으로 생성된다. 카운터부(254)를 동작시키는 카운트 클록(CKCntW)의 주파수는 제1 실시 형태에 대하여 W배로 해야 하므로, 고속화에 의한 AD 변환부(250)에서의 소비 전류의 상승을 피할 수는 없다. 이들의 점은, 후술하는 제4 실시 형태 등의 프레임 레이트 저하 대책에 있어서도 마찬가지이다.
한편, AD 변환용의 참조 신호(SLP_ADC)의 기울기를 급준하게 하는 방법으로서, DA 변환부(270)의 규정 전류나 전류 전압 변환용의 저항값을 변경하지 않고 DA 변환부(270)를 구성하는 카운터를 W배속으로 동작시키는 방법을 채용한 것이 제3 실시 형태이다. 이 방법을, DA 변환부(270)의 카운터부(312)의 클록 동작을 고속화하는 방법이라고 칭한다.
후술하겠지만, AD 변환용의 참조 신호(SLP_ADC)의 기울기를 급준하게 하는 방법으로서 DA 변환부(270)의 규정 전류나 DA 변환부(270)를 구성하는 카운터의 동작 속도를 변경하지 않고, 전류 전압 변환용의 저항값을 W배로 하는 방법을 채용한 것이 제4 실시 형태이다. 이 방법을 전류 전압 변환의 저항값 전환에 의해 고속화하는 방법이라고 칭한다. 이 밖에도, DA 변환부(270)를 구성하는 카운터의 동작 속도나 전류 전압 변환용의 저항값을 변경하지 않고, DA 변환부(270)의 규정 전류를 W배로 함으로써 카운터부(312)의 카운트값에 대응하는 가중치를 W배로 하는 방법을 채용해도 좋다(예를 들어 후술하는 제7 실시 형태의 도 10의 화살표 C를 참조). 이 방법을, 전류 전압 변환을 전류 전환으로 고속화하는 방법이라고 칭한다.
DA 변환부(270)의 카운트 동작을 W배속으로 하기 위해, 통신·타이밍 제어부(20)는 DA 변환부(270)의 카운터부(312)를 동작시키는 클록으로서, 카운트 클록(CKdac1)이 아니고, 카운트 클록(CKdac1)에 대하여 W배의 주파수를 갖는 카운트 클록(CKdacW)을 DA 변환부(270)에 공급한다. 회로 구성으로서는 제1 실시 형태의 DA 변환부(270)와 동일하다. 카운트 클록(CKdacW)은, 통신·타이밍 제어부(20) 내의 클록 변환부(20a)에 의해 PLL 처리 등으로 생성된다. 참조 신호 생성부(27)에 클록 변환부를 설치하고, DA 변환부(270)에는 카운트 클록(CKdac1)을 공급하여, 참조 신호 생성부(27) 내의 클록 변환부에 의해 W배의 주파수의 카운트 클록(CKdacW)을 생성하도록 해도 좋다.
제1 실시 형태에 있어서, 카운트 클록(CKcnt1)과 카운트 클록(CKdac1)을 공통으로 할 수 있는 것과 마찬가지로, 이 제3 실시 형태에서도 카운트 클록(CKCntW)과 카운트 클록(CKdacW)을 공통으로 할 수 있다.
도 6a의 (1)에 도시된 참조 신호(SLP_ADC)의 생성 동작과 같이, DA 변환부(270)용의 카운트 클록을 카운트 클록(CKdac1)에 대하여 W배(도면에서는 2배와 4배를 나타낸다)로 하면, DA 변환부(270)의 규정 전류나 전류 전압 변환용의 저항값을 변경하지 않고 1클록당 전압 변화분 ΔSLPdac(=I_0×R_340)를 제1 실시 형태와 동일하게 해도, AD 변환용의 참조 신호(SLP_ADC)의 기울기를 제1 실시 형태에 대하여 W배로 할 수 있다. 이때, 도 6a의 (2)에 도시된 전체 동작과 같이, 카운터부(254)에 대해서도 카운트 클록(CKcnt1)에 대하여 W배(도면에서는 2배를 나타낸다)의 주파수의 카운트 클록(CKCntW)을 사용함으로써, 동일한 화소 신호 전압(Vx)에 대해서는 동일한 카운트 데이터가 매회 얻어지며, 결과적으로 W배로 한 데이터가 얻어진다.
따라서, 제3 실시 형태에 따르면, 참조 신호 생성부(27)(DA 변환부(270))에서의 참조 신호(SLP_ADC)의 생성과 카운터부(254)에서의 카운트 동작을 W배로 하여 AD 변환의 동작을 고속화함으로써 다중 가산 AD 변환 처리에 의한 프레임 레이트 저하를 방지할 수 있다.
여기서, DA 변환부(270)의 카운터부(312)의 카운트 동작을 고속화하는 제3 실시 형태의 방법을 채용하면, 카운터 클록 속도의 변경만으로 프레임 레이트 저하를 해결할 수 있어, 변경 방법이 용이하다는 이점이 있다. 전술한 바와 같이, AD 변환부(250)와 DA 변환부(270)의 각 카운터 클록을 동일하게 할 수 있는 이점도 있다. 단, 참조 신호(SLP_ADC)가 1회당 소비 전류는 제1 실시 형태와 동일하지만, 이것이 1수평 주사 기간 내에 W회 반복되므로, 소비 전류는 대강 W배가 된다고 생각하면 된다. 그 외에, DA 변환부(270)를 동작시키는 카운트 클록(CKdac)의 주파수를 제1 실시 형태에 대하여 W배로 할 필요가 있어, 카운터부(312)에서의 소비 전력의 상승도 있다. 따라서, 제3 실시 형태의 구조는 고속화에 의한 소비 전류의 상승이, 후술하는 제4 실시 형태보다 많이 발생한다.
<고체 촬상 장치 : 제4 실시 형태>
도 7 내지 도 7b는 제4 실시 형태의 고체 촬상 장치를 설명하는 도면이다. 여기서, 도 7은 제4 실시 형태의 고체 촬상 장치(1D)의 개략 구성도이다. 여기에서는, 제1 실시 형태에 대한 변형예로 설명하지만, 제2 실시 형태에 대해서도 마찬가지의 변형을 가할 수 있다. 도 7a는, 제4 실시 형태의 고체 촬상 장치(1D)에 있어서 사용되는 참조 신호 생성부(27D)의 구성예를 도시하는 도면이다. 도 7b는 제4 실시 형태의 고체 촬상 장치(1D)에 있어서의 참조 신호 생성부(27D)(DA 변환부(270D))의 동작을 설명하는 도면이다.
제3 실시 형태에서 개요를 설명한 바와 같이, 제4 실시 형태는, 제1 실시 형태에 있어서 설명한 프레임 레이트 저하의 대책을 취한 것이다. 특히, 제3 실시 형태와의 차이점으로서, DA 변환부(270D)의 규정 전류(I_0)나 DA 변환부(270D)를 구성하는 카운터의 동작 속도를 변경하지 않고, 전류 전압 변환용의 저항값을 W배로 하는 방법을 채용하고 있다.
도 7에 도시된 바와 같이, AD 변환부(250)의 카운터부(254)의 카운트 동작을 W배로 고속화하기 위해, 제4 실시 형태의 고체 촬상 장치(1D)에 있어서도 통신·타이밍 제어부(20)는 카운트 클록(CKcnt1)에 대하여 W배의 주파수를 갖는 카운트 클록(CKCntW)을 카운터부(254)에 공급한다. 한편, DA 변환부(270D)의 카운트 동작을 통상 시의 등배로 하기 위해, 통신·타이밍 제어부(20)는 DA 변환부(270D)의 카운터부(312)를 동작시키는 클록으로서, 제1 실시 형태와 마찬가지로 카운트 클록(CKdac1)을 DA 변환부(270D)에 공급한다. 즉, DA 변환부(270D)를 구성하는 카운터의 동작 속도는 제1 실시 형태와 마찬가지이다. 따라서, 제4 실시 형태에 있어서는, 기본적으로는 DA 변환부(270D)와 AD 변환부(250)(카운터부(254))의 각 카운터 클록을 동일하게는 할 수 없다.
제4 실시 형태의 DA 변환부(270D)는, 도 7a에 도시된 바와 같이, 일례로서, 우선, 저항 소자(340)와 기준 전원(Vref) 사이에 1 입력-1 출력의 스위치(344_1)를 갖는다. 또한, 저항값 R_342_W의 저항 소자(342_W)를 저항값 R_340의 저항 소자(340)와 병렬로 갖고, 이 추가된 저항 소자(342_W)와 기준 전원(Vref) 사이에 1 입력-1 출력의 스위치(344_W)를 갖는다. 스위치(344_W)의 제어 입력단부에는 몇회의 다중 가산 AD 변환 처리의 모드인지의 여부를 제어하는 제어 신호가 통신·타이밍 제어부(20)로부터 공급된다. 저항 소자(340, 342)와 스위치(344)에 의해, 전류 전압 변환 시의 저항값을 변경 가능한 전류 전압 변환부(346)가 구성된다. 저항 소자(340)의 저항값 R_340과 저항값 R_342_W의 비가 1 : W가 되도록 한다. 통상 동작 시에는 스위치(344-1)만을 온시키고 나머지는 오프시켜 사용하고, 다중 가산 AD 변환 처리에는 스위치(344_W)만을 온시키고 나머지는 오프시켜 사용함으로써, 전류 전압 변환용의 저항값은 통상 동작 시에 대하여 W배가 된다.
또한, 여기에서 기재한 전류 전압 변환부(346)의 구성은 일례에 지나지 않고, 저항 소자의 직렬 회로나 병렬 회로와 스위치의 조합에 의해, 여러 회로 구성을 채용할 수 있다. 전류 전압 변환 시의 저항값을, 다중 가산 AD 변환 처리 시(디지털 적분 처리 시)에는 통상 처리 시에 대하여 W배로 할 수 있는 것이면 어떤 구성을 채용해도 좋다.
도 7b의 (1)에 도시된 참조 신호(SLP_ADC)의 생성 동작과 같이, DA 변환부(270)의 전류 전압 변환용의 저항값을 통상 동작 시에 대하여 W배가 되도록 하면, DA 변환부(270)의 규정 전류나 카운트 클록을 변경하지 않아도 1클록당 전압 변화 ΔSLPdac는 W배가 된다. 따라서, AD 변환용의 참조 신호(SLP_ADC)의 기울기를 제1 실시 형태에 대하여 W배로 할 수 있다. 이때, 도 7b의 (2)에 도시된 전체 동작과 같이, 카운터부(254)에 대해서는 카운트 클록(CKcnt1)에 대하여 W배(도면에서는 2배를 나타낸다)의 주파수의 카운트 클록(CKCntW)을 사용함으로써, 동일한 화소 신호 전압(Vx)에 대해서는 동일한 카운트 데이터가 매회 얻어져, 결과적으로 W배로 한 데이터가 얻어진다. 제4 실시 형태에서도, AD 변환의 동작을 고속화함으로써, 다중 가산 AD 변환 처리에 의한 프레임 레이트 저하를 해결할 수 있다.
이때, 전류 전압 변환용의 저항값은 통상 동작 시에 대하여 W배로 되어 있으므로, 참조 신호(SLP_ADC)가 1회당 소비 전류는 제1 실시 형태에 대하여 1/W가 되고, 이것이 1수평 주사 기간 내에 W회 반복된다. 따라서, 전류 전압 변환 부분에서는 소비 전류는 대강 제1 실시 형태와 동일해진다고 생각해도 좋고, 고속화에 의한 소비 전류의 상승이 발생하지 않는다. 그 외에, DA 변환부(270D)를 동작시키는 카운트 클록(CKdac)의 주파수는 제1 실시 형태와 동일하여 고속화할 필요가 없어, 카운터부(312)에서의 전력 소비의 상승도 없다. 따라서, 제4 실시 형태의 구조는, 고속화에 의한 소비 전류의 상승을, 전술한 제3 실시 형태보다 낮게 억제할 수 있다. DA 변환부(270D)의 전류 전압 변환을 저항으로 고속화하는 제4 실시 형태의 구조에서는 DA 변환부(270D)의 소비 전류로서는 변화가 없어, DA 변환부(270D)에의 클록 속도도 동일하여, 참조 신호 생성부(27D)에서의 소비 전력을 늘리지 않고, 프레임 레이트 저하를 해결할 수 있는 이점이 있다.
<고체 촬상 장치 : 제5 실시 형태>
도 8 및 도 8a는 제5 실시 형태의 고체 촬상 장치를 설명하는 도면이다. 여기서, 도 8은 제5 실시 형태의 고체 촬상 장치(1E)의 개략 구성도이다. 여기에서는, 제1 실시 형태에 대한 변형예로 설명하지만, 제2 내지 제4 실시 형태에 대하여도 마찬가지의 변형을 가할 수 있다. 도 8a는, 제5 실시 형태의 고체 촬상 장치(1E)의 동작을 설명하기 위한 타이밍 차트이다.
제5 실시 형태는, 프레임 레이트와는 다른 관점에서 다중 가산 AD 변환 처리의 동작을 고속화하는 것이다. 제1 실시 형태의 구조에서는 2회째 이후의 처리 시에는 AD 변환용의 참조 신호(SLP_ADC)를 변화시키는 방법은 1회째와 동일하게 하고 있으므로, 참조 신호(SLP_ADC)를 준비 상태의 전위(도에서는 최대 전위)로 복귀시킬 때까지의 시간이나 정정 시간이 필요하게 되어 온다. 제5 실시 형태에서는, 이 점을 해소하는 것이며, 1회째의 처리가 끝났을 때의 참조 신호(SLP_ADC)의 최종가로부터 동일한 기울기로 역방향(즉 부호를 반대)으로 변화시킴으로써(역방향의 참조 신호(SLP_ADC)를 생성한다) 참조 신호(SLP_ADC)를 준비 상태의 전위로 복귀시키는 시간의 단축을 도모한다.
참조 신호(SLP_ADC)를, 동일한 기울기로 역방향으로 변화시키는데 있어서는 DA 변환부(270)의 카운터부(312)를 업 카운트와 다운 카운트를 전환 가능하게 구성한다. 그리고, 카운터부(312)를 1회째의 처리가 끝났을 때의 최종가부터 1회째와는 반대인 카운트 모드에서 동작시키면 된다. 예를 들어, 1회째를 업 카운트(플러스 카운트)로 하고 있을 때는 2회째는 다운 카운트(마이너스 카운트)로 한다. 또한, 반복 횟수(W)가 3 이상일 때에는 홀수회째는 1회째, 짝수회째는 2회째와 동일한 상태에서 참조 신호(SLP_ADC)를 변화시키면 된다.
이 제어를 위하여, 도 8에 도시된 바와 같이, DA 변환부(270)에는 통신·타이밍 제어부(20)로부터 몇회째의 처리인지를 제어하는 제어 신호(SEL)가 공급된다. DA 변환부(270)는 이 제어 신호(SEL)를 다중 가산 AD 변환 처리 시에 특유의 참조 신호(SLP_ADC)의 변화 방향을 제어하는 제어 신호로서 사용한다. 카운터부(312)를 업 카운트와 다운 카운트를 전환 가능하게 구성하여, 카운트 모드를 홀수회째와 짝수회째에서 상이하도록 하는 간이한 구성으로, 참조 신호(SLP_ADC)의 변화 방향을 전환할 수 있는 이점이 있다.
AD 변환부(250)에서는, 이 AD 변환용의 참조 신호(SLP_ADC)의 변화의 방향을, 홀수회째와 짝수회째의 각 처리에서 역회전시키는 것에 따른 대응을 채용한다. 구체적으로는, 제5 실시 형태의 고체 촬상 장치(1E)의 AD 변환부(250)에 있어서, 카운터부(254)는 짝수회째의 처리에서도 비교부(252)로부터의 비교 출력(Co)에 기초하는 카운트 인에이블 신호(EN)가 H 레벨일 때에 카운트 동작을 행하도록 하면 된다.
예를 들어 도 8a에 도시된 바와 같이, 홀수회째의 처리 시에는 참조 신호(SLP_ADC)의 변화 개시 시점에서는 참조 신호(SLP_ADC)쪽이 화소 신호 전압(Vx)보다 높아 비교 출력(Co)이나 카운트 인에이블 신호(EN)는 H에 있다. 따라서, 카운터부(254)는 홀수회째의 처리 시에는 참조 신호(SLP_ADC)의 변화 개시와 함께 카운트 동작을 개시하고, 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)가 교차하여 카운트 인에이블 신호(EN)가 L로 변화했을 때에 정지한다.
한편, 짝수회째의 처리 시에는 참조 신호(SLP_ADC)의 변화 개시 시점에서는 참조 신호(SLP_ADC)쪽이 화소 신호 전압(Vx)보다 낮아 비교 출력(Co)이나 카운트 인에이블 신호(EN)는 L에 있다. 따라서, 카운터부(254)는 짝수회째의 처리 시에는 참조 신호(SLP_ADC)의 변화 개시 시에는 카운트 동작을 개시하지 않고, 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)이 교차하여 카운트 인에이블 신호(EN)가 H로 변화했을 때에 개시한다.
즉, 본 사례에서는 칼럼 AD 변환부(26) 내의 카운터부(254)는 홀수회째의 처리 시에는 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)이 교차할 때까지 카운트를 행하고, 짝수회째의 처리 시에는 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)이 교차하고 나서 카운트를 행하도록 대응을 채용하기만 해도 된다. 비교부(252)로부터 출력되는 비교 출력(Co)에 기초하는 카운트 인에이블 신호(EN)가 액티브 H 기간에 카운트 동작한다는 점에 있어서는 전혀 변경은 없고, 회로 구성의 변경도 불필요하여, 대응이 용이하다.
<고체 촬상 장치 : 제6 실시 형태>
도 9 및 도 9a는 제6 실시 형태의 고체 촬상 장치를 설명하는 도면이다. 여기서, 도 9는 제6 실시 형태의 고체 촬상 장치(1F)에 있어서의 노이즈 특성에 착안한 간이한 회로 구성도이다. 도 9a는, 제6 실시 형태의 고체 촬상 장치(1F)의 동작을 설명하는 타이밍 차트이다.
제6 실시 형태는, 다중 가산 AD 변환 처리를 이용함으로써, 회로의 변경 없이 노이즈 특성만을 좋게 하는 것이다. 기본적인 사고 방식은, 가산 평균을 취함으로써, 회로 노이즈 Nc와 양자화 노이즈 Nq가 1/√2^M배됨으로써, "n-M" 비트 정밀도이지만 노이즈 특성이 n비트 AD보다 좋은 화상을 출력하는 것이다. 이때, 통상의 n비트 AD 처리와 "n-M" 비트의 2^M회의 가산 처리는 동일한 카운트 수이며, 평균화 처리도 불필요하여, 카운터부(254)는 통상 동작 대응의 것과 동일한 비트 수에 대응한 회로 구성이면 된다. 참조 신호(SLP_ADC)의 기울기를 W배로 하여 반복 횟수(W)의 다중 가산 AD 변환 처리를 행하는 경우에도 마찬가지이다. 또한, 2^(M-1)<W≤2^M(M은 1 이상의 양의 정수)을 만족하는 W일 때에 참조 신호(SLP_ADC)의 기울기를 2^M배로 했을 때는 "n-M" 비트의 반복 횟수(W)의 다중 가산 AD 변환 처리는 n비트 AD 처리의 카운트값 이하로 되므로, 카운터부(254)는 통상 동작 시의 것과 동일한 회로 구성이면 된다. 이하에서는, 이해를 용이하게 하기 위해, 특별히 언급이 없는 한 W=2^M의 경우로 설명한다.
이 실현을 위하여, 도 9에 도시된 바와 같이 제6 실시 형태의 고체 촬상 장치(1F)의 통신·타이밍 제어부(20)는 다중 가산 AD 변환 처리 시에도 카운터부(254)를 동작시키는 클록으로서, 통상 시와 동일한 카운트 클록(CKcnt1)을 카운터부(254)에 공급한다.
한편, 참조 신호 생성부(27)에 대해서는, 도면 중의 화살표 A, B, C 중 어느 하나를 채용하여, 참조 신호(SLP_ADC)의 기울기를, 다중 가산 AD 변환 처리 시에는 통상 동작 시에 대하여 2^M배로 한다. 화살표 A는, 2^M배의 카운트 클록(CKdac2^M)을 사용하여 DA 변환부(270)의 카운터부(312)의 클록 동작을 고속화하는 방법이다(제3 실시 형태를 참조). 화살표 B는, 저항 소자(340)의 저항값 R_340과 저항 소자(342_M)의 저항값 R_342_M의 비가 1 : 2^M이 되도록, 전류 전압 변환의 저항값 전환으로 고속화하는 방법이다(제4 실시 형태를 참조). 화살표 C는 기준 전류값 I_0을 2^M배로 하는 것이며, 전류 전압 변환의 전류 전환으로 고속화하는 방법이다.
다중 가산 AD 변환 처리 시에는 통상 시와 동일한 속도로 카운터부(254)를 동작시키고, 또한 참조 신호(SLP_ADC)의 기울기를 통상 시에 대하여 2^M배로 하면, AD 변환의 분해능은 1/2^M배가 된다. 도 9a에서는 n=10, M=1이고 반복 횟수(W)가 2인 경우를 나타내고 있으며, 통상 동작 시에는 10비트의 AD 변환 레인지가 되고, 다중 가산 AD 변환 처리 시에는 9비트의 AD 변환이 된다.
이때의 노이즈 특성에 대하여 음미하면 다음과 같아진다. 우선, 회로 노이즈 Nc, 양자화 노이즈 Nq로 하면, 합계의 회로 기인의 랜덤 노이즈 Ntotal은√(Nc^2+Nq^2)이 된다. 여기서, 참조 신호 비교형의 AD 변환 방식의 회로 노이즈 Nc는 거의 참조 신호 생성부(27)(상세하게는 DA 변환부(270))나 비교부(252)의 노이즈에 의해 결정된다. n비트, "n-M" 비트의 변경 방법으로서는, 참조 신호 생성부(27)에서의 전류값 스텝(ΔSLPadc)에서 정해지지만, 이때의 회로 노이즈로서는 전류 전압 변환용의 저항 소자(340, 342)와 그 저항에 흘리는 전류값에 의해 결정되기 때문에, 참조 신호 생성부(27)의 출력에서의 회로 노이즈는 화살표 A 내지 C 중 어느 한 방법을 채용해도 거의 동일하다고 생각해도 좋다.
한편, 비트 수를 X, 분해능을 Δ로 하면, 양자화 노이즈 Nq는 Δ/√12가 되므로(하기 문헌을 참조), n비트일 때(Nq_n=Δ_n/√12)가, "n-M" 비트 시(Nq_n-M=Δ_n-M/√12보다 더 작다. 즉, "n-M" 비트화에 의해 비트 정밀도를 떨어뜨리게 되므로 양자화 노이즈는 증가해버린다.
문헌 : 유까와 아끼라, "믹스트·시그널 LSI 설계에 있어서의 신호의 취급-주파수 영역, 샘플링, A-D/D-A 변환 시의 문제", Design Wave Magazine 2004 10월호, CQ 출판사, p87 내지 93); 특히, 91 페이지, 「A-D 변환에 의해 나타나는 양자화 노이즈」
여기서, 2^M회분의 가산 평균을 취함으로써 노이즈 특성은 1/√2^M배가 되기 때문에, 회로 노이즈>양자화 노이즈이면, "n-M" 비트화에 의한 양자화 노이즈의 증가에 대하여, 회로 노이즈나 양자화 노이즈의 1/√2^M배의 감소분이 뛰어나기 때문에, 노이즈 특성이 좋은 "n-M" 비트의 AD 변환 처리가 가능하게 된다. 2^(M-1)<W≤2^M을 만족하는 W에 대해서도 마찬가지이다.
<고체 촬상 장치 : 제7 실시 형태>
도 10 내지 도 10b는 제7 실시 형태의 고체 촬상 장치를 설명하는 도면이다. 여기서, 도 10은, 제7 실시 형태의 고체 촬상 장치(1G)에 있어서의 노이즈 특성에 착안한 간이한 회로 구성도이다. 도 10a는, 제7 실시 형태의 고체 촬상 장치(1G)의 동작을 설명하기 위한 타이밍 차트이다. 도 10b는 제7 실시 형태의 고체 촬상 장치(1G)의 동작에 있어서의 양자화 노이즈를 설명하기 위한 도면이다.
제7 실시 형태는, 제6 실시 형태와 같이 다중 가산 AD 변환 처리 시에는 "n-M" 비트 정밀도로 처리하지만, 양자화 노이즈를 늘리지 않도록 함으로써, 또한 노이즈 특성이 n비트 AD보다 좋은 화상을 출력한다는 것이다. 즉, 제6 실시 형태의 구조에서는, 카운터부(254)의 카운트 클록(CKcnt1)의 속도를 올릴 수 없어, 비트 정밀도를 떨어뜨리는 경우, 회로 기인의 랜덤 노이즈는 억제할 수 있으나, 반면 양자화 노이즈가 증가해 버리는 문제가 있지만, 그 대책을 채용한 것이 제7 실시 형태이다.
우선 제7 실시 형태에서도, 통상의 n비트 AD 처리와 "n-M" 비트의 2^M회의 가산 처리는 동일한 카운트 수이며, 평균화 처리도 불필요하여, 카운터부(254)는 통상 동작 대응의 것과 동일한 비트 수에 대응한 회로 구성이면 된다. 참조 신호(SLP_ADC)의 기울기를 W배로 하여 반복 횟수(W)의 다중 가산 AD 변환 처리를 행하는 경우에도 마찬가지이다. 또한, 2^(M-1)<W≤2^M(M은 1 이상의 양의 정수)을 만족하는 W일 때에 참조 신호(SLP_ADC)의 기울기를 2^M배로 했을 때는 "n-M" 비트의 반복 횟수(W)의 다중 가산 AD 변환 처리는 n비트 AD 처리의 카운트값 이하로 되므로, 카운터부(254)는 통상 동작 시의 것과 동일한 회로 구성이면 된다. 이하에서는, 이해를 용이하게 하기 위해, 특별히 언급이 없는 한, W=2^M의 경우로 설명한다.
양자화 노이즈를 늘리지 않도록 하기 위한 기본적인 사고 방식은, 각 회의 처리에 있어서의 카운터부(254)용의 카운트 클록(CKcnt1)과 참조 신호(SLP_ADC)의 위상을 "1/2^M"LSB씩 상대적으로 어긋나게 하여 처리하는 것이다. 이러한 제7 실시 형태의 방법을, 「위상 쉬프트(어긋나게 함)를 병용한」 다중 가산 AD 변환 처리나 W회 가산 AD 변환 처리나 W회 적분 AD 변환 처리라고 칭한다.
「상대적」이기 때문에, 각 회의 처리 시에 DA 변환부(270)에서는 제6 실시 형태와 동일 타이밍에 참조 신호(SLP_ADC)를 변화시키면서, 카운터부(254)에서는 카운트 클록(CKcnt1)의 위상쪽을 "1/2^M"LSB씩 어긋나게 하는 제1 방법을 채용할 수 있다. 또한, 이와는 반대로 각 회의 처리 시에 카운터부(254)에서는 제6 실시 형태와 동일 카운트 클록(CKcnt1)을 사용하면서, 참조 신호(SLP_ADC)의 위상쪽을 "1/2^M"LSB씩 어긋나게 하는 제2 방법을 채용할 수 있다. 물론, 이들 2개의 방법을 조합할 수도 있다. 동작예를 도시한 도 10a나 도 10b에서는 제2 방법으로 나타낸다.
이 실현을 위하여, 도 10에 도시된 바와 같이, 제7 실시 형태의 고체 촬상 장치(1G)의 통신·타이밍 제어부(20)는 다중 가산 AD 변환 처리 시에는 카운터부(254)를 동작시키는 클록으로서, 예를 들어 제1 방법을 채용하는 경우 통상 시와 동일한 주파수이지만, 위상이 "1/2^M"LSB씩 시프트한 카운트 클록(CKcnt1)을 카운터부(254)에 공급한다(화살표 D). 카운트 클록(CKcnt1)의 위상을 어긋나게 하는 구조로서는, 공지의 여러 회로 구성을 채용할 수 있다. 여기에서는 그 상세는 생략하지만, 예를 들어 카운트 클록(CKcnt1)을 시프트 레지스터에 입력하고, 카운트 클록(CKcnt1)에 대하여 2^M배의 클록에서 순차적으로 시프트시켜, 소정의 시프트단으로부터의 출력을 카운터부(254)에 공급하는 등의 방법을 채용할 수 있다.
한편, 참조 신호 생성부(27)에 대해서는, 제1·제2 방법 중 무엇을 채용하는지와 상관없이, 도면 중의 화살표 A, B, C 중 어느 하나를 채용하고, 참조 신호(SLP_ADC)의 기울기를, 다중 가산 AD 변환 처리 시에는 통상 동작 시에 대하여 2^M배로 한다. 이 점은 제6 실시 형태와 마찬가지이다. 또한, 제2 방법을 채용하는 경우에는 통신·타이밍 제어부(20)는 참조 신호(SLP_ADC)의 위상을 "1/2^M"LSB씩 어긋나게 하는 제어 신호 PH를 DA 변환부(270)에 공급한다(화살표 E). 참조 신호(SLP_ADC)의 위상을 어긋나게 하는 구조로서는, 카운트 클록(CKdac)의 위상을 "1/2^M"LSB씩 어긋나게 하면 되고, 카운트 클록(CKcnt1)의 위상을 어긋나게 하는 구조와 동일한 방법을 채용할 수 있다.
제6 실시 형태에서는, 다중 가산 AD 변환 처리 시의 AD 변환의 분해능은 1/2^M배가 되지만, 각 회의 처리 시에 카운트 클록(CKcnt1)과 참조 신호(SLP_ADC)의 위상을 "1/2^M"LSB씩 상대적으로 어긋나게 하면, 등가적으로 분해능을 2^M배로 할 수 있다. 이것은, 개념적으로는, 각 회의 AD 변환 시의 샘플링점의 위상을 "1/2^M"LSB씩 어긋나게 함으로써, 1회의 처리에서는 구별할 수 없는 범위(1LSB분)가 "1/2^M"LSB 단위로 엄중히 구별할 수 있게 되는 것에 기초한다. 그 결과, 전체적으로는 분해능의 저하를 억제할 수 있어, 각 회의 AD 변환 시의 비트 정밀도를 떨어뜨려도 노이즈의 저감이 가능하게 된다.
예를 들어, 도 10a나 도 10b에서는 n=10, M=1이고 반복 횟수(W)가 2인 경우를 나타내고 있다. 통상 시의 10비트 정밀도에 대하여 다중 가산 AD 변환 처리 시에는 참조 신호(SLP_ADC)의 분해능을 9비트 대응으로 떨어뜨린 후, 각 회의 참조 신호(SLP_ADC)의 각 전위 레벨을, 떨어뜨린 분해능의 0.5LSB 어긋나게 한다. 예를 들어, P상 처리 시에는 1회째에 대하여 2회째에서는 0.5LSB 어긋나게 하고, D상 처리 시에도 1회째에 대하여 2회째에서는 0.5LSB 어긋나게 한다. 떨어뜨린(9비트 시) 분해능의 0.5LSB는 떨어뜨리기 전(10비트 시)의 분해능의 1LSB와 동일하다. 이와 같이 함으로써, 다중 가산 AD 변환 처리 시에 비트 정밀도를 떨어뜨리는 구조를 채용하는 경우에 양자화 노이즈가 더 큰 경우에도 노이즈를 늘리지 않고 AD 변환을 할 수 있다.
이것을, 보다 간단한 예로 설명한다. 화소 신호 전압(Vx)의 다이나믹 레인지가 256mV에서, DA 변환부(270)의 분해능을 9비트로 떨어뜨린다고 하자. 회로 기인의 랜덤 노이즈는 없는 것으로 한다. LSB는 0.5mV이지만, 0.5LSB 어긋나게 하지 않는 경우에는 양자화 오차가 최대 0.25mV가 된다. 화소 신호 전압(Vx)이 0.5mV 어긋날 때마다 최종적인 수치가 2로 바뀌기 때문이다. 그러나, 0.5LSB, 즉 0.25mV 어긋나게 한 경우, 양자화 오차는 최대 0.125mV가 된다. 화소 신호 전압(Vx)의 전위가 0.25mV 어긋날 때마다 최종적인 수치가 1로 바뀌기 때문이다.
예를 들어, 도 10b에 도시된 바와 같이, 1회째의 처리 시에는 9비트의 LSB(0.5mV) 내이면 동일한 카운트가 된다. 2회째의 처리 시에 카운트 클록(CKcnt1)과 참조 신호(SLP_ADC)의 위상을 "1/2^M"LSB 어긋나게 하면, 그 1LSB의 중간에 대하여, 화소 신호 전압(Vx)이 상측에 있는 것인지 하측에 있는 것인지에 따라 카운트값이 상이하다. 예를 들어, 10진법 환산으로 1회째의 처리 시에는 100인 화소 신호 전압(Vx_1, Vx_2)에 대해, 1LSB의 중간에 대하여 상측에 있는 화소 신호 전압(Vx_1)에서는 2회째의 처리 시에도 100을 얻을 수 있고, 이것을 평균화하면 100이 된다(Vx_1 : (100+100)/2=100). 한편, 1LSB의 중간에 대하여 하측에 있는 화소 신호 전압(Vx_2)에서는 2회째의 처리 시에는 101을 얻을 수 있고, 이것을 평균화하면 100.5가 된다(Vx_2 : (100+101)/2=100.5). 각 회에서는 9비트 정밀도로 처리하고 있지만 위상 쉬프트를 병용한 2회 적분에 의해 "0.5" 카운트분을 엄중히 구별하게 되어, 10비트 처리 시의 LSB와 동일한 정밀도 분해능을 얻을 수 있다고 생각하면 된다.
도시를 생략하였지만, 반복 횟수 W=4인 경우에는 떨어뜨린 분해능의 1/4LSB 어긋나게 하면 된다. 즉, 분해능을 떨어뜨리기 전의 1LSB분씩 어긋나게 하면 된다. P상·D상의 각 1회째의 참조 신호(SLP_ADC)를 기준으로 하여, 2회째의 참조 신호(SLP_ADC)의 위상을 1/4LSB 어긋나게 하고, 3회째의 참조 신호(SLP_ADC)의 위상을 2/4LSB 어긋나게 하고, 4회째의 참조 신호(SLP_ADC)의 위상을 3/4LSB 어긋나게 한다.
일반 전개하면, 카운터부(254)는 통상 시와 동일한 카운트 클록(CKcnt1)을 사용하면서, 참조 신호 생성부(27)는 참조 신호(SLP_ADC)의 기울기를 2^M배로 하고, 각 회의 AD 변환 시의 샘플링점의 위상을 "1/2^M"LSB씩 어긋나게 하면 되는 것을 알 수 있을 것이다. 또한, W=2^M의 경우에 한하지 않고, 2 이상의 임의의 양의 정수이어도 된다. 카운터부(254)는 통상 시와 동일한 카운트 클록(CKcnt1)을 사용하면서, 참조 신호 생성부(27)는 참조 신호(SLP_ADC)의 기울기를 W배로 하고, 각 회의 AD 변환 시의 샘플링점의 위상을 1/WLSB씩 어긋나게 하면 되는 것을 알 수 있을 것이다.
<고체 촬상 장치 : 제8 실시 형태>
도 11 및 도 11a는, 제8 실시 형태의 고체 촬상 장치를 설명하는 도면이다. 여기서, 도 11은, 제8 실시 형태의 고체 촬상 장치(1H)의 동작을 설명하기 위한 타이밍 차트이다. 도 11a는 제8 실시 형태의 고체 촬상 장치(1H)의 동작의 효과를 설명하는 도면이다.
제8 실시 형태의 고체 촬상 장치(1H)의 개략 구성도는 도시를 생략하였지만, 예를 들어 제3 실시 형태의 구조를 베이스로 하여 설명한다. 여기에서는, 다중 가산 AD 변환 처리의 부분에 대해서는 제3 실시 형태를 베이스로 하여 설명하지만, 제3 실시 형태에 한하지 않고, 그 밖의 실시 형태도 이용할 수 있다.
제8 실시 형태는, 복수의 화소간에 가산 처리나 감산 처리를 실행할 때에 제1 내지 제7 실시 형태에서 설명한 다중 가산 AD 변환 처리의 구조를 이용하여 계수 설정을 행함으로써, 복수의 처리 대상 신호의 곱의 합 연산 결과의 디지털 데이터를 취득하는 것이다. 무게 중심 위치 조정 기능을 구비한 가산 처리나, 감산 처리를 이용한 에지 검출 처리나, 공간 필터 처리나, 화상 압축 처리에서 사용되는 이산적 코사인 변환 등의 어플리케이션을 생각할 수 있다. 또한, 연산 결과에 대한 평균화 처리에 대해서는 제1·제2 실시 형태 모두 채용할 수 있다.
카운트 모드의 조합을 동일하게 하여 카운트 동작을 반복하여 행함으로써 복수의 화소 신호 사이에서의 가산 연산을 실현하는 것이나, 카운트 모드의 조합을 전환하여(구체적으로는 조합을 반대로 하여) 카운트 동작을 반복하여 행함으로써 복수의 화소 신호 사이에서의 차분(감산) 연산을 실현할 수 있다. 이때, 각 화소 신호 전압(Vx)의 P상·D상 각각에 대하여 반복 횟수(W)의 다중 가산 AD 변환 처리를 실행하면, 그 화소 신호 전압(Vx)에 대해서는 W배로 한 데이터가 얻어진다. 계수(Wk), 각 화소 데이터(Dk)로 하면, 복수 화소간에서의 곱의 합 연산 결과의 디지털 데이터(Dout =W1·D1±W2·D2±W3·D3±…)가 취득된다.
이 실현을 위하여, 제8 실시 형태의 고체 촬상 장치(1H)는 반복 횟수(W)를 지시하기 위해, 예를 들어 제3 실시 형태의 구조를 이용하는 경우이면, 통신·타이밍 제어부(20)는 통상 시에 대하여 W배의 주파수의 카운트 클록(CKCntW)을 카운터부(254)에 공급하고, 통상 시에 대하여 W배의 주파수의 카운트 클록(CKdacW)을 DA 변환부(270)에 공급한다.
예를 들어, 2×2 가산의 경우, 가중 비율을 변경함으로써 무게 중심을 맞출 수 있는 것은 일본 특허 공개 제2006-174325호 공보에 개시되어 있다. 이때, 도 11에 도시된 바와 같이 최초의 행(V나 V+1)의 단위 화소(3)에 대해서는 3회의 가산 처리를 행하고, 가산 대상 화소행(V+2이나 V+3)의 단위 화소(3)에 대해서는 통상의 카운트 동작을 행한다. 이들 2화소분의 데이터를 AD 변환부(250)의 카운터부(254)에 의해 가산함으로써, (V행째 화소×3배)+(V+2행째 화소×1배)의 데이터를 유지할 수 있다.
또한, 가산 데이터의 평균화는, 이미 설명한 바와 같이, 디지털 연산부(29)에서의 평균화(제1 실시 형태)나, AD 변환부(250) 내의 비트 시프트(제2 실시 형태), 모두 가능하다.
결과적으로 얻어지는 화소 신호의 무게 중심의 이미지를 도 11a에 도시한다. 색마다의 무게 중심이 등간격으로 되어 있는 것을 알았다. 이와 같이, 복수의 화소 신호를 가산하는 경우에 색 필터 배열에 따라 화소의 판독 가산 비율을 다중 가산 AD 변환 처리를 이용하여 변경함으로써, 가산 후의 무게 중심을 제어할 수 있다.
또한, 여기에서는 2행에서의 처리예를 나타냈지만, 카운터부(254)의 업 다운 카운트 기능을 사용하여 3행 이상에 걸쳐 가감산(부호나 계수를 포함하는 곱의 합 연산) 처리를 실현함으로써 여러 형태의 연산 화상을 취득할 수 있다. 그 일 이용 형태로서는 칼럼 AD 변환부(26) 외부에 특수한 회로를 이용하지 않고, 1차원의 공간 필터 처리의 기능을 실현할 수 있게 된다. 예를 들어, "1, -3, 1"이나 "-1, 3,-1"로 하면 중앙 화소 강조의 공간 필터를 실현할 수 있고, "-1, 0, 1"로 하면 미분 필터를 실현할 수 있다. 또한, 예를 들어, 3화소의 모든 계수를 동일하게 한 가산 처리로 하면 단순한 평활화 필터 처리를 실현할 수 있고, 3화소 중 주변 화소의 계수보다 중앙 화소의 계수를 크게 하면 중앙 화소를 강조하는 가중치 부여 가산 처리를 실현할 수 있다.
<촬상 장치 : 제9 실시 형태>
도 12는 제9 실시 형태를 설명하는 도면이다. 제9 실시 형태는, 전술한 고체 촬상 장치(1)의 각 실시 형태에 채용하고 있던 AD 변환 처리의 구조를, 물리 정보 취득 장치의 일례인 촬상 장치에 적용한 것이다. 도 12는 그 촬상 장치(8)의 개략 구성도이다.
촬상 장치로서도, 적어도 1화소분의 화소 신호 전압(Vx)에 대해서는 다중 가산 AD 변환 처리를 행함으로써, 노이즈 저감이나 다이나믹 레인지 확대를 할 수 있는 구조를 실현할 수 있게 된다. 이때, 예를 들어 적어도 반복 가산(W)의 설정이나, 카운트 클록(CKCnt, CKdac)의 주파수 설정이나, 참조 신호(SLP_ADC)의 기울기 설정 등, 다중 가산 AD 변환 처리에 관한 제어는 외부의 주 제어부에 있어서, 제어용의 지시 정보를 통신·타이밍 제어부(20)에 대한 데이터 설정으로 임의로 지정할 수 있도록 한다. 다중 가산 AD 변환 처리를 행하지 않는 통상의 참조 신호 비교형의 AD 변환 처리의 제어도 할 수 있도록 하는 것이 좋다.
구체적으로는, 촬상 장치(8)는 촬영 렌즈(802), 광학 로우 패스 필터(804), 색 필터군(812), 화소 어레이부(10), 구동 제어부(7), 칼럼 AD 변환부(26), 참조 신호 생성부(27), 카메라 신호 처리부(810)를 구비하고 있다. 도면 중에 점선으로 나타낸 바와 같이, 광학 로우 패스 필터(804)와 아울러, 적외광 성분을 저감시키는 적외광 커트 필터(805)를 설치할 수도 있다.
촬영 렌즈(802)는 형광등이나 태양광 등의 조명 하에 있는 피사체(Z)의 상을 담지하는 광(L)을 촬상 장치측에 도광하여 결상시킨다. 색 필터군(812)은, 예를 들어 R, G, B의 색 필터가 베이어 배열로 되어 있다. 구동 제어부(7)는 화소 어레이부(10)를 구동한다. 판독 전류 제어부(24)는 화소 어레이부(10)로부터 출력되는 화소 신호의 동작 전류를 제어한다. 칼럼 AD 변환부(26)는 화소 어레이부(10)로부터 출력된 화소 신호에 대하여 CDS 처리나 AD 변환 처리 등을 실시한다. 참조 신호 생성부(27)는 칼럼 AD 변환부(26)에 참조 신호(SLP_ADC)를 공급한다. 카메라 신호 처리부(810)는 칼럼 AD 변환부(26)로부터 출력된 촬상 신호를 처리한다.
칼럼 AD 변환부(26)의 후단에 설치된 카메라 신호 처리부(810)는 촬상 신호 처리부(820)와, 촬상 장치(8)의 전체를 제어하는 주 제어부로서 기능하는 카메라 제어부(900)를 갖는다. 촬상 신호 처리부(820)는 신호 분리부(822)와, 색 신호 처리부(830)와, 휘도 신호 처리부(840)와, 인코더부(860)를 갖는다.
신호 분리부(822)는 색 필터로서 원색 필터 이외의 것이 사용되고 있을 때에 칼럼 AD 변환부(26)의 AD 변환 기능부로부터 공급되는 디지털 촬상 신호를 R(적), G(녹), B(청)의 원색 신호로 분리하는 원색 분리 기능을 구비한다. 색 신호 처리부(830)는 신호 분리부(822)에 의해 분리된 원색 신호 R, G, B에 기초하여 색 신호 C에 관한 신호 처리를 행한다. 휘도 신호 처리부(840)는 신호 분리부(822)에 의해 분리된 원색 신호 R, G, B에 기초하여 휘도 신호 Y에 관한 신호 처리를 행한다. 인코더부(860)는 휘도 신호 Y/색신호 C에 기초하여 영상 신호 VD를 생성한다.
색 신호 처리부(830)는 도시를 생략하였지만, 예를 들어, 화이트 밸런스 증폭기, 감마 보정부, 색차 매트릭스부 등을 갖는다. 휘도 신호 처리부(840)는 도시를 생략하였지만, 예를 들어, 고주파 휘도 신호 생성부와, 저주파 휘도 신호 생성부와, 휘도 신호 생성부를 갖는다. 고주파 휘도 신호 생성부는, 신호 분리부(822)의 원색 분리 기능부로부터 공급되는 원색 신호에 기초하여 비교적 주파수가 높은 성분까지도 포함하는 휘도 신호 YH를 생성한다. 저주파 휘도 신호 생성부는, 화이트 밸런스 증폭기로부터 공급되는 화이트 밸런스가 조정된 원색 신호에 기초하여 비교적 주파수가 낮은 성분만을 포함하는 휘도 신호 YL을 생성한다. 휘도 신호 생성부는, 2종류의 휘도 신호 YH, YL에 기초하여 휘도 신호 Y를 생성하여 인코더부(860)에 공급한다.
인코더부(860)는 색신호 부반송파에 대응하는 디지털 신호에 의해 색차 신호 R-Y, B-Y를 디지털 변조한 후, 휘도 신호 처리부(840)에 의해 생성된 휘도 신호 Y와 합성하여, 디지털 영상 신호 VD(=Y+S+C; S는 동기 신호, C는 크로마 신호)로 변환한다. 인코더부(860)로부터 출력된 디지털 영상 신호 VD는, 또한 후단의 도시를 생략한 카메라 신호 출력부에 공급되어, 모니터 출력이나 기록 미디어에의 데이터 기록 등에 제공된다. 이때, 필요에 따라, DA 변환에 의해 디지털 영상 신호 VD가 아날로그 영상 신호 V로 변환된다.
본 실시 형태의 카메라 제어부(900)는 마이크로프로세서(microprocessor)(902), 판독 전용의 기억부인 ROM(Read Only Memory)(904), RAM(Random Access Memory)(906), 도시를 생략한 그 밖의 주변 부재를 갖고 있다. 마이크로프로세서(902)는 컴퓨터가 행하는 연산과 제어의 기능을 초소형의 집적 회로에 집약시킨 CPU(Central Processing Unit)를 대표예로 하는 전자 계산기의 중추를 이루는 것과 마찬가지의 것이다. RAM(906)은, 수시 기입 및 판독이 가능함과 함께 휘발성 기억부의 일례이다. 마이크로프로세서(902), ROM(904) 및 RAM(906)을 통합하여, 마이크로컴퓨터(microcomputer)라고도 칭한다.
카메라 제어부(900)는 시스템 전체를 제어하는 것이며, 다중 가산 AD 변환 처리의 관계에 있어서는, 가산 횟수나, 카운트 클록(CKCnt, CKdac)의 주파수나, 참조 신호(SLP_ADC)의 기울기 등을 조정하는 기능을 갖고 있다. ROM(904)에는 카메라 제어부(900)의 제어 프로그램 등이 저장되어 있지만, 특히 본 예에서는, 카메라 제어부(900)에 의해, 통상의 참조 신호 비교형의 AD 변환 처리나 다중 가산 AD 변환 처리를 제어하기 위한 프로그램이 저장되어 있다. RAM(906)에는 카메라 제어부(900)가 각종 처리를 행하기 위한 데이터 등이 저장되어 있다.
또한, 카메라 제어부(900)는 메모리 카드 등의 기록 매체(924)를 삽입 분리 가능하게 구성하고, 또한 인터넷 등의 통신망과의 접속이 가능하게 구성하고 있다. 예를 들어, 카메라 제어부(900)는 마이크로프로세서(902), ROM(904) 및 RAM(906) 이외에, 메모리 판독부(907) 및 통신 I/F(인터페이스)(908)를 구비한다.
기록 매체(924)는 예를 들어, 마이크로프로세서(902)에 소프트웨어 처리를 시키기 위한 프로그램 데이터나, 휘도 신호 처리부(840)로부터의 휘도계 신호에 기초하는 측광 데이터(DL)의 수렴 범위나 노광 제어 처리(전자 셔터 제어를 포함한다), 다중 가산 AD 변환 처리를 위한 각종 제어 정보의 설정값 등의 여러 데이터를 등록하는 것 등을 위하여 이용된다.
메모리 판독부(907)는 기록 매체(924)로부터 판독한 데이터를 RAM(906)에 저장(인스톨)한다. 통신 I/F(908)는, 인터넷 등의 통신망과의 사이의 통신 데이터 교환을 중개한다.
또한, 이러한 촬상 장치(8)는 구동 제어부(7) 및 칼럼 AD 변환부(26)를, 화소 어레이부(10)와 별개로 하여 모듈 형상의 것으로 나타내고 있지만, 고체 촬상 장치(1)에 대하여 설명한 바와 같이, 이들이 화소 어레이부(10)와 동일한 반도체 기판 상에 일체적으로 형성된 원 칩의 고체 촬상 장치(1)를 이용해도 되는 것은 말할 필요도 없다. 또한, 도면에서는 화소 어레이부(10)나 구동 제어부(7)나 칼럼 AD 변환부(26)나 참조 신호 생성부(27)나 카메라 신호 처리부(810) 이외에, 촬영 렌즈(802), 광학 로우 패스 필터(804), 혹은 적외광 커트 필터(805) 등의 광학계도 포함하는 상태에서, 촬상 장치(8)를 나타내고 있으며, 이 형태는, 이들을 통합되어 패키징된 촬상 기능을 갖는 모듈 형상의 형태로 하는 경우에 적합하다.
여기서, 전술한 고체 촬상 장치(1)에 있어서의 모듈과의 관계에 있어서는, 도시한 바와 같이 화소 어레이부(10)(촬상부)와, AD 변환 기능이나 차분(CDS) 처리 기능을 구비한 칼럼 AD 변환부(26) 등의 화소 어레이부(10)측과 밀접하게 관련된 신호 처리부(칼럼 AD 변환부(26)의 후단의 카메라 신호 처리부는 제외한다)가 통합되어 패키징된 상태에서 촬상 기능을 갖는 모듈 형상의 형태로 고체 촬상 장치(1)를 제공하도록 하고, 그 모듈 형상의 형태로 제공된 고체 촬상 장치(1)의 후단에, 나머지의 신호 처리부인 카메라 신호 처리부(810)를 설치하여 촬상 장치(8)의 전체를 구성하도록 해도 좋다.
또는, 도시를 생략하였지만, 화소 어레이부(10)와 촬영 렌즈(802) 등의 광학계가 통합되어 패키징된 상태에서 촬상 기능을 갖는 모듈 형상의 형태로 고체 촬상 장치(1)를 제공하도록 하고, 그 모듈 형상의 형태로 제공된 고체 촬상 장치(1) 외에, 카메라 신호 처리부(810)도 모듈 내에 설치하고, 촬상 장치(8)의 전체를 구성하도록 해도 좋다. 또한, 고체 촬상 장치(1)에 있어서의 모듈의 형태로서, 카메라 신호 처리부(810)를 포함해도 좋고, 이 경우에는 사실상, 고체 촬상 장치(1)와 촬상 장치(8)가 동일한 것이라고 간주할 수도 있다. 이러한 촬상 장치(8)는 「촬상」을 행하기 위한, 예를 들어 카메라나 촬상 기능을 갖는 휴대 기기로서 제공된다. 또한, 「촬상」은, 통상의 카메라 촬영 시의 상의 찍힘뿐만 아니라, 광의의 의미로서, 지문 검출 등도 포함하는 것이다.
이와 같은 구성의 촬상 장치(8)에 있어서는, 전술한 고체 촬상 장치(1)의 모든 기능을 포함하여 구성되어 있고, 전술한 고체 촬상 장치(1)의 기본적인 구성 및 동작과 마찬가지로 할 수 있어, 통상의 참조 신호 비교형의 AD 변환 처리뿐만 아니라 다중 가산 AD 변환 처리를 행하는 구조를 실현할 수 있게 된다.
<전자 기기에의 적용>
도 13은 제10 실시 형태를 설명하는 도면이다. 제10 실시 형태는, 전술한 고체 촬상 장치(1)의 각 실시 형태에 채용하고 있던 AD 변환 처리의 구조를 전자 기기에 적용한 것이다. 즉, 제10 실시 형태는, 고체 촬상 장치 이외의 전자 기기에 본 발명에 관한 AD 변환 처리 방법이나 AD 변환 처리 장치를 적용하는 사례를 나타낸 것이다. 도 13은 그 전자 기기의 개략 구성도이다.
제1 내지 제9 실시 형태에서는, 참조 신호 비교형의 AD 변환 처리를 동일 신호에 대하여 W회 반복하는 다중 가산 AD 변환 처리를 고체 촬상 장치(1)나 촬상 장치(8)에 적용한 예로 설명했지만, 그 적용 범위는, 고체 촬상 장치 등에 제한하지 않는다. 참조 신호 비교형의 AD 변환 처리를 기본으로 하는 다중 가산 AD 변환 처리는 물리적인 성질이 동일한 복수의 신호 사이에서의 곱의 합 연산 결과의 디지털 데이터를 취득하는 데이터 처리의 구조를 필요로 하는 모든 전자 기기에 적용할 수 있다. 전자 기기로서도, 적어도 1개의 처리 대상 신호에 관해서는 다중 가산 AD 변환 처리를 행함으로써, 노이즈 저감이나 게인 업이나 다이나믹 레인지 확대를 할 수 있다.
도시한 전자 기기(700)는 고체 촬상 장치(1)의 결함 화소를 진단하거나, 혹은 동체 검출 처리를 하거나 하는 등, 곱의 합 연산 결과에 기초하는 여러 처리 기능을 갖는다. 구체적으로는, 전자 기기(700)는 우선 아날로그의 처리 대상 신호를 생성하는 신호 생성부(701)를 구비한다. 신호 생성부(701)는 고체 촬상 장치(1)의 화소 어레이부(10)로부터 출력되는 화소 신호 전압(Vx)을 처리 대상 신호로서 이용하는 구성으로 되어 있다. 즉, 본 실시예에서도 처리 대상 신호로서는, 상기 제1 내지 제9 실시 형태와 마찬가지로, 고체 촬상 장치(1)의 화소 어레이부(10)로부터 출력되는 화소 신호(화소 신호 전압(Vx))인 것으로 한다. 단 이것은 일례에 지나지 않으며, 곱의 합 연산에 견딜 수 있도록, 물리적인 성질이 동일한 신호인 한, 화소 신호에 한하지 않고 임의의 신호이어도 된다.
전자 기기(700)는 또한, 도면 중의 중앙 부분에 나타내는 분할선의 좌측에 배치된, 당해 전자 기기(700)의 전체의 동작을 제어하는 퍼스널 컴퓨터 등을 이용한 제어 장치(702)와, 분할선의 우측에 배치된, AD 변환 장치(705)를 구비한다. AD 변환 장치(705)에는 신호 생성부(701)로부터 화소 신호 전압(Vx)이 공급된다. 또한, 분할선으로 제어 장치(702)와 AD 변환 장치(705)를 나누는 것이 아니고, 그 양자를 포함하여, 복수의 신호 사이에서의 곱의 합 연산 결과의 디지털 데이터를 얻는 데이터 처리 장치의 기능을 갖는 1개의 AD 변환부(706)(AD 변환 장치)로서 구성해도 좋다.
AD 변환부(706)(AD 변환 장치(705))는 비교부(752) 및 카운터부(754)를 갖는다. 비교부(752)는 신호 생성부(701)(고체 촬상 장치(1))로부터 도입한 아날로그의 화소 신호를 디지털 데이터로 변환한다. 비교부(752)는 비교부(252)에, 카운터부(754)는 카운터부(254)에 각각 대응하는 것이며, 그들의 기본적인 동작은, 상기 제1 내지 제8 실시 형태의 비교부(252)나 카운터부(254)와 마찬가지이다.
제어 장치(702)는 AD 변환 장치(705)를 제어하는 기능 요소로서, 비교부(752)에 AD 변환용의 참조 전압을 공급하는 참조 신호 생성부(727)와, 참조 신호 생성부(727)나 카운터부(754)를 제어하는 타이밍 제어부(720)를 구비하고 있다. 타이밍 제어부(720)는 통신·타이밍 제어부(20)에, 참조 신호 생성부(727)는 참조 신호 생성부(27)에 각각 대응하는 것이며, 그들의 기본적인 동작은, 제1 내지 제8 실시 형태의 통신·타이밍 제어부(20)나 참조 신호 생성부(27)와 마찬가지이다.
제어 장치(702)는 곱의 합 연산 처리 대상의 한쪽의 데이터를 유지하는 데이터 기억부(728)와, 카운터부(754)에 의해 얻어진 곱의 합 연산 결과의 데이터(D8)에 기초하여 고체 촬상 장치(1)를 진단하거나 그 밖의 판정 처리를 하거나 하는 등의 기능을 갖는 판정·진단부(730)를 구비한다.
이러한 전자 기기(700)의 구성에 있어서, 고체 촬상 장치(1)의 결함 화소를 진단하는 기능을 실현하기 위해서는, 우선 비교 대상이 되는 정상적인(화소 결함이 없다) 고체 촬상 장치(1)의 화소 데이터(정상 데이터라고 한다)를 취득하고, 이 후, 진단 대상의 고체 촬상 장치(1)로부터 화소 신호를 판독하여, 정상 데이터와의 사이에서 차분 처리를 행하고, 그 결과에 기초하여 결함의 유무를 진단한다. 화소 결함으로서는, 예를 들어 암시 결함과 명시 결함을 진단하는 것이 좋고, 암시 결함의 진단을 위해서는, 고체 촬상 장치(1)를 비노광 상태로 하여 정상 데이터의 취득이나 진단을 행하고, 또한 명시 결함의 진단을 위해서는, 예를 들어 전백 촬영 상태로 하여 고체 촬상 장치(1)의 정상 데이터의 취득이나 진단을 행한다.
정상 데이터를 취득하는 경우, AD 변환 장치(705)(AD 변환부(706))는 비교 대상이 되는 정상적인 고체 촬상 장치(1)로부터 화소 신호 전압(Vx)을 취득하고, 제1 실시 형태 등에서 설명한 바와 마찬가지로 하여, 참조 신호 생성부(727)로부터 공급되는 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)을 비교부(752)에 의해 비교한다.
또한, 본 실시 형태에서는, 정상 데이터를 취득할 때에는 타이밍 제어부(720)는 카운터부(754)나 참조 신호 생성부(727)에 대하여, W회의 다중 가산 AD 변환 처리를 행하고, 또한 그 결과에 대하여 W회에 대응한 평균화를 행하도록 지시한다. 이것은, 화소 신호 전압(Vx)에 대하여 W회 반복하여 AD 변환함으로써, 고 게인으로 디지털 데이터로 변환하고, 또한 고게인으로 디지털 데이터를 통상의 레벨로 복귀시키는 것을 의미한다.
카운터부(754)는 참조 신호 생성부(727)에 의한 참조 신호(SLP_ADC)의 생성과 동시에 타이밍 제어부(720)에 의해 지시된 카운트 모드에서 카운트 클록(CK0)(통상 시에는 CKcnt1, 다중 가산 시에는 CKcntW 등)에 기초하여 카운트 처리를 개시한다. 여기에서는, 타이밍 제어부(720)는 카운터부(754)의 카운트 모드를, 리셋 레벨의 처리 시에는 다운 카운트 모드로 설정하고, 신호 레벨에 대해서는 업 카운트 모드로 설정하는 것으로 한다. 이것은, 신호 성분 Vsig에 대응하는 화소 데이터로서 양의 데이터를 취득하는 것을 의미한다.
카운터부(754)는 비교부(752)의 비교 처리에서 사용하는 참조 신호(SLP_ADC)의 생성 시점부터 화소 신호 전압(Vx)과 참조 신호(SLP_ADC)가 일치하는 시점까지의 카운트 클록(CK0)을 계수하고, 계수 결과를 자체의 등록 데이터(D9a)로서 화소 위치를 대응시켜 데이터 기억부(728)에 등록한다. AD 변환 장치(705)는 이러한 처리를, 촬상 신호의 전체 화소에 대하여 반복한다.
또한, 정상 데이터의 취득은 반드시 AD 변환 장치(705)를 이용하여 취득하는 것이 아니어도 좋고, 예를 들어 외부의 기기에 의해 정상 데이터를 취득하고, 이 외부의 기기로부터 입력되는 등록 데이터(D9b)를 화소 위치와 대응시켜 데이터 기억부(728)에 등록하도록 해도 좋다. 혹은, 정상 시의 데이터는, 화소 위치와 상관없이 일정하게(불균일 없이) 할 수도 있어, 이 경우에는 정상 데이터의 취득은 불필요하다.
암시 결함이나 명시 결함의 진단 시에는 고체 촬상 장치(1)를, 각 진단에 따른 소정의 노광 상태로 한다. 타이밍 제어부(720)는 바람직하게는 W회의 다중 가산 AD 변환 처리를 행하도록 지시한다. 암시 결함의 진단 시에는 가산 평균화 처리를 행하지 않고 게인 업한 데이터를 취득하고, 명시 결함의 진단 시에는 가산 평균화 처리를 행함으로써 통상 레벨의 데이터를 취득하도록 한다.
예를 들어, 타이밍 제어부(720)는 우선 카운터부(754)의 카운트 모드를, 리셋 레벨에 대해서는 업 카운트 모드로 설정하고, 신호 레벨에 대해서는 다운 카운트 모드로 설정한다. 이것은, 신호 성분 Vsig에 대응하는 화소 데이터로서 음의 데이터를 취득하는 것을 의미한다. 또한, 타이밍 제어부(720)는 참조 신호 생성부(727)에 대하여, 참조 신호(SLP_ADC)의 기울기를, 통상 시에 대하여 W배가 되도록 하고, 또한 카운터부(754)에 대하여 통상 시에 대하여 W배 고속으로, AD 변환을 W회 반복하도록 지시한다. 이것은, 각 회에서는 화소 신호 전압(Vx)을 통상 시와 동일한 게인으로 디지털 데이터로 변환하고, 이것을 W회 반복함으로써, 신호 성분 Vsig에 대응하는 화소 데이터로서 음의 데이터를 W배로 하여 취득하는 것을 의미한다.
타이밍 제어부(720)는 카운터부(754)에 대하여 초기값 제어 신호(CN7)를 발하여, 처리 대상의 화소 위치와 동일한 화소 위치의 정상 시의 화소 데이터를 데이터 기억부(728)로부터 판독하여 카운트 처리의 초기값으로 되도록 지시한다. AD 변환 장치(705)는 진단 대상의 고체 촬상 장치(1)로부터 아날로그의 화소 신호 전압(Vx)을 취득하고, 우선 비교부(752)에 있어서, 참조 신호 생성부(727)로부터 공급되는 소정의 기울기로 변화하는 참조 신호(SLP_ADC)와 화소 신호 전압(Vx)을 비교한다. 카운터부(754)에서는 그 비교 결과에 기초하여 카운트 클록(CK0)을 계수한다.
판정·진단부(730)는 카운터부(754)에 의해 얻어지는 카운트값이 나타내는, 정상 시와 실제 작동 시의 차를 나타내는 곱의 합 연산 데이터(D8)를 결함 판정 데이터로서 사용하여, 화소 결함의 유무를 판정한다. 여기서, 카운트 결과로는, 정상 시의 화소 데이터로부터 실제 작동 시의 화소 데이터를 차감한 값이 얻어진다. 화소 결함이 없으면, 얻어지는 카운트값은, 오차 성분이나 노이즈 성분으로만 되어, 충분히 작다고 생각해도 좋다. 이에 대해, 화소 결함이 있는 경우에는 정상 시와 실제 작동 시의 화소 데이터에 큰 차가 나타난다. 따라서, 판정·진단부(730)는 화소 결함의 판정 시에는 오차 성분이나 노이즈 성분 등에 의한 오판정을 방지하기 위해, 카운터부(754)에 의해 얻어지는 곱의 합 연산 데이터(D8)가 일정 이상인 경우에 화소 결함이 있는 것으로 판정하는 것이 좋다.
이와 같이, 전자 기기(700)를 화소 결함 진단에 사용하는 경우 비교부(752)와 카운터부(754)의 조합에 의해 이루어지는 AD 변환부(706)를 사용하여, 정상 디바이스와 진단 대상 디바이스 사이에서 화소 데이터의 차분 처리를 행하도록 했다. 이에 의해, 정상 상태에 대한 실제 작동 상태의 차를 나타내는 디지털 데이터를, 실제 작동 상태의 화소 신호에 대하여 AD 변환을 할 때에 제1 내지 제8 실시 형태에 설명한 바와 마찬가지로, 직접 카운터부(754)의 출력으로서 얻을 수 있다. W회의 다중 가산 AD 변환 처리를 적용함으로써, S/N의 양호한 진단 데이터를 사용하여 화소 결함 진단을 할 수 있다. 암시 결함의 진단 시에는 다중 가산 AD 변환 처리에 의한 게인 업 기능을 이용함으로써, 진단에 충분한 레벨의 데이터가 얻어진다.
또한, 여기에서는 화소 결함 진단에의 적용예에서 설명했지만, W회의 다중 가산 AD 변환 처리의 적용예는 이것에 제한하지 않는다. 예를 들어, 동체 검출 기능을 실현할 때에는 현 프레임의 화소 신호 전압(Vx)을 고체 촬상 장치(1)로부터 판독하여, 전 프레임의 화소 신호 전압(Vx) 사이에서 차분 처리를 행하여, 그 결과에 기초하여 동체를 검출한다. 이때, W회의 다중 가산 AD 변환 처리를 적용함으로써, S/N의 양호한 동체 검출 데이터를 취득할 수 있다.
<제1 비교예>
도 14 및 도 14a는, 제1 비교예를 설명하는 도면이다. 제1 비교예는, 일본 특허 공개 제2006-222782호 공보에 기재되어 있는 구조이다. 도 14에 도시된 바와 같이, 제1 비교예에서는 다중 적분형으로서 디지털 적분기를 2단 구성으로 하고, 2단째의 분해능을 높은 것을 사용함으로써 평균화에 의한 노이즈의 개선을 행하고 있다.
그러나, 2단 구성으로 하는 것에 의한 레지스터의 증가나 열마다 비교 전압 발생 회로가 필요하게 되어, 회로 규모나 레이아웃이 커진다. 또한, 참조 신호(SLP_ADC)를 생성하는 회로(본 실시 형태의 참조 신호 생성부(27)에 상당)를 공통으로 사용하는 칼럼 AD 방식에서는, 도 14a에 도시된 바와 같이 평균화 모드를 화소마다 설정할 필요가 있어 칼럼에서 공통된 참조 신호(SLP_ADC)를 사용하는 구성에서의 실현은 곤란하다. 이에 대해, 본 실시 형태의 구조는, 상기한 설명으로부터 명백해진 바와 같이, 칼럼에서 공통된 참조 신호(SLP_ADC)를 사용하여 다중 적분 처리를 실현할 수 있다.
<제2 비교예>
도 15 및 도 15a는 제2 비교예를 설명하는 도면이다. 제2 비교예는 일본 특허 공개 제2005-269471호 공보에 기재되어 있는 구조이다. 도 15에 도시된 바와 같이 제2 비교예는 용량 증폭기 형식의 칼럼 처리 회로에 의해 복수회의 리셋 전압 및 신호 전압을, 전압 모드에서 가산 판독하는 것이다.
그러나, 이 경우, 도 15a에 도시된 바와 같이 아날로그 가산이기 때문에, 가산 출력 전압의 제한이 전원 전압에 의해 정해지며, 가산 횟수(평균화 횟수), 즉 다이나믹 레인지에 제한이 있다. 이에 대해, 본 실시 형태의 구조는 디지털 영역에서의 가산 처리가 되므로, 카운터부(254)나 데이터 기억부(256) 등을 가산 횟수에 대응한 비트 수로 하는 등의 대처가 필요하기는 하지만, 가산 횟수나 다이나믹 레인지는 전원 전압의 제약을 받지 않는다.
<제3 비교예>
도 16은 제3 비교예를 설명하는 도면이다. 제3 비교예는 일본 특허 공개 제2006-080937호 공보에 기재되어 있는 구조이다. 도 16에 도시된 바와 같이, 제3 비교예에서는, 화소 공유 타입으로 저 조도, 저 노광 시간 시의 사용에 있어서, 가산에 의해 S/N의 향상을 행하도록 하고 있다.
그러나, 제2 비교예와 마찬가지로, 아날로그 가산이기 때문에, 가산 출력 전압의 제한이 전원 전압에 의해 정해지며, 가산 횟수나 다이나믹 레인지에 제한이 있다. 이에 대해, 본 실시 형태의 구조는, 제2 비교예에서 설명한 바와 같이 가산 횟수나 다이나믹 레인지는 전원 전압의 제약을 받지 않는다.
<제4 비교예>
도 17 내지 도 17b는 제4 비교예를 설명하는 도면이다. 제4 비교예는 일본 특허 공개 제2006-174325호 공보에 기재되어 있는 구조이다. 제4 비교예에서 복수의 화소 가산을 행하는 경우에 가중의 인가 방법으로서 용량의 비율을 바꾸거나(도 17을 참조), 축적 시간을 바꾸거나(도 17a를 참조), 혹은 증폭기의 증폭률을 바꾸는(도 17b를 참조) 것이다.
그러나, 이들의 방식으로는, 추가된 샘플링 용량이나 증폭기 회로가 필요하게 된다. 또한, 다른 방법으로도 축적 시간과 신호량을 리니어하게 변화시킬 필요가 있는 등의 문제가 있다. 이에 대해, 본 실시 형태의 구조는, 디지털 영역에서의 가산 처리이어도 좋고, 용량 비율, 축적 시간, 증폭기 증폭률 등을 변경할 필요는 없다.
<제5 비교예>
도시를 생략하였지만, 예를 들어 일본 특허 공개 제2006-33454호 공보에는 제1 축적 시간과 제2 축적 시간의 화소 신호를 가산 연산함으로써 다이나믹 레인지가 넓은 화상을 취득하는 구조가 개시되어 있다(제5 비교예라고 칭한다). 이 방식은 요컨대, 축적 시간이 서로 다른 동일 화소의 신호를 가산함으로써 출력 화소 데이터의 레인지를 넓히는 것이다. 동일한 화소(즉 동일 축적 시간)의 P상·D상 각각에 대하여 복수회의 가산을 행하는 본 실시 형태의 구조와는 사고 방식이 완전히 상이하다.
1 : 고체 촬상 장치
10 : 화소 어레이부
12 : 수평 주사부
14 : 수직 주사부
18 : 수평 신호선
19 : 수직 신호선
20 : 통신·타이밍 제어부
250, 706 : AD 변환부
252, 752 : 비교부
254, 312, 754 : 카운터부
256, 728 : 데이터 기억부
258 : 스위치부
26 : 칼럼 AD 변환부
27, 727 : 참조 신호 생성부
270 : DA 변환부
28 : 출력부
29 : 디지털 연산부
3 : 단위 화소
302 : 전류원부
314 : 오프셋 생성부
340, 342 : 저항 소자
344 : 스위치
346 : 전류 전압 변환부
7 : 구동 제어부
700 : 전자 기기
701 : 신호 생성부
702 : 제어 장치
705 : AD 변환 장치
720 : 타이밍 제어부
730 : 판정·진단부
8 : 촬상 장치
900 : 카메라 제어부(주 제어부)
10 : 화소 어레이부
12 : 수평 주사부
14 : 수직 주사부
18 : 수평 신호선
19 : 수직 신호선
20 : 통신·타이밍 제어부
250, 706 : AD 변환부
252, 752 : 비교부
254, 312, 754 : 카운터부
256, 728 : 데이터 기억부
258 : 스위치부
26 : 칼럼 AD 변환부
27, 727 : 참조 신호 생성부
270 : DA 변환부
28 : 출력부
29 : 디지털 연산부
3 : 단위 화소
302 : 전류원부
314 : 오프셋 생성부
340, 342 : 저항 소자
344 : 스위치
346 : 전류 전압 변환부
7 : 구동 제어부
700 : 전자 기기
701 : 신호 생성부
702 : 제어 장치
705 : AD 변환 장치
720 : 타이밍 제어부
730 : 판정·진단부
8 : 촬상 장치
900 : 카메라 제어부(주 제어부)
Claims (23)
- 레벨이 점차 변화하는 참조 신호를 생성하는 소정의 참조 신호 생성부로부터 공급되는 상기 참조 신호와 아날로그의 처리 대상 신호를 비교하는 비교부 및 AD 변환용의 카운트 클록의 공급을 받아 상기 비교부의 비교 결과에 기초하여 카운트 동작을 행하는 카운터부를 갖고, 상기 카운터부의 출력 데이터에 기초하여 상기 처리 대상 신호의 디지털 데이터를 취득하는 AD 변환부와,
상기 처리 대상 신호에 대해, n비트의 AD 변환 처리를 W회(W는 2 이상의 양의 정수) 반복하여 행하는 디지털 적분 처리를 실행하도록 상기 참조 신호 생성부 및 상기 AD 변환부를 제어하는 구동 제어부를 구비한, 고체 촬상 장치. - 제1항에 있어서, 상기 구동 제어부는, 상기 처리 대상 신호에 대해서 n비트의 AD 변환 처리를 1회 실행하는 통상 처리와 상기 디지털 적분 처리를 전환하는, 고체 촬상 장치.
- 제1항 또는 제2항에 있어서, 상기 처리 대상 신호를 출력하는 단위 화소가 행렬 형상으로 배치되어 있는 화소 어레이부를 구비하고,
상기 AD 변환부는, 상기 화소 어레이부에 대하여 열마다 설치되어 있고,
상기 참조 신호 생성부는, 각 열의 상기 비교부에 상기 참조 신호를 공통으로 공급하는, 고체 촬상 장치. - 제3항에 있어서, 상기 단위 화소로부터 출력되는 처리 대상 신호는, 리셋 레벨과 신호 레벨을 포함하고,
상기 구동 제어부는, 상기 리셋 레벨과 상기 신호 레벨 각각에 대하여, 상기 디지털 적분 처리를 실행하여 얻어진 상기 리셋 레벨과 상기 신호 레벨의 각 디지털 데이터의 차분을 얻도록 제어하는, 고체 촬상 장치. - 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 디지털 적분 처리를 실행하여 얻어진 디지털 데이터에 대하여, 상기 W회에 대응한 평균화를 행하는 평균화 처리부를 구비하고 있는, 고체 촬상 장치.
- 제5항에 있어서, 상기 평균화 처리부를, 상기 AD 변환부의 후단에 구비하고 있는, 고체 촬상 장치.
- 제5항에 있어서, 상기 AD 변환부는, 2^(M-1)<W≤2^M(M은 1 이상의 양의 정수)을 만족하는 "n+M" 비트 대응의 상기 카운터부와, 도입 타이밍을 규정하는 도입 제어 신호에 기초하여 데이터 도입을 기억하는 n비트 대응의 데이터 기억부와, 접속 타이밍을 규정하는 스위치 제어 신호에 기초하여 상기 카운터부로부터 출력되는 "n+M" 비트분의 데이터 중 상위 n비트분의 데이터를 선택하여 상기 데이터 기억부에 전달하는 데이터 선택부를 갖고,
상기 데이터 기억부와 상기 데이터 선택부에 의해, 상기 평균화 처리부의 기능이 완수되는, 고체 촬상 장치. - 제7항에 있어서, 상기 데이터 기억부의 데이터 입력단부를 공통으로 접속하는 공통 배선을 갖고,
상기 데이터 선택부는, 상기 카운터부의 데이터 출력단부와 상기 공통 배선 사이에, 상기 스위치 제어 신호에 기초하여 입출력의 접속을 전환 가능한 스위치를 갖고,
상기 구동 제어부는, 상기 데이터 기억부에 전달해야 할 상기 카운터부의 데이터 출력단부로부터 출력되는 데이터의 비트 위치에 대응시켜, 상기 스위치 제어 신호와 상기 도입 제어 신호를 순차적으로 전환하는, 고체 촬상 장치. - 제7항에 있어서, 상기 데이터 선택부는, 입력단부가 상기 카운터부의 데이터 출력단부와 접속되고, 출력단부가 상기 데이터 기억부의 데이터 입력단부에 접속된, 상기 스위치 제어 신호에 기초하여 입출력의 접속을 전환 가능한, 적어도 상기 입력단부가 2 이상의 스위치를, 상기 데이터 기억부의 비트 위치마다 갖고,
상기 스위치의 각 입력단부는, 상기 데이터 기억부에 전달해야 할 상기 카운터부의 데이터 출력단부로부터 출력되는 데이터의 비트 위치에 대응하도록 접속되어 있고,
상기 구동 제어부는, 데이터의 비트 위치에 관계없이, 상기 카운터부로부터 상기 데이터 기억부에 일제히 데이터가 전송되도록 상기 스위치 제어 신호와 상기 도입 제어 신호의 각각을 전환하는, 고체 촬상 장치. - 제7항에 있어서, 상기 데이터 선택부는, 상기 처리 대상 신호에 대해 n비트의 AD 변환 처리를 1회 실행하는 통상 처리 시에는 상기 카운터부로부터 출력되는 "n+M" 비트분의 데이터 중 하위 n비트분의 데이터를 선택하여 상기 데이터 기억부에 전달하는, 고체 촬상 장치.
- 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 구동 제어부는, 상기 디지털 적분 처리 시의 상기 참조 신호의 기울기를, 상기 처리 대상 신호에 대해 n비트의 AD 변환 처리를 1회 실행하는 통상 처리 시에 대하여 W배로 급준하게 되도록 상기 참조 신호 생성부를 제어함과 함께, 상기 디지털 적분 처리시의 카운트 동작을 상기 통상 처리 시에 대하여 W배 고속으로 되도록 상기 카운터부를 제어하는, 고체 촬상 장치.
- 제11항에 있어서, 상기 참조 신호 생성부를 구비하고,
상기 참조 신호 생성부는, 참조 신호 생성용의 카운트 클록의 공급을 받아 카운트 동작을 행하는 카운터부를 갖고, 상기 카운터부로부터 출력되는 카운트값마다 참조 신호의 레벨을 변화시키는 것이며,
상기 카운터부는, 상기 참조 신호 생성용의 카운트 클록으로서, 상기 디지털 적분 처리 시에는 상기 통상 처리 시에 대하여 W배의 주파수의 것을 사용하는, 고체 촬상 장치. - 제11항에 있어서, 상기 참조 신호 생성부는, 참조 신호 생성용의 카운트 클록의 공급을 받아 카운트 동작을 행하는 카운터부와, 상기 카운터부로부터 출력되는 카운트값에 대응하는 가중치의 전류를 출력하는 전류원부와, 저항 소자를 구비하고 상기 전류원부로부터 출력된 전류가 상기 저항 소자에 흐름으로써 상기 전류에 대응하는 전압 신호를 생성함과 함께 전류 전압 변환 시의 저항값을 변경 가능한 전류 전압 변환부를 갖고,
상기 카운터부는, 상기 참조 신호 생성용의 카운트 클록으로서, 상기 디지털 적분 처리 시에는 상기 통상 처리 시와 동일한 주파수의 것을 사용하고,
상기 전류 전압 변환부는, 전류 전압 변환 시의 저항값을, 상기 디지털 적분 처리 시에는 상기 통상 처리 시에 대하여 W배로 하는, 고체 촬상 장치. - 제11항에 있어서, 상기 참조 신호 생성부는, 참조 신호 생성용의 카운트 클록의 공급을 받아 카운트 동작을 행하는 카운터부와, 상기 카운터부로부터 출력되는 카운트값에 대응하는 가중치의 전류를 출력하는 전류원부와, 저항 소자를 구비하고 상기 전류원부로부터 출력된 전류가 상기 저항 소자에 흐름으로써 상기 전류에 대응하는 전압 신호를 생성함과 함께 전류 전압 변환 시의 저항값을 변경 가능한 전류 전압 변환부를 갖고,
상기 카운터부는, 상기 참조 신호 생성용의 카운트 클록으로서, 상기 디지털 적분 처리 시에는 상기 통상 처리 시와 동일한 주파수의 것을 사용하고,
상기 전류원부는, 상기 카운트값에 대응하는 가중치를, 상기 디지털 적분 처리 시에는 상기 통상 처리 시에 대하여 W배로 하는, 고체 촬상 장치. - 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 참조 신호 생성부는, 상기 디지털 적분 처리에 있어서의 홀수회째의 처리 시와 짝수회째의 처리 시에 상기 참조 신호의 변화 방향이 역회전되는, 고체 촬상 장치.
- 제15항에 있어서, 상기 참조 신호 생성부의 상기 카운터부는, 업 카운트와 다운 카운트를 전환 가능하게 구성되어 있고, 카운트 모드를 홀수회째와 짝수회째에서 상이하게 함으로써, 상기 참조 신호의 변화 방향이 역회전되는, 고체 촬상 장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 AD 변환부는, n비트 대응의 상기 카운터부를 갖고,
상기 구동 제어부는, 상기 디지털 적분 처리 시에는 상기 참조 신호의 기울기를 상기 처리 대상 신호에 대하여 n비트의 AD 변환 처리를 1회 실행하는 통상 처리 시에 대하여 2^(M-1)<W≤2^M(M은 1 이상의 양의 정수)을 만족하는 W배로 급준하게 되도록 상기 참조 신호 생성부를 제어함과 함께, 카운트 동작을 상기 통상 처리 시와 동일한 속도로 하여 각 회는 "n-M" 비트의 정밀도로 카운트 동작을 행하도록 상기 카운터부를 제어하는, 고체 촬상 장치. - 제17항에 있어서, 상기 구동 제어부는, 상기 참조 신호와 상기 AD 변환용의 카운트 클록의 상대적인 위상을 1/WLSB씩 시프트시켜 각 회의 처리를 실행하도록 상기 참조 신호 생성부나 상기 카운터부를 제어하는, 고체 촬상 장치.
- 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 구동 제어부는, 상기 디지털 적분 처리에 있어서의 반복 횟수(W)를 이용하여 각 처리 대상 신호에 관한 계수 설정을 행함으로써, 복수의 처리 대상 신호의 곱의 합 연산 결과의 디지털 데이터를 취득하도록 제어하는, 고체 촬상 장치.
- 전하 생성부 및 당해 전하 생성부에 의해 생성된 전하에 따른 리셋 레벨과 신호 레벨을 포함하는 처리 대상 신호를 출력하는 트랜지스터를 구비한 단위 화소가 행렬 형상으로 배치되어 있는 화소 어레이부와,
레벨이 점차 변화하는 참조 신호를 생성하는 참조 신호 생성부와,
상기 처리 대상 신호의 상기 리셋 레벨 및 상기 신호 레벨 각각에 대하여 상기 참조 신호 생성부로부터 출력되는 참조 신호를 비교하는 비교부 및 AD 변환용의 카운트 클록의 공급을 받아 상기 비교부의 비교 결과에 기초하여 카운트 동작을 행하는 카운터부를 갖고, 상기 카운터부의 출력 데이터에 기초하여 상기 리셋 레벨과 상기 신호 레벨의 차분의 디지털 데이터를 취득하는, 상기 화소 어레이부에 대하여 열마다 설치되어 있는 AD 변환부와,
상기 리셋 레벨 및 상기 신호 레벨 각각에 대하여 n비트의 AD 변환 처리를 W회(W는 2 이상의 양의 정수) 반복하는 디지털 적분 처리의 동작을 실행하도록, 상기 참조 신호 생성부 및 상기 AD 변환부를 제어하는 구동 제어부와,
상기 구동 제어부를 제어하는 주 제어부를 구비하고 있는, 촬상 장치. - 아날로그의 처리 대상 신호를 생성하는 신호 생성부와,
레벨이 점차 변화하는 참조 신호를 생성하는 참조 신호 생성부와,
상기 신호 생성부에 의해 생성되는 상기 처리 대상 신호와 상기 참조 신호 생성부로부터 공급되는 참조 신호를 비교하는 비교부와,
AD 변환용의 카운트 클록의 공급을 받아 상기 비교부의 비교 결과에 기초하여 카운트 동작을 행하는 카운터부와,
상기 처리 대상 신호에 대하여 n비트의 AD 변환 처리를 W회(W는 2 이상의 양의 정수) 반복하는 디지털 적분 처리의 동작을 실행하도록, 상기 참조 신호 생성부, 상기 비교부 및 상기 카운터부를 제어하는 제어부를 구비한, 전자 기기. - 레벨이 점차 변화하는 참조 신호를 생성하는 참조 신호 생성부와,
아날로그의 처리 대상 신호와 상기 참조 신호 생성부로부터 출력되는 참조 신호를 비교하는 비교부와,
AD 변환용의 카운트 클록의 공급을 받아 상기 비교부의 비교 결과에 기초하여 카운트 동작을 행하는 카운터부와,
상기 처리 대상 신호에 대해서, n비트의 AD 변환 처리를 W회(W는 2 이상의 양의 정수) 반복하여 행하는 디지털 적분 처리를 실행하도록, 상기 참조 신호 생성부, 상기 비교부 및 상기 카운터부를 제어하는 제어부를 구비한 AD 변환 장치. - 레벨이 점차 변화하는 참조 신호와 아날로그의 처리 대상 신호를 비교부에 의해 비교하여, AD 변환용의 카운트 클록의 공급을 받아 상기 비교의 결과에 기초하여 카운트 동작을 카운터부에 의해 행하고, 상기 카운터부의 출력 데이터에 기초하여 상기 처리 대상 신호의 디지털 데이터를 취득할 때에 상기 처리 대상 신호에 대하여 n비트의 AD 변환 처리를 W회(W는 2 이상의 양의 정수) 반복하여 행하는, AD 변환 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-149168 | 2008-06-06 | ||
| JP2008149168A JP5347341B2 (ja) | 2008-06-06 | 2008-06-06 | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110014609A true KR20110014609A (ko) | 2011-02-11 |
| KR101569545B1 KR101569545B1 (ko) | 2015-11-16 |
Family
ID=41398180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107026571A KR101569545B1 (ko) | 2008-06-06 | 2009-06-04 | 고체 촬상 장치, 촬상 장치, 전자 기기, ａｄ 변환 장치, ａｄ 변환 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US8502899B2 (ko) |
| EP (1) | EP2290823B1 (ko) |
| JP (1) | JP5347341B2 (ko) |
| KR (1) | KR101569545B1 (ko) |
| CN (1) | CN102047563B (ko) |
| TW (1) | TWI418152B (ko) |
| WO (1) | WO2009148107A1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9332204B2 (en) | 2013-11-15 | 2016-05-03 | Kabushiki Kaisha Toshiba | AD conversion circuit and solid-state imaging device |
| KR20170090674A (ko) * | 2016-01-29 | 2017-08-08 | 에스케이하이닉스 주식회사 | 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서 |
| US10194111B2 (en) | 2014-06-09 | 2019-01-29 | Sony Corporation | Image sensor, electronic apparatus, comparator, and drive method |
| KR20200098163A (ko) * | 2019-02-12 | 2020-08-20 | 삼성전자주식회사 | 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서 |
Families Citing this family (96)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4853445B2 (ja) * | 2007-09-28 | 2012-01-11 | ソニー株式会社 | Ａ／ｄ変換回路、固体撮像素子、およびカメラシステム |
| JP2010103913A (ja) * | 2008-10-27 | 2010-05-06 | Toshiba Corp | Ａ／ｄ変換器、及びそれを備えた固体撮像装置 |
| FR2943199B1 (fr) * | 2009-03-13 | 2012-12-28 | E2V Semiconductors | Procede de lecture de signal de capteur d'image et capteur d'image. |
| US8310580B2 (en) * | 2009-07-27 | 2012-11-13 | Sony Corporation | Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks |
| JP5671789B2 (ja) * | 2009-08-10 | 2015-02-18 | ソニー株式会社 | 固体撮像装置とその製造方法および撮像装置 |
| FR2951311A1 (fr) | 2009-10-09 | 2011-04-15 | Trixell Sas | Procede de commande d'un dispositif photosensible |
| JP5507309B2 (ja) * | 2010-03-30 | 2014-05-28 | 本田技研工業株式会社 | 信号処理方法及び固体撮像装置 |
| JP5531797B2 (ja) * | 2010-06-15 | 2014-06-25 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| JP5524028B2 (ja) * | 2010-11-22 | 2014-06-18 | 株式会社東芝 | 固体撮像装置 |
| KR101758090B1 (ko) | 2010-12-06 | 2017-07-17 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템 |
| US8446786B2 (en) * | 2011-01-20 | 2013-05-21 | Micron Technology, Inc. | Outputting a particular data quantization from memory |
| KR101111638B1 (ko) * | 2011-06-10 | 2012-02-14 | 동국대학교 산학협력단 | Ｃｄｓ를 이용한 ａｄｃ 및 이를 이용한 ａｄ 변환방법 |
| JP5749579B2 (ja) * | 2011-06-14 | 2015-07-15 | オリンパス株式会社 | Ａｄ変換回路および固体撮像装置 |
| JP2013027014A (ja) * | 2011-07-26 | 2013-02-04 | Sony Corp | 固体撮像装置およびａｄ変換出力ビット数制御方法 |
| JP5862126B2 (ja) | 2011-09-06 | 2016-02-16 | ソニー株式会社 | 撮像素子および方法、並びに、撮像装置 |
| WO2013046579A1 (ja) * | 2011-09-30 | 2013-04-04 | パナソニック株式会社 | 固体撮像装置、その駆動方法及び撮像装置 |
| DE102011114874B4 (de) * | 2011-09-30 | 2024-09-26 | Carl Zeiss Microscopy Gmbh | Mikroskop umfassend eine Auswerteschaltung für einen optoelektronischen Detektor zum Aufzeichnen insbesondere von Fluoreszenzereignissen |
| CN102364946B (zh) * | 2011-11-17 | 2014-09-10 | 瑞斯康达科技发展股份有限公司 | 一种判定信号是否有效的方法及装置 |
| JP6037289B2 (ja) * | 2011-12-09 | 2016-12-07 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置及びそれを備える撮像装置 |
| JP6151530B2 (ja) * | 2012-02-29 | 2017-06-21 | 株式会社半導体エネルギー研究所 | イメージセンサ、カメラ、及び監視システム |
| WO2013128831A1 (ja) * | 2012-02-29 | 2013-09-06 | コニカミノルタ株式会社 | 固体撮像装置 |
| JP6132583B2 (ja) | 2012-02-29 | 2017-05-24 | キヤノン株式会社 | 光電変換装置 |
| JP5847737B2 (ja) | 2012-03-30 | 2016-01-27 | キヤノン株式会社 | 光電変換装置および撮像システム |
| FR2989219B1 (fr) * | 2012-04-04 | 2015-05-29 | Commissariat Energie Atomique | Circuit de traitement de pixels |
| TW201351889A (zh) * | 2012-05-21 | 2013-12-16 | Sony Corp | Ａ／ｄ轉換器、固體攝像裝置及電子機器 |
| CN102695005B (zh) * | 2012-05-29 | 2014-12-10 | 昆山锐芯微电子有限公司 | 噪声因子的编码、噪声的抑制方法和装置及图像传感器 |
| JP5956856B2 (ja) * | 2012-07-05 | 2016-07-27 | キヤノン株式会社 | 撮像素子及び撮像システム |
| JP6049332B2 (ja) * | 2012-07-11 | 2016-12-21 | キヤノン株式会社 | 光電変換装置および撮像システム |
| TW201408065A (zh) * | 2012-08-08 | 2014-02-16 | Novatek Microelectronics Corp | 影像感測器及其行類比數位轉換器 |
| CN103595410A (zh) * | 2012-08-17 | 2014-02-19 | 联咏科技股份有限公司 | 图像传感器及其列模数转换器 |
| US8854244B2 (en) * | 2012-09-19 | 2014-10-07 | Aptina Imaging Corporation | Imagers with improved analog-to-digital converters |
| JP5980080B2 (ja) * | 2012-10-02 | 2016-08-31 | キヤノン株式会社 | 光電変換装置、撮像システム、光電変換装置の検査方法および撮像システムの製造方法 |
| US9462199B2 (en) * | 2012-10-12 | 2016-10-04 | Samsung Electronics Co., Ltd. | Image sensors, image processing systems including same, and methods of operating the same |
| JP5973321B2 (ja) * | 2012-10-30 | 2016-08-23 | ルネサスエレクトロニクス株式会社 | 固体撮像素子 |
| JP5813067B2 (ja) * | 2012-12-20 | 2015-11-17 | キヤノン株式会社 | 撮像装置の駆動方法、デジタル信号の補正方法、撮像装置、撮像システムの駆動方法、撮像システム |
| JP6097574B2 (ja) * | 2013-01-25 | 2017-03-15 | キヤノン株式会社 | 撮像装置、その駆動方法、及び撮像システム |
| JP2014165396A (ja) * | 2013-02-26 | 2014-09-08 | Sony Corp | 固体撮像装置および電子機器 |
| US8890742B2 (en) | 2013-03-11 | 2014-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Column analog-to-digital converter for CMOS sensor |
| US9325923B2 (en) | 2013-03-14 | 2016-04-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods to mitigate transient current for sensors |
| JP6478467B2 (ja) * | 2013-03-28 | 2019-03-06 | キヤノン株式会社 | 撮像装置、撮像装置の駆動方法、撮像システム |
| FR3012003B1 (fr) * | 2013-10-14 | 2016-12-30 | E2V Semiconductors | Conversion analogique numerique a rampe, a multiples conversions ou unique conversion suivant le niveau de lumiere recu par un pixel |
| JP6415041B2 (ja) * | 2013-11-29 | 2018-10-31 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
| JP6480712B2 (ja) * | 2014-02-06 | 2019-03-13 | キヤノン株式会社 | 撮像装置及びその制御方法 |
| JP6274898B2 (ja) * | 2014-02-17 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| TWI672952B (zh) | 2014-03-06 | 2019-09-21 | 日商新力股份有限公司 | 影像擷取器件、控制方法及影像擷取裝置 |
| JP6338432B2 (ja) * | 2014-04-21 | 2018-06-06 | キヤノン株式会社 | 固体撮像装置及びその制御方法 |
| JP2015216625A (ja) * | 2014-04-22 | 2015-12-03 | キヤノン株式会社 | 撮像素子及び撮像装置 |
| JP2016012903A (ja) | 2014-06-02 | 2016-01-21 | ソニー株式会社 | 撮像素子、撮像方法、および電子機器 |
| WO2015186302A1 (en) | 2014-06-02 | 2015-12-10 | Sony Corporation | Imaging element, imaging method and electronic apparatus |
| JP6459025B2 (ja) * | 2014-07-07 | 2019-01-30 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
| US9432597B2 (en) * | 2014-07-25 | 2016-08-30 | Rambus Inc. | Low-noise, high dynamic-range image sensor |
| KR102324537B1 (ko) * | 2015-06-12 | 2021-11-09 | 삼성전자주식회사 | 출력 피크 전류를 분산할 수 있는 이미지 센서와 이를 포함하는 이미지 처리 시스템 |
| JP6544070B2 (ja) * | 2015-06-16 | 2019-07-17 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
| JP6639271B2 (ja) * | 2015-07-16 | 2020-02-05 | キヤノン株式会社 | 撮像装置、撮像システム |
| JP6666043B2 (ja) * | 2015-09-10 | 2020-03-13 | キヤノン株式会社 | 撮像装置及び撮像システム |
| TWI751116B (zh) | 2015-11-12 | 2022-01-01 | 日商索尼半導體解決方案公司 | 攝像元件、攝像方法及電子機器 |
| EP3182597A1 (en) * | 2015-12-16 | 2017-06-21 | IMEC vzw | Circuitry and method for converting analog signal to digital value representation |
| US10250826B2 (en) * | 2016-01-15 | 2019-04-02 | Invisage Technologies, Inc. | Image sensors having extended dynamic range |
| JP6649806B2 (ja) * | 2016-03-02 | 2020-02-19 | キヤノン株式会社 | 信号処理装置、撮像装置及び制御装置、信号処理方法及び制御方法 |
| US10904468B2 (en) * | 2016-03-28 | 2021-01-26 | Sony Corporation | Signal processing apparatus and method, imaging element, and electronic apparatus |
| JP2018014630A (ja) * | 2016-07-21 | 2018-01-25 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
| CN109478891B (zh) * | 2016-07-28 | 2023-07-21 | 索尼半导体解决方案公司 | Ad转换装置、ad转换方法、图像传感器和电子设备 |
| JP2018023025A (ja) | 2016-08-04 | 2018-02-08 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、駆動方法、および電子機器 |
| CN106412379B (zh) * | 2016-09-20 | 2019-02-15 | 青岛海信电器股份有限公司 | 实现频率同步的控制方法、装置及液晶电视 |
| JP6868381B2 (ja) * | 2016-12-09 | 2021-05-12 | ローム株式会社 | 電圧変動検知回路、半導体集積回路、車両 |
| WO2018235638A1 (ja) * | 2017-06-20 | 2018-12-27 | シャープ株式会社 | アナログデジタル変換器および固体撮像素子 |
| CN110770737B (zh) * | 2017-06-21 | 2024-03-08 | 株式会社半导体能源研究所 | 包括神经网络的半导体装置 |
| JP7113368B2 (ja) * | 2017-07-03 | 2022-08-05 | パナソニックＩｐマネジメント株式会社 | 撮像装置及びカメラシステム |
| JP7046551B2 (ja) * | 2017-10-03 | 2022-04-04 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| WO2019082894A1 (ja) | 2017-10-23 | 2019-05-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイス及び電位測定装置 |
| KR102441469B1 (ko) * | 2017-11-13 | 2022-09-06 | 주식회사 엘지에너지솔루션 | 배터리 충전 방법 및 배터리 충전 장치 |
| JP2019125937A (ja) * | 2018-01-17 | 2019-07-25 | キヤノン株式会社 | 撮像装置及び制御方法並びにプログラム |
| CN110504969B (zh) * | 2018-05-18 | 2023-03-24 | 创意电子股份有限公司 | 模拟数字转换器装置与待测信号产生方法 |
| JP7098462B2 (ja) * | 2018-07-20 | 2022-07-11 | キヤノン株式会社 | 撮像装置および撮像装置の制御方法 |
| JP7386163B2 (ja) | 2018-08-07 | 2023-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
| JP6797249B2 (ja) * | 2018-08-10 | 2020-12-09 | シャープ株式会社 | Ａｄ変換器、および固体撮像素子 |
| JP6753985B2 (ja) * | 2018-08-10 | 2020-09-09 | シャープ株式会社 | アナログデジタル変換器および固体撮像素子 |
| JP7330684B2 (ja) * | 2018-11-09 | 2023-08-22 | キヤノン株式会社 | 固体撮像素子およびその制御方法、撮像装置、プログラム |
| FR3091116A1 (fr) * | 2018-12-19 | 2020-06-26 | Stmicroelectronics (Grenoble 2) Sas | Procédé et architecture de lecture de capteur d’images |
| CN110149489A (zh) * | 2019-05-23 | 2019-08-20 | Oppo广东移动通信有限公司 | 采样方法、装置以及计算机存储介质和图像传感器 |
| TWI701948B (zh) * | 2019-07-18 | 2020-08-11 | 香港商京鷹科技股份有限公司 | 影像感測裝置及影像感測方法 |
| JP7418986B2 (ja) * | 2019-07-26 | 2024-01-22 | キヤノン株式会社 | 撮像装置および撮像装置の制御方法 |
| JP7336320B2 (ja) * | 2019-09-04 | 2023-08-31 | キヤノン株式会社 | 撮像装置及びその制御方法、プログラム、記憶媒体 |
| US11301708B2 (en) * | 2019-10-01 | 2022-04-12 | Novatek Microelectronics Corp. | Image sensing circuit and method |
| JP7504625B2 (ja) * | 2020-02-28 | 2024-06-24 | キヤノン株式会社 | 光電変換装置 |
| US11244974B2 (en) | 2020-03-30 | 2022-02-08 | Novatek Microelectronics Corp. | Image sensing system |
| JP2021164041A (ja) * | 2020-03-31 | 2021-10-11 | ソニーセミコンダクタソリューションズ株式会社 | 半導体デバイス |
| JPWO2021215105A1 (ko) * | 2020-04-21 | 2021-10-28 | ||
| TWM611616U (zh) * | 2020-04-30 | 2021-05-11 | 神亞科技股份有限公司 | 測量被動元件的測量電路 |
| KR20220045352A (ko) | 2020-10-05 | 2022-04-12 | 삼성전자주식회사 | 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서 |
| US11330145B1 (en) | 2021-06-10 | 2022-05-10 | Bank Of America Corporation | Image processing edge device for document noise removal |
| US12028632B2 (en) | 2021-11-26 | 2024-07-02 | Samsung Electronics Co., Ltd. | Image sensor with data buffer clusters |
| CN114390224B (zh) * | 2022-01-11 | 2023-06-27 | 四川创安微电子有限公司 | 一种适用于图像传感器的均值减噪快速处理电路及方法 |
| TW202408215A (zh) * | 2022-08-02 | 2024-02-16 | 南韓商三星電子股份有限公司 | 執行選擇性多重採樣的影像感測器及其操作方法 |
| CN115150570B (zh) * | 2022-09-06 | 2023-04-28 | 武汉加特林光学仪器有限公司 | 基于数字电路的双采样信号处理电路及显示面板检测设备 |
| WO2024157836A1 (ja) * | 2023-01-23 | 2024-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384817B1 (en) * | 1999-12-21 | 2002-05-07 | Philips Electronics North America Corporation | Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device |
| JP3956582B2 (ja) * | 2000-05-30 | 2007-08-08 | ヤマハ株式会社 | Ａ／ｄ変換回路 |
| US6317071B1 (en) * | 2000-08-22 | 2001-11-13 | Lucent Technologies Inc. | Method and apparatus for analog-to-digital conversion by combining digital sample values |
| JP3705098B2 (ja) * | 2000-09-01 | 2005-10-12 | 日本電気株式会社 | マルチビットデルタシグマａｄ変換器 |
| KR100399954B1 (ko) * | 2000-12-14 | 2003-09-29 | 주식회사 하이닉스반도체 | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 |
| JP4014825B2 (ja) * | 2001-07-10 | 2007-11-28 | 松下電器産業株式会社 | 信号直流電圧安定化回路 |
| US6744394B2 (en) * | 2002-05-10 | 2004-06-01 | 02Micro International Limited | High precision analog to digital converter |
| KR100517548B1 (ko) * | 2002-07-30 | 2005-09-28 | 삼성전자주식회사 | 씨모오스 영상 소자를 위한 아날로그-디지털 변환기 |
| JP4107269B2 (ja) * | 2004-02-23 | 2008-06-25 | ソニー株式会社 | 固体撮像装置 |
| JP4315032B2 (ja) | 2004-03-22 | 2009-08-19 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP4655500B2 (ja) * | 2004-04-12 | 2011-03-23 | ソニー株式会社 | Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器 |
| JP4449565B2 (ja) | 2004-05-12 | 2010-04-14 | ソニー株式会社 | 物理量分布検知の半導体装置 |
| JP2006020172A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | ランプ波形発生回路、アナログ・デジタル変換回路、撮像装置、撮像装置の制御方法 |
| JP4305304B2 (ja) * | 2004-07-09 | 2009-07-29 | トヨタ自動車株式会社 | エンジンの燃料供給装置 |
| JP4380439B2 (ja) * | 2004-07-16 | 2009-12-09 | ソニー株式会社 | データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器 |
| JP4193768B2 (ja) * | 2004-07-16 | 2008-12-10 | ソニー株式会社 | データ処理方法並びに物理量分布検知の半導体装置および電子機器 |
| JP4289244B2 (ja) | 2004-07-16 | 2009-07-01 | ソニー株式会社 | 画像処理方法並びに物理量分布検知の半導体装置および電子機器 |
| JP4691930B2 (ja) | 2004-09-10 | 2011-06-01 | ソニー株式会社 | 物理情報取得方法および物理情報取得装置、並びに物理量分布検知の半導体装置、プログラム、および撮像モジュール |
| US7139367B1 (en) * | 2004-09-29 | 2006-11-21 | Khai Minh Le | Time share digital integration method and apparatus for processing X-ray images |
| JP4306603B2 (ja) | 2004-12-20 | 2009-08-05 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP4247995B2 (ja) * | 2005-02-03 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | 固体撮像素子のデータ読出回路、撮像装置および固体撮像素子のデータ読出方法 |
| JP4613311B2 (ja) | 2005-02-10 | 2011-01-19 | 国立大学法人静岡大学 | ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置 |
| JP4524652B2 (ja) * | 2005-07-06 | 2010-08-18 | ソニー株式会社 | Ａｄ変換装置並びに半導体装置 |
| KR100744117B1 (ko) * | 2005-08-24 | 2007-08-01 | 삼성전자주식회사 | 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법 |
| JP2008011284A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | 画像処理回路、撮像回路および電子機器 |
| WO2008016049A1 (fr) * | 2006-07-31 | 2008-02-07 | National University Corporation Shizuoka University | Convertisseur a/n et circuit de lecture |
| KR100826513B1 (ko) * | 2006-09-08 | 2008-05-02 | 삼성전자주식회사 | 멀티플 샘플링을 이용한 ｃｄｓ 및 ａｄｃ 장치 및 방법 |
-
2008
- 2008-06-06 JP JP2008149168A patent/JP5347341B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-04 US US12/994,035 patent/US8502899B2/en active Active
- 2009-06-04 EP EP09758374.4A patent/EP2290823B1/en active Active
- 2009-06-04 CN CN200980119822.9A patent/CN102047563B/zh not_active Expired - Fee Related
- 2009-06-04 WO PCT/JP2009/060223 patent/WO2009148107A1/ja active Application Filing
- 2009-06-04 KR KR1020107026571A patent/KR101569545B1/ko active IP Right Grant
- 2009-06-06 TW TW098118941A patent/TWI418152B/zh not_active IP Right Cessation
-
2013
- 2013-07-08 US US13/936,563 patent/US8743254B2/en active Active
-
2014
- 2014-04-03 US US14/244,482 patent/US9077919B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9332204B2 (en) | 2013-11-15 | 2016-05-03 | Kabushiki Kaisha Toshiba | AD conversion circuit and solid-state imaging device |
| US10194111B2 (en) | 2014-06-09 | 2019-01-29 | Sony Corporation | Image sensor, electronic apparatus, comparator, and drive method |
| US10523889B2 (en) | 2014-06-09 | 2019-12-31 | Sony Corporation | Image sensor, electronic apparatus, comparator, and drive method |
| KR20170090674A (ko) * | 2016-01-29 | 2017-08-08 | 에스케이하이닉스 주식회사 | 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서 |
| KR20200098163A (ko) * | 2019-02-12 | 2020-08-20 | 삼성전자주식회사 | 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9077919B2 (en) | 2015-07-07 |
| KR101569545B1 (ko) | 2015-11-16 |
| EP2290823B1 (en) | 2014-12-17 |
| EP2290823A1 (en) | 2011-03-02 |
| JP5347341B2 (ja) | 2013-11-20 |
| US20140211055A1 (en) | 2014-07-31 |
| WO2009148107A1 (ja) | 2009-12-10 |
| TWI418152B (zh) | 2013-12-01 |
| US8743254B2 (en) | 2014-06-03 |
| US20130293754A1 (en) | 2013-11-07 |
| CN102047563B (zh) | 2014-06-04 |
| US8502899B2 (en) | 2013-08-06 |
| US20110074994A1 (en) | 2011-03-31 |
| JP2009296423A (ja) | 2009-12-17 |
| EP2290823A4 (en) | 2012-12-19 |
| CN102047563A (zh) | 2011-05-04 |
| TW201012075A (en) | 2010-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101569545B1 (ko) | 고체 촬상 장치, 촬상 장치, 전자 기기, ａｄ 변환 장치, ａｄ 변환 방법 | |
| JP4952758B2 (ja) | 固体撮像装置、撮像装置 | |
| JP4449565B2 (ja) | 物理量分布検知の半導体装置 | |
| JP3904111B2 (ja) | 固体撮像装置及びその信号処理方法 | |
| US8237808B2 (en) | Solid state imaging device and imaging apparatus adjusting the spatial positions of pixels after addition by controlling the ratio of weight values during addition | |
| US7786921B2 (en) | Data processing method, data processing apparatus, semiconductor device, and electronic apparatus | |
| EP2048786B1 (en) | Data processor, solid-state imaging device, imaging device, and electronic apparatus | |
| US7859447B2 (en) | Image processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus | |
| JP5375277B2 (ja) | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 | |
| JP4524652B2 (ja) | Ａｄ変換装置並びに半導体装置 | |
| JP4193768B2 (ja) | データ処理方法並びに物理量分布検知の半導体装置および電子機器 | |
| KR101450718B1 (ko) | 데이터 처리 방법, 데이터 처리 장치, 고체 촬상 장치,촬상 장치, 전자기기 | |
| EP3324614B1 (en) | Imaging apparatus | |
| JP4403402B2 (ja) | Ａｄ変換方法およびａｄ変換装置並びに物理情報取得方法および物理情報取得装置 | |
| JP5293052B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |