JP6544070B2

JP6544070B2 - 光電変換素子、画像読取装置及び画像形成装置

Info

Publication number: JP6544070B2
Application number: JP2015121471A
Authority: JP
Inventors: 橋本　英樹; 英樹橋本; 政元中澤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2015-06-16
Filing date: 2015-06-16
Publication date: 2019-07-17
Anticipated expiration: 2035-06-16
Also published as: US10356272B2; US20160373604A1; EP3637760A1; US20190289163A1; EP3107280A2; JP2017011339A; EP3107280A3; US10554849B2

Description

本発明は、光電変換素子、画像読取装置及び画像形成装置に関する。

イメージセンサの光電変換部から出力された画素信号は、Ａ／Ｄ変換器によってデジタル信号に変換されて後段に出力されるが、画素や処理回路でノイズが発生しても、Ａ／Ｄ変換器のボトム側（黒側）で画像信号（電気信号）が飽和してしまうことを防止する必要がある。

例えば、特許文献１には、クランプシステム内に、シリアル信号の最小の黒レベルを検出する黒レベル検出回路と、最小の黒レベルを基準にクランプレベルを設定するクランプレベル設定回路とを有し、設定されたクランプレベルは、アナログに変換された後、カラム処理回路またはアナログフロントエンド回路内のクランプ回路にフィードバックされ、そこで通過信号の黒レベルが変更される固体撮像装置が開示されている。

しかしながら、配列された画素の一端側から複数のＡ／Ｄ変換器に対するオフセットを付与する場合、オフセット電圧を付与するための配線が長くなり、配線のインピーダンスの影響によってオフセット電圧に分布が生じてしまうという問題があった。また、ラインセンサは、一般的にエリアセンサよりも画素サイズが大きく、一方向に横長な形状となることから、オフセット電圧に分布が生じる傾向がさらに大きくなってしまうという問題があった。

本発明は、上記に鑑みてなされたものであって、光電変換を行う複数の受光素子それぞれが出力する電気信号を複数のＡ／Ｄ変換部によって精度よくＡ／Ｄ変換することを可能にする光電変換素子、画像読取装置及び画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、一方向に配列され、受光量に応じた電気信号、及び、基準となるリセットレベルをそれぞれ出力する複数の受光素子と、前記複数の受光素子に沿って一方向に配列され、前記複数の受光素子それぞれが出力する電気信号を増幅する複数の増幅器と、前記複数の増幅器同様に複数の前記受光素子に沿って一方向に配列され、前記複数の増幅器から出力された電気信号をＡ／Ｄ変換する複数のＡ／Ｄ変換部と、所定のレベルのオフセット電圧を生成するオフセット生成部が生成したオフセット電圧を付与するオフセット付与部と、を有し、前記オフセット生成部が生成したオフセット電圧は、前記複数の増幅器の非反転入力端子に入力され、前記複数の受光素子が出力した電気信号、及びリセットレベルは、コンデンサを介して前記複数の増幅器の反転入力端子に入力され、前記複数の受光素子がリセットレベルを出力する際には、前記複数の増幅器の反転入力端子と出力端子は短絡され、前記複数の受光素子が受光量に応じた電気信号を出力する際には、前記複数の増幅器の反転入力端子と出力端子とはコンデンサを介して繋がれる。

本発明によれば、光電変換を行う複数の受光素子それぞれが出力する電気信号を複数のＡ／Ｄ変換部によって精度よくＡ／Ｄ変換することを可能にすることができるという効果を奏する。

図１は、実施形態にかかる光電変換素子及びその周辺を示す図である。図２は、比較例におけるオフセットとＡ／Ｄ変換後の画像データとの関係を示す図である。図３は、オフセット付与部の詳細、及びその周辺を示す図である。図４は、ＰＧＡ周辺の詳細を示す図である。図５は、ＰＧＡそれぞれが出力するオフセット電圧と、Ａ／Ｄ変換器が均一濃度の画像信号をＡ／Ｄ変換した結果を示す図である。図６は、比較例におけるＡ／Ｄ変換器の基準電圧とＡ／Ｄ変換後の画像データとの関係を示す図である。図７は、オフセット付与部の第１変形例の詳細、及びその周辺を示す図である。図８は、図７に示したオフセット付与部を有する光電変換素子の動作例を示す図である。図９は、オフセット付与部の第２変形例の詳細、及びその周辺を示す図である。図１０は、オフセット付与部におけるＰＧＡ周辺の詳細を示す図である。図１１は、図９に示したオフセット付与部を有する光電変換素子の動作例を示す図である。図１２は、色毎にゲインを切替えた場合に生じ得るＡ／Ｄ変換器の黒側の信号レベル例を示す図である。図１３は、オフセット付与部の第３変形例の詳細、及びその周辺を示す図である。図１４は、光電変換素子１０の動作タイミングを示すタイミングチャートである。図１５は、光電変換素子が色毎にゲインを切替えた場合のＡ／Ｄ変換器の黒側の信号レベル例を示す図である。図１６は、光電変換素子を有する画像読取装置を備えた画像形成装置の概要を示す図である。

以下に添付図面を参照して、実施形態にかかる光電変換素子について説明する。図１は、実施形態にかかる光電変換素子１０及びその周辺を示す図である。光電変換素子１０は、例えば光電変換部１２、信号処理部１４、タイミング制御部（Timing Generator：TG）１６、パラレルシリアル変換部（パラ−シリ変換部）１７、デジタル増幅部１８、及びＬＶＤＳ１９を有するＣＭＯＳリニアセンサであり、ＣＰＵ１１の制御に応じて動作する。

光電変換部１２は、一方向に配列され、光信号を電気信号にそれぞれ変換する複数の受光素子（フォトダイオード）１２０を有する。なお、受光素子１２０は、電荷を転送するトランジスタなどの回路を含み、光電変換して信号を出力する画素としての全ての機能を有していてもよい。以下、受光素子１２０を画素と記すことがある。また、光電変換部１２は、例えばＲ，Ｇ，Ｂの色毎にそれぞれ一方向に配列された複数の受光素子（フォトダイオード）を有し、Ｒ，Ｇ，Ｂの例えば３つ（６つなどでもよい）の受光素子が１つのカラムに含まれ、カラム毎に光電変換した信号を出力するように構成されてもよい。複数の受光素子１２０は、それぞれ原稿からの反射光を光電変換し、アナログ画像信号として出力する。以下、実質的に同じ構成部分には、同一の符号が付してある。

信号処理部１４は、例えばオフセット付与部１５、及び複数のＡ／Ｄ変換器（Ａ／Ｄ変換部）１４０を有する。オフセット付与部１５は、複数のＰＧＡ（Programmable Gain Amplifier：増幅器）１５０を有し、光電変換部１２が出力するアナログ信号それぞれを増幅（ゲイン１の場合を含む）して、複数のＡ／Ｄ変換器１４０に対して出力する。ここで、オフセット付与部１５は、後述するように複数の受光素子１２０それぞれが出力する電気信号に対し、複数のＡ／Ｄ変換器１４０に入力される前に、定常的な電流を流すことなく所定のレベルのオフセット電圧をそれぞれ付与する。複数のＡ／Ｄ変換器１４０は、複数の受光素子１２０に沿って一方向に配列されており、複数のＰＧＡ１５０が出力したアナログ信号をそれぞれデジタル信号に変換し、例えば各画素（又は各カラム）に対して１つの処理系統とする複数系統で出力する。

パラ−シリ変換部１７は、信号処理部１４が出力した複数の並列処理されたデジタル信号をシリアライズして後段のデジタル増幅部１８に対して出力する。また、タイミング制御部１６は、光電変換素子１０を構成する各部を駆動するために必要なタイミング制御信号などを生成する。

デジタル増幅部１８は、パラ−シリ変換部１７が出力したシリアル信号をデジタル増幅し、ＬＶＤＳ１９に対して出力する。ＬＶＤＳ１９は、デジタル増幅部１８から入力されたシリアル信号を、差動信号（Low voltage differential signaling）として外部の後段デバイスへ出力する。

次に、オフセット付与部１５の詳細について説明する。まず、従来のカラムＡ／Ｄ構成のＣＭＯＳセンサにおける問題点を、図２を用いて説明する。図２は、比較例におけるオフセットとＡ／Ｄ変換後の画像データとの関係を示す図である。従来のカラムＡ／Ｄ構成のＣＭＯＳセンサでは、Ａ／Ｄ変換部の黒側での信号の飽和を防止するために、その前段の信号線にオフセット電圧を印加する。

しかし、従来は、例えば図２に示すように画素配列方向の左側から右側にオフセット電圧を印加する場合、オフセット電圧が配線インピーダンスの影響を受けて、右肩下がりの分布を持ってしまう。よって、Ａ／Ｄ変換後の画像データも右肩下がりの分布を持ってしまうことになる。また、従来は、画素配列方向の右側のカラムではオフセット電圧が低下しているため、Ａ／Ｄ変換部における黒側の信号の飽和を招く可能性がある。また、一般的に、ラインセンサは、エリアセンサに比べて画素サイズが大きく、一方向に長い形状となっているので、配線インピーダンスの影響を受けやすい。

図３は、オフセット付与部１５の詳細、及びその周辺を示す図である。図４は、ＰＧＡ１５０周辺の詳細を示す図である。オフセット付与部１５は、上述したように複数のＰＧＡ１５０を備える。また、オフセット付与部１５は、オフセット電圧（Ｏｆｓ＝Ｖｐｇａ）を生成するオフセット生成部１５２と、オフセット生成部１５２が生成したオフセット電圧を複数のＰＧＡ１５０それぞれの非反転入力に印加（入力）する配線１５４（第２配線）とを有する。

オフセット生成部１５２は、Ａ／Ｄ変換器１４０における黒側の信号の飽和を防止するために必要なオフセット電圧を生成しており、信号などにノイズが生じていても信号が飽和しないように設定されている。配線１５４は、ＰＧＡ１５０それぞれの非反転入力（非反転入力端子）が例えばＭＯＳトランジスタのゲートとして構成されてハイインピーダンスであるために、定常的な電流が流れなくなっている。よって、複数のＰＧＡ１５０それぞれの非反転入力に印加されるオフセット電圧は略同じになっている。このように、オフセット付与部１５は、配線１５４に定常的に流れる電流が略０（ゼロ）であるため、受光素子１２０の配列方向（左→右方向）にオフセット電圧をオフセット生成部１５２から供給しても電圧がドロップすることはない。

具体的には、図４に示すように、ＰＧＡ１５０は、受光素子１２０からリセットレベル（Ｖ＿ｒｓｔ）が反転入力（反転入力端子）に入力されているときは、ＳＷ１がオンにされ、反転入力端子と出力端子がショートされ、反転入力端子及び出力端子がともにＶｐｇａの電圧レベルとなる。また、ＰＧＡ１５０は、受光素子１２０から信号レベル（Ｖ＿ｓｉｇ）が反転入力（反転入力端子）に入力されているときは、ＳＷ１がオフにされ、出力電圧Ｖｏｕｔ＝（Ｖ＿ｒｓｔ−Ｖ＿ｓｉｇ）×Ｃ１／Ｃ２＋ＶｐｇａをＡ／Ｄ変換器１４０に対して出力する。

また、オフセット生成部１５２が生成したオフセット電圧が配線１５４を介してＰＧＡ１５０それぞれに印加されても、ＰＧＡ１５０の非反転入力端子における入力容量に電荷がチャージされた後は、ＰＧＡ１５０の非反転入力端子がハイインピーダンスであるために、配線１５４には定常的な電流が流れない。このように、各ＰＧＡ１５０は、非反転入力端子に流れる電流が略０であり、配線１５４の配線長による電圧ドロップが発生しないため、各受光素子１２０（又は各カラム）が出力する信号それぞれに一定のオフセット電圧（Ｖｐｇａ）を加えることができる。

図５は、画素配列方向に配列された複数のＰＧＡ１５０それぞれが出力するオフセット電圧（ａ）と、複数のＡ／Ｄ変換器１４０が均一濃度の画像信号をＡ／Ｄ変換した結果（ｂ）を示す図である。図５に示すように、光電変換素子１０は、オフセット付与部１５が複数のＡ／Ｄ変換器１４０の前段に設けられているので、各ＰＧＡ１５０によって付与されるオフセット電圧が一定電圧（Ｖｐｇａ）となる。よって、光電変換素子１０は、画像信号が黒レベル（Ｖ＿ｒｓｔ＝Ｖ＿ｓｉｇのとき）であっても精度よくＡ／Ｄ変換を行うことができる。また、光電変換素子１０は、各画素（又は各カラム）に略同一のオフセット電圧を印加することができるため、オフセット電圧の低下によるＡ／Ｄ変換器１４０の黒側の信号の飽和も防止することができる。

次に、各Ａ／Ｄ変換器１４０に印加される基準電圧と、各ＰＧＡ１５０に印加されるオフセット電圧との関係について説明する。図６は、比較例におけるＡ／Ｄ変換器の基準電圧とＡ／Ｄ変換後の画像データとの関係を示す図である。複数のＡ／Ｄ変換器の基準電圧を画素配列方向の一端から他端に向けて配線で供給する場合、Ａ／Ｄ変換器の負荷が大きく、ある程度大きな電流が流れるため、Ａ／Ｄ変換器の基準電圧が配線のインピーダンスによって変動することある。

例えば、図６（ａ）に示すように、画素配列方向の左側から右側にＡ／Ｄ変換器の基準電圧を印加する場合、基準電圧が配線インピーダンスの影響を受けて、右肩下がりの分布を持ってしまうことがある。ＶｒｅｆｐはＡ／Ｄ変換器のトップ側（上側）の基準電圧であり、Ｖｒｅｆｎはボトム側（下側）の基準電圧である。この場合、図６（ｂ）に示すように、Ａ／Ｄ変換後の画像データは右肩上がりの分布となってしまい、黒レベルが右肩上がりの分布を持つことになる。例えば、Ｖｒｅｆｐ＝３Ｖ、Ｖｒｅｆｎ＝０ＶのＡ／Ｄ変換器の分解能が１０ｂｉｔである場合、１０２４／３０００ＬＳＢ／ｍＶとなる。

図７は、オフセット付与部１５の第１変形例（オフセット付与部１５ａ）の詳細、及びその周辺を示す図である。オフセット付与部１５ａは、複数のＰＧＡ１５０、オフセット生成部１５２、配線１５４及び負荷１５６を有する。また、基準電圧生成部（基準電圧源）１４２は、複数のＡ／Ｄ変換器１４０それぞれに対する基準電圧（Ｖｒｅｆｐ、Ｖｒｅｆｎ）を生成し、配線１４４（第１配線）を介して基準電圧をＡ／Ｄ変換器１４０それぞれに対して印加する。

オフセット生成部１５２及び基準電圧生成部１４２は複数の受光素子１２０の配列の一端側に設けられており、負荷１５６は複数の受光素子１２０の配列の他端側に配置されている。負荷１５６は、配線１５４に接続され、オフセット生成部１５２が生成するオフセット電圧によって配線１５４に電流を定常的に流すように機能する擬似負荷である。つまり、負荷１５６は、配線１４４の基準電圧生成部１４２からの長さに応じて基準電圧が変化する場合に、配線１５４に接続されることによりオフセット生成部１５２から配線１５４に電流を定常的に流させて、基準電圧の変化を相殺するように配線１５４のオフセット生成部１５２からの長さに応じてオフセット電圧を変化させる。

図８は、図７に示したオフセット付与部１５ａを有する光電変換素子１０の動作例を示す図である。図８（ａ）に示すように、オフセット付与部１５ａを有する光電変換素子１０は、負荷１５６が設けられたことによって配線１５４に電流が流れると、画素配列方向の左側から右側に向けて配線１５４におけるオフセット電圧Ｖｐｇａが右肩下がりの分布を持つ。また、図８（ｂ）に示すように、配線１４４のインピーダンスにより、基準電圧（Ｖｒｅｆｐ、Ｖｒｅｆｎ）は、画素配列方向の左側から右側に向けて右肩下がりの分布を持つ。各ＰＧＡ１５０に印加されるオフセット電圧も、図８（ｃ）に示すように、画素配列方向の左側から右側に向けて右肩下がりの分布を持つ。

ここで、負荷１５６は、配線１４４における基準電圧の分布を相殺するように、配線１５４におけるオフセット電圧の分布を形成している。つまり、オフセット付与部１５ａは、配線１４４における基準電圧に分布が生じた場合に、配線１５４におけるオフセット電圧の分布を生じさせるので、図８（ｄ）に示したように、均一濃度の画像信号をＡ／Ｄ変換した場合には各Ａ／Ｄ変換器１４０のＡ／Ｄ変換後の画像データは略同一となる。また、光電変換素子１０は、Ｖｐｇａ＝Ｖｒｅｆｎ＋α（αは画素回路などにノイズが生じた場合にも画像信号がＶｒｅｆｎ以下とならない値）とされることにより、Ａ／Ｄ変換器１４０のボトム側の信号の飽和を防止される。

図９は、オフセット付与部１５の第２変形例（オフセット付与部１５ｂ）の詳細、及びその周辺を示す図である。図１０は、オフセット付与部１５ｂにおけるＰＧＡ１５０周辺の詳細を示す図である。オフセット付与部１５ｂは、複数のＰＧＡ１５０、及び複数のオフセット生成部１５８を有する。

また、基準電圧生成部１４２は、複数のＡ／Ｄ変換器１４０それぞれに対する基準電圧（Ｖｒｅｆｐ、Ｖｒｅｆｎ）を生成し、配線１４４（第１配線）を介して基準電圧をＡ／Ｄ変換器１４０それぞれに対して印加する。さらに、基準電圧生成部１４２は、配線１４４を介して、複数のオフセット生成部１５８それぞれに所定の基準電圧を印加する。オフセット生成部１５８それぞれは、基準電圧生成部１４２から印加された基準電圧を用いて、所定のオフセット電圧をＰＧＡ１５０の非反転入力端子にそれぞれ入力する。具体的には、複数のオフセット生成部１５８は、配線１４４を介してＡ／Ｄ変換器１４０に印加される基準電圧に対し、所定量の電圧変位をさせてオフセット電圧を生成する。

例えば、オフセット生成部１５８は、Ｖｒｅｆｎからオフセット電圧を生成する場合、図１０に示したように、ＰＧＡ１５０の非反転入力端子にＶｐｇａ＝Ｖｒｅｆｎ＋αのオフセット電圧を入力する。従って、複数の受光素子１２０の配列方向（画素配列方向）におけるＶｐｇａの低下の傾向と、基準電圧の低下の傾向が略同じとなる。

図１１は、図９に示したオフセット付与部１５ｂを有する光電変換素子１０の動作例を示す図である。オフセット付与部１５ｂを有する光電変換素子１０は、複数の受光素子１２０の配列方向におけるＶｐｇａの低下の傾向と、基準電圧の低下の傾向が略同じになっているので、各受光素子１２０が出力した画像信号に印加されるオフセット電圧も同様に低下している。従って、オフセット付与部１５ｂを有する光電変換素子１０は、図８に示した動作と同様に、均一濃度の画像信号をＡ／Ｄ変換した場合には各Ａ／Ｄ変換器１４０のＡ／Ｄ変換後の画像データは略同一となる。

次に、光電変換素子１０がＲ，Ｇ，Ｂの色毎にそれぞれ一方向に配列された複数の受光素子１２０を有し、Ｒ，Ｇ，Ｂの例えば３つの受光素子１２０が１つのカラムに含まれ、カラム毎に光電変換した信号をＡ／Ｄ変換する場合について説明する。１つのカラムにＲ，Ｇ，Ｂの受光素子１２０が含まれる場合、各色でＡ／Ｄ変換器１４０のダイナミックレンジを有効に使うために、色毎にＰＧＡ１５０のゲインを切り替えることがある。

図１２は、色毎にゲインを切替えた場合に生じ得るＡ／Ｄ変換器の黒側の信号レベル例を示す図である。図１２（ａ）は、Ａ／Ｄ変換器１４０の黒側の信号レベルが飽和していない状態例を示している。図１２（ｂ）は、Ａ／Ｄ変換器１４０の黒側の信号レベルが飽和した状態例を示している。Ａ／Ｄ変換前でのゲインが色毎に異なる場合、Ａ／Ｄ変換器１４０の入力において黒側で信号が飽和してしまうことが考えられる。

各色でＰＧＡ１５０の設定ゲインが異なり、色毎に黒レベルのノイズ幅が異なる場合、各色のオフセットレベルが同一にされると、ゲインが小さい色ではオフセット電圧Ｖｒｅｆｎ＋αを印加することにより飽和を防止できるが、ゲインが大きい色ではオフセット電圧Ｖｒｅｆｎ＋αを印加しても黒レベルがボトム側に飽和してしまう可能性がある。つまり、黒レベルがボトム側に飽和してしまうと、黒側の階調性を確保できない。

図１３は、色毎にオフセット電圧を切替えるオフセット付与部１５の第３変形例（オフセット付与部１５ｃ）の詳細、及びその周辺を示す図である。光電変換部１２ａは、Ｒ，Ｇ，Ｂの受光する光の色毎に一方向に配列された複数の受光素子１２０を有する。オフセット付与部１５ｃは、複数のＰＧＡ１５０、オフセット生成部１５２ａ、選択部１５９、配線１５４及び負荷１５６を有する。Ａ／Ｄ変換器１４０それぞれは、複数の異なる色の光を受光する複数の受光素子１２０が出力する電気信号をＡ／Ｄ変換する。

オフセット生成部１５２ａは、Ｒ，Ｇ，Ｂの色毎に異なるオフセット電圧Ｏｆｓ（Ｒ）、Ｏｆｓ（Ｇ）、Ｏｆｓ（Ｂ）を生成し、選択部１５９に対して出力する。選択部１５９は、画像信号を出力しているカラム内のＲ，Ｇ，Ｂのいずれかの色の光を受光した受光素子１２０に合わせてオフセット電圧をＯｆｓ（Ｒ）、Ｏｆｓ（Ｇ）、Ｏｆｓ（Ｂ）の中から選択する。選択部１５９は、オフセット付与部１５ａが付与するオフセット電圧（又はオフセット生成部１５２ａが生成するオフセット電圧）を、受光素子１２０が受光する光の色毎に切替える切替部として構成されてもよい。

図１４は、オフセット付与部１５ｃを有する光電変換素子１０の動作タイミングを示すタイミングチャートである。ここでは、図１４に示すように、受光素子１２０が光電変換した画像信号（画素信号）がＲ→Ｇ→Ｂの順でＰＧＡ１５０に出力されるとする。ＬＳＹＮＣは、ライン同期信号である。Ｇａｉｎ＿ｃｈは、ゲイン切替信号である。Ｏｆｓ＿ｃｈは、オフセット切替信号である。ＡＤ＿ＣＫは、Ａ／Ｄ変換器１４０におけるＡ／Ｄ変換のクロック信号である。

例えば、タイミング制御部１６は、ＰＧＡ１５０に対して、Ｒの受光素子１２０のリセットレベルＶ＿ｒｓｔ（Ｒ）が出力されるタイミングでゲインをＲ用のゲイン：Ｇａｉｎ（Ｒ）に切り替える。それと同時に、タイミング制御部１６は、ＰＧＡ１５０のオフセット電圧をＲ用のオフセット電圧：Ｏｆｓ（Ｒ）に切り替えるように選択部１５９を制御する。そして、タイミング制御部１６は、Ｒ用のゲインとオフセット電圧が反映された後に、Ｒの画像信号：Ｖ＿ｓｉｇ（Ｒ）が出力されているタイミングでＡ／Ｄ変換器１４０にＡ／Ｄ変換をさせて画像データ：Ｄａｔａ（Ｒ）を生成させる。光電変換素子１０は、同様の動作をＧ、Ｂに対しても行う。

図１５は、オフセット付与部１５ｃを有する光電変換素子１０が色毎にゲインを切替えた場合のＡ／Ｄ変換器１４０の黒側の信号レベル例を示す図である。オフセット付与部１５ｃを有する光電変換素子１０は、例えば、Ｒ，Ｇ，Ｂの中でＧのゲインが小さく、Ｒのゲインが大きい場合、Ｇの信号が入力される時には図１５（ａ）のようにＯｆｓ（Ｇ）を加え、Ｒの信号が入力される時には図１５（ｂ）のようにＯｆｓ（Ｒ）を加える。よって、オフセット付与部１５ｃを有する光電変換素子１０は、色毎にＰＧＡ１５０のゲインが切り替わって黒レベルのノイズ幅が異なる場合でも、色毎にオフセットレベルを変更することができるため黒側の信号レベルの飽和を防止することができる。

次に、実施形態にかかる光電変換素子１０を備えた画像読取装置及び画像形成装置について説明する。図１６は、光電変換素子１０を有する画像読取装置６０を備えた画像形成装置５０の概要を示す図である。画像形成装置５０は、画像読取装置６０と画像形成部７０とを有する例えば複写機やＭＦＰ（Multifunction Peripheral）などである。

画像読取装置６０は、例えば光電変換素子１０、ＬＥＤドライバ（ＬＥＤ＿ＤＲＶ）６００及びＬＥＤ６０２を有する。ＬＥＤドライバ６００は、例えばタイミング制御部１６が出力するライン同期信号などに同期して、ＬＥＤ６０２を駆動する。ＬＥＤ６０２は、原稿に対して光を照射する。光電変換素子１０は、ライン同期信号などに同期して、原稿からの反射光を受光して複数の受光素子１２０が電荷を発生させて蓄積を開始する。そして、光電変換素子１０は、パラレルシリアル変換等を行った後に、画像データを画像形成部７０に対して出力する。

画像形成部７０は、処理部８０とプリンタエンジン８２とを有し、処理部８０とプリンタエンジン８２とがインターフェイス（Ｉ／Ｆ）８４を介して接続されている。

処理部８０は、ＬＶＤＳ８００、画像処理部８０２及びＣＰＵ１１を有する。ＣＰＵ１１は、メモリなどに記憶されたプログラムを実行し、光電変換素子１０などの画像形成装置５０を構成する各部を制御する。

光電変換素子１０は、ＬＶＤＳ８００に対して例えば画像読取装置６０が読取った画像の画像データ、ライン同期信号及び伝送クロックなどを出力する。ＬＶＤＳ８００は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル１０ビットデータに変換する。画像処理部８０２は、変換された１０ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン８２に対して出力する。プリンタエンジン８２は、受入れた画像データを用いて印刷を行う。

１０光電変換素子
１１ＣＰＵ
１２，１２ａ光電変換部
１４信号処理部
１５，１５ａ，１５ｂ，１５ｃオフセット付与部
１６タイミング制御部
１７パラ−シリ変換部
５０画像形成装置
６０画像読取装置
７０画像形成部
１２０受光素子
１４０Ａ／Ｄ変換器
１４２基準電圧生成部
１４４配線（第１配線）
１５０ＰＧＡ
１５２，１５２ａ，１５８オフセット生成部
１５４配線（第２配線）
１５６負荷
１５９選択部

特開２００５−１０１９８５号公報

Claims

一方向に配列され、受光量に応じた電気信号、及び、基準となるリセットレベルをそれぞれ出力する複数の受光素子と、
前記複数の受光素子に沿って一方向に配列され、前記複数の受光素子それぞれが出力する電気信号を増幅する複数の増幅器と、
前記複数の増幅器同様に複数の前記受光素子に沿って一方向に配列され、前記複数の増幅器から出力された電気信号をＡ／Ｄ変換する複数のＡ／Ｄ変換部と、
所定のレベルのオフセット電圧を生成するオフセット生成部が生成したオフセット電圧を付与するオフセット付与部と、
を有し、
前記オフセット生成部が生成したオフセット電圧は、前記複数の増幅器の非反転入力端子に入力され、
前記複数の受光素子が出力した電気信号、及びリセットレベルは、コンデンサを介して前記複数の増幅器の反転入力端子に入力され、
前記複数の受光素子がリセットレベルを出力する際には、前記複数の増幅器の反転入力端子と出力端子は短絡され、
前記複数の受光素子が受光量に応じた電気信号を出力する際には、前記複数の増幅器の反転入力端子と出力端子とはコンデンサを介して繋がれる、
ことを特徴とする光電変換素子。
複数の前記受光素子は、
受光する光の色毎に一方向に配列され、
前記Ａ／Ｄ変換部それぞれは、
複数の異なる色の光を受光する複数の前記受光素子が出力する電気信号をＡ／Ｄ変換すること
を特徴とする請求項１に記載の光電変換素子。
前記オフセット付与部が付与するオフセット電圧を、前記受光素子が受光する光の色毎に切替える切替部をさらに有すること
を特徴とする請求項２に記載の光電変換素子。
請求項１乃至３のいずれか１項に記載の光電変換素子を有すること
を特徴とする画像読取装置。
請求項４に記載の画像読取装置と、
前記画像読取装置が読取った画像データに基づく画像を形成する画像形成部と
を有することを特徴とする画像形成装置。