JP5633860B2 - アナログ信号バッファおよび画像読取装置 - Google Patents

Description

本発明は、光電変換素子を備えた画像読取装置に関し、より詳細には、アナログ電気信号をＡ／Ｄ変換するアナログ信号処理回路およびＣＣＤ（Charge Coupled Device Image Sensor）への過電流および逆電流を阻止するアナログ信号バッファに関する。

デジタル複写機等の画像形成装置では、走査光学系により原稿の露光走査を行い、得られた反射光をＣＣＤイメージセンサ（以下、単にＣＣＤとして参照する。）等の光電変換素子によってアナログ電気信号に変換し、種々のアナログ処理を行った後にデジタルデータへとＡ／Ｄ変換され、画像データが生成される。通常、このアナログ電気信号に対する種々の処理およびＡ／Ｄ変換処理は、アナログフロントエンド（ＡＦＥ：Analog Front End）と呼ばれＩＣ（Integrated Circuit）によって行われる。

ＣＣＤの出力は、通常ＡＣ結合によりＡＦＥに入力され、その出力電圧のＡＣ成分の変化がＡＦＥに伝わる。このとき、ＡＦＥの入力電圧は最大定格以内に維持される必要があり、通常の動作ではこれを満足している。しかし、電源投入時は、過大電圧が発生し、上記最大定格を超えてしまう可能性がある。

図６は、電源投入時のＣＣＤの出力電圧の変化を示す図である。図６に示すように、ＣＣＤの出力電圧（Ｖｏｕｔ）は、ＣＣＤの電源投入によりＣＣＤ電源電圧（Ｖｃｃｄ）の上昇に伴ってＣＣＤの通常のオフセットレベルを超えてＶｃｃｄ付近まで上昇する。そして、ＣＣＤの出力電圧（Ｖｏｕｔ）は、リセットの解除タイミングで瞬時にＧＮＤ付近まで下降する。この電圧降下は、ＣＣＤに電源が投入されていない状態で暗電流によってＣＣＤ内の光電変換素子に蓄積された電荷が、リセット解除と同時に放出されることよって生じる。出力電圧（Ｖｏｕｔ）は、リセット解除により降下した後、通常のオフセットレベルで安定する。

このようなＣＣＤの出力電力の急激な昇降現象により、ＡＦＥを構成するデバイスの特性劣化や破損のリスクが大幅に増加してしまう。これらの問題を解決すべく、特許文献１は、電源の立ち上がりを遅らせる遅延回路により、ＣＣＤ出力電圧がＡＦＥに急激に印加しない構成を採用するアナログ信号バッファを開示する。

しかしながら、特許文献１に開示する技術では、ＣＣＤの過大電圧によるＡＦＥの損傷等のリスクを回避できるが、上述したＣＣＤの出力電圧の降下によって生じ得る逆電流を阻止することができず、当該逆電流によってアナログ信号バッファ内のトランジスタ等の電子素子やＣＣＤが破損する虞がある。

本発明は上記の課題を解決するものであり、ＡＦＥに対する過電流を阻止するとともに、ＣＣＤに対する逆電流を阻止するアナログ信号バッファおよび当該アナログ信号バッファを備える画像読取装置を提供することを目的とする。

すなわち、本発明は、アナログ信号に変換する光電変換素子と、アナログ信号をデジタル信号に変換するアナログ信号処理回路との間に接続され、光電変換素子の出力電力の低下時にアナログ信号バッファ内に生じる逆電流を阻止する回路手段と備えるアナログ信号バッファを提供する。

本発明のアナログ信号バッファは、ＮＰＮ型トランジスタを有する第１のバッファと、ＰＮＰ型トランジスタを有する第２のバッファとを備えており、回路手段は、第１のバッファのトランジスタのベースとエミッタとの間に接続されるダイオードで構成することができる。また、回路手段は、第１のバッファに含まれるトランジスタのベースとエミッタとの間に接続されるダイオードおよび抵抗で構成することができる。さらに、回路手段は、第１のバッファ手段に含まれるトランジスタのエミッタに接続され、一端が接地された抵抗で構成することができる。これにより、ＡＦＥに対する過電流を阻止するとともに、ＣＣＤに対する逆電流を阻止することができる。

さらに、本発明によれば、ＡＦＥに対する過電流を阻止するとともに、ＣＣＤに対する逆電流を阻止する画像読取装置を提供する。

本実施形態の画像読取装置の概略構成を示す図。 本実施形態のセンサボードユニットの概略構成を示す図。 本実施形態のセンサボードユニットの回路構成の一実施形態を示す図。 本実施形態のセンサボードユニットの回路構成の別の実施形態を示す図。 本実施形態のセンサボードユニットの回路構成の他の一実施形態を示す図。 電源投入時のＣＣＤの出力電圧の変化を示す図。

以下、本発明について実施形態をもって説明するが、本発明は、後述する実施形態に限定されるものではない。

図１は、本実施形態の画像読取装置の概略構成を示す図である。画像読取装置１００は、例えば、ＭＦＰ（Multiple Function Printer）の画像読取装置として構成することができ、スキャナ本体１１０と、カバー１３０とを含む。スキャナ本体１１０には、コンタクトガラス１１１と、白基準板１１２と、第１のキャリッジ１１３と、第２のキャリッジ１１６と、レンズユニット１１９と、ＣＣＤ１２０と、センサボードユニット１２１とを含んで構成されている。

コンタクトガラス１１１は、走査すべき原稿１４０を載置するガラス板であり、コンタクトガラス１１１を介して第１のキャリッジ１１３から走査光が照射される。白基準板１１２は、コンタクトガラス１１１に隣接して配置されており、原稿１４０の画像を読み取る前に走査光が照射され、その光量や色彩の変化等を検出することにより、走査処理における各種の補正が行われる。

第１のキャリッジ１１３は、走査光を発光する可動キャリッジであり、光源１１４と、反射ミラー１１５とを含んで構成されている。第１のキャリッジ１１３は、副走査方向（Ａ方向）に移動しながら走査光を原稿１４０に照射する。第２のキャリッジ１１６は、第１のキャリッジ１１３からの走査光をレンズユニット１１９に反射させる可動キャリッジであり、反射ミラー１１７と、反射ミラー１１８とを含んで構成されている。第２のキャリッジ１１６は、第１のキャリッジ１１３と同様、副走査方向（Ａ方向）に移動しながら走査光をレンズユニット１１９に照射する。

レンズユニット１１９は、第２のキャリッジ１１６から入射した走査光を受光して、ＣＣＤ１２０に結像させるレンズユニットである。ＣＣＤ１２０は、レンズユニット１１９によって、その受光平面に結像された光画像の明暗を検出し、電荷量に光電変換してアナログ電気信号を生成する。ＣＣＤ１２０は、後述するセンサボードユニット１２１に組み込まれている。

図２は、本実施形態のセンサボードユニット１２１の概略構成を示す図である。センサボードユニット１２１は、ＣＣＤ１２０と、アナログ信号バッファ２１０と、アナログ信号処理回路（ＡＦＥ：Analog Front End）２２０とを含んで構成される。

アナログ信号バッファ２１０は、ＣＣＤ１２０が出力したアナログ電気信号をバッファしてＡＦＥ２２０に伝送する回路であり、第１のバッファ２１２と、第２のバッファ２１６とを含んでいる。第１のバッファ２１２は、ＣＣＤ１２０の出力信号を処理して第２のバッファ２１６に提供するバッファ回路であり、ＮＰＮ型トランジスタを含んで構成される。また、第１のバッファ２１２は、ＣＣＤ１２０の出力電圧（Ｖｏｕｔ）の降下による逆電流を阻止する保護回路２１４を含んで構成される。第２のバッファ２１６は、第１のバッファ２１２の出力信号を処理してＡＦＥ２２０に提供するバッファ回路であり、ＰＮＰ型トランジスタを含んで構成される。

ＡＦＥ２２０は、アナログ信号バッファ２１０を介して受信したアナログ画像データをデジタルデータに変換する回路である。図２に示すように、ＣＣＤ１２０の出力信号は、アナログ信号バッファ２１０の出力信号として、ＡＦＥ２２０に入力される。

図３は、本実施形態のセンサボードユニットの一実施形態である回路構成３００を示す図である。以下、図３を参照して、アナログ信号バッファ３１０，３２０の回路構成について説明する。

第１のバッファ３１０は、トランジスタ３１１と、ダイオード３１２と、抵抗３１３，３１４と、コンデンサ３１５とを含んで構成されている。トランジスタ３１１は、ＮＰＮ型トランジスタであり、第１のバッファ３１０の電源電圧（Ｖｅｆ１）がコレクタ側から印加される。ダイオード（Ｄｅｂ）３１２は、トランジスタ３１１のベース側とエミッタ側とに接続される。本実施形態では、ダイオード（Ｄｅｂ）３１２の耐圧は、数十ボルト以上あることが好適である。

抵抗（Ｒ１ｂ）３１３は、ＣＣＤ３３０とトランジスタ３１１との間に接続される。抵抗（Ｒ１ｅ）３１４は、トランジスタ３１１のエミッタ側に接続され、一方の端部が接地される。コンデンサ３１５は、一端が抵抗（Ｒ１ｂ）３１３とトランジスタ３１１との間に接続され、他端が接地される。

第２のバッファ３２０は、トランジスタ３２１と、抵抗３２２，３２３，３２４と、コンデンサ３２５と、結合コンデンサ３２６とを含んで構成されている。トランジスタ３２１は、ＰＮＰ型トランジスタであり、第２のバッファ３２０の電源電圧（Ｖｅｆ２）がエミッタ側から印加される。抵抗（Ｒ２ｂ）３２２は、第１のバッファ３１０とトランジスタ３２１との間に接続される。抵抗（Ｒ２ｅ）３２３は、トランジスタ３２１のエミッタ側と第２のバッファ３２０の電源との間に接続される。抵抗（Ｒ２ｃ）３２４は、トランジスタ３２１のコレクタ側に接続され、他端が接地される。コンデンサ３２５は、一端が抵抗（Ｒ２ｂ）３２２とトランジスタ３２１との間に接続され、他端が接地される。結合コンデンサ３２６は、一端がトランジスタ３２１のエミッタ側と抵抗（Ｒ２ｅ）３２３との間に接続され、他端がＡＦＥ３４０に接続される。

ＣＣＤ３３０の出力信号は、第１のバッファ３１０の抵抗（Ｒ１ｂ）３１３を介してトランジスタ３１１のベースに入力され、トランジスタ３１１のエミッタに接続された抵抗（Ｒ１ｅ）３１４の一端から第２のバッファ３２０に送出される。そして、ＣＣＤ３３０の出力信号は、第２のバッファ３２０の抵抗（Ｒ２ｂ）３２２を介してトランジスタ３２１のベースに入力され、トランジスタ３２１のエミッタに接続された抵抗（Ｒ２ｅ）３２３の一端から出力され、結合コンデンサ３２６を介してＡＦＥ３４０に供給される。

図３に示す波線矢印は、ＣＣＤ３３０の出力電圧（Ｖｏｕｔ）の低下によって生じる電流を示す。本実施形態では、ダイオード（Ｄｅｂ）３１２が保護回路として構成されており、ＣＣＤの出力電圧（Ｖｏｕｔ）の低下によって生じるトランジスタ３１１に対する逆バイアスをクランプして吸収する。これにより、トランジスタ３１１およびＣＣＤ３３０に対する逆電流を阻止することができる。

また、本実施形態では、第２のバッファ３２０は、ＣＣＤ３３０の電源投入直後の出力電圧が過大となったときに抵抗（Ｒ２ｃ）３２４によって第２のバッファ３２０の電流を一時的に飽和させ、ＡＦＥ３４０に流れる電流を制限することができる。

図４は、本実施形態のセンサボードユニットの別の実施形態である回路構成４００を示す図である。以下、図４を参照して、本実施形態のアナログ信号バッファの第１のバッファ４１０の回路構成について説明する。なお、第２のバッファの回路構成４２０は、図３を参照して説明した第２のバッファの回路構成と同一であるため、以下説明を省略する。

第１のバッファ４１０は、トランジスタ４１１と、ダイオード４１２と、抵抗４１３，４１４，４１５と、コンデンサ４１６とを含んで構成されている。トランジスタ４１１は、ＮＰＮ型トランジスタであり、第１のバッファ４１０の電源電圧（Ｖｅｆ１）がコレクタ側から印加される。ダイオード（Ｄｅｂ）４１２は、トランジスタ４１１のベース側とエミッタ側とに接続される。

抵抗（Ｒ１ｂ）４１３は、ＣＣＤ４３０とトランジスタ４１１との間に接続される。抵抗（Ｒｂｄ）４１４は、トランジスタ４１１のベース側とダイオード（Ｄｅｄ）４１２のカソード側との間に接続される。抵抗（Ｒ１ｅ）４１５は、トランジスタ４１１のエミッタ側に接続され、一方の端部が接地される。コンデンサ４１６は、一端が抵抗（Ｒ１ｂ）４１３とトランジスタ４１１のベース側との間に接続され、他端が接地される。

図４に示す波線矢印は、ＣＣＤ４３０の出力電圧（Ｖｏｕｔ）の低下によって生じる電流を示す。本実施形態では、ダイオード（Ｄｅｂ）４１２および抵抗（Ｒｂｄ）４１４が保護回路として構成されており、ダイオード（Ｄｅｂ）４１２の耐圧が低い場合でも、ダイオード（Ｄｅｂ）４１２を介してＣＣＤ４３０に流れる可能性のある電流Ｉｃｃｄを抵抗（Ｒｂｄ）４１４により阻止することができる。

図５は、本実施形態のセンサボードユニットの他の実施形態である回路構成５００を示す図である。以下、図５を参照して、本実施形態のアナログ信号バッファの第１のバッファ５１０の回路構成について説明する。なお、第２のバッファ５２０の回路構成は、図３を参照して説明した第２のバッファの回路構成と同一であるため、以下説明を省略する。

第１のバッファ５１０は、トランジスタ５１１と、ダイオード５１２と、抵抗５１３，５１４，５１５と、コンデンサ５１６とを含んで構成されている。トランジスタ５１１は、ＮＰＮ型トランジスタであり、第１のバッファ５１０の電源電圧（Ｖｅｆ１）がコレクタ側から印加される。ダイオード（Ｄｅ）５１２は、トランジスタ５１１のエミッタ側に接続される。抵抗（Ｒ１ｂ）５１３は、ＣＣＤ５３０とトランジスタ５１１との間に接続される。抵抗（Ｒｅｇ）５１４は、トランジスタ５１１のエミッタ側とダイオード（Ｄｅ）５１２のアノード側との間に接続され、一方の端部が接地される。抵抗（Ｒ１ｅ）５１５は、トランジスタ５１１のエミッタ側でダイオード（Ｄｅ）５１２に接続され、一方の端部が接地される。コンデンサ５１６は、一端が抵抗（Ｒ１ｂ）５１３とトランジスタ５１１のベース側との間に接続され、他端が接地される。

本実施形態では、トランジスタ５１１を介した電流をダイオード（Ｄｅ）５１２に流すために、抵抗（Ｒｅｇ）５１４の抵抗値は、ダイオード（Ｄｅ）５１２の抵抗値よりも大きいことが好適である。また、ダイオード（Ｄｅ）５１２の耐圧は、数十ボルト以上あることが好適である。

図５に示す波線矢印は、ＣＣＤ５３０の出力電圧（Ｖｏｕｔ）の低下によって生じる電流を示す。本実施形態では、ダイオード（Ｄｅ）５１２および抵抗（Ｒｅｇ）５１４が保護回路として構成されており、ＣＣＤ５３０の出力電圧（Ｖｏｕｔ）の低下によって生じ得る逆電流の一部（Ｉｅｇ）５１７を逃がすことができる。このため、トランジスタ５１１のベース側電圧（Ｖ１ｂ）がエミッタ側電圧（Ｖ１ｅ）よりも大きい状態が維持され、トランジスタ５１１やＣＣＤ５３０への逆電流の流入を阻止することができる。

これまで本実施形態につき説明してきたが、本発明は、上述した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。

１００…画像読取装置、１１０…スキャナ本体、１１１…コンタクトガラス、１１２…白基準板、１１３…キャリッジ、１１４…光源、１１５…反射ミラー、１１６…キャリッジ、１１７…反射ミラー、１１８…反射ミラー、１１９…レンズユニット、１２０…ＣＣＤイメージセンサ、１２１…センサボード、１３０…カバー、１４０…原稿

特開２００７−２１４６８８号公報

Claims (4)

1. 原稿の光画像をアナログ信号に変換する光電変換素子と、前記アナログ信号をデジタル信号に変換するアナログ信号処理回路との間に接続され、前記アナログ信号を前記アナログ信号処理回路に伝送するアナログ信号バッファであって、
   ＮＰＮ型トランジスタを有する第１のバッファ手段と、
   ＰＮＰ型トランジスタを有する第２のバッファ手段とを備え、
   前記第１のバッファ手段は、前記光電変換素子の出力電圧の低下時に前記光電変換素子に向かう逆電流を阻止する回路手段を有し、
   前記回路手段は、前記第１のバッファ手段に含まれるトランジスタのベースとエミッタとの間に接続されるダイオードおよび抵抗を含み、
   前記ダイオードは、アノードが前記トランジスタのエミッタに接続され、
   前記抵抗は、前記トランジスタのベースと前記ダイオードのカソードに接続される、アナログ信号バッファ。
2. 原稿の光画像をアナログ信号に変換する光電変換素子と、前記アナログ信号をデジタル信号に変換するアナログ信号処理回路との間に接続され、前記アナログ信号を前記アナログ信号処理回路に伝送するアナログ信号バッファであって、
   ＮＰＮ型トランジスタを有する第１のバッファ手段と、
   ＰＮＰ型トランジスタを有する第２のバッファ手段とを備え、
   前記第１のバッファ手段は、前記光電変換素子の出力電圧の低下時に前記光電変換素子に向かう逆電流を阻止する回路手段を有し、
   前記回路手段は、前記第１のバッファ手段に含まれるトランジスタのエミッタに接続されたダイオードを含み、
   前記ダイオードは、アノードが前記トランジスタのエミッタに接続され、
   前記トランジスタのエミッタと前記ダイオードのアノードとの間の信号線が接地される、アナログ信号バッファ。
3. 前記第２のバッファ手段は、前記光電変換素子の出力電圧が過大となるときに前記第２のバッファ手段の電流を飽和させる抵抗を備える、請求項１または２に記載のアナログ信号バッファ。
4. 請求項１〜３のいずれか１項に記載のアナログ信号バッファを備える画像読取装置。