JP2007151343A - 過電圧保護回路 - Google Patents
過電圧保護回路 Download PDFInfo
- Publication number
- JP2007151343A JP2007151343A JP2005344341A JP2005344341A JP2007151343A JP 2007151343 A JP2007151343 A JP 2007151343A JP 2005344341 A JP2005344341 A JP 2005344341A JP 2005344341 A JP2005344341 A JP 2005344341A JP 2007151343 A JP2007151343 A JP 2007151343A
- Authority
- JP
- Japan
- Prior art keywords
- overvoltage protection
- ccd
- protection circuit
- signal processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
【課題】信号処理ICの最大定格(MAX、MIN)を満足させる過電圧保護回路を提供する。
【解決手段】CCDから入力光量に応じて出力されるアナログ画像信号をデジタルデータに変換し、信号処理を行うCCDアナログ信号処理ICを過電圧から保護する過電圧保護回路であって、CCDからのアナログ画像信号を交流結合する結合コンデンサC1を備え、かつアナログ画像信号を結合コンデンサC1の前段で抵抗分圧する。
【選択図】図1
【解決手段】CCDから入力光量に応じて出力されるアナログ画像信号をデジタルデータに変換し、信号処理を行うCCDアナログ信号処理ICを過電圧から保護する過電圧保護回路であって、CCDからのアナログ画像信号を交流結合する結合コンデンサC1を備え、かつアナログ画像信号を結合コンデンサC1の前段で抵抗分圧する。
【選択図】図1
Description
本発明は、CCDアナログ信号処理ICの過電圧保護回路に関し、特に抵抗分圧による過電圧保護回路に関するものである。
図6は従来例のCCDアナログ信号処理ICの過電圧保護回路の構成図である。CCDアナログ信号処理IC(以下、信号処理IC)の過電圧保護回路としては、交流結合コンデンサC1とクランプダイオードD1によるものが知られている。
この過電圧保護回路においては、CCDの出力バッファからの入力信号が交流結合コンデンサC1に入り、交流結合コンデンサC1を通した後の出力信号が信号処理ICに入力される。そして信号処理ICへの出力ラインに過電圧が入った場合の保護のために、信号ライン(出力ライン)と信号処理ICの電源VCCとの間に順方向に保護ダイオードD1が接続されている。
この従来技術では、CCDの出力バッファからの入力信号の直流電位が大きく変化した場合、その電圧変化は信号処理IC側にも伝わり、入力端子電圧はD1によりVCC+VF(保護ダイオードD1の順方向電圧:0.6〜1.2V程度、電流により変化する)にクランプされる。
この過電圧保護回路においては、CCDの出力バッファからの入力信号が交流結合コンデンサC1に入り、交流結合コンデンサC1を通した後の出力信号が信号処理ICに入力される。そして信号処理ICへの出力ラインに過電圧が入った場合の保護のために、信号ライン(出力ライン)と信号処理ICの電源VCCとの間に順方向に保護ダイオードD1が接続されている。
この従来技術では、CCDの出力バッファからの入力信号の直流電位が大きく変化した場合、その電圧変化は信号処理IC側にも伝わり、入力端子電圧はD1によりVCC+VF(保護ダイオードD1の順方向電圧:0.6〜1.2V程度、電流により変化する)にクランプされる。
上記した、CCDの出力バッファからの入力信号の直流電位が大きく変化するような状況は、通常の動作では殆ど発生しないが、電源投入時に発生する可能性がある。原因としては、CCDの残留電荷や、CCD出力のオフセットレベルの変化などがある。通常の機器においては、電源投入は日に数回程度であり問題にならないが、低消費電力モードを備えた機器では、頻繁に電源の投入・遮断が起こる。
この場合、保護ダイオードD1によりクランプされる入力端子電圧は、信号処理ICの最大定格以内である必要があるが、問題となる端子の最大定格と推奨動作電圧の差の小さい信号処理ICでは、VFの値により最大定格を満足できない場合(最大定格を超えてしまう場合)が出てきてしまう。また、この最大定格と推奨動作電圧の差が小さい信号処理ICは、一般にVCCが低い信号処理ICに多い。
本発明は、入力電圧を抵抗分割することにより、信号処理ICの最大定格(MAX、MIN)を超えないようにした過電圧保護回路を提供することを目的とする。
この場合、保護ダイオードD1によりクランプされる入力端子電圧は、信号処理ICの最大定格以内である必要があるが、問題となる端子の最大定格と推奨動作電圧の差の小さい信号処理ICでは、VFの値により最大定格を満足できない場合(最大定格を超えてしまう場合)が出てきてしまう。また、この最大定格と推奨動作電圧の差が小さい信号処理ICは、一般にVCCが低い信号処理ICに多い。
本発明は、入力電圧を抵抗分割することにより、信号処理ICの最大定格(MAX、MIN)を超えないようにした過電圧保護回路を提供することを目的とする。
上記目的を達成するために、請求項1記載の発明は、CCDから入力光量に応じて出力されるアナログ画像信号をデジタルデータに変換し、信号処理を行うCCDアナログ信号処理ICを過電圧から保護する過電圧保護回路であって、前記CCDからのアナログ画像信号を交流結合する結合コンデンサと、前記アナログ画像信号を前記結合コンデンサの前段で抵抗分圧する分圧回路と、制御回路と、を備えたことを特徴とする。
請求項2記載の発明は、前記制御回路は、電源ON時において、時間経過により抵抗分圧率を徐々に低くしていくように前記分圧回路を制御することを特徴とする。
請求項3記載の発明は、前記制御回路は、複数の並列抵抗を、時間経過に伴ってスイッチによって順次切り離していくように前記分圧回路を制御することを特徴とする。
請求項4記載の発明は、前記制御回路は、複数の並列抵抗を、時間経過に伴ってスイッチによって順次繋げていくように前記分圧回路を制御することを特徴とする。
請求項5記載の発明は、前記制御回路は、FETのON抵抗により前記抵抗分圧率を制御することを特徴とする。
請求項6記載の発明は、前記FETのゲートに時定数が大きくなるように抵抗及び容量素子を接続することを特徴とする。
請求項2記載の発明は、前記制御回路は、電源ON時において、時間経過により抵抗分圧率を徐々に低くしていくように前記分圧回路を制御することを特徴とする。
請求項3記載の発明は、前記制御回路は、複数の並列抵抗を、時間経過に伴ってスイッチによって順次切り離していくように前記分圧回路を制御することを特徴とする。
請求項4記載の発明は、前記制御回路は、複数の並列抵抗を、時間経過に伴ってスイッチによって順次繋げていくように前記分圧回路を制御することを特徴とする。
請求項5記載の発明は、前記制御回路は、FETのON抵抗により前記抵抗分圧率を制御することを特徴とする。
請求項6記載の発明は、前記FETのゲートに時定数が大きくなるように抵抗及び容量素子を接続することを特徴とする。
本発明によれば、CCDから入力光量に応じて出力されるアナログ画像信号をデジタルデータに変換し、信号処理を行うCCDアナログ信号処理ICを過電圧から保護する過電圧保護回路であって、CCDからのアナログ画像信号を交流結合する結合コンデンサを備え、かつアナログ画像信号を結合コンデンサの前で抵抗分圧するようにしたので、CCDアナログ信号処理IC定格のMAX、MIN側にかかわらず、CCDアナログ信号処理ICへの過電圧を防止することができる。
以下、本発明の実施形態を図面に従って説明する。
図1は本発明の第1の実施形態に係る過電圧保護回路の構成図である。第1の実施形態の過電圧保護回路は、CCD出力を、2つのエミッタフォロア回路(Tr1、Tr2)を介した後に、結合コンデンサC1で交流結合して信号処理ICに入力し、分圧は1つめのエミッタフォロア回路(Tr1)の後で行う構成とする。
分圧率を制御するため切り替える抵抗の数は3つ(R1とR2とR3・R4・R5)とし、R1、R2、R3、R4、R5の関係を、R1=R2=R3=R4=R5として、定常状態では入力信号を1/2にして信号処理ICに入力するものとする(実際の回路では、切換える抵抗の数、抵抗値、定常時の分圧率を、得ようとする効果・性能に合わせて調整する)。また、出力信号が入力される信号処理ICの入力端子は、+2.5Vにクランプされていて、最大定格が−0.3V〜+4.0Vとする。
まず電源ON時はR3、R4、R5が接続された状態である。このとき入力信号は1/5になっている。この時、CCDの電源が入ると同時に、入力端子のCCD出力のオフセットレベルが4〜5V程度に上昇するが、場合によっては電源ON時にCCD出力のオフセットレベルが定常レベルより大きい8V程度になってから本来の4〜5V程度に安定するCCDもあり、こういったオフセットレベルの変動が信号処理ICの入力端子にも伝わり、入力端子の定格を越える可能性がある。ただし、第1の実施形態に係る過電圧保護回路では、信号レベルが1/5になっているため、前記のようなオフセットレベルの変動の範囲に対しては、信号処理ICの定格上十分余裕がある。
次に、CCD出力のオフセットレベルが安定したところで、信号Csw1を使ってSW(スイッチ)1を切り離して、入力信号レベルを1/4にする。ここで定常時の1/2の入力信号レベルにしてしまうと、1/5としていた場合との差分が発生し(CCD出力定常時オフセットレベル5Vとすると+1.5Vの変動)、信号処理ICの定格に達してしまうので、切り替えた時の電圧変動レベルを考慮して分圧率を制御する。
次に、信号Csw2を使ってSW2を切り離して、入力信号レベルを1/3にし、最後に、信号Csw3を使ってSW3を切り離して、入力信号レベルを定常状態の1/2にする(図5に以上のタイムチャートを示す)。このように、順番に抵抗を切り離して、CCD出力レベルを徐々に変化させることで、信号処理ICの端子で大きな電圧変動が起きて、最大定格を越えてしまうのを防止することができる。
図1は本発明の第1の実施形態に係る過電圧保護回路の構成図である。第1の実施形態の過電圧保護回路は、CCD出力を、2つのエミッタフォロア回路(Tr1、Tr2)を介した後に、結合コンデンサC1で交流結合して信号処理ICに入力し、分圧は1つめのエミッタフォロア回路(Tr1)の後で行う構成とする。
分圧率を制御するため切り替える抵抗の数は3つ(R1とR2とR3・R4・R5)とし、R1、R2、R3、R4、R5の関係を、R1=R2=R3=R4=R5として、定常状態では入力信号を1/2にして信号処理ICに入力するものとする(実際の回路では、切換える抵抗の数、抵抗値、定常時の分圧率を、得ようとする効果・性能に合わせて調整する)。また、出力信号が入力される信号処理ICの入力端子は、+2.5Vにクランプされていて、最大定格が−0.3V〜+4.0Vとする。
まず電源ON時はR3、R4、R5が接続された状態である。このとき入力信号は1/5になっている。この時、CCDの電源が入ると同時に、入力端子のCCD出力のオフセットレベルが4〜5V程度に上昇するが、場合によっては電源ON時にCCD出力のオフセットレベルが定常レベルより大きい8V程度になってから本来の4〜5V程度に安定するCCDもあり、こういったオフセットレベルの変動が信号処理ICの入力端子にも伝わり、入力端子の定格を越える可能性がある。ただし、第1の実施形態に係る過電圧保護回路では、信号レベルが1/5になっているため、前記のようなオフセットレベルの変動の範囲に対しては、信号処理ICの定格上十分余裕がある。
次に、CCD出力のオフセットレベルが安定したところで、信号Csw1を使ってSW(スイッチ)1を切り離して、入力信号レベルを1/4にする。ここで定常時の1/2の入力信号レベルにしてしまうと、1/5としていた場合との差分が発生し(CCD出力定常時オフセットレベル5Vとすると+1.5Vの変動)、信号処理ICの定格に達してしまうので、切り替えた時の電圧変動レベルを考慮して分圧率を制御する。
次に、信号Csw2を使ってSW2を切り離して、入力信号レベルを1/3にし、最後に、信号Csw3を使ってSW3を切り離して、入力信号レベルを定常状態の1/2にする(図5に以上のタイムチャートを示す)。このように、順番に抵抗を切り離して、CCD出力レベルを徐々に変化させることで、信号処理ICの端子で大きな電圧変動が起きて、最大定格を越えてしまうのを防止することができる。
図2は本発明の第2の実施形態に係る過電圧保護回路の構成図である。第2の実施形態の過電圧保護回路は、分圧率を制御するため切り替える抵抗の数は3つとし、(R1)×4=R2=R3=R4=R5として定常状態では入力信号を1/2にして信号処理ICに入力するものとする。また、出力信号が入力される信号処理ICの入力端子は、+2.5Vにクランプされていて、最大定格が−0.3V〜+4.0Vとする。
まず電源ON時はR3、R4、R5が切り離された状態である。このとき入力信号は1/5になっている。次に、CCD出力のオフセットレベルが安定したところで、信号Csw1を使ってSW1を繋げて、入力信号レベルを1/3にする。次に、信号Csw2を使ってSW2を繋げて、入力信号レベルを3/7にし、最後に、信号Csw3を使ってSW3を繋げて、入力信号レベルを定常状態の1/2にする。
まず電源ON時はR3、R4、R5が切り離された状態である。このとき入力信号は1/5になっている。次に、CCD出力のオフセットレベルが安定したところで、信号Csw1を使ってSW1を繋げて、入力信号レベルを1/3にする。次に、信号Csw2を使ってSW2を繋げて、入力信号レベルを3/7にし、最後に、信号Csw3を使ってSW3を繋げて、入力信号レベルを定常状態の1/2にする。
図3は本発明の第3の実施形態に係る過電圧保護回路の構成図である。第3の実施形態の過電圧保護回路において、第1のエミッタフォロア回路の出力側に設けるFET1はNチャネルとする。ゲートにかける電圧が0だとON抵抗は非常に大きいので、抵抗値の非常に大きいRと等価である。信号Cfet1によってゲート電圧を高くしていくとON抵抗が小さくなる。
具体的な動作としては、まず電源ON時は、Cfet1は0Vにしておく。すると、CCD出力信号は信号処理ICへほとんど影響を及ぼさない。次に、CCD出力のオフセットレベルが安定したところで、信号Cfet1を徐々に上げていき、分圧率が低下して(出力が大きくなって)本来の狙いの出力レベルに安定する。信号Cfet1を上昇させるスピードは、信号処理IC入力端子のクランプレベル保持能力に対して最大定格を越えてしまわないように調整する。
具体的な動作としては、まず電源ON時は、Cfet1は0Vにしておく。すると、CCD出力信号は信号処理ICへほとんど影響を及ぼさない。次に、CCD出力のオフセットレベルが安定したところで、信号Cfet1を徐々に上げていき、分圧率が低下して(出力が大きくなって)本来の狙いの出力レベルに安定する。信号Cfet1を上昇させるスピードは、信号処理IC入力端子のクランプレベル保持能力に対して最大定格を越えてしまわないように調整する。
図4は本発明の第4の実施形態に係る過電圧保護回路の構成図である。第4の実施形態の過電圧保護回路は、第3の実施形態の構成において、FET1のゲートにR2、R3、C2を追加している。Cfet1は0Vか5Vかしか選べない通常のデジタル出力端子である。
R2、R3、C2は時定数が非常に大きくなる値のものを使い、R2、R3はCfet1の電圧がHの時に、FET1とR1が狙いの分圧率になるようなFETON抵抗値となる値を選ぶ。これにより、CFET1の信号源が電圧調整できないような信号であっても、時定R2、R3、C2の時定数によって徐々に分圧率を小さくしていくことができる。
以上の説明の通り、本発明によれば、過電圧のレベル・発生時間に合わせた過電圧防止効果を発生させることができる。
また、少ない部品数で過電圧を防止することができる。また、FETのゲート電圧で分圧率を微調整することができる。
また、FETのゲート電圧をH、L出力のデジタル信号で制御してCCDアナログ信号処理ICへの過電圧を防止することができる。
R2、R3、C2は時定数が非常に大きくなる値のものを使い、R2、R3はCfet1の電圧がHの時に、FET1とR1が狙いの分圧率になるようなFETON抵抗値となる値を選ぶ。これにより、CFET1の信号源が電圧調整できないような信号であっても、時定R2、R3、C2の時定数によって徐々に分圧率を小さくしていくことができる。
以上の説明の通り、本発明によれば、過電圧のレベル・発生時間に合わせた過電圧防止効果を発生させることができる。
また、少ない部品数で過電圧を防止することができる。また、FETのゲート電圧で分圧率を微調整することができる。
また、FETのゲート電圧をH、L出力のデジタル信号で制御してCCDアナログ信号処理ICへの過電圧を防止することができる。
Tr1 第1のエミッタフォロア回路
Tr2 第2のエミッタフォロア回路
R1、R2、R3、R4、R5 分圧抵抗
SW1、SW2、SW3 スイッチ
Tr2 第2のエミッタフォロア回路
R1、R2、R3、R4、R5 分圧抵抗
SW1、SW2、SW3 スイッチ
Claims (6)
- CCDから入力光量に応じて出力されるアナログ画像信号をデジタルデータに変換し、信号処理を行うCCDアナログ信号処理ICを過電圧から保護する過電圧保護回路であって、前記CCDからのアナログ画像信号を交流結合する結合コンデンサと、前記アナログ画像信号を前記結合コンデンサの前段で抵抗分圧する分圧回路と、制御回路と、を備えたことを特徴とする過電圧保護回路。
- 前記制御回路は、電源ON時において、時間経過により抵抗分圧率を徐々に低くしていくように前記分圧回路を制御することを特徴とする請求項1の過電圧保護回路。
- 前記制御回路は、複数の並列抵抗を、時間経過に伴ってスイッチによって順次切り離していくように前記分圧回路を制御することを特徴とする請求項2の過電圧保護回路。
- 前記制御回路は、複数の並列抵抗を、時間経過に伴ってスイッチによって順次繋げていくように前記分圧回路を制御することを特徴とする請求項2の過電圧保護回路。
- 前記制御回路は、FETのON抵抗により前記抵抗分圧率を制御することを特徴とする請求項2の過電圧保護回路。
- 前記FETのゲートに時定数が大きくなるように抵抗及び容量素子を接続することを特徴とする請求項5の過電圧保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005344341A JP2007151343A (ja) | 2005-11-29 | 2005-11-29 | 過電圧保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005344341A JP2007151343A (ja) | 2005-11-29 | 2005-11-29 | 過電圧保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007151343A true JP2007151343A (ja) | 2007-06-14 |
Family
ID=38212074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005344341A Pending JP2007151343A (ja) | 2005-11-29 | 2005-11-29 | 過電圧保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007151343A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011193369A (ja) * | 2010-03-16 | 2011-09-29 | Ricoh Co Ltd | 制御基板、画像読取装置、画像形成装置、撮像装置および制御方法 |
EP2405640A1 (en) * | 2010-07-06 | 2012-01-11 | Ricoh Company, Ltd. | Analog signal buffer and image reading device using the analog signal buffer |
-
2005
- 2005-11-29 JP JP2005344341A patent/JP2007151343A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011193369A (ja) * | 2010-03-16 | 2011-09-29 | Ricoh Co Ltd | 制御基板、画像読取装置、画像形成装置、撮像装置および制御方法 |
EP2405640A1 (en) * | 2010-07-06 | 2012-01-11 | Ricoh Company, Ltd. | Analog signal buffer and image reading device using the analog signal buffer |
US8610045B2 (en) | 2010-07-06 | 2013-12-17 | Ricoh Company, Ltd. | Analog signal buffer and image reading device using the analog signal buffer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981464B2 (ja) | 光調節モード選択回路および放電ランプ駆動装置 | |
US10591947B2 (en) | Power supply voltage monitoring circuit | |
US7541786B2 (en) | Voltage regulator | |
JP2007328680A (ja) | 電源回路 | |
US7940107B2 (en) | Clamp circuit for clamping inrush voltage induced by hot plugging and related chip | |
US20190267897A1 (en) | Voltage regulation system, regulator chip and voltage regulation control method | |
JP5491609B2 (ja) | パワーオンリセット装置及びパワーオンリセット方法 | |
JP2024014878A (ja) | 半導体装置 | |
JP2005157743A (ja) | 負荷駆動装置及び負荷駆動システム | |
JP2008294208A (ja) | 半導体集積回路 | |
JP2007151343A (ja) | 過電圧保護回路 | |
JP5082872B2 (ja) | ソフトスタート回路 | |
JP2008011585A (ja) | スイッチングレギュレータ | |
JP2013025696A (ja) | 多入力電源回路 | |
US8004265B2 (en) | Variable reference voltage generating circuit using controlled switches | |
JP2008182802A (ja) | 過電圧保護回路 | |
US10218344B1 (en) | Voltage conversion circuit and control circuit thereof | |
JP4594064B2 (ja) | サージ電流抑制回路及び直流電源装置 | |
JP2010258813A (ja) | 映像信号入力回路 | |
CN111654214B (zh) | 电机驱动集成电路、滤光片切换电路及拍摄装置 | |
JP4750653B2 (ja) | 電源電圧制御回路 | |
CN114326913B (zh) | 一种输入电压范围可选择性输出的电路 | |
JP2010045522A (ja) | 半導体装置 | |
JP5353684B2 (ja) | 電気回路 | |
JP4359843B2 (ja) | 出力回路 |