CN105187068B - 一种调制电路和调制方法 - Google Patents
一种调制电路和调制方法 Download PDFInfo
- Publication number
- CN105187068B CN105187068B CN201510262696.XA CN201510262696A CN105187068B CN 105187068 B CN105187068 B CN 105187068B CN 201510262696 A CN201510262696 A CN 201510262696A CN 105187068 B CN105187068 B CN 105187068B
- Authority
- CN
- China
- Prior art keywords
- digital
- signal
- analog
- quantization
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种调制电路,包括数字量化器和补偿电路,所述数字量化器用于接收和截断数字量化输入信号以产生数字量化输出信号;所述补偿电路,耦接于所述数字量化器,用于补偿该调制电路的时间延迟以及产生补偿输出信号,其中,所述数字量化输入信号是通过从数字积分输出信号中减去所述补偿输出信号所产生的,以在截断所述数字量化输入信号之前补偿所述时间延迟。采用本发明,可适用于任意编码位或任意增益值的时延补偿。
Description
技术领域
本发明涉及调制电路和调制方法。更特别地,本发明涉及一种针对Δ-∑调制器(Delta-Sigma Modulators,DSM)使用数字额外回路延迟(Excess Loop Delay,ELD)补偿的调制电路和调制方法。
背景技术
通常,Δ-∑调制器(Delta-Sigma Modulators,DSMs)广泛用于音频领域中。随着半导体制造技术的发展,数字电路具有尺寸越来越小和能耗越来越低得优点。然而,模拟电路的尺寸仍然受严格的设计考虑的限制,如闪烁噪声、器件匹配以及额外的布局规则。此外,在DSM中,第一阶段之后的阶段(如第二阶段和第三阶段)以及量化器占用的电路面积大。
因此,当需要减少电路面积时,可以将模拟电路替换为等效的数字电路。然而,当通过数字电路实现第一阶段之后的阶段时,需要无延迟的立即反馈(feedbackimmediately without delay)。同时,也需要大的闪型量化器(flash quantizer)。此外,当使用额外回路延迟补偿时,并不能用于补偿任意编码位或任意增益值的信号延迟。
因此,本领域有必要解决降低电路面积、减少反馈延迟或额外回路延迟补偿的相关问题。
发明内容
有鉴于此,本发明的目的之一在于提供一种调制电路和调制方法,以解决上述问题。
本发明提供一种调制电路,包括数字量化器和补偿电路,其中,数字量化器用于接收和截断数字量化输入信号以产生数字量化输出信号;补偿电路耦接于所述数字量化器,用于补偿该调制电路的时间延迟以及产生补偿输出信号,其中,所述数字量化输入信号是通过从为数字积分输出信号中减去所述补偿输出信号所产生的,以在截断所述数字量化输入信号之前补偿所述时间延迟。
本发明提供一种调制电路,包括模拟量化器和处理电路,模拟量化器用于接收第一输入信号以产生第一数字量化输入信号以及接收第二输入信号以产生第二数字量化输入信号,其中,所述第一输入信号和所述第二输入信号在不同的通道中产生;处理电路耦接于所述模拟量化器,用于补偿该调制电路的时间延迟,以及在补偿所述时间延迟之后截断所述第一数字量化输入信号以产生第一截断信号,以及在补偿所述时间延迟之后截断所述第二数字量化输入信号以产生第二截断信号。
本发明提供一种调制方法,包括:
接收数字量化输出信号并根据所述数字量化输出信号产生补偿输出信号,所述补偿输出信号用于补偿调制电路的时间延迟;
从数字积分输出信号中减去所述补偿输出信号产生数字量化输入信号,以补偿所述调制电路的时间延迟;
截断和数字量化所述数字量化输入信号以产生所述数字量化输出信号,其中,所述时间延迟的补偿在截断和数字量化所述数字量化输入信号之前执行。
本发明通过从数字积分输出信号中减去补偿电路所产生的补偿输出信号,产生数字量化输入信号,使得数字量化器截断该数字量化输入信号之前,补偿电路已对调制电路的时间延迟进行了补偿。因此,本发明可适用于任意编码位或任意增益值的时延补偿。
附图说明
图1A是本发明提供的一种调制电路的示意图;
图1B是本发明提供的一种调制电路的另一示意图;
图1C是本发明提供的一种调制电路的另一示意图;
图2是本发明提供的一种用于多通道的调制电路的示意图;
图3是本发明提供的一种说明调制电路性能的频谱图;
图4是本发明提供的一种调制方法的流程示意图。
具体实施方式
以下描述为本发明实施的较佳实施例。以下实施例仅用来例举阐释本发明的技术特征,并非用来限制本发明的范畴。在通篇说明书及以下权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解,制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式,而是以元件在功能上的差异来作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体,其中,该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语,故应解释成“包含,但不限定于…”的意思。此外,术语“耦接”意指间接或直接的电气连接。因此,若文中描述一个装置耦接于另一装置,则代表该装置可直接电气连接于该另一装置,或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中,除非另有指示,各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
图1A是本发明提供的一种调制电路100的示意图。例如,调制电路100为音频应用中使用的Δ-∑调制器(delta-sigma modulator,DSM,又称作三角积分调制器)。在一个实施例中,调制电路100包括模拟阶段(analog stage)100A和数字阶段(digital stage)100B。模拟阶段100A包括加法器110A,模拟积分器120,模拟量化器122和数模转换器124。此外,数字阶段100B包括加法器110C,数字积分器150,数字量化器152和补偿电路154。具体的,加法器110A(第二加法器)用于从信号SIN(输入信号,为方面描述,将信号SIN称作“第一模拟输入信号”)中减去信号S10(模拟输出信号),以产生信号S2(第二模拟输入信号)。应当指出的是,图1A仅示出了调制电路100中的一个通道(channel)。因此,信号SIN可以是左声道(left channel)的音频信号或右声道(right channel)的音频信号,具体的,本发明实施例不做限制。
在一个实施例中,模拟积分器120设于模拟阶段100A中且与加法器110A连接,用于接收信号S2并对信号S2进行积分,以产生信号S3(模拟量化输入信号)。随后,模拟量化器122设于模拟阶段100A中且与模拟积分器120连接,其中,模拟量化器122在时钟信号CK的触发下对信号S3(模拟量化输入信号)进行采样、转换和量化以产生信号S4(数字输入信号,作为数字阶段100B的输入)。模拟量化器122在时钟信号CK的下降沿对信号S3进行数字化或量化。例如,模拟量化器122可以是模数转换器。更具体的,模拟量化器122可以是6位异步逐次逼近寄存器模数转换器(6-bit asynchronous successive approximation register(ASAR)analog-to-digital converter)。
应当指出的是,实际处理中,模拟量化器122在将模拟量化输入信号S3转换为数字输入信号S4的过程中,会存在量化噪声SN1,本实施例中,可以通过模拟积分器120抑制量化噪声SN1。此外,调制电路100还可以包括设于数字阶段100B中的数字积分器150,用于接收信号S4并对信号S4进行积分以产生信号S6(数字积分输出信号)。例如,数字积分器150可以是数字低通滤波器(digital low-pass filter)。此外,加法器110C(第一加法器)设于数字阶段100B中且连接在数字积分器150和数字量化器152之间。加法器110C从信号S6中减去信号S9(补偿输出信号)以输出信号S7(数字量化输入信号)至数字量化器152。其中,信号S9为补偿电路154输出的补偿输出信号。
在一个实施例中,数字量化器152设于数字阶段100B中,用于接收信号S7并把信号S7截断以产生信号S8(数字量化输出信号,该数字量化输出信号可以作为调制电路的输出)。此外,如图1A所示,补偿电路154设于数字阶段100B内且连接至加法器110C和数字量化器152,其中,补偿电路154被时钟信号CK触发。例如,可以通过D型触发器(D-type flipflop,DFF)和数字乘法器(digital multiplier)实现补偿电路154。补偿电路154用于补偿调制电路100的时间延迟以及根据信号S8产生信号S9。更具体地,模拟量化器122对信号S3进行采样和量化需花费时间,以及将信号S8反馈至模拟阶段100A也需要花费时间。因此,调制电路100将存在时间延迟,正因为如此,补偿电路154执行的数字额外回路延迟补偿可以用来补偿该时间延迟。应当指出的是,由于信号S7为加法器110C将信号S6减去信号S9后产生的信号,其中,加法器110C连接于数字量化器152和补偿电路154之间,因此,数字量化器152在截断信号S7之前已对调制电路的时间延迟进行了补偿。例如,数字积分器150对来自模拟积分器122的6位码(6-bit code)进行滤波或积分,使用补偿电路154执行的额外回路延迟补偿后,数字量化器152对该6位码进行截断并输出被截断后的3位码。
应当指出的是,实际处理中,数字量化器152在截断数字量化输入信号S7以获得数字量化输出信号S8会存在截断噪声SN2,本实施例中,可以模拟积分器120、数字积分器150和/或数字量化器152抑制截断噪声SN2。此外,数模转换器124设于模拟阶段100A中且连接于加法器110A和数字量化器152之间。数模转换器124在时钟信号CK的触发下对信号S8进行转换以产生信号S10(模拟输出信号)。具体的,数模转换器124可以在时钟信号CK的上升沿对信号S8进行操作(operate)或转换。值得说明的是,本实施例中,补偿电路154根据信号S8产生信号S9,其中,信号S9用于补偿调制电路100的时间延迟。
由于数字量化器152和补偿电路154均设于数字阶段100B内,且数字量化器152截断之前,已对调制电路100的信号进行了补偿,因此,调制电路100具有补偿任意编码位(bits of code)或任意增益值(value of gain)的信号延迟的优点。与有限增益的补偿相比,本发明的任意编码位或任意增益值的补偿提供了更好的补偿效果和更稳定的电路性能。此外,调制电路100的另一优点在于无需立即反馈(feed back immediately)。例如,在一个实施例中,模拟量化器122和数字阶段100B允许半个时钟周期的延迟。原因在于时间延迟经过模拟量化器122后被集中。进一步地,通过补偿电路154的额外回路延迟补偿,可以相应地推导出任意的反馈增益和直接的反馈增益。反馈路径设于数字阶段100B内,且仅在下一采样时起作用以校正推导值。因此,本发明提供的调制电路允许反馈延迟。
图1B是本发明提供的一种调制电路100的另一示意图。为方便说明,以下实施例仅示出了与本发明实施例相关的部分,具体技术细节未揭示的,请参照本发明的上述实施例,此处不再一一赘述。如图1B所示,图1A所示的实施例与图1B所示的实施例不同的是,补偿电路154输出的信号S9传输至数字积分器150。因此,数字阶段100B中的数字量化器152截断信号S7之前,补偿电路154的信号S9已对调制电路100的信号进行了时间延迟的补偿,可以提供更好的无限增益(unlimited gain)的补偿(也就是说,本发明的调制电路可提供任意值的增益,而不会像现有技术一样增益被限制为整数或某些特定的分数)。值得说明的是,本发明实施例中,补偿电路154的信号S9直接传输至数字积分器150,具体实现中,数字积分器150对模拟阶段100A传输过来的信号S4进行积分后(为方便描述,假设对信号S4积分后获得信号S6),数字积分器150可以根据信号S9对调制电路100的信号延迟进行补偿。例如,数字积分器150将信号S6减去信号S9以产生信号S7(因此,本发明实施例中,数字积分器150内可以集成加法器110C)。相应的,数字积分器150将经过补偿后的信号S7直接输出至数字量化器152。图1C是本发明提供的调制电路100的另一示意图。如图1C所示,与图1A和图1B相比,补偿电路154的信号S9传输至加法器110B。本发明实施例中,加法器110B将信号S4减去信号S9以产生信号S5(其中,信号S5为针对数字输入信号S4进行延时补偿后的数字输入信号)并输出至数字积分器150,可知,信号S5已经过时间延迟的补偿。因此,数字阶段100B中的数字量化器152截断信号S7之前,调制电路154的信号S9已对调制电路100的信号进行了时间延迟的补偿,可以提供更好的无限增益(unlimited gain)的补偿。值得说明的是,本发明实施例中,加法器110B根据补偿电路154提供的信号S9对调制电路100的信号延迟进行补偿,因此,数字积分器可以直接将已经过延时补偿的信号S6输出至数字量化器152,具体的,加法器110C为可选器件,图1B和图1C分别所示实施例中的调制电路可以不包括加法器110C。
进一步地,一方面,通过采用模拟电路100A作为第一阶段,本发明比纯粹的数字实现具有更好的抗锯齿衰减(anti-aliasing attenuation)的优点以及在片上系统环境中具有更稳健的抗干扰优势。另一方面,补偿电路154设于数字阶段100B内而不是设于模拟阶段100A内。由于在小尺寸的制程工艺中,数字装置(digital device)比模拟装置(analogdevice)的面积小,因此,可以减少芯片面积。因此,本发明提供的调制电路100利用了模拟电路和数字电路的优势,且具有降低电路面积、减少反馈延迟以及数字额外回路延迟补偿的优点。
图2是本发明提供的多通道的调制电路200的示意图。调制电路200包括包括模拟阶段200A和数字阶段200B。为方便描述,本发明实施例中以音频应用中的双通道为例来进行说明,但值得说明的是,本发明实施例并不限于双通道,具体实现中,可以是双通道也可以是三通道、四通道等等。如图2所示,第一模拟积分器210、第二模拟积分器212、第一数模转换器220、第二数模转换器222和模拟量化器230设于模拟阶段200A内。第一动态匹配电路250、第二动态匹配电路252和处理电路260设于数字阶段200B内。调制电路200用于调制双通道的多个音频信号。例如,第一模拟积分器210接收来自左声道的信号SIN1,并对信号SN1进行积分后输出信号S1(第一输入信号)。第二模拟积分器212接收来自右声道的信号SIN2,并对信号SIN2进行积分后输出信号S2(第二输入信号)。
然后,模拟量化器230接收信号S1并对信号S1进行量化以产生信号S3(第一数字输入信号),同时,接收信号S2并对信号S2进行量化以产生信号S4(第二数字输入信号)。此外,处理电路260设于数字阶段200B内且耦接于模拟量化器230以补偿调制电路200的时间延迟。例如,模拟量化器230可以是异步逐次逼近寄存器滤波器。通过使用一个共享的模拟量化器230而不是使用两个模拟量化器来实现双通道的调制,调制电路200可以具备更高的集成度和更好的功率效率。此外,模拟量化器230分别被第一时钟信号CK1和第二时钟信号CK2触发,其中,第二时钟信号CK2与第一时钟信号CK1不同。在一个实施例中,模拟量化器230使用第一时钟信号CK1计算(compute)或量化(quantize)信号S1,而使用第二时钟信号CK2计算或量化信号S2。在另一实施例中,模拟量化器230仅被一个时钟信号触发,其中,在该时钟信号的上升沿对信号S1进行量化以及在该时钟信号的下降沿对信号S2进行量化。例如,模拟量化器230可以是6位异步逐次逼近寄存器,该寄存器工作在24MHz的采样速率,以在一个时钟周期内完成包括采样和计算的一个完整转换(complete conversion)。再例如,模拟量化器230工作在48MHz的双采样速率,以顺序方式对信号S1和信号S2进行转换(convert)和量化。具体的,模拟量化器230在完成对左声道的转换之后切换至右声道,反之亦然。
在一个实施例中,在补偿调制电路200的时间延迟后,处理电路260截断信号S3以产生信号S5(第一截断信号),以及截断信号S4以产生信号S6(第二截断信号)。具体的,处理电路260包括第一数字处理电路260A和第二数字处理电路260B。第一数字处理电路260A包括用于滤波的第一数字积分器262和用于截断信号的第一数字量化器264。第二数字处理电路260B包括用于滤波的第二数字积分器266和用于截断信号的第二数字量化器268。如图2所示,第一数字处理电路260A操作(operate)信号S3并输出信号S5。第二数字处理电路260B操作信号S4并输出信号S6。应当指出的是,第一数字处理电路260A和第二数字处理电路260B执行了额外回路延迟补偿(为简洁起见,图2中未示出有关额外回路延迟补偿的电路部分,该相似之处请参照图1A至图1C及其对应的实施例描述部分,此处不再赘述)。更具体的,第一数字量化器264和第二数字量化器268在截断信号之前,数字电路200B已执行(execute)了额外回路延迟补偿,以提供更好的不限制增益的补偿。
此外,调制电路200包括设于模拟阶段200A内的第一数模转换器(digital-to-analog converter or digital-to-analog circuit)220和第二数模转换器222。第一数模转换器220耦接至模拟量化器230以及在第一时钟信号CK1的触发下对信号S5进行转换。第二数模转换器222耦接至模拟量化器230以及在第二时钟信号CK2的触发下对信号S6进行转换。在一个实施例中,调制电路200进一步包括设于数字阶段200B内的第一动态匹配电路250和第二动态匹配电路252。具体的,第一动态匹配电路250耦接于第一数模转换器220和第一数字处理电路260A之间,以提高信号S5的线性度(linearity)。第二动态匹配电路252耦接于第二数模转换器222和第二数字处理电路260B之间以提高信号S6的线性度。
图3是本发明提供的一种说明调制电路性能的频谱图。如图3所示,由于调制电路100和调制电路200使用额外回路延迟补偿对任意增益值的时间延迟进行了补偿,因此,图3所示的频谱显示出一条无脉冲尖峰的平滑曲线,尤其在1MHz-10MHz之间的频率范围内。因此,采用本发明提供的调制电路可以提高稳定性和可靠性。
图4是本发明提供的一种调制方法的流程示意图。该调制方法应用于包括模拟阶段和数字阶段的调制电路中。如图4所示,在步骤S400中,数字阶段接收数字量化输出信号(如上述实施例中所描述的“信号S8”)以及产生补偿输出信号以补偿调制电路的时间延迟。然后,在步骤S402中,数字阶段从数字积分输出信号中减去补偿输出信号以产生数字量化输入信号。此外,在步骤S404中,数字阶段截断数字量化输入信号,并对截断后的数字量化输入信号进行数字转换(quantize)以产生位元数较少的数字量化输出信号。然后,再次执行步骤S400以补偿调制电路的时间延迟。
在一个实施例中,该调制方法进一步包括模拟阶段对所述输出信号进行转换以产生模拟输出信号、从输入信号(该输入信号可以是上述实施例中所描述的“信号SIN”,如“第一模拟输入信号”)中减去该模拟输出信号以产生第二模拟输入信号以及对该第二模拟输入信号进行积分以产生模拟量化输入信号。在另一实施例中,该调制方法进一步包括模拟阶段将该模拟量化输入信号转换为数字输入信号以及接收该数字输入信号并对该数字输入信号进行积分以产生数字积分输出信号。
本发明提供的调制电路的特点在于使用模拟第一阶段(analog first stage)和包含数字额外回路延迟补偿的数字第二阶段(digital second stage)。模拟阶段抑制(reject)了被模拟量化器取样并混频至信号频带的噪声,而后面的数字阶段具有尺寸小的优点。此外,信号截断之前在数字阶段使用额外回路延迟补偿以提供更好的不限制增益的补偿。因此,所提供的调制电路允许反馈延迟。而且,模拟量化器在双通道操作(operation)中可以共享。随着先进的CMOS工艺技术,本发明提供的混合调制电路使得电路面积可以按比例减少。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,本领域任何技术人员,在不脱离本发明的精神和范围内,当可做些许更动与润饰,因此本发明的保护范围当视本发明的权利要求书所界定的范围为准。
Claims (19)
1.一种调制电路,其特征在于,包括模拟阶段和数字阶段,所述模拟阶段包括:
模拟量化器,所述模拟量化器用于对模拟量化输入信号进行采样和量化,以产生数字输入信号至所述数字阶段;
所述数字阶段包括:
数字量化器,用于接收和截断数字量化输入信号以产生数字量化输出信号;以及
补偿电路,耦接于所述数字量化器,用于补偿该调制电路的时间延迟以及产生补偿输出信号,其中,所述数字量化输入信号是通过从数字积分输出信号中减去所述补偿输出信号所产生的,以在截断所述数字量化输入信号之前补偿所述时间延迟;
其中,所述时间延迟包括所述模拟量化器采样和量化所述模拟量化输入信号的时间,以及所述数字量化输出信号反馈至所述模拟阶段的时间。
2.如权利要求1所述的调制电路,其特征在于,所述调制电路进一步包括数字积分器,用于接收数字输入信号以及产生所述数字积分输出信号。
3.如权利要求1或2所述的调制电路,其特征在于,所述调制电路进一步包括第一加法器,用于从所述数字积分输出信号中减去所述补偿输出信号以输出所述数字量化输入信号。
4.如权利要求1所述的调制电路,其特征在于,所述调制电路进一步包括数模转换器,用于转换所述数字量化输出信号以及产生模拟输出信号。
5.如权利要求4所述的调制电路,其特征在于,所述调制电路进一步包括第二加法器,用于从第一模拟输入信号中减去所述模拟输出信号以产生第二模拟输入信号。
6.如权利要求5所述的调制电路,其特征在于,所述调制电路进一步包括耦接于所述第二加法器的模拟积分器,用于接收所述第二模拟输入信号并对所述第二模拟输入信号进行积分以产生模拟量化输入信号。
7.如权利要求6所述的调制电路,其特征在于,所述模拟量化器耦接于所述模拟积分器。
8.如权利要求7所述的调制电路,其特征在于,所述补偿电路、所述数模转换器和所述模拟量化器由同一个时钟信号触发。
9.如权利要求1所述的调制电路,其特征在于,所述补偿电路包括触发器和数字乘法器。
10.一种调制电路,其特征在于,包括:
模拟量化器,用于接收第一输入信号以产生第一数字量化输入信号以及接收第二输入信号以产生第二数字量化输入信号,其中,所述第一输入信号和所述第二输入信号在不同的通道中产生;以及
处理电路,耦接于所述模拟量化器,用于补偿该调制电路的时间延迟,以及在补偿所述时间延迟之后截断所述第一数字量化输入信号以产生第一截断信号,以及在补偿所述时间延迟之后截断所述第二数字量化输入信号以产生第二截断信号,其中,所述第一截断信号的位宽小于所述第一数字量化输入信号的位宽,所述第二截断信号的位宽小于所述第二数字量化输入信号的位宽。
11.如权利要求10所述的调制电路,其特征在于,所述处理电路进一步包括:
第一数字处理电路,用于补偿所述时间延迟以及在补偿所述时间延迟之后截断所述第一数字输入信号以产生第一截断信号;以及
第二数字处理电路,用于补偿所述时间延迟以及在补偿所述时间延迟之后截断所述第二数字输入信号以产生第二截断信号。
12.如权利要求10所述的调制电路,其特征在于,第一时钟信号和第二时钟信号触发所述模拟量化器以交替量化所述第一输入信号和所述第二输入信号,其中,所述第二时钟信号不同于所述第一时钟信号。
13.如权利要求12所述的调制电路,其特征在于,所述调制电路进一步包括第一数模转换器和第二数模转换器,所述第一数模转换器耦接于所述模拟量化器且在所述第一时钟信号的触发下转换所述第一截断信号,所述第二数模转换器耦接于所述模拟量化器且在所述第二时钟信号的触发下转换所述第二截断信号。
14.如权利要求13所述的调制电路,其特征在于,所述调制电路进一步包括第一动态匹配电路和第二动态匹配电路,其中,所述第一动态匹配电路耦接于所述第一数模转换器和所述第一数字处理电路之间以提高所述第一截断信号的线性度,所述第二动态匹配电路耦接于所述第二数模转换器和所述第二数字处理电路之间以提高所述第二截断信号的线性度。
15.一种调制方法,其特征在于,包括:
接收数字量化输出信号并根据所述数字量化输出信号产生补偿输出信号,所述补偿输出信号用于补偿调制电路的时间延迟,所述时间延迟包括模拟阶段的模拟量化时间和所述数字量化输出信号反馈至所述模拟阶段的反馈时间;
从数字积分输出信号中减去所述补偿输出信号产生数字量化输入信号,以补偿所述调制电路的时间延迟;
截断和数字量化所述数字量化输入信号以产生所述数字量化输出信号,其中,所述时间延迟的补偿在截断和数字量化所述数字量化输入信号之前执行。
16.如权利要求15所述的调制方法,其特征在于,进一步包括:
转换所述数字量化输出信号以产生模拟输出信号。
17.如权利要求16所述的调制方法,其特征在于,进一步包括:
从第一模拟输入信号中减去所述模拟输出信号以产生第二模拟输入信号;以及
对所述第二模拟输入信号进行积分以产生模拟量化输入信号。
18.如权利要求17所述的调制方法,其特征在于,进一步包括:
将所述模拟量化输入信号转换为数字输入信号。
19.如权利要求18所述的调制方法,其特征在于,进一步包括:
接收所述数字输入信号并对所述数字输入信号进行积分以产生所述数字积分输出信号。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462009979P | 2014-06-10 | 2014-06-10 | |
US62/009,979 | 2014-06-10 | ||
US14/603,590 | 2015-01-23 | ||
US14/603,590 US9490835B2 (en) | 2014-06-10 | 2015-01-23 | Modulation circuit and modulation method with digital ELD compensation |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105187068A CN105187068A (zh) | 2015-12-23 |
CN105187068B true CN105187068B (zh) | 2018-10-12 |
Family
ID=54770409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510262696.XA Expired - Fee Related CN105187068B (zh) | 2014-06-10 | 2015-05-21 | 一种调制电路和调制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9490835B2 (zh) |
CN (1) | CN105187068B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018109992A1 (ja) * | 2016-12-14 | 2018-06-21 | ソニーセミコンダクタソリューションズ株式会社 | デルタシグマ変調器、電子装置、および、デルタシグマ変調器の制御方法 |
US10601438B2 (en) * | 2018-06-07 | 2020-03-24 | Texas Instruments Incorporated | Alternately updated digital to analog converters |
US10979069B2 (en) * | 2019-03-14 | 2021-04-13 | Mediatek Inc. | Delta-sigma modulator with truncation error compensation and associated method |
US11165435B2 (en) * | 2019-10-08 | 2021-11-02 | Tron Future Tech Inc. | Signal converting apparatus |
CN113422608A (zh) * | 2021-05-25 | 2021-09-21 | 杭州微纳核芯电子科技有限公司 | 电容数字转换电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548286A (en) * | 1991-02-22 | 1996-08-20 | B&W Loudspeakers Ltd. | Analogue and digital convertors using pulse edge modulators with non-linearity error correction |
US7522079B1 (en) * | 2007-09-06 | 2009-04-21 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators |
CN101997550A (zh) * | 2009-08-09 | 2011-03-30 | 联发科技股份有限公司 | △-∑模拟数字转换装置及△-∑模拟数字转换方法 |
CN102334294A (zh) * | 2009-02-27 | 2012-01-25 | 飞思卡尔半导体公司 | 包含多个具有独立延迟的反馈通路的连续时间σ-δ调制器 |
CN103684471A (zh) * | 2012-09-14 | 2014-03-26 | 联发科技股份有限公司 | 三角积分调变器以及三角积分调变方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313774B1 (en) * | 2000-05-19 | 2001-11-06 | Motorola Inc. | Delta-sigma analog-to-digital converter, and method |
US20050068213A1 (en) * | 2003-09-25 | 2005-03-31 | Paul-Aymeric Fontaine | Digital compensation of excess delay in continuous time sigma delta modulators |
JP3970266B2 (ja) * | 2004-06-23 | 2007-09-05 | 株式会社半導体理工学研究センター | 複素バンドパスδσad変調器、ad変換回路及びディジタル無線受信機 |
US7466256B2 (en) * | 2006-03-31 | 2008-12-16 | Siemens Medical Solutions Usa, Inc. | Universal ultrasound sigma-delta receiver path |
JP4745263B2 (ja) * | 2007-02-09 | 2011-08-10 | 株式会社東芝 | Ad変換処理回路及び復調装置 |
US7525464B2 (en) * | 2007-05-29 | 2009-04-28 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution |
US7450047B1 (en) * | 2007-09-06 | 2008-11-11 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range |
JPWO2010058492A1 (ja) * | 2008-11-20 | 2012-04-12 | パナソニック株式会社 | デルタシグマ変調器及び無線通信装置 |
US7961129B2 (en) * | 2009-08-12 | 2011-06-14 | Infineon Technologies Ag | Coupled delta-sigma modulators |
US8884818B1 (en) * | 2010-01-25 | 2014-11-11 | Qualcomm Incorporated | Calibration and blanking in system simultaneously receiving GPS and GLONASS signals |
US8344921B2 (en) * | 2010-11-04 | 2013-01-01 | Mediatek Inc. | Sigma-delta modulator with SAR ADC and truncater having order lower than order of integrator and related sigma-delta modulation method |
US8400340B2 (en) * | 2011-07-18 | 2013-03-19 | Texas Instruments Incorporated | Achieving high dynamic range in a sigma delta analog to digital converter |
-
2015
- 2015-01-23 US US14/603,590 patent/US9490835B2/en active Active
- 2015-05-21 CN CN201510262696.XA patent/CN105187068B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548286A (en) * | 1991-02-22 | 1996-08-20 | B&W Loudspeakers Ltd. | Analogue and digital convertors using pulse edge modulators with non-linearity error correction |
US7522079B1 (en) * | 2007-09-06 | 2009-04-21 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators |
CN102334294A (zh) * | 2009-02-27 | 2012-01-25 | 飞思卡尔半导体公司 | 包含多个具有独立延迟的反馈通路的连续时间σ-δ调制器 |
CN101997550A (zh) * | 2009-08-09 | 2011-03-30 | 联发科技股份有限公司 | △-∑模拟数字转换装置及△-∑模拟数字转换方法 |
CN103684471A (zh) * | 2012-09-14 | 2014-03-26 | 联发科技股份有限公司 | 三角积分调变器以及三角积分调变方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150358029A1 (en) | 2015-12-10 |
CN105187068A (zh) | 2015-12-23 |
US9490835B2 (en) | 2016-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105187068B (zh) | 一种调制电路和调制方法 | |
CN106899302B (zh) | Mash adc的自适应数字量化噪声消除滤波器 | |
CN107852164B (zh) | 抑制前馈δς转换器中的信号传递函数峰化 | |
Li et al. | A 21-GS/s single-bit second-order delta–sigma modulator for FPGAs | |
EP2514098B1 (en) | Conversion of a discrete-time quantized signal into a continuous-time, continuously variable signal | |
US8031096B2 (en) | High resolution delta-sigma digital-to-analog converter | |
CN104716964A (zh) | Δς调制器 | |
US20170288693A1 (en) | Continuous time delta-sigma modulator with a time interleaved quantization function | |
US10020818B1 (en) | Systems and methods for fast delta sigma modulation using parallel path feedback loops | |
US20090009371A1 (en) | Method and apparatus for a/d conversion | |
CN103929184A (zh) | 一种基于数字噪声耦合技术的δ-σ调制器 | |
US6535154B1 (en) | Enhanced noise-shaped quasi-dynamic-element-matching technique | |
US9391634B1 (en) | Systems and methods of low power decimation filter for sigma delta ADC | |
TWI636670B (zh) | Δ-σ調製器 | |
Parameswaran et al. | A 100 µW Decimator for a 16 bit 24 kHz bandwidth Audio ΔΣ Modulator | |
Zrilic | Circuits and Systems Based on Delta Modulation: Linear, Nonlinear and Mixed Mode Processing | |
GB2541861A (en) | Digital to analogue conversion | |
US10848174B1 (en) | Digital filter | |
CN106788443B (zh) | 一种改进型的MASH结构Sigma-Delta调制器 | |
Venugopal et al. | Design and implementation of a decimation filter for hearing aid applications | |
Mankani et al. | Power and area optimization of decimation filter for application in Sigma Delta ADC | |
CN107222216A (zh) | 采用自噪声耦合的二阶连续时间sd模数转换器 | |
US11706062B1 (en) | Digital filter | |
US11870453B2 (en) | Circuits and methods for a noise shaping analog to digital converter | |
Lata et al. | Design of a Decimator Filter for Novel Sigma-Delta Modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181012 Termination date: 20190521 |
|
CF01 | Termination of patent right due to non-payment of annual fee |