WO2009104225A1 - デジタルマイクロホン - Google Patents

デジタルマイクロホン Download PDF

Info

Publication number
WO2009104225A1
WO2009104225A1 PCT/JP2008/003217 JP2008003217W WO2009104225A1 WO 2009104225 A1 WO2009104225 A1 WO 2009104225A1 JP 2008003217 W JP2008003217 W JP 2008003217W WO 2009104225 A1 WO2009104225 A1 WO 2009104225A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
digital microphone
digital
microphone
delta
Prior art date
Application number
PCT/JP2008/003217
Other languages
English (en)
French (fr)
Inventor
岡本賢治
小林仁
政井茂雄
山崎秀哉
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2009104225A1 publication Critical patent/WO2009104225A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2499/00—Aspects covered by H04R or H04S not otherwise provided for in their subgroups
    • H04R2499/10—General applications
    • H04R2499/11—Transducers incorporated or for use in hand-held devices, e.g. mobile phones, PDA's, camera's

Definitions

  • the technology disclosed in this specification relates to a microphone that converts an acoustic signal into an electric signal, and more particularly, to a digital microphone having a delta-sigma modulator.
  • a microphone is a device for converting an acoustic signal into an electrical signal representing the acoustic signal. Recently, a microphone that directly outputs a digital signal has been used. Such a microphone employs a configuration in which an apparatus for converting an input acoustic signal into an analog signal and a circuit for converting the analog signal into an analog signal are integrated in the same microphone housing.
  • FIG. 5 is a block diagram showing a configuration example of a conventional digital microphone.
  • the digital microphone of FIG. 5 is disclosed in Patent Document 1, and includes an electret microphone 82 and a single-bit delta sigma modulator 88 higher than the first order.
  • the input acoustic signal is converted into an analog signal by the electret microphone 82, this analog signal passes through the amplifier 84 and the limiter 86, and then is converted from analog to digital by the delta sigma modulator 88, and the obtained digital signal is converted into a bit stream format. Is output.
  • the limiter 86 limits the input signal amplitude of the delta-sigma modulator 88 so that the delta-sigma modulator 88 does not oscillate.
  • This configuration is suitable for integration because it is not necessary to provide a digital decimation circuit and a filtering circuit, and can be housed in a very small microphone housing.
  • FIG. 6 is a circuit diagram showing a configuration example of a conventional delta-sigma modulator.
  • the delta-sigma modulator shown in FIG. 6 is disclosed in Patent Document 2.
  • the circuit shown in FIG. 6 includes a plurality of integrators 92 connected in cascade, an adder 96, and a quantizer 98, and constitutes a high-order delta-sigma modulator that performs analog-digital conversion.
  • Each integrator 92 is realized by using a differential amplifier capable of obtaining a predetermined gain and linearity.
  • a voltage amplifier 94 is connected between the second-order integrator and the third-order integrator.
  • the voltage amplifier 94 uses the amplitude limiting action of the differential amplifier corresponding to the power supply voltage.
  • the voltage amplifier 94 performs gain setting so that the amplitude limit value of the differential amplifier matches the amplitude limit value at which the third and subsequent integrators operate stably.
  • the voltage amplifier 94 performs an amplification operation having linearity with an appropriate gain when a signal of an appropriate magnitude is input, and an amplitude determined according to the power supply voltage when a strong signal is input.
  • the part exceeding the limit value is clipped and cut to prevent oscillation. According to this configuration, in preventing oscillation, the circuit mounting area can be reduced, and the amplitude limit value determined in accordance with the power supply voltage can be finely adjusted.
  • the microphone may be used for a mobile phone, for example, and is often required to be small. For this reason, it is desirable to omit or simplify an additional circuit for assisting the operation of the system as much as possible.
  • the high-order single-bit delta-sigma modulator is characterized by being easy to oscillate because it is a relatively unstable feedback system. Some circuits oscillate when a signal with a large amplitude is input, and once oscillated, the circuit does not return to normal operation even if the input signal subsequently decreases. It is desirable to provide a circuit for preventing oscillation in order to eliminate the need for processing such as turning on the power again as a countermeasure after oscillation.
  • an amplifier for limiting the amplitude is arranged between the second-order integrator and the third-order integrator in order to prevent oscillation of the delta-sigma modulator.
  • This configuration also changes the amplitude limit value in response to changes in the power supply voltage.
  • the amplitude limit value is It is desirable not to be interlocked with changes in power supply voltage.
  • An object of the present invention is to prevent the digital microphone from oscillating when the power is turned on while suppressing the mounting area.
  • a digital microphone includes a converter that converts an acoustic signal into an analog electrical signal, and a high-order single-bit delta-sigma modulator that converts the analog electrical signal into a digital signal in a bitstream format. And have.
  • the delta-sigma modulator is connected to a plurality of cascaded integrators and an output terminal of one of the plurality of integrators, and amplifies a first integration signal output from the output terminal And a first limiter circuit that limits the amplitude of the first integration signal.
  • the first limiter circuit since the first limiter circuit does not perform amplification, it can operate without depending on the power supply voltage, and a simple circuit can be employed. For this reason, it is possible to prevent the digital microphone from oscillating when the power is turned on while suppressing the mounting area.
  • the digital microphone does not oscillate when the power is turned on.
  • it since it can be realized with a very small number of elements and a small mounting area, it is effective for low power consumption and integration of a digital microphone. Therefore, the advantage of the digital microphone that is small is not impaired.
  • FIG. 1 is a block diagram illustrating a configuration example of a digital microphone according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing another configuration example of the limiter circuit of FIG.
  • FIG. 3 is a circuit diagram showing still another configuration example of the limiter circuit of FIG.
  • FIG. 4 is a circuit diagram showing still another configuration example of the limiter circuit of FIG.
  • FIG. 5 is a block diagram illustrating a configuration example of a conventional digital microphone.
  • FIG. 6 is a circuit diagram showing a configuration example of a conventional delta-sigma modulator.
  • Microphone housing 12 electret microphone (converter) 14
  • Amplifier 20 Delta sigma modulator 21-24 Integrator 26
  • Quantizer 31A, 31B, 32A, 32B Diode 231A, 231B Bipolar transistor 331A, 331B MOS transistor 41-44 Resistance
  • FIG. 1 is a block diagram showing a configuration example of a digital microphone according to an embodiment of the present invention.
  • the digital microphone of FIG. 1 includes an electret microphone 12 as a converter, an amplifier 14, and a high-order single-bit delta sigma modulator 20.
  • the electret microphone 12, the amplifier 14, and the delta sigma modulator 20 are stored in a common microphone housing 2.
  • the delta sigma modulator 20 includes integrators 21, 22, 23, and 24, a quantizer 26, and limiter circuits 31 and 32. “Higher order” means having two or more cascaded integrators.
  • the electret microphone 12 converts the input acoustic signal (sound wave) into an analog electrical signal corresponding to the acoustic signal and outputs the analog electrical signal.
  • the operation of the electret microphone 12 does not depend on the power supply voltage supplied to the amplifier 14 and the delta sigma modulator 20.
  • the amplifier 14 amplifies the analog electric signal output from the electret microphone 12 with a predetermined amplification factor and outputs the amplified signal.
  • the delta sigma modulator 20 converts the output of the amplifier 14 into a digital signal in a bit stream format and outputs the digital signal.
  • the first-order integrator 21 integrates the output of the amplifier 14, and the resulting first integration signal is sent to the second-order integrator 22 via the limiter circuit 31. Output as a differential signal.
  • the integrator 22 integrates the first integration signal output from the integrator 21, and sends the resulting second integration signal to the third-order integrator 23 via the limiter circuit 32. Output as.
  • the integrator 23 integrates the second integration signal output from the integrator 22 and outputs the result to the fourth-order integrator 24 as a differential signal.
  • the integrator 24 integrates the output of the integrator 23 and outputs the result to the quantizer 26 as a differential signal.
  • the quantizer 26 outputs “H” (high potential) or “L” (low potential) depending on the magnitude of the input signal.
  • the output of the quantizer 26 is the output of the digital microphone of FIG.
  • the output of the quantizer 26 is fed back to each integrator 21-24.
  • the limiter circuits 31 and 32 are circuits that do not perform amplification, and operate without depending on the power supply voltage of the delta-sigma modulator 20.
  • the limiter circuit 31 includes diodes 31A and 31B
  • the limiter circuit 32 includes diodes 32A and 32B.
  • the anode and cathode of the diode 31 ⁇ / b> A are connected to the node B and node A, which are output terminals of the integrator 21, respectively.
  • the anode and cathode of the diode 31B are connected to the node A and the node B, respectively.
  • the diodes 32 ⁇ / b> A and 32 ⁇ / b> B are connected to the output terminal of the integrator 22.
  • the differential output signals of the integrators 21 and 22 are output from the diodes 31A, 31B, 32A and 32B constituting the limiter circuits 31 and 32, respectively. Since it is smaller than the threshold voltage, it is directly input to the integrator in the next stage.
  • the differential output signal of the integrator 21 or 22 is higher than the threshold voltage of the diodes 31A, 31B, 32A, and 32B. growing. For this reason, current flows through these diodes and the differential output signal is clamped, so that the differential output signal does not exceed the threshold voltage. That is, the amplitude-limited signal is input to the integrators 22 and 23 in the next stage. The limited amplitude is such a value that subsequent integrators do not oscillate.
  • FIG. 2 is a circuit diagram showing another configuration example of the limiter circuits 31 and 32 of FIG.
  • the limiter circuit of FIG. 2 includes bipolar transistors 231A and 231B.
  • the base and collector of the bipolar transistor 231A are connected to the node A, and the emitter is connected to the node B.
  • the base and collector of the bipolar transistor 231B are connected to the node B and the emitter is connected to the node A.
  • the limiter circuit of FIG. 2 is a circuit that does not perform amplification.
  • the potential difference between the node A and the node B becomes larger than the threshold voltage of the bipolar transistor 231A or 231B, the potential difference between the node A and the node B is equal to or higher than the threshold voltage. It will not be.
  • FIG. 3 is a circuit diagram showing still another configuration example of the limiter circuits 31 and 32 of FIG.
  • the limiter circuit of FIG. 3 includes MOS (metal oxide semiconductor) transistors 331A and 331B.
  • MOS metal oxide semiconductor
  • the gate and drain of the MOS transistor 331A are connected to the node A and the source is connected to the node B. Further, the gate and drain of the MOS transistor 331B are connected to the node B and the source is connected to the node A.
  • the limiter circuit of FIG. 3 is a circuit that does not perform amplification.
  • the potential difference between the node A and the node B becomes larger than the threshold voltage of the MOS transistor 331A or 331B, the potential difference between the node A and the node B is equal to or higher than the threshold voltage. It will not be.
  • FIG. 4 is a circuit diagram showing still another configuration example of the limiter circuits 31 and 32 of FIG.
  • the limiter circuit of FIG. 4 includes bipolar transistors 231A and 231B and resistors 41, 42, 43, and 44.
  • the collector of the bipolar transistor 231A is connected to the node A, and the emitter is connected to the node B.
  • Bipolar transistor 231B has a collector connected to node B and an emitter connected to node A.
  • a resistor 41 is provided between the node A and the base of the bipolar transistor 231A
  • a resistor 42 is provided between the node B and the base of the bipolar transistor 231A
  • a resistor 43 is provided between the node A and the base of the bipolar transistor 231B.
  • a resistor 44 is connected between the node B and the base of the bipolar transistor 231B. That is, a voltage obtained by dividing the voltage between the node A and the node B by the resistors 41 and 42 is given to the base of the bipolar transistor 231A, and the voltage between the node A and the node B is divided by the resistors 43 and 44. The pressed voltage is applied to the base of the bipolar transistor 231B.
  • the limiter circuit of FIG. 4 is a circuit that does not perform amplification.
  • the voltage between the node A and the node B does not exceed the threshold voltage because the voltage is clamped.
  • the voltage at which the voltage between the node A and the node B is clamped can be arbitrarily determined by changing the values of the resistors 41 to 44.
  • the number of integrators may be two or more.
  • delta-sigma modulator There are various configurations of the delta-sigma modulator, and a delta-sigma modulator having a configuration different from that shown in FIG. 1 may be used.
  • a signal obtained by adding all integrator outputs may be used as an input to the quantizer.
  • limiter circuits 31 and 32 for preventing oscillation are connected to the output terminals of the integrator 21 and the integrator 22 .
  • a limiter circuit may be connected to another location.
  • a plurality of diodes connected in series may be used in the limiter circuits 31 and 32 in place of the diodes 31A and 31B. .
  • limiter circuit 31 and the like are connected so as to limit the voltage between the differential output terminals of the integrator 21 and the like has been described, but the voltage between one of the differential output terminals and the node of the reference potential is limited.
  • the limiter circuit 31 or the like may be connected as described above.
  • a MEMS (micro electro mechanical systems) microphone may be used as the transducer.
  • the limiter circuit that does not perform amplification since the limiter circuit that does not perform amplification is used, it is possible to prevent the digital microphone from oscillating when the power is turned on. Since the required number of elements is small and the mounting area is small, a small digital microphone can be obtained even when it is necessary to limit the amplitude of the output of more integrators.
  • various embodiments of the present invention are useful for digital microphones and the like because it is possible to prevent the digital microphones from oscillating more reliably.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

　デジタルマイクロホンが電源投入時に発振しないようにする。デジタルマイクロホンであって、音響信号をアナログ電気信号に変換する変換器と、前記アナログ電気信号をビットストリーム形式のデジタル信号に変換する高次のシングルビットのデルタシグマ変調器とを有する。前記デルタシグマ変調器は、縦続接続された複数の積分器と、前記複数の積分器のうちの１つの積分器の出力端子に接続され、前記出力端子から出力される第１の積分信号を増幅することなく、前記第１の積分信号の振幅を制限する第１のリミッタ回路とを有する。

Description

デジタルマイクロホン
　本明細書で開示される技術は、音響信号を電気信号に変換するマイクロホンに関し、特に、デルタシグマ変調器を有するデジタルマイクロホンに関する。
　マイクロホンは、音響信号を、その音響信号を表す電気信号に変換するための装置である。最近は、デジタル信号を直接出力するマイクロホンも使用されるようになってきている。このようなマイクロホンは、入力された音響信号をアナログ信号に変換する装置と、そのアナログ信号をアナログ－デジタル変換する回路とを同一のマイクロホンハウジング内に集積する構成を採用している。
　図５は、従来のデジタルマイクロホンの構成例を示すブロック図である。図５のデジタルマイクロホンは、特許文献１に開示されており、エレクトレットマイクロホン８２と、１次より高次のシングルビットデルタシグマ変調器８８とを有している。入力された音響信号がエレクトレットマイクロホン８２によってアナログ信号に変換され、このアナログ信号が増幅器８４及びリミッタ８６を経由した後にデルタシグマ変調器８８でアナログ－デジタル変換され、得られたデジタル信号がビットストリーム形式で出力される。
　このデジタルマイクロホンでは、デルタシグマ変調器８８が発振しないように、リミッタ８６がデルタシグマ変調器８８の入力信号振幅を制限している。この構成は、デジタルデシメーション回路及びフィルタリング回路を設ける必要がないので集積化に適しており、非常に小型のマイクロホンハウジングに納めることができる。
　図６は、従来のデルタシグマ変調器の構成例を示す回路図である。図６のデルタシグマ変調器は、特許文献２に開示されている。図６の回路は、縦続接続された複数の積分器９２と、加算器９６と、量子化器９８とを有し、アナログ－デジタル変換を行う高次のデルタシグマ変調器を構成している。各積分器９２は、所定のゲイン及びリニアリティが得られる差動増幅器を用いて実現されている。
　第２次の積分器と第３次の積分器との間には、電圧増幅器９４が接続されている。電圧増幅器９４は、電源電圧に対応した、差動増幅器の振幅制限作用を用いている。電圧増幅器９４は、差動増幅器の振幅制限値が、第３次以降の積分器が安定に動作する振幅限界値と一致するように、ゲイン設定を行っている。
　すなわち、電圧増幅器９４は、適切な大きさの信号が入力された時には、適切なゲインでリニアリティを有する増幅動作を行わせ、強い信号が入力された時には、電源電圧に対応して決定される振幅制限値を超える部分をクリップして切り取り、発振を防止している。この構成によると、発振を防止するにあたって、回路の実装面積を抑えることができ、かつ、電源電圧に対応して決定される振幅制限値の微小な調整を行うことができる。
国際公開第ＷＯ２００３／０７５６０３号パンフレット 特開平９－２４６９７２号公報
　マイクロホンは、例えば携帯電話等に用いられる場合があり、小型であることが求められることが多い。このため、システムの動作を補助するような付加的な回路はできるだけ省略、又は簡略化することが望ましい。
　また、高次のシングルビットデルタシグマ変調器は、比較的不安定なフィードバックシステムであるので、発振しやすいという特徴がある。大きな振幅の信号が入力されると発振し、一旦発振するとその後入力信号が小さくなっても正常動作に戻らない回路もある。発振後の対策として電源を入れなおす等の処理を不要にするためにも、発振防止のための回路を備えることが望ましい。
　図５の回路では、デルタシグマ変調器の前段にリミッタを備えることにより、増幅器の出力信号が、デルタシグマ変調器が発振するような大きな振幅を有する時に、その振幅を制限し、デルタシグマ変調器の発振防止を試みている。この構成は、エレクトレットマイクロホンとリミッタとの間に配置している増幅器として、ＡＧＣ（automatic gain control）回路のような素子数の多い複雑な回路を必要としないため、デジタルマイクロホンの小型化に有効である。
　しかし、電源電圧を与えた直後など、リミッタの動作が安定していない時点で大きな振幅の信号が入ってくると、本来リミッタで設定している制限値を越える振幅の信号がデルタシグマ変調器に入力され、デルタシグマ変調器が発振することがある。したがって、電源投入時でも確実に発振を防止できるような対策を施すことが望ましい。
　また、図６の回路では、デルタシグマ変調器の発振を防止するために、第２次の積分器と第３次の積分器との間に振幅制限をする増幅器を配置している。この構成は、電源電圧の変化に対応して振幅制限値も変化させることになるが、エレクトレットマイクロホンのように電源電圧に依存しない動作をする装置と一緒に使用する場合には、振幅制限値が電源電圧の変化に連動しない方が望ましい。また、増幅器を用いるために消費電力が大きくなってしまうという問題もある。第２次の積分器と第３次の積分器との間に増幅器を配置するだけでは発振を防止できないことがあり、この場合には積分器間の他の場所に更に増幅器を配置する必要がある。したがって、図６の回路は、実装面積をあまり小さくできないと考えられる。
　本発明は、実装面積を抑えながら、デジタルマイクロホンが電源投入時に発振しないようにすることを目的とする。
　本発明の例示的実施形態に係るデジタルマイクロホンは、音響信号をアナログ電気信号に変換する変換器と、前記アナログ電気信号をビットストリーム形式のデジタル信号に変換する高次のシングルビットのデルタシグマ変調器とを有する。前記デルタシグマ変調器は、縦続接続された複数の積分器と、前記複数の積分器のうちの１つの積分器の出力端子に接続され、前記出力端子から出力される第１の積分信号を増幅することなく、前記第１の積分信号の振幅を制限する第１のリミッタ回路とを有する。
　これによると、第１のリミッタ回路は、増幅を行わないので、電源電圧に依存せずに動作することができ、かつ簡単な回路を採用することができる。このため、実装面積を抑えながら、デジタルマイクロホンが電源投入時に発振しないようにすることができる。
　本発明の例示的実施形態によれば、デジタルマイクロホンが電源投入時に発振しないようにすることがより確実に可能となる。また、非常に少ない素子数、かつ小さな実装面積で実現できるため、デジタルマイクロホンの低消費電力化、及び集積化に有効である。したがって、小型であるというデジタルマイクロホンの利点を損なうことがない。
図１は、本発明の実施形態に係るデジタルマイクロホンの構成例を示すブロック図である。 図２は、図１のリミッタ回路の他の構成例を示す回路図である。 図３は、図１のリミッタ回路の更に他の構成例を示す回路図である。 図４は、図１のリミッタ回路の更に他の構成例を示す回路図である。 図５は、従来のデジタルマイクロホンの構成例を示すブロック図である。 図６は、従来のデルタシグマ変調器の構成例を示す回路図である。
符号の説明
２　マイクロホンハウジング
１２　エレクトレットマイクロホン（変換器）
１４　増幅器
２０　デルタシグマ変調器
２１～２４　積分器
２６　量子化器
３１，３２　リミッタ回路
３１Ａ，３１Ｂ，３２Ａ，３２Ｂ　ダイオード
２３１Ａ，２３１Ｂ　バイポーラトランジスタ
３３１Ａ，３３１Ｂ　ＭＯＳトランジスタ
４１～４４　抵抗
　以下、本発明の実施の形態について、図面を参照しながら説明する。
　図１は、本発明の実施形態に係るデジタルマイクロホンの構成例を示すブロック図である。図１のデジタルマイクロホンは、変換器としてのエレクトレットマイクロホン１２と、増幅器１４と、高次のシングルビットのデルタシグマ変調器２０とを有している。エレクトレットマイクロホン１２、増幅器１４、及びデルタシグマ変調器２０は、共通のマイクロホンハウジング２に格納されている。デルタシグマ変調器２０は、積分器２１，２２，２３，２４と、量子化器２６と、リミッタ回路３１，３２とを有している。「高次の」とは、縦続接続された積分器を２個以上有することをいう。
　エレクトレットマイクロホン１２は、入力された音響信号（音波）を、これに応じたアナログ電気信号に変換して出力する。エレクトレットマイクロホン１２の動作は、増幅器１４及びデルタシグマ変調器２０に与えられる電源電圧に依存しない。増幅器１４は、エレクトレットマイクロホン１２から出力されたアナログ電気信号を所定の増幅率で増幅し、出力する。デルタシグマ変調器２０は、増幅器１４の出力を、ビットストリーム形式のデジタル信号に変換して出力する。
　デルタシグマ変調器２０において、第１次の積分器２１は、増幅器１４の出力を積分し、その結果である第１の積分信号を、リミッタ回路３１を経由して第２次の積分器２２に差動信号として出力する。積分器２２は、積分器２１から出力された第１の積分信号を積分し、その結果である第２の積分信号を、リミッタ回路３２を経由して第３次の積分器２３に差動信号として出力する。積分器２３は、積分器２２から出力された第２の積分信号を積分し、その結果を第４次の積分器２４に差動信号として出力する。積分器２４は、積分器２３の出力を積分し、その結果を量子化器２６に差動信号として出力する。
　量子化器２６は、入力された信号の大きさに応じて、“Ｈ”（高電位）又は“Ｌ”（低電位）を出力する。量子化器２６の出力は、図１のデジタルマイクロホンの出力となっている。また、量子化器２６の出力は、各積分器２１～２４にフィードバックされる。
　リミッタ回路３１，３２は、増幅を行わない回路であって、デルタシグマ変調器２０の電源電圧に依存せずに動作する。一例として、リミッタ回路３１は、ダイオード３１Ａ，３１Ｂを有し、リミッタ回路３２は、ダイオード３２Ａ，３２Ｂを有する。ダイオード３１Ａのアノード及びカソードは、積分器２１の出力端子であるノードＢ及びノードＡにそれぞれ接続されている。ダイオード３１Ｂのアノード及びカソードは、ノードＡ及びノードＢにそれぞれ接続されている。ダイオード３２Ａ，３２Ｂは、同様に積分器２２の出力端子に接続されている。
　エレクトレットマイクロホン１２に入力された音響信号が通常の音量であった場合には、積分器２１及び２２の差動出力信号は、リミッタ回路３１及び３２を構成するダイオード３１Ａ，３１Ｂ，３２Ａ及び３２Ｂのしきい値電圧よりも小さいので、そのまま次段の積分器にそれぞれ入力される。
　これに対し、非常に大きな音量の音響信号がエレクトレットマイクロホン１２に入力された場合には、積分器２１又は２２の差動出力信号は、ダイオード３１Ａ，３１Ｂ，３２Ａ，３２Ｂのしきい値電圧よりも大きくなる。このため、これらのダイオードに電流が流れ、差動出力信号はクランプされるので、差動出力信号はしきい値電圧以上にはならない。すなわち、次段の積分器２２，２３には振幅制限された信号が入力される。制限された振幅は、それ以降の積分器が発振しないような値である。
　このように、非常に大きな音量の音響信号が入力されると、図１のデジタルマイクロホンからは一時的に入力信号に対応していない信号が出力されるが、発振は防止される。発振しないので、その後音響信号が通常の音量に戻ると、音響信号に対応した正常な出力信号が得られる。
　図２は、図１のリミッタ回路３１，３２の他の構成例を示す回路図である。図２のリミッタ回路は、バイポーラトランジスタ２３１Ａ，２３１Ｂを有している。バイポーラトランジスタ２３１ＡのベースとコレクタとがノードＡに、エミッタがノードＢに接続されている。また、バイポーラトランジスタ２３１ＢのベースとコレクタとがノードＢに、エミッタがノードＡに接続されている。図２のリミッタ回路は、増幅を行わない回路である。
　ノードＡとノードＢとの間の電位差がバイポーラトランジスタ２３１Ａ又は２３１Ｂのしきい値電圧よりも大きくなった場合には、クランプされるのでノードＡとノードＢとの間の電位差はしきい値電圧以上にはならない。
　図３は、図１のリミッタ回路３１，３２の更に他の構成例を示す回路図である。図３のリミッタ回路は、ＭＯＳ（metal oxide semiconductor）トランジスタ３３１Ａ，３３１Ｂを有している。ＭＯＳトランジスタ３３１ＡのゲートとドレインとがノードＡに、ソースがノードＢに接続されている。また、ＭＯＳトランジスタ３３１ＢのゲートとドレインとがノードＢに、ソースがノードＡに接続されている。図３のリミッタ回路は、増幅を行わない回路である。
　ノードＡとノードＢとの間の電位差がＭＯＳトランジスタ３３１Ａ又は３３１Ｂのしきい値電圧よりも大きくなった場合には、クランプされるのでノードＡとノードＢとの間の電位差はしきい値電圧以上にはならない。
　図４は、図１のリミッタ回路３１，３２の更に他の構成例を示す回路図である。図４のリミッタ回路は、バイポーラトランジスタ２３１Ａ，２３１Ｂと、抵抗４１，４２，４３，４４とを有している。バイポーラトランジスタ２３１ＡのコレクタがノードＡに、エミッタがノードＢに接続されている。バイポーラトランジスタ２３１ＢのコレクタがノードＢに、エミッタがノードＡに接続されている。
　また、ノードＡとバイポーラトランジスタ２３１Ａのベースとの間に抵抗４１が、ノードＢとバイポーラトランジスタ２３１Ａのベースとの間に抵抗４２が、ノードＡとバイポーラトランジスタ２３１Ｂのベースとの間に抵抗４３が、ノードＢとバイポーラトランジスタ２３１Ｂのベースとの間に抵抗４４が接続されている。すなわち、ノードＡとノードＢとの間の電圧を抵抗４１，４２で分圧した電圧が、バイポーラトランジスタ２３１Ａのベースに与えられ、ノードＡとノードＢとの間の電圧を抵抗４３，４４で分圧した電圧が、バイポーラトランジスタ２３１Ｂのベースに与えられている。図４のリミッタ回路は、増幅を行わない回路である。
　バイポーラトランジスタ２３１Ａ又は２３１Ｂにおいて、ベース－エミッタ間電圧がしきい値電圧よりも大きくなった場合には、クランプされるのでノードＡとノードＢとの間の電圧はしきい値電圧以上にはならない。図４の構成では、抵抗４１～４４の値を変更することによって、ノードＡとノードＢとの間の電圧がクランプされる電圧を任意に決めることができる。
　なお、デルタシグマ変調器２０が図１のように縦続接続された４個の積分器を有する場合について説明したが、積分器の個数は２以上であればよい。
　また、デルタシグマ変調器の構成には様々なものがあり、図１とは異なる構成のデルタシグマ変調器を用いてもよい。例えば、全ての積分器出力を加算して得られた信号を、量子化器の入力としてもよい。
　また、積分器２１及び積分器２２の出力端子に発振防止のためのリミッタ回路３１，３２を接続する場合について説明したが、デルタシグマ変調器の安定性はその構成によって異なるため、必要に応じて別の場所にリミッタ回路を接続してもよい。
　また、クランプされる電圧として大きな電圧を設定する必要がある場合には、リミッタ回路３１，３２において、ダイオード３１Ａ，３１Ｂ等のそれぞれに代えて、直列に接続された複数のダイオードを用いてもよい。
　また、積分器２１等の差動出力端子間の電圧を制限するようにリミッタ回路３１等を接続する場合について説明したが、差動出力端子の一方と基準電位のノードとの間の電圧を制限するようにリミッタ回路３１等を接続してもよい。
　また、エレクトレットマイクロホン１２に代えて、例えばＭＥＭＳ（micro electro mechanical systems）マイクロホンを変換器として用いてもよい。
　以上のように、本実施形態によると、増幅を行わないリミッタ回路を用いるので、デジタルマイクロホンが電源投入時に発振しないようにすることがより確実に可能となる。必要な素子数が少なく、実装面積も小さいので、より多くの積分器の出力に対して振幅制限を行う必要がある場合においても、小型のデジタルマイクロホンを得ることができる。
　以上説明したように、本発明のさまざまな実施形態は、デジタルマイクロホンが発振しないようにすることがより確実に可能となるので、デジタルマイクロホン等について有用である。

Claims (10)

  1. 　音響信号をアナログ電気信号に変換する変換器と、
    　前記アナログ電気信号をビットストリーム形式のデジタル信号に変換する高次のシングルビットのデルタシグマ変調器とを備え、
    　前記デルタシグマ変調器は、
    　縦続接続された複数の積分器と、
    　前記複数の積分器のうちの１つの積分器の出力端子に接続され、前記出力端子から出力される第１の積分信号を増幅することなく、前記第１の積分信号の振幅を制限する第１のリミッタ回路とを有する
    ことを特徴とするデジタルマイクロホン。
  2. 　請求項１に記載のデジタルマイクロホンにおいて、
    　前記デルタシグマ変調器は、
    　第２のリミッタ回路を更に有し、
    　前記第１及び第２のリミッタ回路は、前記複数の積分器のうちの第１次及び第２次の積分器の出力端子にそれぞれ接続されており、
    　前記第２のリミッタ回路は、前記第２次の積分器の出力端子から出力される第２の積分信号を増幅することなく、前記第２の積分信号の振幅を制限する
    ことを特徴とするデジタルマイクロホン。
  3. 　請求項１に記載のデジタルマイクロホンにおいて、
    　前記アナログ電気信号を増幅して前記デルタシグマ変調器に出力する増幅器を更に備える
    ことを特徴とするデジタルマイクロホン。
  4. 　請求項３に記載のデジタルマイクロホンにおいて、
    　前記変換器、前記デルタシグマ変調器、及び前記増幅器は、共通のマイクロホンハウジングに格納されている
    ことを特徴とするデジタルマイクロホン。
  5. 　請求項１に記載のデジタルマイクロホンにおいて、
    　前記変換器は、エレクトレットマイクロホンである
    ことを特徴とするデジタルマイクロホン。
  6. 　請求項１に記載のデジタルマイクロホンにおいて、
    　前記変換器は、ＭＥＭＳ（micro electro mechanical systems）マイクロホンである
    ことを特徴とするデジタルマイクロホン。
  7. 　請求項１に記載のデジタルマイクロホンにおいて、
    　前記第１のリミッタ回路は、
    　一方のアノード及びカソードが他方のカソード及びアノードにそれぞれ接続された、２つのダイオードを有している
    ことを特徴とするデジタルマイクロホン。
  8. 　請求項１に記載のデジタルマイクロホンにおいて、
    　前記第１のリミッタ回路は、
    　一方のエミッタ及びコレクタが他方のコレクタ及びエミッタにそれぞれ接続され、かつ、それぞれのベースがそれぞれのコレクタに接続された、２つのバイポーラトランジスタを有している
    ことを特徴とするデジタルマイクロホン。
  9. 　請求項１に記載のデジタルマイクロホンにおいて、
    　一方のソース及びドレインが他方のドレイン及びソースにそれぞれ接続され、かつ、それぞれのゲートがそれぞれのドレインに接続された、２つのＭＯＳ（metal oxide semiconductor）トランジスタを有している
    ことを特徴とするデジタルマイクロホン。
  10. 　請求項１に記載のデジタルマイクロホンにおいて、
    　前記第１のリミッタ回路は、
    　一方のエミッタ及びコレクタが他方のコレクタ及びエミッタにそれぞれ接続され、かつ、それぞれのベースにそれぞれのエミッタ－コレクタ間の電圧を分圧した電圧が与えられた、２つのバイポーラトランジスタを有している
    ことを特徴とするデジタルマイクロホン。
PCT/JP2008/003217 2008-02-20 2008-11-06 デジタルマイクロホン WO2009104225A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-038844 2008-02-20
JP2008038844A JP2009200709A (ja) 2008-02-20 2008-02-20 デジタルマイクロホン

Publications (1)

Publication Number Publication Date
WO2009104225A1 true WO2009104225A1 (ja) 2009-08-27

Family

ID=40985121

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/003217 WO2009104225A1 (ja) 2008-02-20 2008-11-06 デジタルマイクロホン

Country Status (2)

Country Link
JP (1) JP2009200709A (ja)
WO (1) WO2009104225A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161738A1 (ja) * 2010-06-24 2011-12-29 パナソニック株式会社 センサー
JP2012065266A (ja) * 2010-09-17 2012-03-29 Panasonic Corp デルタシグマ変調器
US9831844B2 (en) 2014-09-19 2017-11-28 Knowles Electronics, Llc Digital microphone with adjustable gain control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320111A (ja) * 1991-03-01 1992-11-10 Philips Gloeilampenfab:Nv シグマ・デルタ変調器
JPH06260908A (ja) * 1993-03-02 1994-09-16 Shingo Yamaoka Ｐｗｍ変換回路
JPH09246972A (ja) * 1996-03-13 1997-09-19 Sharp Corp デルタシグマ変調型アナログ／デジタル変換回路
JP2005519547A (ja) * 2002-03-07 2005-06-30 ザーリンク セミコンダクター エービー デジタルマイクロホン
JP2007512793A (ja) * 2003-12-01 2007-05-17 オーディオアシクス エー／エス 電圧ポンプを有するマイクロホン
JP2007201550A (ja) * 2006-01-23 2007-08-09 Seiko Epson Corp パイプラインａ／ｄ変換器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04320111A (ja) * 1991-03-01 1992-11-10 Philips Gloeilampenfab:Nv シグマ・デルタ変調器
JPH06260908A (ja) * 1993-03-02 1994-09-16 Shingo Yamaoka Ｐｗｍ変換回路
JPH09246972A (ja) * 1996-03-13 1997-09-19 Sharp Corp デルタシグマ変調型アナログ／デジタル変換回路
JP2005519547A (ja) * 2002-03-07 2005-06-30 ザーリンク セミコンダクター エービー デジタルマイクロホン
JP2007512793A (ja) * 2003-12-01 2007-05-17 オーディオアシクス エー／エス 電圧ポンプを有するマイクロホン
JP2007201550A (ja) * 2006-01-23 2007-08-09 Seiko Epson Corp パイプラインａ／ｄ変換器

Also Published As

Publication number Publication date
JP2009200709A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
US20210127213A1 (en) Digital microphone assembly with improved frequency response and noise characteristics
CN112335262B (zh) 麦克风组件、半导体管芯和降低麦克风的噪声的方法
CN112770226B (zh) 电容式传感器组件和半导体管芯
KR101459831B1 (ko) 저왜곡 용량성 신호 소스 증폭기를 위한 시스템 및 방법
JP4568572B2 (ja) 音声信号出力回路、および音声出力を発生する電子機器
US20090039957A1 (en) Power amplifier and method for reducing common noise of power amplifier
WO2011111125A1 (ja) 信号処理装置、デジタル出力マイクロホンユニット
US9100032B2 (en) Methods and devices for analog-to-digital conversion
US7719339B2 (en) Circuit arrangement and method for limiting a signal voltage
WO2009104225A1 (ja) デジタルマイクロホン
Sukumaran et al. A 1.2 V 285μA analog front end chip for a digital hearing aid in 0.13 μm CMOS
WO2019215095A1 (en) Class-d amplifier and method for generating a driver signal
KR102374790B1 (ko) 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어
CN111817720B (zh) 脉冲密度调变信号能量检测电路及模拟输出信号产生电路
JP2007142996A (ja) オーディオミキシング装置
JP2007526712A (ja) 入力信号に依存する信号状態
US6940344B2 (en) D-class signal amplification circuit
US20240106456A1 (en) Sigma-delta adc circuit with bias compensation and microphone circuit having a sigma-delta adc circuit with bias compensation
US20240106455A1 (en) Multi-mode sigma-delta adc circuit and microphone circuit having a multi-mode sigma-delta adc circuit
JP4481212B2 (ja) デジタルスイッチングアンプ
JP2009303133A (ja) デジタルアンプ
US6943717B1 (en) Sigma delta class D architecture which corrects for power supply, load and H-bridge errors
JP6551716B2 (ja) マイクロフォン用の電子回路およびマイクロフォン
KR101298400B1 (ko) 새로운 스위치드 커패시터 피드백 구조를 가지는 디지털 입력 클래스-디 증폭기
EP3940960A1 (en) Efficient digital gain implementation in digital microphones

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08872522

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08872522

Country of ref document: EP

Kind code of ref document: A1