JP6551716B2 - マイクロフォン用の電子回路およびマイクロフォン - Google Patents

Description

本発明は、マイクロフォン用の電子回路に関する。さらに本発明は、この電子回路を備えるマイクロフォンに関する。このマイクロフォンは、ＭＥＭＳ（micro-electrical-mechanical systems）技術で製造することができる。

スマートフォン、タブレット、カメラ、ラップトップのような最近の携帯機器用のデジタルマイクロフォンは、様々な使用状況に対応しなければならない。たとえばこのデジタルマイクロフォンは、音声命令も、また高品質ビデオの録音用にも使用される。音声命令の録音は、帯域幅およびダイナミックレンジに対する要求が低い、低性能アプリケーションである。しかしながら、このマイクロフォンは、この場合連続して動作しなければならず、こうしてこの携帯機器のバッテリーが枯渇しないようにするには、電力消費が重要となる。高品質ビデオの場合には、オーディオ品質は最も重要であるが、電力消費に対する要求は厳しくない。

本発明の目的は、性能および電力消費を設定可能な電子回路およびマイクロフォンを提供することである。

この目的は、独立請求項の特徴によって達成される。本発明の有利な実施形態は、従属項に記載されている。

第１の態様によれば、本発明は、 マイクロフォン用の１つの電子回路によって特徴づけられる。この電子回路は、設定可能な分解能およびモードセレクタを有する、１つのシグマ−デルタ変調器を備える。このシグマ−デルタ変調器は、少なくとも２つの動作モードで選択的に動作可能である。このモードセレクタは、外部から供給される制御信号に依存して所望の動作モードを決定し、そしてこの決定された動作モードに応じてこのシグマ−デルタ変調器の分解能を選択するように構成されている。

これは上記の電子回路が、必要なチップ面積、複雑さ、および電力商品の観点から、柔軟かつ経済的に再構成可能であるという利点を有する。このマイクロフォンの必要なチップ面積および電子回路の電力消費に主に寄与するデバイスは、前段増幅器、シグマ−デルタ変調器、およびパワーマネージメントユニットであり、このパワーマネージメントユニットは、たとえばバンドギャップ半導体、内部電圧レギュレータ、等を備えている。このシグマ−デルタ変調器は、２つ以上の動作モードで動作するように設計されている。このシグマ−デルタ変調器のダイナミックレンジは、動作モードに依存して異なる値に設定することができる。上記の設定可能な分解能は、信号対ノイズ比（ＳＮＲ）に関係している。上記のモードセレクタは、外部の制御信号に依存して所望の動作モードを決定し、そして上記の電子回路の再構成可能な回路ユニット、具体的には上記のシグマ−デルタ変調器の動作モードを設定するように構成されている。このようにして、上記の性能および電力消費は、容易に与えられた仕様に合わせて調整することができる。

上記の第１の態様の１つの実施形態によれば、上記のシグマ−デルタ変調器は、１つの第１のシグマ−デルタ変調器および１つの第２のシグマ−デルタ変調器を備え、ここでこの第１のシグマ−デルタ変調器とこの第２のシグマ−デルタ変調器とはカスケード接続可能である。このようにして様々な種類のシグマ−デルタ変調器を容易に構成することができる。

上記の第１の態様のもう１つの実施形態によれば、上記のシグマ−デルタ変調器は、第１の動作モードおよび第２の動作モードで動作することができ、ここでこのシグマーデルタ変調器の第１の動作モードにおいては、上記の第１のシグマ−デルタ変調器のみかまたは上記の第２のシグマ−デルタ変調器のみが用いられて上記のシグマ−デルタ変調器の出力にデジタル出力信号がｎビットの分解能で出力され、そして上記のシグマ−デルタ変調器の第２の動作モードにおいては、上記の第１のシグマ−デルタ変調器および上記の第２のシグマ−デルタ変調器がカスケード接続されて、上記のシグマ−デルタ変調器の出力に、デジタル出力信号がｍビットの分解能で出力される。ここでｍはｎより大きい。この第２の動作モードにおいては、上記の第１のシグマ−デルタ変調器の出力に出力される第１の出力信号と上記の第２のシグマ−デルタ変調器の出力に出力される第２の出力信号とが結合される。このようにして上記の第２の動作モードにおいて、高次ノイズシェーピングが達成され、上記のシグマ−デルタ変調器の出力に出力されるデジタル出力信号の高い分解能を達成することができる。

上記の第１の態様のもう１つの実施形態によれば、上記のシグマ−デルタ変調器は、上記の第１の動作モードと上記の第２の動作モードにおいて、異なるクロック周波数で動作するように構成されている。これは、さらにマイクロフォンのダイナミックレンジおよび電力消費を調整することを可能とする。

上記の第１の態様のもう１つの実施形態によれば、上記のシグマ−デルタ変調器は、上記の第１の動作モードにおいては、上記の第２の動作モードにおけるよりも低いクロック周波数で動作するように構成されている。こうして、上記の第１の動作モードにおけるダイナミックレンジおよび電力消費をさらに低減することができる。

上記の第１の態様のもう１つの実施形態によれば、上記の第１のシグマ−デルタ変調器および上記の第２のシグマ−デルタ変調器は、同じ変調器アーキテクチャを備える。このようにして開発コストおよび製造コストを低減することができる。

上記の第１の態様のもう１つの実施形態によれば、上記の電子回路は、この電子回路の電気入力信号を処理するための１つの前段増幅器を備える。この前段増幅器は、１つの設定可能な電流源を備え、そして少なくとも２つの動作モードにおいて選択的に動作することが可能である。上記のモードセレクタは、上記の決定された動作モードに対応して、この前段増幅器の電源電流を選択するように構成されている。好ましくは、上記のシグマ−デルタ変調器が上記の低分解能モードで動作している場合に、この前段増幅器の電源電流は小さくなっている。これは上記の電子回路およびマイクロフォンの、ダイナミックレンジおよび電力消費をさらに調整することを可能とする。

上記の第１の態様のもう１つの実施形態によれば、上記の電子回路は、上記のシグマ−デルタ変調器および／または上記の前段増幅器に、少なくとも１つの電源電圧を供給するための１つの設定可能なパワーマネージメントユニットを備える。このパワーマネージメントユニットは、少なくとも１つの設定可能な電源電圧を供給するように構成されており、そして少なくとも２つの動作モードで選択的に動作可能となっている。上記のモードセレクタは、上記のパワーマネージメントユニットから供給される少なくとも１つの電源電圧を、決定された動作モードに応じて選択するように構成されている。好ましくは、上記のパワーマネージメントユニットが供給する電源電圧あるいは複数の電源電圧は、上記のシグマ−デルタ変調器が低分化能モードで動作する場合に低くなっている。これは上記の電子回路およびマイクロフォンの、ダイナミックレンジおよび電力消費をさらに調整することを可能とする。

上記の第１の態様のもう１つの実施形態によれば、上記のモードセレクタは、１つの周波数弁別器を備え、そして上記の外部から供給される制御信号はクロック信号である。これは上記の電子回路のコスト効率の良い製造を可能とするので、有利である。

上記の第１の態様のもう１つの実施形態によれば、上記のモードセレクタは、１つのメモリを備え、このメモリは、上記のシグマ−デルタ変調器の分解能、および／または上記の前段増幅器の電源電流、および／または上記のパワーマネージメントユニットから供給される少なくとも１つの電源電圧を設定するように構成されている。

１つの第２の態様によれば、本発明は、１つのトランスデューサ（ＭＥＭＳ）および上記の第１の態様による１つの電子回路を備えるマイクロフォンを特徴とする。

この電子回路は、上述したどのような構造的特徴および機能的特徴を備えてもよい。上記の本発明によるマイクロフォンに関して説明した特徴はこの電子回路に関しても開示されているものであり、この逆もまた成立するものである。これはそれぞれの特徴が顕わにそれぞれの態様に関連して記述されていなくとも成立するものである。

上記の第２の態様の１つの実施形態によれば、上記のトランスデューサは、微小電気機械システム技術で製造されている。このトランスデューサは、１つのキャパシタを備えてよい。具体的には、１つの音響入力信号は、このトランスデューサのキャパシタンスの変化を生じ得る。これよりこのマイクロフォンは、１つのコンデンサマイクロフォンすなわちキャパシタマイクロフォンであってよい。このトランスデューサは、１つのダイヤフラムおよび１つ以上のバックプレートを備えてよい。

第３の態様によれば、本発明は、上記の第２の態様によるマイクロフォンを駆動する方法を特徴とし、この方法は上記の第１または第２のモードを選択するステップ、およびこの選択されたモードでこのマイクロフォンを駆動するステップを備える。

さらなる特徴、変形例および実施例が、図に関連した例示的な実施形態の以下の説明で明らかとなるであろう。

１つのマイクロフォンの第１の例示的な実施形態のブロック図を示す。 １つのマイクロフォンの第２の例示的な実施形態のブロック図を示す。

図１は、１つの電子回路５を備える１つのマイクロフォン１の概略図を示す。電子回路５は、１つの特的用途向け電子回路（ＡＳＩＣ）であってよい。この電子回路５は、１つのダイとして製造されていてよい。

マイクロフォンアセンブリ１は、１つの音響入力信号を１つの電気信号に変換するための１つのトランスデューサ１０、具体的には１つのＭＥＭＳトランスデューサを備える。一例として、このトランスデューサ１０は、シリコンまたはガリヒ素のような半導体材料を備えてよい。このトランスデューサ１０は、１つのダイヤフラムおよび１つ以上のバックプレートを備えてよい。一例として、このダイヤフラムと１つのバックプレートとの間の距離は、１μｍ〜１０μｍの範囲にあってよい。このトランスデューサ１０は、たとえば、１つの差動トランスデューサまたは１つのシングルエンドトランスデューサとして構成されていてよい。

マイクロフォン１は、１つのＭＥＭＳダイ、および電子回路５を備える１つのＡＳＩＣダイを備えてよい。ここに示す電子回路５は、ＭＥＭＳトランスデューサ以外のトランスデューサと共に使用することもできる。このマイクロフォン１は、たとえば、１つのヘッドセットに使用することができる。

トランスデューサ１０は、電子回路５に電気的に接続されている。具体的にはこの電子回路５は、トランスデューサ１０の信号を処理することができる。

電子回路５は、たとえば、１つの前段増幅器４０，１つのフィルタ５０，１つのシグマ−デルタ変調器２０，１つのパワーマネージメントユニット６０，および１つのモードセレクタ３０を備える。

シグマ−デルタ変調器２０は、前段増幅器４０によって、そして任意に追加のフィルタ５０によって前段処理された信号を受信し、そして電子回路５の出力にデジタル出力信号ＤＡＴＡを出力する。

シグマ−デルタ変調器２０は、１つの設定可能な分解能を備え、そして少なくとも２つの動作モードにおいて、外部から供給される制御信号Ｃｔｒｌに依存して、選択的に動作可能である。

たとえば、このシグマ−デルタ変調器２０は、１つの第１のシグマ−デルタ変調器２１および１つの第２のシグマ−デルタ変調器２２を備え、ここでこの第１のシグマ−デルタ変調器２１およびこの第２のシグマ−デルタ変調器２２はカスケード接続可能である。

このシグマ−デルタ変調器２０は、１つの多段ノイズシェーピング（ＭＡＳＨ）アーキテクチャを備える。

上記の第１のシグマ−デルタ変調器２１および第２のシグマ−デルタ変調器２２は、各々１つの２次変調器を備える。この第１および第２のシグマ−デルタ変調器２１，２２は、１つの２次連続時間シグマ−デルタ変調器を備える１つの連続時間シグマ−デルタ変調器として構成することができる。

このような２次連続時間シグマ−デルタ変調器は、２つの変調器段２１１，２１２を備え、これらは各々１つのアナログ積分器と、入力信号およびフィードバック信号の様々な重み付け用の重み付け素子（複数）と、この入力信号とこのアナログ積分器の入力部でのこのフィードバック信号との差分信号を出力するための差分素子と、を備える。

上記の第１のシグマ−デルタ変調器２１および上記の第２のシグマ−デルタ変調器２２は、たとえばその出力に１つの変換器出力を供給する１つのクロック制御の量子化器２２０、および上記のそれぞれの変調器段２１１，２１２の入力部に１つのアナログフィードバック信号を供給するための、１つのクロック制御のデジタルアナログ変換器２３０を備える。

シグマ−デルタ変調器２０の第１の動作モードにおいては、このシグマ−デルタ変調器２０は、上記の第１のシグマ−デルタ変調器２１のみが用いられて、このシグマ−デルタ変調器２０の出力にｎビットの分解能を有するデジタル出力信号ＤＡＴＡを出力するように構成されており、ここでこの分解能は上記のＳＮＲに関係している。このようにしてたとえば−４０ｄＢ／ｄｅｃのスロープを有する２次ノイズシェーピングが達成される。

シグマ−デルタ変調器２０の第２の動作モードにおいては、このシグマ−デルタ変調器２０は、上記の第２のシグマ−デルタ変調器２２と上記の第１のシグマ−デルタ変調器２１とがカスケード接続されて、このシグマ−デルタ変調器２０の出力にｍビットの分解能を有するデジタル出力信号ＤＡＴＡを出力するように構成されており、ここでｍはｎより大きくなっている。このようにしてたとえば−８０ｄＢ／ｄｅｃのスロープを有する４次ノイズシェーピングが達成される。

この第２の動作モードにおいては、シグマ−デルタ変調器２０のデジタル出力信号ＤＡＴＡの分解能は、上記の第１の動作モードにおけるものよりも高くなっている。この第２の動作モードにおいては、上記の第２のシグマ−デルタ変調器２２の出力が上記の第１のシグマ−デルタ変調器２１の入力にカップリングされている。さらにこの第２のシグマ−デルタ変調器２２の出力に出力される第２の出力信号ＨＭＢと、この第１のシグマ−デルタ変調器２１の出力に出力される第１の出力信号ＬＭＢとが、たとえば再結合フィルタ８０によって結合されている。

この再結合フィルタの目的は、上記の第２のシグマ−デルタ変調器２２の量子化ノイズを、上記の第１のシグマ−デルタ変調器２１の出力に基づいて相殺することである。

上記の第１の出力信号ＬＭＢおよび上記の第２の出力信号ＨＭＢは、たとえば１ビット信号である。上記の再結合フィルタ８０の出力でのビット数は、上記の動作モードに依存する。たとえば、第１の出力信号ＬＭＢのみが用いられる低分解能モードにおいては、上記の再結合フィルタ８０は、この再結合フィルタ８０の入力と同じものを出力する。これはこの再結合フィルタ８０をバイパスすることによっても実現することができる。

高分解能モードにおいては、上記の第１のシグマ−デルタ変調器２１の出力および上記の第２のシグマ−デルタ変調器２２の出力が共に上記の再結合フィルタ８０に入力される。ただし、たとえば、５つの出力レベルがあるので、この出力は２ビットでなく実際は３ビットであり得るので、こうして３ビットが必要となる。これはこの再結合フィルタ８０のフィルタ動作のためである。高分解モードにおいては、上記のＳＮＲは改善される。これはこの変換器の量子化ノイズが、これらの２つの２次変換器によって４次ノイズシェーピングされるからである。

さらにシグマ−デルタ変調器２０は、異なるクロック周波数を有する第１の動作モードおよび第２の動作モードで動作するように構成されていてよい。これはマイクロフォン１の、ダイナミックレンジおよび電力消費をさらに調整することを可能とする。

電子回路５のモードセレクタ３０は、外部から供給される制御信号Ｃｔｒｌに依存して、シグマ−デルタ変調器２０の分解能を選択するように構成されている。

電子回路５の前段増幅器４０は、たとえばトランスデューサ１０から供給される、この電子回路５の電気入力信号を処理するように構成されている。

好ましくは、この前段増幅器４０は、１つの設定可能な電流源を備え、そして外部から供給される制御信号Ｃｔｒｌに依存して、少なくとも２つの動作モードで選択的に動作可能となっている。この観点から、モードセレクタ３０は、さらに、選択された動作モードに依存して、この前段増幅器４０の電源電流を選択するように構成されている。

パワーマネージメントユニット６０は、少なくとも１つの電源電圧ＶＤＤ１，ＶＤＤ２をシグマ−デルタ変調器２０および／または前段増幅器４０に供給するように構成されている。このパワーマネージメントユニット６０は、少なくとも１つの設定可能な電源電圧ＶＤＤ１，ＶＤＤ２を供給するように構成されており、そして少なくとも２つの動作モードで選択的に動作可能となっている。この観点から、モードセレクタ３０は、パワーマネージメントユニット６０から供給される上記の少なくとも１つの電源電圧ＶＤＤ１，ＶＤＤ２を、決定された動作モードに応じて選択するように構成されている。

このモードセレクタ３０は、外部から供給される制御信号Ｃｔｒｌに依存したモード制御信号ｏｐｍｏｄを出力することによって、電子回路５の所与の設定スイッチＳ１，Ｓ２，Ｓ３の設定を制御するように構成されている。この電子回路５は、上記の第１および第２のシグマ−デルタ変調器２１，２２をカップリングまたはデカップリングするためのこのような設定スイッチＳ１，Ｓ２，Ｓ３を備えてよく、そして前段増幅器４０の電源電流を調整するための、この前段増幅器４０の切り替え抵抗アレイ（図１には不図示）における１つ以上の設定スイッチを備えてよい。

上記の電子回路５および最終的に上記のマイクロフォン１は、高分解能モードであり得る第２のモードで動作可能となり、ここで上記のシグマ−デルタ変調器２０のデジタル出力信号ＤＡＴＡの分解能は高くなっている。さらに上記の前段増幅器４０の電源電流を増加することができ、こうして低ノイズで低歪みが実現される。このシグマ−デルタ変調器２０は、さらに高い周波数、たとえば４ＭＨｚでクロッキングされてよい。これは４次のノイズシェーピングおよびより大きなＳＱＮＲをもたらすが、より大きな電流消費ももたらす。

上記の電子回路５および最終的に上記のマイクロフォン１は、低電力モードであり得る第１のモードで動作可能となり、ここで上記のシグマ−デルタ変調器２０のデジタル出力信号ＤＡＴＡの分解能は低くなっており、そして上記の前段増幅器の電源電流を低減することができ、たとえば上記の第２のモードと比較して２０％低減することができる。このシグマ−デルタ変調器２０は、低周波数、たとえば７００ｋＨｚでクロッキングされてよい。これは２次のノイズシェーピングおよび低電力消費をもたらす。

上記のモードセレクタ３０は、１つの周波数弁別器を備えてよく、そして上記の外部から供給される制御信号Ｃｔｒｌはクロック信号であってよい。この周波数弁別器は、所与の周波数閾値を用いて上記の第１および第２の動作モードを設定することができる。たとえば、上記のクロック信号の周波数がこの所与の周波数閾値よりも低ければ、このモードセレクタ３０は、上記の第１の動作モードに設定してよい。たとえば、上記のクロック信号の周波数がこの所与の周波数閾値よりも高ければ、このモードセレクタ３０は、上記の第２の動作モードに設定してよい。

代替として、または追加として、上記のモードセレクタ３０は、図２に示すようにメモリ９０を備えてよい。このメモリ９０は、電子回路５を上記の第１または第２のモードに設定するように構成することができる。具体的には、このメモリ９０は、これらのモードの１つを選択するためにプログラマブルであってよい。このメモリ９０は、たとえば上記のシグマ−デルタ変調器２０の分解能および／または上記の前段増幅器４０の電源電流および／または上記のパワーマネージメントユニット６０から出力される少なくとも１つの電源電圧ＶＤＤ１，ＶＤＤ２、を設定するように構成されている。

このメモリ９０は、１つの制御入力と１つのクロック入力を備えてよい。このメモリ９０は、外部からこの制御入力にアクセスすることによって、具体的には１つの制御ピンを介して、プログラマブルとなっている。この制御入力に供給される入力信号に依存して、このメモリ９０は、電子回路５を第１または第２のモードで動作するように切り替える。このメモリ９０は、たとえば１つのワンタイムプログラマブルメモリを備える。

１ ： マイクロフォン
５ ： 電子回路
１０ ： トランスデューサ
２０ ： シグマ−デルタ変調器
２１ ： 第１のシグマ−デルタ変調器
２２ ： 第２のシグマ−デルタ変調器
３０ ： モードセレクタ
４０ ： 前段増幅器
５０ ： フィルタ
６０ ： パワーマネージメントユニット
８０ ： 再結合フィルタ
９０ ： メモリ
２１１，２１２ ： 変調器段
２２０ ： 量子化器
２３０ ： デジタルアナログ変換器
Ｃｔｒｌ ： 制御信号
ＤＡＴＡ ： 電子回路のデジタル出力信号
ＨＭＢ ： 第２の出力信号
ＬＭＢ ： 第１の出力信号
ｏｐｍｏｄｅ ： モード制御信号
Ｓ１，Ｓ２，Ｓ３ ： 設定スイッチ
ＶＤＤ１，ＶＤＤ２ ： 電源電圧

Claims (12)

1. マイクロフォン用（１）の電子回路（５）であって、
   当該電子回路（５）は、１つの前段増幅器（４０）と、１つのシグマ−デルタ変調器（２０）と、モードセレクタ（３０）と、を備え、
   前記前段増幅器（４０）は、前記電子回路（５）の電気入力信号を処理し、前記シグマ−デルタ変調器（２０）に前段処理された出力信号を提供するように構成され、
   前記前段増幅器（４０）は、１つの設定可能な電流源を備え、そして少なくとも２つの動作モードにおいて選択的に動作することが可能であり、
   前記モードセレクタ（３０）は、決定された前記動作モードに対応して、前記前段増幅器（４０）の電源電流を選択するように構成され、
   前記シグマ−デルタ変調器（２０）は、少なくとも２つの動作モードで選択的に動作可能であり、前記モードセレクタ（３０）は、外部から供給される制御信号（Ｃｔｒｌ）に依存して所望の動作モードを決定し、そして当該決定された動作モードに応じて当該シグマ−デルタ変調器（２０）のデジタル出力信号の分解能を選択するように構成されている、
   ことを特徴とする電子回路。
2. 請求項１に記載の電子回路において、
   前記シグマ−デルタ変調器（２０）は、１つの第１のシグマ−デルタ変調器（２１）および１つの第２のシグマ−デルタ変調器（２２）を備え、
   前記第１のシグマ−デルタ変調器（２１）と前記第２のシグマ−デルタ変調器（２２）とはカスケード接続可能である、
   ことを特徴とする電子回路。
3. 前記第１のシグマ−デルタ変調器（２１）および前記第２のシグマ−デルタ変調器（２２）は、同じ変調器アーキテクチャを備えることを特徴とする、請求項２に記載の電子回路。
4. 請求項２または３に記載の電子回路において、
   前記シグマ−デルタ変調器（２０）は、第１の動作モードおよび第２の動作モードで動作することができ、
   前記シグマ−デルタ変調器（２０）の第１の動作モードにおいては、前記第１のシグマ−デルタ変調器（２１）のみかまたは前記第２のシグマ−デルタ変調器（２２）のみが用いられて前記シグマ−デルタ変調器（２０）の出力にデジタル出力信号（ＤＡＴＡ）がｎビットの分解能で出力され、そして
   前記シグマ−デルタ変調器（２０）の第２の動作モードにおいては、前記第１のシグマ−デルタ変調器（２１）および前記第２のシグマ−デルタ変調器（２２）がカスケード接続されて、前記シグマ−デルタ変調器（２０）の出力に、デジタル出力信号（ＤＡＴＡ）がｍビットの分解能で出力され、
   ｍはｎより大きい、
   ことを特徴とする電子回路。
5. 前記シグマ−デルタ変調器（２０）は、前記第１の動作モードと前記第２の動作モードにおいて、異なるクロック周波数で動作するように構成されていることを特徴とする、請求項４に記載の電子回路。
6. 前記シグマ−デルタ変調器（２０）は、前記第１の動作モードにおいては、前記第２の動作モードにおけるよりも低いクロック周波数で動作するように構成されていることを特徴とする、請求項５に記載の電子回路。
7. 請求項１乃至６のいずれか１項に記載の電子回路において、
   前記電子回路（５）は、前記シグマ−デルタ変調器（２０）および／または前記前段増幅器（４０）に、少なくとも１つの電源電圧（ＶＤＤ１，ＶＤＤ２）を供給するための１つの設定可能なパワーマネージメントユニット（６０）を備え、
   前記パワーマネージメントユニット（６０）は、少なくとも１つの設定可能な電源電圧（ＶＤＤ１，ＶＤＤ２）を供給するように構成されており、そして少なくとも２つの動作モードで選択的に動作可能となっており、
   前記モードセレクタ（３０）は、前記パワーマネージメントユニット（６０）から供給される少なくとも１つの電源電圧（ＶＤＤ１，ＶＤＤ２）を、前記決定された動作モードに応じて選択するように構成されている、
   ことを特徴とする電子回路。
8. 前記モードセレクタ（３０）は、１つの周波数弁別器を備え、そして前記外部から供給される制御信号（Ｃｔｒｌ）はクロック信号であることを特徴とする、請求項１乃至７のいずれか１項に記載の電子回路。
9. 前記モードセレクタ（３０）は、１つのメモリ（９０）を備え、当該メモリは、前記シグマ−デルタ変調器（２０）の分解能、および／または前記前段増幅器（４０）の電源電流、および／または前記パワーマネージメントユニット（６０）から供給される少なくとも１つの電源電圧（ＶＤＤ１，ＶＤＤ２）を設定するように構成されていることを特徴とする、請求項１乃至８のいずれか１項に記載の電子回路。
10. 請求項１乃至９のいずれか１項に記載の電子回路（５）を備え、１つのトランスデュー（１０）を備えることを特徴とするマイクロフォン。
11. 前記トランスデューサ（１０）は、ＭＥＭＳ（micro-electrical-mechanical systems）技術で製造されていることを特徴とする、請求項１０に記載のマイクロフォン。
12. 請求項１０または１１に記載のマイクロフォンを駆動する方法であって、当該方法は前記第１のモードまたは前記第２のモードを選択するステップと、この選択されたモードで前記マイクロフォンを駆動するステップと、を備えることを特徴とする方法。

Images