JP2009200709A - デジタルマイクロホン - Google Patents

Abstract

【課題】デジタルマイクロホンが電源投入時に発振しないようにする。
【解決手段】デジタルマイクロホンであって、音響信号をアナログ電気信号に変換する変換器と、前記アナログ電気信号をビットストリーム形式のデジタル信号に変換する高次のシングルビットのデルタシグマ変調器とを有する。前記デルタシグマ変調器は、縦続接続された複数の積分器と、前記複数の積分器のうちの１つの積分器の出力端子に接続され、前記出力端子から出力される第１の積分信号を増幅することなく、前記第１の積分信号の振幅を制限する第１のリミッタ回路とを有する。
【選択図】図１

Description

本発明は、音響信号を電気信号に変換するマイクロホンに関し、特に、デルタシグマ変調器を有するデジタルマイクロホンに関する。

マイクロホンは、音響信号を、その音響信号を表す電気信号に変換するための装置である。最近は、デジタル信号を直接出力するマイクロホンも使用されるようになってきている。このようなマイクロホンは、入力された音響信号をアナログ信号に変換する装置と、そのアナログ信号をアナログ−デジタル変換する回路とを同一のマイクロホンハウジング内に集積する構成を採用している。

図５は、従来のデジタルマイクロホンの構成例を示すブロック図である。図５のデジタルマイクロホンは、特許文献１に開示されており、エレクトレットマイクロホン８２と、１次より高次のシングルビットデルタシグマ変調器８８とを有している。入力された音響信号がエレクトレットマイクロホン８２によってアナログ信号に変換され、このアナログ信号が増幅器８４及びリミッタ８６を経由した後にデルタシグマ変調器８８でアナログ−デジタル変換され、得られたデジタル信号がビットストリーム形式で出力される。

このデジタルマイクロホンでは、デルタシグマ変調器８８が発振しないように、リミッタ８６がデルタシグマ変調器８８の入力信号振幅を制限している。この構成は、デジタルデシメーション回路及びフィルタリング回路を設ける必要がないので集積化に適しており、非常に小型のマイクロホンハウジングに納めることができる。

図６は、従来のデルタシグマ変調器の構成例を示す回路図である。図６のデルタシグマ変調器は、特許文献２に開示されている。図６の回路は、縦続接続された複数の積分器９２と、加算器９６と、量子化器９８とを有し、アナログ−デジタル変換を行う高次のデルタシグマ変調器を構成している。各積分器９２は、所定のゲイン及びリニアリティが得られる差動増幅器を用いて実現されている。

第２次の積分器と第３次の積分器との間には、電圧増幅器９４が接続されている。電圧増幅器９４は、電源電圧に対応した差動増幅器の振幅制限作用を用いている。電圧増幅器９４は、差動増幅器の振幅制限値が、第３次以降の積分器が安定に動作する振幅限界値と一致するように、ゲイン設定を行っている。

すなわち、電圧増幅器９４は、適切な大きさの信号が入力された時には、適切なゲインでリニアリティを有する増幅動作を行わせ、強い信号が入力された時には、電源電圧に対応して決定される振幅制限値を超える部分をクリップして切り取り、発振を防止している。この構成によると、発振を防止するにあたって、回路の実装面積を抑えることができ、かつ、電源電圧に対応して決定される振幅制限値の微小な調整を行うことができる。
国際公開第ＷＯ２００３／０７５６０３号パンフレット 特開平９−２４６９７２号公報

マイクロホンは、例えば携帯電話等に用いる場合があり、小型であることが求められることが多い。このため、システムの動作を補助するような付加的な回路はできるだけ省略、又は簡略化することが望ましい。

また、高次のシングルビットデルタシグマ変調器は、比較的不安定なフィードバックシステムであるので、発振しやすいという特徴がある。大きな振幅の信号が入力されると発振し、一旦発振するとその後入力信号が小さくなっても正常動作に戻らない回路もある。発振後の対策として電源を入れなおす等の処理を不要にするためにも、発振防止のための回路を備えることが望ましい。

図５の回路では、デルタシグマ変調器の前段にリミッタを備えることにより、増幅器の出力信号が、デルタシグマ変調器が発振するような大きな振幅を有する時に、その振幅を制限し、デルタシグマ変調器の発振防止を試みている。この構成は、エレクトレットマイクロホンとリミッタとの間に配置している増幅器として、ＡＧＣ（automatic gain control）回路のような素子数の多い複雑な回路を必要としないため、デジタルマイクロホンの小型化に有効である。

しかし、電源電圧を与えた直後など、リミッタの動作が安定していない時点で大きな振幅の信号が入ってくると、本来リミッタで設定している制限値を越える振幅の信号がデルタシグマ変調器に入力され、デルタシグマ変調器が発振することがある。したがって、電源投入時でも確実に発振を防止できるような対策を施すことが望ましい。

また、図６の回路では、デルタシグマ変調器の発振を防止するために、第２次の積分器と第３次の積分器との間に振幅制限をする増幅器を配置している。この構成は、電源電圧の変化に対応して振幅制限値も変化させることになるが、エレクトレットマイクロホンのように電源電圧に依存しない動作をする装置と一緒に使用する場合には、振幅制限値が電源電圧の変化に連動しない方が望ましい。また、増幅器を用いるために消費電力が大きくなってしまうという問題もある。第２次の積分器と第３次の積分器との間に増幅器を配置するだけでは発振を防止できないことがあり、この場合には積分器間の他の場所に更に増幅器を配置する必要がある。したがって、図６の回路は、実装面積をあまり小さくできないと考えられる。

本発明は、実装面積を抑えながら、デジタルマイクロホンが電源投入時に発振しないようにすることを目的とする。

前記課題を解決するため、本発明に係るデジタルマイクロホンは、音響信号をアナログ電気信号に変換する変換器と、前記アナログ電気信号をビットストリーム形式のデジタル信号に変換する高次のシングルビットのデルタシグマ変調器とを有する。前記デルタシグマ変調器は、縦続接続された複数の積分器と、前記複数の積分器のうちの１つの積分器の出力端子に接続され、前記出力端子から出力される第１の積分信号を増幅することなく、前記第１の積分信号の振幅を制限する第１のリミッタ回路とを有する。

これによると、第１のリミッタ回路は、増幅を行わないので、電源電圧に依存せずに動作することができ、かつ簡単な回路を採用することができる。このため、実装面積を抑えながら、デジタルマイクロホンが電源投入時に発振しないようにすることができる。

本発明によれば、デジタルマイクロホンが電源投入時に発振しないようにすることがより確実に可能となる。また、非常に少ない素子数、かつ小さな実装面積で実現できるため、デジタルマイクロホンの低消費電力化、及び集積化に有効である。したがって、小型であるというデジタルマイクロホンの利点を損なうことがない。

以下、本発明の実施の形態について、図面を参照しながら説明する。

図１は、本発明の実施形態に係るデジタルマイクロホンの構成例を示すブロック図である。図１のデジタルマイクロホンは、変換器としてのエレクトレットマイクロホン１２と、増幅器１４と、シングルビットのデルタシグマ変調器２０とを有している。エレクトレットマイクロホン１２、増幅器１４、及びデルタシグマ変調器２０は、共通のマイクロホンハウジング２に格納されている。デルタシグマ変調器２０は、積分器２１，２２，２３，２４と、量子化器２６と、リミッタ回路３１，３２とを有している。

エレクトレットマイクロホン１２は、入力された音響信号（音波）を、これに応じたアナログ電気信号に変換して出力する。エレクトレットマイクロホン１２の動作は、増幅器１４及びデルタシグマ変調器２０に与えられる電源電圧に依存しない。増幅器１４は、エレクトレットマイクロホン１２から出力されたアナログ電気信号を所定の増幅率で増幅し、出力する。デルタシグマ変調器２０は、増幅器１４の出力を、ビットストリーム形式のデジタル信号に変換して出力する。

デルタシグマ変調器２０において、第１次の積分器２１は、増幅器１４の出力を積分し、その結果である第１の積分信号を、リミッタ回路３１を経由して第２次の積分器２２に差動信号として出力する。積分器２２は、積分器２１から出力された第１の積分信号を積分し、その結果である第２の積分信号を、リミッタ回路３２を経由して第３次の積分器２３に差動信号として出力する。積分器２３は、積分器２２から出力された第２の積分信号を積分し、その結果を第４次の積分器２４に差動信号として出力する。積分器２４は、積分器２３の出力を積分し、その結果を量子化器２６に差動信号として出力する。

量子化器２６は、入力された信号の大きさに応じて、“Ｈ”（高電位）又は“Ｌ”（低電位）を出力する。量子化器２６の出力は、図１のデジタルマイクロホンの出力となっている。また、量子化器２６の出力は、各積分器２１〜２４にフィードバックされる。

リミッタ回路３１，３２は、増幅を行わない回路であって、デルタシグマ変調器２０の電源電圧に依存せずに動作する。一例として、リミッタ回路３１は、ダイオード３１Ａ，３１Ｂを有し、リミッタ回路３２は、ダイオード３２Ａ，３２Ｂを有する。ダイオード３１Ａのアノード及びカソードは、積分器２１の出力端子であるノードＢ及びノードＡにそれぞれ接続されている。ダイオード３１Ｂのアノード及びカソードは、ノードＡ及びノードＢにそれぞれ接続されている。ダイオード３２Ａ，３２Ｂは、同様に積分器２２の出力端子に接続されている。

エレクトレットマイクロホン１２に入力された音響信号が通常の音量であった場合には、積分器２１及び２２の差動出力信号は、リミッタ回路３１及び３２を構成するダイオード３１Ａ，３１Ｂ，３２Ａ及び３２Ｂのしきい値電圧よりも小さいので、そのまま次段の積分器にそれぞれ入力される。

これに対し、非常に大きな音量の音響信号がエレクトレットマイクロホン１２に入力された場合には、積分器２１又は２２の差動出力信号は、ダイオード３１Ａ，３１Ｂ，３２Ａ，３２Ｂのしきい値電圧よりも大きくなる。このため、これらのダイオードに電流が流れ、差動出力信号はクランプされるので、差動出力信号はしきい値電圧以上にはならない。すなわち、次段の積分器２２，２３には振幅制限された信号が入力される。制限された振幅は、それ以降の積分器が発振しないような値である。

このように、非常に大きな音量の音響信号が入力されると、図１のデジタルマイクロホンからは一時的に入力信号に対応していない信号が出力されるが、発振は防止される。発振しないので、その後音響信号が通常の音量に戻ると、音響信号に対応した正常な出力信号が得られる。

図２は、図１のリミッタ回路３１，３２の他の構成例を示す回路図である。図２のリミッタ回路は、バイポーラトランジスタ２３１Ａ，２３１Ｂを有している。バイポーラトランジスタ２３１ＡのベースとコレクタとがノードＡに、エミッタがノードＢに接続されている。また、バイポーラトランジスタ２３１ＢのベースとコレクタとがノードＢに、エミッタがノードＡに接続されている。

ノードＡとノードＢとの間の電位差がバイポーラトランジスタ２３１Ａ又は２３１Ｂのしきい値電圧よりも大きくなった場合には、クランプされるのでノードＡとノードＢとの間の電位差はしきい値電圧以上にはならない。

図３は、図１のリミッタ回路３１，３２の更に他の構成例を示す回路図である。図３のリミッタ回路は、ＭＯＳ（metal oxide semiconductor）トランジスタ３３１Ａ，３３１Ｂを有している。ＭＯＳトランジスタ３３１ＡのゲートとドレインとがノードＡに、ソースがノードＢに接続されている。また、ＭＯＳトランジスタ３３１ＢのゲートとドレインとがノードＢに、ソースがノードＡに接続されている。

ノードＡとノードＢとの間の電位差がＭＯＳトランジスタ３３１Ａ又は３３１Ｂのしきい値電圧よりも大きくなった場合には、クランプされるのでノードＡとノードＢとの間の電位差はしきい値電圧以上にはならない。

図４は、図１のリミッタ回路３１，３２の更に他の構成例を示す回路図である。図４のリミッタ回路は、バイポーラトランジスタ２３１Ａ，２３１Ｂと、抵抗４１，４２，４３，４４とを有している。バイポーラトランジスタ２３１ＡのコレクタがノードＡに、エミッタがノードＢに接続されている。バイポーラトランジスタ２３１ＢのコレクタがノードＢに、エミッタがノードＡに接続されている。

また、ノードＡとバイポーラトランジスタ２３１Ａのベースとの間に抵抗４１が、ノードＢとバイポーラトランジスタ２３１Ａのベースとの間に抵抗４２が、ノードＡとバイポーラトランジスタ２３１Ｂのベースとの間に抵抗４３が、ノードＢとバイポーラトランジスタ２３１Ｂのベースとの間に抵抗４４が接続されている。すなわち、ノードＡとノードＢとの間の電圧を抵抗４１，４２で分圧した電圧が、バイポーラトランジスタ２３１Ａのベースに与えられ、ノードＡとノードＢとの間の電圧を抵抗４３，４４で分圧した電圧が、バイポーラトランジスタ２３１Ｂのベースに与えられている。

バイポーラトランジスタ２３１Ａ又は２３１Ｂにおいて、ベース−エミッタ間電圧がしきい値電圧よりも大きくなった場合には、クランプされるのでノードＡとノードＢとの間の電圧はしきい値電圧以上にはならない。図４の構成では、抵抗４１〜４４の値を変更することによって、ノードＡとノードＢとの間の電圧がクランプされる電圧を任意に決めることができる。

なお、デルタシグマ変調器２０が図１のように縦続接続された４個の積分器を有する場合について説明したが、積分器の個数は２以上であればよい。

また、デルタシグマ変調器の構成には様々なものがあり、図１とは異なる構成のデルタシグマ変調器を用いてもよい。例えば、全ての積分器出力を加算して得られた信号を、量子化器の入力としてもよい。

また、積分器２１及び積分器２２の出力端子に発振防止のためのリミッタ回路３１，３２を接続する場合について説明したが、デルタシグマ変調器の安定性はその構成によって異なるため、必要に応じて別の場所にリミッタ回路を接続してもよい。

また、クランプされる電圧として大きな電圧を設定する必要がある場合には、リミッタ回路３１，３２において、ダイオード３１Ａ，３１Ｂ等のそれぞれに代えて、直列に接続された複数のダイオードを用いてもよい。

また、積分器２１等の差動出力端子間の電圧を制限するようにリミッタ回路３１等を接続する場合について説明したが、差動出力端子の一方と基準電位のノードとの間の電圧を制限するようにリミッタ回路３１等を接続してもよい。

また、エレクトレットマイクロホン１２に代えて、例えばＭＥＭＳ（micro electro mechanical systems）マイクロホンを変換器として用いてもよい。

以上のように、本実施形態によると、増幅を行わないリミッタ回路を用いるので、デジタルマイクロホンが電源投入時に発振しないようにすることがより確実に可能となる。必要な素子数が少なく、実装面積も小さいので、より多くの積分器の出力に対して振幅制限を行う必要がある場合においても、小型のデジタルマイクロホンを得ることができる。

以上説明したように、本発明は、デジタルマイクロホンが発振しないようにすることがより確実に可能となるので、デジタルマイクロホン等について有用である。

本発明の実施形態に係るデジタルマイクロホンの構成例を示すブロック図である。 図１のリミッタ回路の他の構成例を示す回路図である。 図１のリミッタ回路の更に他の構成例を示す回路図である。 図１のリミッタ回路の更に他の構成例を示す回路図である。 従来のデジタルマイクロホンの構成例を示すブロック図である。 従来のデルタシグマ変調器の構成例を示す回路図である。

符号の説明

２ マイクロホンハウジング
１２ エレクトレットマイクロホン（変換器）
１４ 増幅器
２０ デルタシグマ変調器
２１〜２４ 積分器
２６ 量子化器
３１，３２ リミッタ回路
３１Ａ，３１Ｂ，３２Ａ，３２Ｂ ダイオード
２３１Ａ，２３１Ｂ バイポーラトランジスタ
３３１Ａ，３３１Ｂ ＭＯＳトランジスタ
４１〜４４ 抵抗

Claims (10)

1. 音響信号をアナログ電気信号に変換する変換器と、
   前記アナログ電気信号をビットストリーム形式のデジタル信号に変換する高次のシングルビットのデルタシグマ変調器とを備え、
   前記デルタシグマ変調器は、
   縦続接続された複数の積分器と、
   前記複数の積分器のうちの１つの積分器の出力端子に接続され、前記出力端子から出力される第１の積分信号を増幅することなく、前記第１の積分信号の振幅を制限する第１のリミッタ回路とを有する
   ことを特徴とするデジタルマイクロホン。
2. 請求項１に記載のデジタルマイクロホンにおいて、
   前記デルタシグマ変調器は、
   第２のリミッタ回路を更に有し、
   前記第１及び第２のリミッタ回路は、前記複数の積分器のうちの第１次及び第２次の積分器の出力端子にそれぞれ接続されており、
   前記第２のリミッタ回路は、前記第２次の積分器の出力端子から出力される第２の積分信号を増幅することなく、前記第２の積分信号の振幅を制限する
   ことを特徴とするデジタルマイクロホン。
3. 請求項１又は２に記載のデジタルマイクロホンにおいて、
   前記アナログ電気信号を増幅して前記デルタシグマ変調器に出力する増幅器を更に備える
   ことを特徴とするデジタルマイクロホン。
4. 請求項３に記載のデジタルマイクロホンにおいて、
   前記変換器、前記デルタシグマ変調器、及び前記増幅器は、共通のマイクロホンハウジングに格納されている
   ことを特徴とするデジタルマイクロホン。
5. 請求項１〜４のいずれか１項に記載のデジタルマイクロホンにおいて、
   前記変換器は、エレクトレットマイクロホンである
   ことを特徴とするデジタルマイクロホン。
6. 請求項１〜４のいずれか１項に記載のデジタルマイクロホンにおいて、
   前記変換器は、ＭＥＭＳ（micro electro mechanical systems）マイクロホンである
   ことを特徴とするデジタルマイクロホン。
7. 請求項１又は２に記載のデジタルマイクロホンにおいて、
   前記第１のリミッタ回路は、
   一方のアノード及びカソードが他方のカソード及びアノードにそれぞれ接続された、２つのダイオードを有している
   ことを特徴とするデジタルマイクロホン。
8. 請求項１又は２に記載のデジタルマイクロホンにおいて、
   前記第１のリミッタ回路は、
   一方のエミッタ及びコレクタが他方のコレクタ及びエミッタにそれぞれ接続され、かつ、それぞれのベースがそれぞれのコレクタに接続された、２つのバイポーラトランジスタを有している
   ことを特徴とするデジタルマイクロホン。
9. 請求項１又は２に記載のデジタルマイクロホンにおいて、
   一方のソース及びドレインが他方のドレイン及びソースにそれぞれ接続され、かつ、それぞれのゲートがそれぞれのドレインに接続された、２つのＭＯＳ（metal oxide semiconductor）トランジスタを有している
   ことを特徴とするデジタルマイクロホン。
10. 請求項１又は２に記載のデジタルマイクロホンにおいて、
    前記第１のリミッタ回路は、
    一方のエミッタ及びコレクタが他方のコレクタ及びエミッタにそれぞれ接続され、かつ、それぞれのベースにそれぞれのエミッタ−コレクタ間の電圧を分圧した電圧が与えられた、２つのバイポーラトランジスタを有している
    ことを特徴とするデジタルマイクロホン。

Images