JP3814118B2 - ミュート回路およびオーディオ増幅回路 - Google Patents
ミュート回路およびオーディオ増幅回路 Download PDFInfo
- Publication number
- JP3814118B2 JP3814118B2 JP2000051634A JP2000051634A JP3814118B2 JP 3814118 B2 JP3814118 B2 JP 3814118B2 JP 2000051634 A JP2000051634 A JP 2000051634A JP 2000051634 A JP2000051634 A JP 2000051634A JP 3814118 B2 JP3814118 B2 JP 3814118B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mute
- circuit
- signal
- mute signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、ミュート回路およびオーディオ増幅回路に関し、詳しくは、デジタルオーディオ機器やテレビ，ＶＴＲ等におけるオーディオ信号処理回路に用いられるミュート回路において、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても誤動作が発生し難く、ダイナミックレンジを大きく採ることができ、ミュートスイッチがＯＮ／ＯＦＦしたときにボス音が発生し難いようなミュート回路およびオーディオ増幅回路に関する。
【０００２】
【従来の技術】
トランジスタ等を用いるオーディオ信号処理回路では、パワースイッチの“ＯＮ”時に、いわゆるポップ音等の不快な異常音を伴い、最悪の場合にはパワーアンプを介してスピーカを破損することもある。そこで、一般的には、ミュート回路を挿入してパワーアンプ等が定常の安定状態に達するまで、オーディオ信号の経路を強制的に遮断又は接地する。あるいはまた、装置の動作中に無音状態を選択するときに、ミュート回路を動作させる。
【０００３】
図４は、この種のミュート回路を有するアナログ増幅のオーディオ増幅回路１であって、２は、プリアンプＩＣ部であって、ＩＣ化されており、プリアンプ３，ミュート信号発生回路７，ミュートのスイッチ回路ＳＷ1，ＳＷ2等を有している。そして、６は、テープに録音されたオーディオ信号を読み取る磁気ヘッドであり、４はパワーアンプ、５はスピーカである。
なお、ミュート回路は、ミュート信号発生回路７そのものを指すこともあるが、この明細書では、ミュート信号発生回路７とミュートのスイッチ回路ＳＷ1，ＳＷ2とからなるものとする。スイッチ回路ＳＷ1は、プリアンプ３とパワーアンプ４の間の出力ラインとグランドＧＮＤとの間に挿入され、スイッチ回路ＳＷ2は、入力ラインに直列に挿入されている。
この例のプリアンプＩＣ部２の構成は、正負の両電源で動作するものであり、グランド電位を信号基準としている。また、スイッチ回路ＳＷ1がＩＣに内蔵され、ミュート信号はＭ1，Ｍ2の２つが生成されて、ミュート信号Ｍ1がミュートのスイッチ回路ＳＷ1の制御に用いられ、ミュート信号Ｍ2がスイッチ回路ＳＷ2の制御に用いられている。
【０００４】
【発明が解決しようとする課題】
オーディオ増幅回路では、ドライブ段の飽和を防止し、高い出力電圧を発生させるためにブートストラップ回路が用いられ、あるいは、電源電圧を昇圧したりしている。また、ゲーム機やＣＤ再生等のデジタルオーディオ増幅回路では、デジタル値をＤ／Ａ変換した後のアナログ信号をプリアンプで増幅することになるが、この場合にダイナミックレンジを大きく採るためにプリアンプの出力電圧がアナログオーディオ信号の出力より大きく、正負の両極性の電圧になる場合が多い。
このような信号レベルの大きい出力を発生する回路において、出力段のメインアンプ入力の手前でミュートをかける場合には、ミュート期間以外ではＯＮ動作をしない、高い耐圧のミュートスイッチ回路が要求される。
前記の図４の場合のスイッチ回路ＳＷ１は、ＮＰＮとＰＮＰトランジスタを背中合わせに並列接続したものであるが、デジタルオーディオ増幅回路をはじめとして、ダイナミックレンジを大きく採るオーディオ増幅回路にあっては、そのためにプリアンプの出力電圧が大きくなり、例えば、出力信号の電圧がサブストレートの基準電圧である負側電源電圧に対してこれよりも振られると、トランジスタを並列接続したスイッチ回路ＳＷ１では、サブストレートをコレクタとする寄生トランジスタがプリアンプの負電圧の出力信号によりＯＮすることになり、スイッチ回路ＳＷ１がＯＮする誤動作が発生し易い。
また、正側の電源だけの動作でＶcc／２を基準とするものでは、通常、サブストレートの基準電圧がグランドＧＮＤに設定されるが、プリアンプの出力信号を正側に維持しなければならず、ダイナミックレンジが大きく採れない欠点がある。
【０００５】
さらに、前記のように、グランドＧＮＤとアンプの出力との間にスイッチ回路ＳＷ１を接続した場合には、スイッチ回路ＳＷ１のミュートによるＯＮ／ＯＦＦ動作時にこれによるポップ音が発生し易い欠点がある。
この発明の目的は、このような従来技術の問題点を解決するものであり、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても誤動作が発生し難く、ダイナミックレンジを大きく採ることができるミュート回路およびオーディオ増幅回路を提供することにある。
この発明の他の目的は、ダイナミックレンジを大きく採ることができ、ミュートスイッチがＯＮ／ＯＦＦしたときにポップ音が発生し難いミュート回路およびオーディオ増幅回路を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するための第１の発明のミュート回路およびオーディオ増幅回路の特徴は、アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路とが集積化された集積回路と、ミュート信号を発生するミュート信号発生回路と、ミュート信号を受けてミュートスイッチ回路をＯＮにするミュート信号制御回路とを備え、ミュートスイッチ回路がＮＰＮ型の第１および第２のトランジスタを有していて、第１のトランジスタのエミッタが出力ラインに接続され、第１および第２のトランジスタのコレクタ同士が接続され、第２のトランジスタのエミッタが基準電圧ラインに接続され、ミュート信号制御回路が可聴周波数以下のボス音防止のために第２のトランジスタに対して第１のトランジスタを遅延駆動するものであって、ミュート信号を受けて第２のトランジスタをＯＮした後に第１のトランジスタをＯＮにし、ミュート信号が停止したときには第２のトランジスタをＯＦＦした後に第１のトランジスタをＯＦＦにする制御信号を第１および第２のトランジスタのベースに加えるものである。
【０００７】
さらに、前記の他の目的を達成するための第２の発明の特徴は、アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路と、ミュート信号を発生するミュート信号発生回路と、ミュート信号を受けてミュートスイッチ回路をＯＮ／ＯＦＦにするミュート信号制御回路とを備えていて、ミュートスイッチ回路が、出力ラインと基準電圧ラインとの間に出力側（例えば、コレクタ−エミッタ）が直列に第１のトランジスタを上流側とし第２のトランジスタを下流側として順次接続された第１および第２のトランジスタを有するものであり、ミュート信号制御回路が可聴周波数以下のボス音防止のために第２のトランジスタに対して第１のトランジスタを遅延駆動するものであって、ミュート信号を受けて第２のトランジスタをＯＮした後に第１のトランジスタをＯＮにし、ミュート信号が停止したときには第２のトランジスタをＯＦＦした後に第１のトランジスタをＯＦＦにする制御信号を第１および第２のトランジスタのベースに加えるものである。
【０００８】
【発明の実施の形態】
このように、第１，第２の発明では、ミュートスイッチ回路がＮＰＮ型の第１および第２のトランジスタを有していて、第１のトランジスタのエミッタが出力ラインに接続され、第１および第２のトランジスタのコレクタ同士が接続され、第２のトランジスタのエミッタが基準電圧ラインに接続されている。これにより、ミュート動作していない、ミュートスイッチ回路がＯＦＦ状態のときにおいて、アンプの出力ラインがたとえ負側に振られても下流の第２のトランジスタがＯＦＦ状態となっているので、エミッタが出力ラインに接続された上流の第１のトランジスタのコレクタがフローティング状態となっているのでこのトランジスタと寄生トランジスタとがＯＮすることはほとんどなくなり、ダイナミックレンジを大きく採ることができる。
さらに、第１および第２の発明では、第１のトランジスタと第２のトランジスタのＯＮ／ＯＦＦ動作を同時に行わないようにしているので、ミュートスイッチ回路のミュート動作時のＯＮ／ＯＦＦの過渡状態におけるアンプの出力ラインからみたインピーダンスが高くなるので、ミュートスイッチ回路のミュート動作時に流れる過渡電流値が微少となり、これによるホップＯＮが発生が抑制される。
その結果、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても負側に振られても誤動作が発生し難く、ダイナミックレンジを大きく採ることができるオーディオ増幅回路を実現することができる。
【０００９】
【実施例】
図１は、この発明のミュート回路を適用した一実施例のブロック図、図２は、ミュートスイッチの動作のタイミング説明図、図３は、ミュートスイッチ回路部分の半導体構造の概要断面図である。
図１と図４との相違は、図４に対して図１のオーディオ増幅回路１０は、デジタルオーディオ増幅回路であって、ゲーム機やＣＤ再生等のデジタル信号再生回路８から再生されたデジタル入力信号をプリアンプＩＣ部１１に内蔵されたＤ／Ａ変換回路（Ｄ／Ａ）１２で受けてそれをＤ／Ａ変換し、その変換アナログ信号をプリアンプ１３が受ける点と、ミュートのスイッチ回路が図４のスイッチ回路ＳＷ１に換えてスイッチ回路ＳＷとなっていて、スイッチ回路ＳＷがパワーアンプ４の手前に設けられ、ミュート信号制御回路１４が図４のミュート信号発生回路７との間に設けられている点である。なお、ミュート信号発生回路７が発生するミュート信号Ｍ2はこの実施例の回路では不要であるので割愛する。
ここで、プリアンプ１３は、正側の電源で動作し、グランドＧＮＤレベルを基準とする出力信号を発生してダイナミックレンジを大きく採る回路である。そのために、＋Ｖcc／２を基準として動作するアンプに対して、図示するように、コンデンサＣ1，抵抗Ｒ、コンデンサＣ2の直列回路とを介して交流結合によりパワーアンプ４に接続されている。
【００１０】
先のミュートのスイッチ回路ＳＷは、抵抗ＲとコンデンサＣ2との接続点ＮとグランドＧＮＤとの間に接続されたＮＰＮトランジスタＱ1とＮＰＮトランジスタＱ2の直列回路からなる。トランジスタＱ1のエミッタが接続点Ｎに接続され、そのコレクタがトランジスタＱ2のコレクタに接続され、トランジスタＱ2のエミッタがグランドＧＮＤに接続されている。
トランジスタＱ1のベースには、グランドＧＮＤとの間にミュート信号制御回路１４においてコンデンサＣ3が接続され、このベースは、ミュート信号制御回路１４のカレントミラー接続の出力側トランジスタＱ5のコレクタに接続されてこれの出力電流を受けてＯＮにされる。また、トランジスタＱ2のベースは、ミュート信号制御回路１４のカレントミラー接続の出力側トランジスタＱ4のコレクタに接続されてこれの出力電流を受けてＯＮにされる。
【００１１】
ミュート信号制御回路１４は、入力側のトランジスタをトランジスタＱ3として出力側のトランジスタをトランジスタＱ4，Ｑ5とし、各トランジスタのエミッタ側が電源ライン＋Ｖccに接続されたカレントミラー接続のＰＮＰのトランジスタとＮＰＮトランジスタＱ6、そして前記のコンデンサＣ3とからなる。ＮＰＮトランジスタＱ6は、トランジスタＱ3のエミッタに抵抗Ｒ1を介してそのコレクタが接続され、エミッタがグランドＧＮＤに接続されている。そして、ＮＰＮトランジスタＱ6のベースにミュート信号Ｍ1を受ける。
トランジスタＱ6がミュート信号Ｍ1（トランジスタＱ6をＯＮさせる所定の電圧レベルの信号）を受けたときには、トランジスタＱ6がＯＮになり、トランジスタＱ3がＯＮとなって、このときトランジスタＱ3に流れる電流がトランジスタＱ4，Ｑ5から出力されて、トランジスタＱ1のベースとトランジスタＱ2のベースに供給される。トランジスタＱ1のベースにはコンデンサＣ3がグランドＧＮＤとの間に挿入されているので、このとき、トランジスタＱ2が先にＯＮとなり、その後にトランジスタＱ1がＯＮとなる。そして、ミュート信号Ｍ1がＯＦＦ（グランドレベル）になったときには、トランジスタＱ6がＯＦＦとなり、トランジスタＱ2がＯＦＦしてからトランジスタＱ1が少し遅れてＯＦＦになる。このＯＮ／ＯＦＦの状態を示すのが図２である。
【００１２】
図２は、ミュート信号Ｍ1とトランジスタＱ1、トランジスタＱ2との動作タイミングを示すものであり、トランジスタＱ1とトランジスタＱ2のＯＮ動作は、トランジスタＱ2に対してトランジスタＱ1がΔｔだけ遅れる。また、ＯＦＦにおいてはトランジスタＱ2に対してトランジスタＱ1がΔｄだけ遅れる。
これによりプリアンプ１３の出力からみたミュート動作時のスイッチ回路ＳＷのインピーダンスは、過渡状態ではそれぞれのスイッチトランジスタがＯＮ／ＯＦＦするときよりも高い値となる。すなわち、スイッチ回路ＳＷがＯＦＦからＯＮへあるいはＯＮからＯＦＦへと移行する過渡状態の動作のときには、いずれか一方がＯＦＦ状態あって他方がＯＮになることにより直列接続されたトランジスタＱ1とトランジスタＱ2のインピーダンスが高いものとなる。
スイッチ回路ＳＷのインピーダンスが過渡状態で高い値になると、ミュート動作時のスイッチ回路ＳＷにより発生するボス音の波形は非常に低いレベルに抑えることができる。
これについてさらに説明すると、ここで、トランジスタＱ1のベース電圧をＶBとし、コンデンサＣ3の容量をＣ、駆動電流値をｉとすると、
ＶB＝∫idt/Ｃ Δｔ≦ＶB・Ｃ／i
ＶB＝０．７とすれば、Δｔ≦０．７×Ｃ／iとなる。
このΔｔの時間が可聴周波数以下の２０Ｈｚ以下では（あるいは可聴周波数以上２０ｋＨｚを越えていれば）、ボス音は人に聞こえない。トランジスタＱ1，Ｑ2のベースに加えられる駆動電流値ｉとしては、５ｍＡ〜１０ｍＡ程度で、コンデンサＣ3の容量としては、数十ｐＦ〜数百ｐＦとすれば、スイッチ回路ＳＷにより発生するボス音の波形が非常に低いレベルでかつ２０Ｈｚ以下に抑えることができる。
【００１３】
次に、スイッチ回路ＳＷのミュート期間以外（ミュートＯＦＦ状態のとき）のＯＮ誤動作とダイナミックレンジとの関係を説明する。
プリアンプ１３は、ダイナミックレンジを大きく採るために、＋Ｖcc／２を基準として動作するアンプであり、コンデンサＣ1を介することにより、それがグランドＧＮＤレベルを基準とするオーディオ信号となり、ここでは、出力が正負に振幅が大きく変化する。この信号がスイッチ回路ＳＷに加えられることになる。
このような回路にあっても、スイッチ回路ＳＷは、プリアンプ１３の負側の出力電圧で誤動作することはほとんどない。
それは、スイッチ回路ＳＷがトランジスタＱ1とトランジスタＱ2との直列回路で構成され、ミュート期間以外は下流のトランジスタＱ2がＯＦＦになっているので、この状態にある限り、上流のトランジスタＱ1のコレクタ側はフローテング状態になっている。この状態で上流のトランジスタＱ1のエミッタ側がプリアンプ１３の出力電圧を受け、それが負の大きな電圧であったときに、このトランジスタＱ1のベース（グランド電位）とエミッタ間が０．７Ｖ以上となり、ＯＮ状態に駆動されることがある。このような状態になっても下流のトランジスタＱ2がＯＦＦになっているのでトランジスタＱ1のコレクタ側からの電流供給はされない。したがって、スイッチ回路ＳＷは全体としてＯＮにはならない。もちろん、スイッチ回路ＳＷがＯＦＦ状態のときに上流のトランジスタＱ1のエミッタ側が大きな正側の電圧を受けているときにはトランジスタＱ1のベース−エミッタ間が逆バイアスになっているのでＯＮすることはない。
【００１４】
この場合に誤動作の要因となる寄生トランジスタの動作について図３を用いて説明する。
図３は、スイッチ回路ＳＷ部分の半導体構造の概要断面図である。
図示するように、Ｐ−sub（Ｐ型サブストレート）１５の表面において隣接してＮＰＮトランジスタＱ1とＱ2とが集積され、トランジスタＱ1のエミッタがプリアンプ１３の出力ライン１３Ａ側に接続され、トランジスタＱ2のエミッタがグランドＧＮＤに接続されいる。そして、トランジスタＱ1、Ｑ2のコレクタ同士が配線ライン１６により接続され、トランジスタＱ1、Ｑ2のベースがそれぞれトランジスタＱ5，Ｑ4の電流源から電流値ｉで駆動される。
この場合、エミッタ側がプリアンプ１３の出力電圧を受けるトランジスタＱ1には、Ｐ−sub１５に形成されている点線で示すＰＮＰの寄生トランジスタＱ7がある。寄生トランジスタＱ7は、トランジスタＱ1のベースＢをエミッタとし、トランジスタＱ1のコレクタをベースとし、Ｐ−sub１５の部分をコレクタとするトランジスタになる。また、トランジスタＱ2には、Ｐ−sub１５に形成されている点線で示すＰＮＰの寄生トランジスタＱ8がある。これは、トランジスタＱ2のベースＢをエミッタとし、トランジスタＱ2のコレクタをベースとし、Ｐ−sub１５の部分をコレクタとするトランジスタになる。
【００１５】
ここで、プリアンプ１３からトランジスタＱ1のエミッタＥ側に負の大きな電圧を受けた場合には、トランジスタＱ1のベースＢ−エミッタＥ間が順方向となるので寄生トランジスタＱ7，Ｑ8がＯＮに駆動される問題が生じる。このとき、寄生トランジスタＱ7は、トランジスタＱ2のコレクタＣ側と接続されていて、これがＯＦＦ状態にあることから、高い抵抗値でグランドＧＮＤに接続されたフローティングバイアスとなり、トランジスタＱ1のコレクタＣ−ベースＢ間が逆バイアスとなっているので、寄生トランジスタＱ7はＯＦＦ状態が維持され、寄生トランジスタＱ7のベース−エミッタ間が逆バイアスされて動作することはない。
寄生トランジスタＱ8のベースは、トランジスタＱ2のコレクタＣ側と接続され、トランジスタＱ2がＯＦＦ状態となっていて、トランジスタＱ2のエミッタＥあるいはベースＢがグランドＧＮＤ電位になっているので、ＯＮすることはない。
ここで、トランジスタＱ1のエミッタＥ側に正の大きな電圧を受けた場合にはトランジスタＱ1のベースＢ−エミッタＥ間が逆方向となるのでＯＦＦ状態に維持され、寄生トランジスタＱ7，Ｑ8のＯＮ動作はなく、問題は生じない。
【００１６】
以上説明してきたが、実施例では、ミュート動作のためにグランドＧＮＤ（あるいは基準電位）に落とすラインとして正負両極性の出力を持つプリアンプの出力ラインの例を挙げているが、この発明は、負の極性においてＯＮし難いミュートスイッチ回路を実現するものであって、たとえ、正側の出力信号のラインに接続されて使用されても、ノイズ等により負に駆動されたときにこのミュートスイッチ回路を有するミュート回路が誤動作しないので、これによりダイナミックレンジをグランドＧＮＤ側近傍まで拡大できる効果が得られる。したがって、この発明は、前記した実施例に限定されないことはもちろんである。
【００１７】
【発明の効果】
以上の説明から理解できるように、この発明にあっては、ミュートスイッチ回路がＮＰＮ型の第１および第２のトランジスタを有していて、第１のトランジスタのエミッタが出力ラインに接続され、第１および第２のトランジスタのコレクタ同士が接続され、第２のトランジスタのエミッタが基準電圧ラインに接続されている。これにより、ミュート動作していない、ミュートスイッチ回路がＯＦＦ状態のときにおいて、アンプの出力ラインがたとえ負側に振られても下流の第２のトランジスタがＯＦＦ状態となっているので、エミッタが出力ラインに接続された上流の第１のトランジスタのコレクタがフローティング状態となっているのでこのトランジスタと寄生トランジスタとがＯＮすることはほとんどなくなり、ダイナミックレンジを大きく採ることができる。
さらに、この発明では、第１のトランジスタと第２のトランジスタのＯＮ／ＯＦＦ動作を同時に行わないようにしているので、ミュートスイッチ回路のミュート動作時のＯＮ／ＯＦＦの過渡状態におけるアンプの出力ラインからみたインピーダンスが高くなるので、ミュートスイッチ回路のミュート動作時にながれる過渡電流値が微少となり、これによるホップＯＮが発生が抑制される。
その結果、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても負側に振られても誤動作が発生し難く、ダイナミックレンジを大きく採ることができるオーディオ増幅回路を実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明のミュート回路を適用した一実施例のブロック図である。
【図２】、図２は、ミュートスイッチの動作のタイミング説明図である。
【図３】図３は、ミュートスイッチ回路部分の半導体構造の概要断面図である。
【図４】図４は、従来のミュート回路の一例を説明するブロック図である。
【符号の説明】
１，１０…オーディオ増幅回路、
２，１１…プリアンプＩＣ部、
３，１３…プリアンプ、
４…パワーアンプ、５…スピーカ、
６…磁気ヘッド、
７…ミュート信号発生回路、
８…デジタル信号再生回路、
１２…Ｄ／Ａ変換回路（Ｄ／Ａ）、
１４…ミュート信号制御回路、
１５…Ｐ−sub（Ｐ型サブストレート）,
１６…配線ライン、
ＳＷ，ＳＷ1，ＳＷ2…スイッチ回路、
Ｍ1，Ｍ2…ミュート信号、
Ｑ1〜Ｑ7…トランジスタ。
【発明の属する技術分野】
この発明は、ミュート回路およびオーディオ増幅回路に関し、詳しくは、デジタルオーディオ機器やテレビ，ＶＴＲ等におけるオーディオ信号処理回路に用いられるミュート回路において、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても誤動作が発生し難く、ダイナミックレンジを大きく採ることができ、ミュートスイッチがＯＮ／ＯＦＦしたときにボス音が発生し難いようなミュート回路およびオーディオ増幅回路に関する。
【０００２】
【従来の技術】
トランジスタ等を用いるオーディオ信号処理回路では、パワースイッチの“ＯＮ”時に、いわゆるポップ音等の不快な異常音を伴い、最悪の場合にはパワーアンプを介してスピーカを破損することもある。そこで、一般的には、ミュート回路を挿入してパワーアンプ等が定常の安定状態に達するまで、オーディオ信号の経路を強制的に遮断又は接地する。あるいはまた、装置の動作中に無音状態を選択するときに、ミュート回路を動作させる。
【０００３】
図４は、この種のミュート回路を有するアナログ増幅のオーディオ増幅回路１であって、２は、プリアンプＩＣ部であって、ＩＣ化されており、プリアンプ３，ミュート信号発生回路７，ミュートのスイッチ回路ＳＷ1，ＳＷ2等を有している。そして、６は、テープに録音されたオーディオ信号を読み取る磁気ヘッドであり、４はパワーアンプ、５はスピーカである。
なお、ミュート回路は、ミュート信号発生回路７そのものを指すこともあるが、この明細書では、ミュート信号発生回路７とミュートのスイッチ回路ＳＷ1，ＳＷ2とからなるものとする。スイッチ回路ＳＷ1は、プリアンプ３とパワーアンプ４の間の出力ラインとグランドＧＮＤとの間に挿入され、スイッチ回路ＳＷ2は、入力ラインに直列に挿入されている。
この例のプリアンプＩＣ部２の構成は、正負の両電源で動作するものであり、グランド電位を信号基準としている。また、スイッチ回路ＳＷ1がＩＣに内蔵され、ミュート信号はＭ1，Ｍ2の２つが生成されて、ミュート信号Ｍ1がミュートのスイッチ回路ＳＷ1の制御に用いられ、ミュート信号Ｍ2がスイッチ回路ＳＷ2の制御に用いられている。
【０００４】
【発明が解決しようとする課題】
オーディオ増幅回路では、ドライブ段の飽和を防止し、高い出力電圧を発生させるためにブートストラップ回路が用いられ、あるいは、電源電圧を昇圧したりしている。また、ゲーム機やＣＤ再生等のデジタルオーディオ増幅回路では、デジタル値をＤ／Ａ変換した後のアナログ信号をプリアンプで増幅することになるが、この場合にダイナミックレンジを大きく採るためにプリアンプの出力電圧がアナログオーディオ信号の出力より大きく、正負の両極性の電圧になる場合が多い。
このような信号レベルの大きい出力を発生する回路において、出力段のメインアンプ入力の手前でミュートをかける場合には、ミュート期間以外ではＯＮ動作をしない、高い耐圧のミュートスイッチ回路が要求される。
前記の図４の場合のスイッチ回路ＳＷ１は、ＮＰＮとＰＮＰトランジスタを背中合わせに並列接続したものであるが、デジタルオーディオ増幅回路をはじめとして、ダイナミックレンジを大きく採るオーディオ増幅回路にあっては、そのためにプリアンプの出力電圧が大きくなり、例えば、出力信号の電圧がサブストレートの基準電圧である負側電源電圧に対してこれよりも振られると、トランジスタを並列接続したスイッチ回路ＳＷ１では、サブストレートをコレクタとする寄生トランジスタがプリアンプの負電圧の出力信号によりＯＮすることになり、スイッチ回路ＳＷ１がＯＮする誤動作が発生し易い。
また、正側の電源だけの動作でＶcc／２を基準とするものでは、通常、サブストレートの基準電圧がグランドＧＮＤに設定されるが、プリアンプの出力信号を正側に維持しなければならず、ダイナミックレンジが大きく採れない欠点がある。
【０００５】
さらに、前記のように、グランドＧＮＤとアンプの出力との間にスイッチ回路ＳＷ１を接続した場合には、スイッチ回路ＳＷ１のミュートによるＯＮ／ＯＦＦ動作時にこれによるポップ音が発生し易い欠点がある。
この発明の目的は、このような従来技術の問題点を解決するものであり、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても誤動作が発生し難く、ダイナミックレンジを大きく採ることができるミュート回路およびオーディオ増幅回路を提供することにある。
この発明の他の目的は、ダイナミックレンジを大きく採ることができ、ミュートスイッチがＯＮ／ＯＦＦしたときにポップ音が発生し難いミュート回路およびオーディオ増幅回路を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するための第１の発明のミュート回路およびオーディオ増幅回路の特徴は、アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路とが集積化された集積回路と、ミュート信号を発生するミュート信号発生回路と、ミュート信号を受けてミュートスイッチ回路をＯＮにするミュート信号制御回路とを備え、ミュートスイッチ回路がＮＰＮ型の第１および第２のトランジスタを有していて、第１のトランジスタのエミッタが出力ラインに接続され、第１および第２のトランジスタのコレクタ同士が接続され、第２のトランジスタのエミッタが基準電圧ラインに接続され、ミュート信号制御回路が可聴周波数以下のボス音防止のために第２のトランジスタに対して第１のトランジスタを遅延駆動するものであって、ミュート信号を受けて第２のトランジスタをＯＮした後に第１のトランジスタをＯＮにし、ミュート信号が停止したときには第２のトランジスタをＯＦＦした後に第１のトランジスタをＯＦＦにする制御信号を第１および第２のトランジスタのベースに加えるものである。
【０００７】
さらに、前記の他の目的を達成するための第２の発明の特徴は、アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路と、ミュート信号を発生するミュート信号発生回路と、ミュート信号を受けてミュートスイッチ回路をＯＮ／ＯＦＦにするミュート信号制御回路とを備えていて、ミュートスイッチ回路が、出力ラインと基準電圧ラインとの間に出力側（例えば、コレクタ−エミッタ）が直列に第１のトランジスタを上流側とし第２のトランジスタを下流側として順次接続された第１および第２のトランジスタを有するものであり、ミュート信号制御回路が可聴周波数以下のボス音防止のために第２のトランジスタに対して第１のトランジスタを遅延駆動するものであって、ミュート信号を受けて第２のトランジスタをＯＮした後に第１のトランジスタをＯＮにし、ミュート信号が停止したときには第２のトランジスタをＯＦＦした後に第１のトランジスタをＯＦＦにする制御信号を第１および第２のトランジスタのベースに加えるものである。
【０００８】
【発明の実施の形態】
このように、第１，第２の発明では、ミュートスイッチ回路がＮＰＮ型の第１および第２のトランジスタを有していて、第１のトランジスタのエミッタが出力ラインに接続され、第１および第２のトランジスタのコレクタ同士が接続され、第２のトランジスタのエミッタが基準電圧ラインに接続されている。これにより、ミュート動作していない、ミュートスイッチ回路がＯＦＦ状態のときにおいて、アンプの出力ラインがたとえ負側に振られても下流の第２のトランジスタがＯＦＦ状態となっているので、エミッタが出力ラインに接続された上流の第１のトランジスタのコレクタがフローティング状態となっているのでこのトランジスタと寄生トランジスタとがＯＮすることはほとんどなくなり、ダイナミックレンジを大きく採ることができる。
さらに、第１および第２の発明では、第１のトランジスタと第２のトランジスタのＯＮ／ＯＦＦ動作を同時に行わないようにしているので、ミュートスイッチ回路のミュート動作時のＯＮ／ＯＦＦの過渡状態におけるアンプの出力ラインからみたインピーダンスが高くなるので、ミュートスイッチ回路のミュート動作時に流れる過渡電流値が微少となり、これによるホップＯＮが発生が抑制される。
その結果、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても負側に振られても誤動作が発生し難く、ダイナミックレンジを大きく採ることができるオーディオ増幅回路を実現することができる。
【０００９】
【実施例】
図１は、この発明のミュート回路を適用した一実施例のブロック図、図２は、ミュートスイッチの動作のタイミング説明図、図３は、ミュートスイッチ回路部分の半導体構造の概要断面図である。
図１と図４との相違は、図４に対して図１のオーディオ増幅回路１０は、デジタルオーディオ増幅回路であって、ゲーム機やＣＤ再生等のデジタル信号再生回路８から再生されたデジタル入力信号をプリアンプＩＣ部１１に内蔵されたＤ／Ａ変換回路（Ｄ／Ａ）１２で受けてそれをＤ／Ａ変換し、その変換アナログ信号をプリアンプ１３が受ける点と、ミュートのスイッチ回路が図４のスイッチ回路ＳＷ１に換えてスイッチ回路ＳＷとなっていて、スイッチ回路ＳＷがパワーアンプ４の手前に設けられ、ミュート信号制御回路１４が図４のミュート信号発生回路７との間に設けられている点である。なお、ミュート信号発生回路７が発生するミュート信号Ｍ2はこの実施例の回路では不要であるので割愛する。
ここで、プリアンプ１３は、正側の電源で動作し、グランドＧＮＤレベルを基準とする出力信号を発生してダイナミックレンジを大きく採る回路である。そのために、＋Ｖcc／２を基準として動作するアンプに対して、図示するように、コンデンサＣ1，抵抗Ｒ、コンデンサＣ2の直列回路とを介して交流結合によりパワーアンプ４に接続されている。
【００１０】
先のミュートのスイッチ回路ＳＷは、抵抗ＲとコンデンサＣ2との接続点ＮとグランドＧＮＤとの間に接続されたＮＰＮトランジスタＱ1とＮＰＮトランジスタＱ2の直列回路からなる。トランジスタＱ1のエミッタが接続点Ｎに接続され、そのコレクタがトランジスタＱ2のコレクタに接続され、トランジスタＱ2のエミッタがグランドＧＮＤに接続されている。
トランジスタＱ1のベースには、グランドＧＮＤとの間にミュート信号制御回路１４においてコンデンサＣ3が接続され、このベースは、ミュート信号制御回路１４のカレントミラー接続の出力側トランジスタＱ5のコレクタに接続されてこれの出力電流を受けてＯＮにされる。また、トランジスタＱ2のベースは、ミュート信号制御回路１４のカレントミラー接続の出力側トランジスタＱ4のコレクタに接続されてこれの出力電流を受けてＯＮにされる。
【００１１】
ミュート信号制御回路１４は、入力側のトランジスタをトランジスタＱ3として出力側のトランジスタをトランジスタＱ4，Ｑ5とし、各トランジスタのエミッタ側が電源ライン＋Ｖccに接続されたカレントミラー接続のＰＮＰのトランジスタとＮＰＮトランジスタＱ6、そして前記のコンデンサＣ3とからなる。ＮＰＮトランジスタＱ6は、トランジスタＱ3のエミッタに抵抗Ｒ1を介してそのコレクタが接続され、エミッタがグランドＧＮＤに接続されている。そして、ＮＰＮトランジスタＱ6のベースにミュート信号Ｍ1を受ける。
トランジスタＱ6がミュート信号Ｍ1（トランジスタＱ6をＯＮさせる所定の電圧レベルの信号）を受けたときには、トランジスタＱ6がＯＮになり、トランジスタＱ3がＯＮとなって、このときトランジスタＱ3に流れる電流がトランジスタＱ4，Ｑ5から出力されて、トランジスタＱ1のベースとトランジスタＱ2のベースに供給される。トランジスタＱ1のベースにはコンデンサＣ3がグランドＧＮＤとの間に挿入されているので、このとき、トランジスタＱ2が先にＯＮとなり、その後にトランジスタＱ1がＯＮとなる。そして、ミュート信号Ｍ1がＯＦＦ（グランドレベル）になったときには、トランジスタＱ6がＯＦＦとなり、トランジスタＱ2がＯＦＦしてからトランジスタＱ1が少し遅れてＯＦＦになる。このＯＮ／ＯＦＦの状態を示すのが図２である。
【００１２】
図２は、ミュート信号Ｍ1とトランジスタＱ1、トランジスタＱ2との動作タイミングを示すものであり、トランジスタＱ1とトランジスタＱ2のＯＮ動作は、トランジスタＱ2に対してトランジスタＱ1がΔｔだけ遅れる。また、ＯＦＦにおいてはトランジスタＱ2に対してトランジスタＱ1がΔｄだけ遅れる。
これによりプリアンプ１３の出力からみたミュート動作時のスイッチ回路ＳＷのインピーダンスは、過渡状態ではそれぞれのスイッチトランジスタがＯＮ／ＯＦＦするときよりも高い値となる。すなわち、スイッチ回路ＳＷがＯＦＦからＯＮへあるいはＯＮからＯＦＦへと移行する過渡状態の動作のときには、いずれか一方がＯＦＦ状態あって他方がＯＮになることにより直列接続されたトランジスタＱ1とトランジスタＱ2のインピーダンスが高いものとなる。
スイッチ回路ＳＷのインピーダンスが過渡状態で高い値になると、ミュート動作時のスイッチ回路ＳＷにより発生するボス音の波形は非常に低いレベルに抑えることができる。
これについてさらに説明すると、ここで、トランジスタＱ1のベース電圧をＶBとし、コンデンサＣ3の容量をＣ、駆動電流値をｉとすると、
ＶB＝∫idt/Ｃ Δｔ≦ＶB・Ｃ／i
ＶB＝０．７とすれば、Δｔ≦０．７×Ｃ／iとなる。
このΔｔの時間が可聴周波数以下の２０Ｈｚ以下では（あるいは可聴周波数以上２０ｋＨｚを越えていれば）、ボス音は人に聞こえない。トランジスタＱ1，Ｑ2のベースに加えられる駆動電流値ｉとしては、５ｍＡ〜１０ｍＡ程度で、コンデンサＣ3の容量としては、数十ｐＦ〜数百ｐＦとすれば、スイッチ回路ＳＷにより発生するボス音の波形が非常に低いレベルでかつ２０Ｈｚ以下に抑えることができる。
【００１３】
次に、スイッチ回路ＳＷのミュート期間以外（ミュートＯＦＦ状態のとき）のＯＮ誤動作とダイナミックレンジとの関係を説明する。
プリアンプ１３は、ダイナミックレンジを大きく採るために、＋Ｖcc／２を基準として動作するアンプであり、コンデンサＣ1を介することにより、それがグランドＧＮＤレベルを基準とするオーディオ信号となり、ここでは、出力が正負に振幅が大きく変化する。この信号がスイッチ回路ＳＷに加えられることになる。
このような回路にあっても、スイッチ回路ＳＷは、プリアンプ１３の負側の出力電圧で誤動作することはほとんどない。
それは、スイッチ回路ＳＷがトランジスタＱ1とトランジスタＱ2との直列回路で構成され、ミュート期間以外は下流のトランジスタＱ2がＯＦＦになっているので、この状態にある限り、上流のトランジスタＱ1のコレクタ側はフローテング状態になっている。この状態で上流のトランジスタＱ1のエミッタ側がプリアンプ１３の出力電圧を受け、それが負の大きな電圧であったときに、このトランジスタＱ1のベース（グランド電位）とエミッタ間が０．７Ｖ以上となり、ＯＮ状態に駆動されることがある。このような状態になっても下流のトランジスタＱ2がＯＦＦになっているのでトランジスタＱ1のコレクタ側からの電流供給はされない。したがって、スイッチ回路ＳＷは全体としてＯＮにはならない。もちろん、スイッチ回路ＳＷがＯＦＦ状態のときに上流のトランジスタＱ1のエミッタ側が大きな正側の電圧を受けているときにはトランジスタＱ1のベース−エミッタ間が逆バイアスになっているのでＯＮすることはない。
【００１４】
この場合に誤動作の要因となる寄生トランジスタの動作について図３を用いて説明する。
図３は、スイッチ回路ＳＷ部分の半導体構造の概要断面図である。
図示するように、Ｐ−sub（Ｐ型サブストレート）１５の表面において隣接してＮＰＮトランジスタＱ1とＱ2とが集積され、トランジスタＱ1のエミッタがプリアンプ１３の出力ライン１３Ａ側に接続され、トランジスタＱ2のエミッタがグランドＧＮＤに接続されいる。そして、トランジスタＱ1、Ｑ2のコレクタ同士が配線ライン１６により接続され、トランジスタＱ1、Ｑ2のベースがそれぞれトランジスタＱ5，Ｑ4の電流源から電流値ｉで駆動される。
この場合、エミッタ側がプリアンプ１３の出力電圧を受けるトランジスタＱ1には、Ｐ−sub１５に形成されている点線で示すＰＮＰの寄生トランジスタＱ7がある。寄生トランジスタＱ7は、トランジスタＱ1のベースＢをエミッタとし、トランジスタＱ1のコレクタをベースとし、Ｐ−sub１５の部分をコレクタとするトランジスタになる。また、トランジスタＱ2には、Ｐ−sub１５に形成されている点線で示すＰＮＰの寄生トランジスタＱ8がある。これは、トランジスタＱ2のベースＢをエミッタとし、トランジスタＱ2のコレクタをベースとし、Ｐ−sub１５の部分をコレクタとするトランジスタになる。
【００１５】
ここで、プリアンプ１３からトランジスタＱ1のエミッタＥ側に負の大きな電圧を受けた場合には、トランジスタＱ1のベースＢ−エミッタＥ間が順方向となるので寄生トランジスタＱ7，Ｑ8がＯＮに駆動される問題が生じる。このとき、寄生トランジスタＱ7は、トランジスタＱ2のコレクタＣ側と接続されていて、これがＯＦＦ状態にあることから、高い抵抗値でグランドＧＮＤに接続されたフローティングバイアスとなり、トランジスタＱ1のコレクタＣ−ベースＢ間が逆バイアスとなっているので、寄生トランジスタＱ7はＯＦＦ状態が維持され、寄生トランジスタＱ7のベース−エミッタ間が逆バイアスされて動作することはない。
寄生トランジスタＱ8のベースは、トランジスタＱ2のコレクタＣ側と接続され、トランジスタＱ2がＯＦＦ状態となっていて、トランジスタＱ2のエミッタＥあるいはベースＢがグランドＧＮＤ電位になっているので、ＯＮすることはない。
ここで、トランジスタＱ1のエミッタＥ側に正の大きな電圧を受けた場合にはトランジスタＱ1のベースＢ−エミッタＥ間が逆方向となるのでＯＦＦ状態に維持され、寄生トランジスタＱ7，Ｑ8のＯＮ動作はなく、問題は生じない。
【００１６】
以上説明してきたが、実施例では、ミュート動作のためにグランドＧＮＤ（あるいは基準電位）に落とすラインとして正負両極性の出力を持つプリアンプの出力ラインの例を挙げているが、この発明は、負の極性においてＯＮし難いミュートスイッチ回路を実現するものであって、たとえ、正側の出力信号のラインに接続されて使用されても、ノイズ等により負に駆動されたときにこのミュートスイッチ回路を有するミュート回路が誤動作しないので、これによりダイナミックレンジをグランドＧＮＤ側近傍まで拡大できる効果が得られる。したがって、この発明は、前記した実施例に限定されないことはもちろんである。
【００１７】
【発明の効果】
以上の説明から理解できるように、この発明にあっては、ミュートスイッチ回路がＮＰＮ型の第１および第２のトランジスタを有していて、第１のトランジスタのエミッタが出力ラインに接続され、第１および第２のトランジスタのコレクタ同士が接続され、第２のトランジスタのエミッタが基準電圧ラインに接続されている。これにより、ミュート動作していない、ミュートスイッチ回路がＯＦＦ状態のときにおいて、アンプの出力ラインがたとえ負側に振られても下流の第２のトランジスタがＯＦＦ状態となっているので、エミッタが出力ラインに接続された上流の第１のトランジスタのコレクタがフローティング状態となっているのでこのトランジスタと寄生トランジスタとがＯＮすることはほとんどなくなり、ダイナミックレンジを大きく採ることができる。
さらに、この発明では、第１のトランジスタと第２のトランジスタのＯＮ／ＯＦＦ動作を同時に行わないようにしているので、ミュートスイッチ回路のミュート動作時のＯＮ／ＯＦＦの過渡状態におけるアンプの出力ラインからみたインピーダンスが高くなるので、ミュートスイッチ回路のミュート動作時にながれる過渡電流値が微少となり、これによるホップＯＮが発生が抑制される。
その結果、ミュート用のスイッチングトランジスタをＩＣ化した場合にプリアンプの出力電圧が大きくなっても負側に振られても誤動作が発生し難く、ダイナミックレンジを大きく採ることができるオーディオ増幅回路を実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明のミュート回路を適用した一実施例のブロック図である。
【図２】、図２は、ミュートスイッチの動作のタイミング説明図である。
【図３】図３は、ミュートスイッチ回路部分の半導体構造の概要断面図である。
【図４】図４は、従来のミュート回路の一例を説明するブロック図である。
【符号の説明】
１，１０…オーディオ増幅回路、
２，１１…プリアンプＩＣ部、
３，１３…プリアンプ、
４…パワーアンプ、５…スピーカ、
６…磁気ヘッド、
７…ミュート信号発生回路、
８…デジタル信号再生回路、
１２…Ｄ／Ａ変換回路（Ｄ／Ａ）、
１４…ミュート信号制御回路、
１５…Ｐ−sub（Ｐ型サブストレート）,
１６…配線ライン、
ＳＷ，ＳＷ1，ＳＷ2…スイッチ回路、
Ｍ1，Ｍ2…ミュート信号、
Ｑ1〜Ｑ7…トランジスタ。
Claims (6)
- アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路とが集積化された集積回路と、
ミュート信号を発生するミュート信号発生回路と、
前記ミュート信号を受けて前記ミュートスイッチ回路をＯＮ／ＯＦＦにするミュート信号制御回路とを備え、
前記ミュートスイッチ回路は、ＮＰＮ型の第１および第２のトランジスタを有し、前記第１のトランジスタのエミッタが前記出力ラインに接続され、前記第１および第２のトランジスタのコレクタ同士が接続され、前記第２のトランジスタのエミッタが前記基準電圧ラインに接続され、
前記ミュート信号制御回路は、可聴周波数以下のボス音防止のために前記第２のトランジスタに対して前記第１のトランジスタを遅延駆動するものであって、前記ミュート信号を受けて前記第２のトランジスタをＯＮした後に前記第１のトランジスタをＯＮにし、前記ミュート信号が停止したときには前記第２のトランジスタをＯＦＦした後に前記第１のトランジスタをＯＦＦにする制御信号を前記第１および第２のトランジスタのベースに加えることを特徴とするミュート回路。 - 前記基準電圧ラインはグランドラインであり、前記アンプはプリアンプであり、前記出力ラインにはコンデンサが直列に挿入され、このコンデンサの後に前記第１のトランジスタのエミッタが接続されている請求項１記載のミュート回路。
- アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路とが集積化された集積回路と、
ミュート信号を発生するミュート信号発生回路と、
前記ミュート信号を受けて前記ミュートスイッチ回路をＯＮ／ＯＦＦにするミュート信号制御回路とを備え、
前記ミュートスイッチ回路は、ＮＰＮ型の第１および第２のトランジスタを有し、前記第１のトランジスタのエミッタが前記出力ラインに接続され、前記第１および第２のトランジスタのコレクタ同士が接続され、前記第２のトランジスタのエミッタが前記基準電圧ラインに接続されていて、
前記ミュート信号制御回路は、可聴周波数以下のボス音防止のために前記第２のトランジスタに対して前記第１のトランジスタを遅延駆動するものであって、前記ミュート信号を受けて前記第２のトランジスタをＯＮした後に前記第１のトランジスタをＯＮにし、前記ミュート信号が停止したときには前記第２のトランジスタをＯＦＦした後に前記第１のトランジスタをＯＦＦにする制御信号を前記第１および第２のトランジスタのベースに加えることを特徴とするオーディオ増幅回路。 - 前記基準電圧ラインは、グランドラインであり、前記アンプはプリアンプであり、前記出力ラインにはコンデンサが挿入され、このコンデンサの後に前記第１のトランジスタのエミッタが接続されている請求項３記載のオーディオ増幅回路。
- アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路と、
ミュート信号を発生するミュート信号発生回路と、
前記ミュート信号を受けて前記ミュートスイッチ回路をＯＮ／ＯＦＦにするミュート信号制御回路とを備え、
前記ミュートスイッチ回路は、前記出力ラインと基準電圧ラインとの間に出力側が直列に第１のトランジスタを上流側とし第２のトランジスタを下流側として順次接続された第１および第２のトランジスタを有するものであり、
前記ミュート信号制御回路は、可聴周波数以下のボス音防止のために前記第２のトランジスタに対して前記第１のトランジスタを遅延駆動するものであって、前記ミュート信号を受けて前記第２のトランジスタをＯＮした後に前記第１のトランジスタをＯＮにし、前記ミュート信号が停止したときには前記第２のトランジスタをＯＦＦした後に前記第１のトランジスタをＯＦＦにする制御信号を前記第１および第２のトランジスタのベースに加えることを特徴とするミュート回路。 - アンプと、このアンプの出力ラインと基準電圧ラインとの間に挿入されたミュートスイッチ回路と、
ミュート信号を発生するミュート信号発生回路と、
前記ミュート信号を受けて前記ミュートスイッチ回路をＯＮ／ＯＦＦにするミュート信号制御回路とを備え、
前記ミュートスイッチ回路は、前記出力ラインと基準電圧ラインとの間に出力側が直列に第１のトランジスタを上流側とし第２のトランジスタを下流側として順次接続された第１および第２のトランジスタを有するものであり、
前記ミュート信号制御回路は、可聴周波数以下のボス音防止のために前記第２のトランジスタに対して前記第１のトランジスタを遅延駆動するものであって、前記ミュート信号を受けて前記第２のトランジスタをＯＮした後に前記第１のトランジスタをＯＮにし、前記ミュート信号が停止したときには前記第２のトランジスタをＯＦＦした後に前記第１のトランジスタをＯＦＦにする制御信号を前記第１および第２のトランジスタのベースに加えることを特徴とするオーディオ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051634A JP3814118B2 (ja) | 2000-02-28 | 2000-02-28 | ミュート回路およびオーディオ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000051634A JP3814118B2 (ja) | 2000-02-28 | 2000-02-28 | ミュート回路およびオーディオ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244749A JP2001244749A (ja) | 2001-09-07 |
| JP3814118B2 true JP3814118B2 (ja) | 2006-08-23 |
Family
ID=18573262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000051634A Expired - Fee Related JP3814118B2 (ja) | 2000-02-28 | 2000-02-28 | ミュート回路およびオーディオ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814118B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110441A (ja) | 2001-09-26 | 2003-04-11 | Toshiba Microelectronics Corp | ポップ音低減回路及び音声出力増幅装置 |
| SG143934A1 (en) | 2002-11-08 | 2008-07-29 | Semiconductor Energy Lab | Display appliance |
| JP4622582B2 (ja) * | 2005-02-28 | 2011-02-02 | パナソニック株式会社 | ミューティング回路 |
| JP4800688B2 (ja) | 2005-07-08 | 2011-10-26 | パナソニック株式会社 | ミューティング回路を設けた半導体集積回路 |
| US8526635B2 (en) * | 2010-07-01 | 2013-09-03 | Conexant Systems, Inc. | Grounding switch method and apparatus |
-
2000
- 2000-02-28 JP JP2000051634A patent/JP3814118B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244749A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101010873A (zh) | 音频信号放大电路及使用它的电子设备 | |
| JP3814118B2 (ja) | ミュート回路およびオーディオ増幅回路 | |
| JPH0575364A (ja) | オーデイオ信号増幅回路 | |
| US8054979B2 (en) | Audio system for improving a signal to noise ratio | |
| KR100421077B1 (ko) | 오디오신호증폭회로 | |
| US20070093221A1 (en) | Audio muting circuit and audio muting method | |
| US3995315A (en) | Audio circuit with noise muting feature | |
| JPH06243585A (ja) | Ｃｄロムシステムのディジタルノイズ除去回路 | |
| JP3163408B2 (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 | |
| JP3512654B2 (ja) | 圧電スピーカを駆動する増幅器 | |
| JP2923830B2 (ja) | 録音再生装置 | |
| JP2009141697A (ja) | Ｄ級アンプ | |
| JP2010016672A (ja) | 映像信号の出力アンプ | |
| JP3361911B2 (ja) | Ｖｔｒ装置及びそれに用いるミュート回路 | |
| JP2583916B2 (ja) | 録音再生回路 | |
| JPS6221162B2 (ja) | ||
| JP3164136B2 (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 | |
| US5367412A (en) | Recording/reproducing circuit and recording/reproducing apparatus having the same circuit | |
| JP2001053551A (ja) | 増幅回路 | |
| JPH0856127A (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 | |
| JPS599446Y2 (ja) | ミュ−ティング制御信号発生回路 | |
| JP4075112B2 (ja) | ベース電流補償回路 | |
| KR200158912Y1 (ko) | Vcr 재생중 전원 장애시의 오디오 신호 보호회로 | |
| JPH0427726B2 (ja) | ||
| JP2000174560A (ja) | オーディオ信号電力増幅回路およびこれを用いるオーディオ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |