JP4075112B2 - ベース電流補償回路 - Google Patents
ベース電流補償回路 Download PDFInfo
- Publication number
- JP4075112B2 JP4075112B2 JP30097197A JP30097197A JP4075112B2 JP 4075112 B2 JP4075112 B2 JP 4075112B2 JP 30097197 A JP30097197 A JP 30097197A JP 30097197 A JP30097197 A JP 30097197A JP 4075112 B2 JP4075112 B2 JP 4075112B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- base current
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、例えばカメラ一体型ビデオテープレコーダー(VTR)の入力信号のオフセットキャンセルに適用して好適なベース電流補償回路に関する。
【0002】
【従来の技術】
従来、カメラ一体型VTRにより音声信号をテープ上に記録し、記録した音声信号を再生する方式に、いわゆるハイファイ音声により記録する回転ヘッド記録方式があった。この回転ヘッド記録方式は、回転ヘッドを用いて記録時にはビデオ信号の映像帯域外に音声信号をFM(フレケンシーモデュレーション)変調してあたかもFM放送の電波のようにして割り込ませて記録し、再生時にはFM信号をFM復調してあたかもFM放送を聞くようにして再生する方式である。
【0003】
このような回転ヘッド記録方式により音声信号の記録または再生を行うカメラ一体型VTRのオーディオブロックは、AFM(オーディオフレケンシーモデュレーション) IC(集積回路)と、記録アンプおよび再生アンプと、記録時と再生時とで選択的に経路を切り替えるスイッチと、ヘッドを有して構成される。
【0004】
AFM ICは、音声信号をFM変調して記録するために信号処理する記録信号処理系と、ヘッドにより再生された再生信号をFM復調して再生のために信号処理する再生信号処理系とを有して構成される。ヘッドは、記録信号処理系により信号処理された記録信号をテープに記録すると共にテープに記録された記録信号に対応した再生信号を再生する回転ヘッドである。
【0005】
ここで、AFM ICの記録信号処理系の経路において、マイクから入力される音声信号は後述するバッファ32を介して次段へ供給されるが、この音声信号のうちバッファ32のベース電流によってオフセットが生じる。
【0006】
そこで、AFM ICの記録信号処理系の経路において、バッファ32のベース電流によって生じるオフセットをなくすためのベース電流補償回路が必要となった。
【0007】
このようなベース電流補償回路として、図3に示すようなベース電流補償回路が用いられていた。このベース電流補償回路の前段として入力処理回路は、図3に示すように、音声入力信号を入力する信号源1と、信号源1に一端が接続されてAC(交流)成分を取り出すコンデンサ2と、コンデンサ2の他端が接続されたAFM IC端子3と、アノードがIC端子3に接続されカソードが電源電圧VCCに接続されたダイオード4と、カソードがダイオード4のアノードに接続されアノードがグランドに接続されたダイオード5と、を有して構成される。
【0008】
また、ベース電流補償回路の前段として、入力信号のバイアスをきめるバイアス回路35は、一端がダイオード4のアノードに接続された抵抗器6と、抵抗器6の他端がプラス側に接続されマイナス側がグランドに接続された電圧VCTの電圧源8とを有して構成される。また、ベース電流補償回路の後段として、一方の入力端子に負帰還をかけた差動入力バッファ32は、例えば、エミッタが共通に接続された第1の一対のトランジスタ12(P2)、13と、第1の一対のトランジスタの一方12(P2)のコレクタに一端が接続され他端がグランドに接続された電流源14と、第1の一対のトランジスタの他方13のコレクタ及びベースに一端が接続され他端がグランドに接続された電流源15と、第1の一対のトランジスタ12(P2)、13の共通のエミッタに一端が接続され他端が電源電圧VCCに接続されて電流I2を流す電流源17と、を有して構成される。ここで、第1の一対のトランジスタ12(P2)、13は、いずれもPNPトランジスタで構成される。
【0009】
また、ベース電流補償回路36は、ベース電流を補償する対象となるトランジスタとして、第1の一対のトランジスタの一方12(P2)のベースと一方のトランジスタ9のコレクタとが接続され、ベースが共通に接続され、エミッタが共にグランドに接続された第2の一対のトランジスタ9(Q1)、10と、第2の一対のトランジスタの他方10のコレクタとベースとにベースが接続されコレクタがグランドに接続されたトランジスタ11(P1)と、さらにトランジスタ11(P1)のエミッタに一端が接続され他端が電源電圧VCCに接続されて電流I1=I2/2を流す電源源16とを有して構成される。ここで、第2の一対のトランジスタ9(Q1)、10は、いずれもNPNトランジスタで構成され、トランジスタ11(P1)はPNPトランジスタで構成される。
【0010】
このように構成された従来のベース電流補償回路は、以下のような動作をする。
信号源1から音声入力信号がベース電流補償回路に入力されると、コンデンサ2によりAC成分のみが入力される。コンデンサ2によりAC成分のみが取り出された音声入力信号はAFM IC端子3に供給される。IC端子3に供給された音声入力信号は、ダイオード4、5により突入電流が除去される。VCCよりも大きい突入電流はダイオード4を介して順方向に流れて除去される。これにより後段のベース電流補償回路が突入電流から保護される。ダイオード5に対しては逆方向であるため耐圧VBE以上の電流は流れない。
【0011】
抵抗器6(R)と電圧VCTの電圧源8により入力信号のバイアス電圧を生じさせている。第1の一対のトランジスタの一方のトランジスタ12(P2)のベース電流IB(P2)と第2の一対のトランジスタの一方のトランジスタ9(Q1)のコレクタ電流IC(Q1)とが流れる。このとき、コレクタ電流IC(Q1)がベース電流IB(P2)を引っ張るようにして流れるため、抵抗器6(R)に電流が流れなくなり、バッファ32のベース電流により生じるオフセットをキャンセルするようにしていた。
【0012】
つまり、このベース電流補償回路がないと、音声入力信号△Vin=0のとき、抵抗器6(R)のIC端子3側の電位Vinは、数1式のようになる。
【0013】
【数1】
Vin=VCT+IB(P2)・R
【0014】
このように、ベース電流IB(P2)が音声入力信号のバイアスを決めている抵抗器6(R)に流れる。このため、抵抗器6(R)における電圧降下IB(P2)・Rがオフセットなる。しかし、上述したベース電流補償回路があると、数2式が成り立つ。
【0015】
【数2】
IB(P2)=(I2/2)/hFE=I1/hFE=IB(P1)=IC(Q1)
【0016】
このとき、ベース電流IB(P2)がすべてコレクタ電流IC(Q1)として流れるため、抵抗器6(R)に電流が流れなくなり、音声入力信号のオフセットが生じなくなる。
【0017】
【発明が解決しようとする課題】
しかし、従来のベース電流補償回路では、第2の一対のトランジスタを構成するトランジスタ9(Q1)のコレクターエミッタ間の電圧VCEの耐圧が低い場合には、マイクから大振幅の音声入力信号が入力されたとき、トランジスタ9(Q1)のコレクターエミッタ間の電圧VCEの耐圧以上の電圧がかかってしまう。このため、トランジスタ9(Q1)が劣化したり、または破壊してしまう恐れがあるという不都合があった。このとき、マイクからは、最大、(電源電圧VCC+保護ダイオード耐圧VBE)、が入力される。従って、マイクから(VCC+VBE)が入力されても、トランジスタ9(Q1)のコレクターエミッタ間の電圧VCEの耐圧以上の電圧がかからないようにする必要があった。
【0018】
本発明はこのような点を考慮し、トランジスタのコレクターエミッタ間の電圧の耐圧が低い場合、入力信号が0のときの、オフセットをキャンセルすることができるベース電流補償回路を提供することを目的とするものである。
【0019】
【課題を解決するための手段】
この発明のベース電流補償回路は、コレクタがグランドに、エミッタが電流源の出力側に接続されたPNPトランジスタのベース電流を、一対のNPNトランジスタで構成されているカレントミラー回路の入力側のトランジスタのコレクタに入力し、一方このカレントミラー回路の出力側のトランジスタのコレクタ端子側から電流値ICの電流として取り出すものであって、一対のPNPトランジスタで構成され、一方のPNPトランジスタのベースが第1の抵抗器の入力信号源側に接続される差動入力バッファ回路に対して、上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBを補償するベース電流補償回路において、上記入力信号源側と、該入力信号源側からの入力信号のバイアスとなる電圧源との間に、第1の抵抗器、第2の抵抗器の順に直列接続された構成を持つバイアス回路に対して、上記バイアス回路の第1の抵抗器と第2の抵抗器の中点を、上記ベース電流補償回路の一対のNPNトランジスタの出力側のトランジスタのコレクタ端子に接続した構成で、抵抗値R1の上記第1の抵抗器と抵抗値R2の上記第2の抵抗器の中点から上記ベース電流補償回路に流出する電流の電流値ICと、上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBとの関係を、R1/R2=(IC−IB)/IBとして、上記バイアス回路の電圧源と上記差動入力バッファ回路の入力信号源側を同電位となるように設定されるものである。
また、この発明のベース電流補償回路は、コレクタが電源電圧に、エミッタが電流源の入力側に接続されたNPNトランジスタのベース電流を、一対のPNPトランジスタで構成されているカレントミラー回路の入力側のトランジスタのコレクタに入力し、一方このカレントミラー回路の出力側のトランジスタのコレクタ端子側から電流値ICの電流として取り出すものであって、一対のNPNトランジスタで構成され、一方のNPNトランジスタのベースが第1の抵抗器の入力信号源側に接続される差動入力バッファ回路に対して、上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBを補償するベース電流補償回路において、上記入力信号源側と、該入力信号源側からの入力信号のバイアスとなる電圧源との間に、第1の抵抗器、第2の抵抗器の順に直列接続された構成を持つバイアス回路に対して、上記バイアス回路の第1の抵抗器と第2の抵抗器の中点を、上記ベース電流補償回路の一対のPNPトランジスタの出力側のトランジスタのコレクタ端子に接続した構成で、抵抗値R1の上記第1の抵抗器と抵抗値R2の上記第2の抵抗器の中点に上記ベース電流補償回路から流入する電流の電流値ICと、上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBとの関係を、R1/R2=(IC−IB)/IBとして、上記バイアス回路の電圧源と上記差動入力バッファ回路の入力信号源側を同電位となるように設定されるものである。
【0020】
このようなベース電流補償回路によれば以下の作用をする。
第1の抵抗器と第2の抵抗器に発生する電圧降下を等しくするように対象となるトランジスタのベース電流を補償する第1の電流ICを設定することにより、第2の電流IBにより生じるオフセットをキャンセルする。
【0021】
【発明の実施の形態】
以下、図面を参照しながら本発明の一実施の形態について説明する。
【0022】
本実施の形態のベース電流補償回路は、8ミリメートルフィルム用カメラ一体型ビデオテープレコーダー(VTR)の入力信号のオフセットキャンセル用のベース電流補償回路において、IC端子に接続されていたベース電流補償用のトランジスタのコレクタを、バイアスを決めている抵抗器を経由して接続することにより、ベース電流補償用のトランジスタのコレクタ−エミッタ間にかかる最大電圧VCE(max)を、従来のベース電流補償回路より小さくして、トランジスタのVCEの耐圧が低い場合でもベース電流の補償動作を実現するものである。また、本実施の形態のベース電流補償回路は、入力信号が0のとき、ベース電流補償用のトランジスタのコレクタ電流(IC)と、バイアスを決めている抵抗器(R1,R2)を、抵抗器R1に流れる電流IBに対して、R1/R2=(IC−IB)/IBの条件で設定することにより、入力信号が0Vのとき、抵抗器R1,R2に生じる電圧降下を等しくして、ベース電流の補償によりオフセットキャンセルを実現するものである。
【0023】
図1は本実施の形態のベース電流補償回路の回路図である。ここで、図1において、図3に示した従来のベース電流補償回路に対応するのもには同一の符号を付してある。この本実施の形態のベース電流補償回路が適用されるカメラ一体型ビデオテープレコーダー(VTR)は、図示はしないが、AFM(オーディオフレケンシーモデュレーション) IC(集積回路)と、記録アンプおよび再生アンプと、記録時と再生時とで選択的に経路を切り替えるスイッチと、ヘッドを有して構成される。
【0024】
AFM ICは、音声信号をFM変調して記録するために信号処理する記録信号処理系と、ヘッドにより再生された再生信号をFM復調して再生のために信号処理する再生信号処理系とを有して構成される。ヘッドは、記録信号処理系により信号処理された記録信号をテープに記録すると共にテープに記録された記録信号に対応した再生信号を再生する回転ヘッドである。
【0025】
また、AFM IC1の記録信号処理系において、入力される音声信号は後述するバッファ32を介して次段へ供給されるが、この音声信号のうちバッファ32のベース電流によってオフセットが生じる。
【0026】
そこで、AFM ICの記録信号処理系の経路において、バッファ32のベース電流によって生じるオフセットをなくすためのベース電流補償回路が必要となった。
【0027】
このようなベース電流補償回路として、図1に示すような本実施の形態のベース電流補償回路が用いられる。このベース電流補償回路の前段として、入力処理回路は、図1に示すように、音声入力信号を入力する信号源1と、信号源1に一端が接続されてAC(交流)成分を取り出すコンデンサ2と、コンデンサ2の他端が接続されたAFM IC端子3と、アノードがIC端子3に接続されカソードが電源電圧VCCに接続されたダイオード4と、カソードがダイオード4のアノードに接続されアノードがグランドに接続されたダイオード5と、を有して構成される。
【0028】
また、ベース電流補償回路の前段として、入力信号のバイアスをきめるバイアス回路30は、一端がダイオード4のアノードに接続された抵抗器6(R1)と、一端が抵抗器6(R1)の他端と接続される抵抗器7(R2)と、抵抗器7(R2)の他端がプラス側に接続されマイナス側がグランドに接続された電圧VCTの電圧源8とを有して構成される。また、ベース電流補償回路の後段として、一方の入力端子に負帰還をかけた差動入力バッファ32は、例えば、エミッタが共通に接続されて抵抗器6(R1)の一端と一方のベースが接続された第1の一対のトランジスタ12(P2)、13と、第1の一対のトランジスタの一方12(P2)のコレクタに一端が接続され他端がグランドに接続された電流源14と、第1の一対のトランジスタの他方13のコレクタ及びベースに一端が接続され他端がグランドに接続された電流源15と、第1の一対のトランジスタ12(P2)、13の共通のエミッタに一端が接続され他端が電源電圧VCCに接続されて電流I2を流す電流源17と、を有して構成される。ここで、第1の一対のトランジスタ12(P2)、13は、いずれもPNPトランジスタで構成される。
【0029】
また、ベース電流補償回路31は、ベース電流を補償する対象となるトランジスタとして、抵抗器6(R1)の他端と抵抗器7(R2)の一端の接続点と一方のトランジスタ9(Q1)のコレクタとが接続され、ベースが共通に接続され、エミッタが共にグランドに接続された第2の一対のトランジスタ9(Q1)、10と、第2の一対のトランジスタの他方10のコレクタとベースとにベースが接続されコレクタがグランドに接続されたトランジスタ11(P1)と、さらにトランジスタ11(P1)のエミッタに一端が接続され他端が電源電圧VCCに接続されて電流I1を流す電源源16とを有して構成される。ここで、第2の一対のトランジスタ9(Q1)、10は、いずれもNPNトランジスタで構成され、トランジスタ11(P1)はPNPトランジスタで構成される。
【0030】
このように構成された本実施の形態のベース電流補償回路は、以下のような動作をする。
信号源1から音声入力信号がベース電流補償回路に入力されると、コンデンサ2により信号源1のAC成分が取り出される。コンデンサ2により信号源1のAC成分が取り出された音声入力信号はAFM IC端子3に供給される。IC端子3に供給された音声入力信号は、ダイオード4、5により突入電流が除去される。VCCよりも大きい突入電流はダイオード4を介して順方向に流れて除去される。これにより後段のベース電流補償回路が突入電流から保護される。ダイオード5に対しては逆方向であるため耐圧VBE以上の電流は流れない。
【0031】
抵抗器6(R1)と、抵抗器7(R2)と、電圧VCTの電圧源8とにより、入力信号のバイアス電圧を生じさせている。また、第1の一対のトランジスタの一方のトランジスタ12(P2)のベース電流IB(P2)と第2の一対のトランジスタの一方のトランジスタ9(Q1)のコレクタ電流IC(Q1)とが流れる。このとき、抵抗器6(R1)に流れる電流I3による電圧降下と抵抗器7(R2)に流れる電流I4による電圧降下とが等しくなり、バッファ32のベース電流により生じるオフセットをキャンセルすることができる。
【0032】
つまり、音声入力信号△Vin=0のとき、抵抗器6(R1)に流れる電流I3=IB(P2)となるので、抵抗器6(R1)のIC端子3側の電位Vinは、数3式(1)のようになる。また、第2の一対のトランジスタの一方のトランジスタ9(Q1)のコレクタ電流IC(Q1)は、数4式(2)のようになる。
【0033】
【数3】
【0034】
【数4】
【0035】
ここで、オフセットをなくすためには、Vin=VCTという条件になるので、数3式(1)は、数5式(3)のようになる。
【0036】
【数5】
−I4・R2+IB(P2)・R1=0・・・・・・・・(3)
【0037】
という条件になる必要がある。数5式(3)に数4式(2)を代入すると、数6式(4)のようになる。
【0038】
【数6】
{IC(Q1)−IB(P2)}・R2=IB(P2)・R1
∴R1/R2={IC(Q1)−IB(P2)}/IB(P2)・・・・(4)
【0039】
数6式(4)が成立すると、つまり、抵抗器6(R1),7(R2)に生じる電圧降下が等しくなるように、ベース電流補償用の第2の一対のトランジスタの一方のトランジスタ9(Q1)のコレクタ電流IC(Q1)と抵抗器6(R1),7(R2)を設定すれば、音声入力信号△Vin=0のとき、オフセットは生じない。
【0040】
例えば、I1=I2、R1=R2=R/2とすると、I1=I2より、P1のベース電流IB(P1)はP2のベース電流IB(P2)の2倍となる。IB(P1)とQ1のコレクタ電流IC(Q1)は等しいので、数7式(5)のようになる。
【0041】
【数7】
IC(Q1)=IB(P1)=2IB(P2)・・・・・・(5)
【0042】
ここで、上述したように、R1=R2=R/2と数7式(5)より、数6式(4)が成立するので、I1=I2、R1=R2=R/2と設定すると、音声入力信号△Vin=0のとき、オフセットは生じない。
【0043】
次に、ベース電流補償用の第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEにかかる最大の電圧を計算する。
この第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCE電圧(VCE(Q1))は、数8式のようになる。
【0044】
【数8】
VCE(Q1)=(Vin−VCT)・{R2/(R1+R2)}+VCT
【0045】
ここで、Vinの電圧は最大(VCC+VBE)なので、第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEにかかる最大電圧(VCE(Q1max))は数9式のようになる。
【0046】
【数9】
VCE(Q1max)=(VCC+VBE−VCT)・{R2/(R1+R2)}+VCT
【0047】
従って、抵抗器7の抵抗値R2が小さいほど、または抵抗器6の抵抗値R1が大きいほど、VCE(Q1max)は小さくなる。第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEの耐圧が低い場合には、できるだけ抵抗器7の抵抗値R2より抵抗器6の抵抗値R1を大きく設定すればよい。ただし、このとき、上述した数6式(4)が成立しなければいけない。
例えば、R1=0Ωのとき、第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCE電圧(VCE(Q1))を計算すると、数10式のようになる。
【0048】
【数10】
これは、図3に示した従来のベース電流補償回路の条件である。
【0049】
ここで、従来のベース電流補償回路と本実施の形態のベース電流補償回路との第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEにかかる最大電圧の差を計算する。従来のベース電流補償回路の条件R1=0Ωのときでは、第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEにかかる最大電圧は、Vinの最大電圧に等しいので、VCC+BVEである。
【0050】
また、本実施の形態のベース電流補償回路の第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEにかかる最大電圧VCE(Q1max)は、I1=I2、R1=R2=R/2と設定したとき、数11式のようになる。
【0051】
【数11】
【0052】
従って、従来のベース電流補償回路と本実施の形態のベース電流補償回路との第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEにかかる最大電圧の差は、数12式のようになる。
【0053】
【数12】
(VCC+VBE)−(VCC+VBE+VCT)/2=(VCC+VBE−VCT)/2
【0054】
上述したように、従来のベース電流補償回路より本実施の形態のベース電流補償回路の第2の一対のトランジスタの一方のトランジスタ9(Q1)のVCEにかかる最大電圧が(VCC+VBE−VCT)/2も小さくなっていることがわかる。
例えば、VCC=5V、VBE=0.7V、VCT=1.1Vの場合、このNPNトランジスタ9(Q1)のVCEの耐圧が、従来のベース電流補償回路では5V+0.7V=5.7V以上必要だが、本実施の形態のベース電流補償回路では(5V+0.7V+1.1V)/2=3.4V以上でよい。
【0055】
また、図2に示すような本実施の形態のベース電流補償回路の変形例を用いてもよい。このベース電流補償回路の前段として、入力処理回路は、図2に示すように、音声入力信号を入力する信号源1と、信号源1に一端が接続されてAC成分を取り出すコンデンサ2と、コンデンサ2の他端が接続されたAFM IC端子3と、アノードがIC端子に接続されカソードが電源電圧VCCに接続されたダイオード4と、カソードがダイオード4のアノードに接続されアノードがグランドに接続されたダイオード5と、を有して構成される。
【0056】
また、ベース電流補償回路の前段として、入力信号のバイアスをきめるバイアス回路30は、一端がダイオード4のアノードに接続された抵抗器6(R1)と、一端が抵抗器6(R1)の他端と接続される抵抗器7(R2)と、抵抗器7(R2)の他端がプラス側に接続されマイナス側がグランドに接続された電圧VCTの電圧源8とを有して構成される。また、ベース電流補償回路の後段として、一方の入力端子に負帰還をかけた差動入力バッファ34は、例えば、エミッタが共通に接続されて抵抗器6(R1)の一端と一方23(Q2)のベースが接続された第1の一対のトランジスタ23(Q2)、24と、第1の一対のトランジスタの一方23(Q2)のコレクタに一端が接続され他端が電源電圧VCCに接続された電流源25と、第1の一対のトランジスタの他方24のコレクタ及びベースに一端が接続され他端が電源電圧VCCに接続された電流源26と、第1の一対のトランジスタ23(Q2)、24の共通のエミッタに一端が接続され他端がグランドに接続されて電流I2を流す電流源28と、を有して構成される。ここで、第1の一対のトランジスタ23(Q2)、24は、いずれもNPNトランジスタで構成される。
【0057】
また、ベース電流補償回路33は、ベース電流を補償する対象となるトランジスタとして、抵抗器6(R1)の他端と抵抗器7(R2)の一端の接続点と一方のトランジスタ20(P3)のコレクタとが接続され、ベースが共通に接続され、エミッタが共に電源電圧VCCに接続された第2の一対のトランジスタ20(P3)、21と、第2の一対のトランジスタの他方21のコレクタとベースとにベースが接続されコレクタが電源電圧VCCに接続されたトランジスタ22と、さらにトランジスタ22のエミッタに一端が接続され他端がグランドに接続されて電流I1を流す電源源27とを有して構成される。ここで、第2の一対のトランジスタ20(P3)、21は、いずれもPNPトランジスタで構成され、トランジスタ22はNPNトランジスタで構成される。
【0058】
このように構成された本実施の形態の変形例のベース電流補償回路は、以下のような動作をする。
信号源1から音声入力信号がベース電流補償回路に入力されると、コンデンサ2により信号源1のAC成分が取り出される。コンデンサ2により信号源1のAC成分が取り出された音声入力信号はAFM IC端子3に供給される。IC端子3に供給された音声入力信号は、ダイオード4、5により突入電流が除去される。VCCよりも大きい突入電流はダイオード4を介して順方向に流れて除去される。これにより後段のベース電流補償回路が突入電流から保護される。ダイオード5に対しては逆方向であるため耐圧VBE以上の電流は流れない。
【0059】
抵抗器6(R1)と、抵抗器7(R2)と、電圧VCTの電圧源8とにより入力信号のバイアス電圧を生じさせている。また、第1の一対のトランジスタの一方のトランジスタ23(Q2)のベース電流IB(Q2)と第2の一対のトランジスタの一方のトランジスタ20(P3)のコレクタ電流IC(P3)とが流れる。このとき、抵抗器6(R1)に流れる電流I3による電圧降下と抵抗器7(R2)に流れる電流I4による電圧降下とが等しくなり、コレクタ電流IC(P3)が電流I3と電流I4とに分かれて電流I3がベース電流IB(Q2)として流れる。このようにして、バッファ34のベース電流により生じるオフセットをキャンセルすることができる。
【0060】
このとき、ベース電流補償の動作が実現するための条件は、抵抗器6(R1),7(R2)に生じる電圧降下が等しくなるように、ベース電流補償用の第2の一対のトランジスタ20(P3)のコレクタ電流IC(P3)と抵抗器6(R1),7(R2)を設定すればよい。つまり、数13式が成立する必要がある。
【0061】
【数13】
R1/R2={IC(P3)−IB(Q2)}/IB(Q2)
【0062】
ここで、グランド電位をGNDとすると、Vin=GND−VBEのとき、第2の一対のトランジスタ20(P3)のVCEにかかる電圧が最大となるが、この回路においては、抵抗器7(R2)より抵抗器6(R1)を大きく設定すれば、第2の一対のトランジスタ20(P3)のVCEの耐圧が低い場合にも対応することができる。
【0063】
上述したように、本実施の形態のベース電流補償回路によれば、ベース電流補償用の第2の一対のトランジスタの一方のトランジスタ20(P3)のコレクタ−エミッタ間にかかる最大電圧VCE(max)が、従来のベース電流補償回路より小さくなるため、第2の一対のトランジスタの一方のトランジスタ20(P3)のVCEの耐圧が低い場合でもベース電流の補償動作を実現することができる。また、抵抗器7(R2)より抵抗器6(R1)を大きく設定するほど、第2の一対のトランジスタの一方のトランジスタ20(P3)のVCEの耐圧が低い場合に対応することができる。
【0064】
また、本実施の形態のベース電流補償回路によれば、音声入力信号が0Vのとき、抵抗器6(R1),7(R2)に生じる電圧降下が等しくなるので、ベース電流の補償によりオフセットキャンセルを実現することができる。
【0065】
【発明の効果】
この発明のベース電流補償回路は、抵抗値R1の第1の抵抗器と抵抗値R2の第2の抵抗器とを有し、第1の抵抗器の一端と入力信号の入力端子とが接続され、上記第1の抵抗器の他端と上記第2の抵抗器の一端とが接続され、上記第2の抵抗器の他端と上記入力信号のバイアスとなる電圧源とが接続されたバイアス回路に対して、上記第1の抵抗器の他端と上記第2の抵抗器の一端との接続点に流入または上記接続点から流出して対象となるトランジスタのベース電流を補償する電流値ICの第1の電流を、一方の入力端子に負帰還をかけた差動入力バッファの、上記入力信号の入力端子と上記第1の抵抗器との接続点と接続された他方の入力端子に流入または上記入力端子から流出する電流値IBの第2の電流との関係が
R1/R2=|(IC−IB)/IB|
となるように設定したので、第1の抵抗器と第2の抵抗器に発生する電圧降下を等しくするように対象となるトランジスタのベース電流を補償する第1の電流ICを設定することにより、第2の電流IBにより生じるオフセットをキャンセルすることができ、ベース電流補償用の第2の一対のトランジスタの一方のトランジスタのコレクタ−エミッタ間にかかる最大電圧VCE(max)が、従来のベース電流補償回路より小さくなるため、第2の一対のトランジスタの一方のトランジスタのVCEの耐圧が低い場合でもベース電流の補償動作を実現することができる。また、抵抗器の値を適宜設定することにより、第2の一対のトランジスタの一方のトランジスタのVCEの耐圧が低い場合に対応することができるという効果を奏する。
【0066】
また、この発明のベース電流補償回路は、上述において、ベース電流を補償すべき上記対象となるトランジスタは一対のNPNトランジスタでカレントミラー回路を構成し、上記差動入力バッファは一対のPNPトランジスタで構成したので、第1の抵抗器と第2の抵抗器の接続点から第1の電流が流出し、差動入力バッファの他方の入力端子から第2の電流が流出することにより、第1の抵抗器と第2の抵抗器に発生する電圧降下を等しくすることができ、第2の電流により生じるオフセットをキャンセルすることができるという効果を奏する。
また、この発明のベース電流補償回路は、上述において、ベース電流を補償すべき上記対象となるトランジスタは一対のPNPトランジスタでカレントミラー回路を構成し、上記差動入力バッファは一対のNPNトランジスタで構成したので、第1の抵抗器と第2の抵抗器の接続点に第1の電流が流入し、差動入力バッファの他方の入力端子に第2の電流が流入することにより、第1の抵抗器と第2の抵抗器に発生する電圧降下を等しくすることができ、第2の電流により生じるオフセットをキャンセルすることができるという効果を奏する。
【図面の簡単な説明】
【図1】この発明の一実施の形態のベース電流補償回路の回路図である。
【図2】この発明の一実施の形態のベース電流補償回路の変形例の回路図である。
【図3】従来のベース電流補償回路の回路図である。
【符号の説明】
1…信号源、2…コンデンサ、3…IC端子、4…ダイオード、5…ダイオード、6…抵抗器(R1)、7…抵抗器(R2)、8…電源電圧(VCT)、9…トランジスタ(Q1)、10…トランジスタ、11…トランジスタ(P1)、12…トランジスタ(P2)、13…トランジスタ、14…電流源、15…電流源、16…電流源(I1)、17…電流源(I2)、20…トランジスタ(P3)、21…トランジスタ、22…トランジスタ、23…トランジスタ(Q2)、24…トランジスタ、25…電流源、26…電流源、27…電流源(I1)、28…電流源(I2)、30…バイアス回路、31,33…ベース電流補償回路、32,34…バッファ、
Claims (2)
- コレクタがグランドに、エミッタが電流源の出力側に接続されたPNPトランジスタのベース電流を、一対のNPNトランジスタで構成されているカレントミラー回路の入力側のトランジスタのコレクタに入力し、一方このカレントミラー回路の出力側のトランジスタのコレクタ端子側から電流値ICの電流として取り出すものであって、
一対のPNPトランジスタで構成され、一方のPNPトランジスタのベースが第1の抵抗器の入力信号源側に接続される差動入力バッファ回路に対して、上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBを補償するベース電流補償回路において、
上記入力信号源側と、該入力信号源側からの入力信号のバイアスとなる電圧源との間に、第1の抵抗器、第2の抵抗器の順に直列接続された構成を持つバイアス回路に対して、
上記バイアス回路の第1の抵抗器と第2の抵抗器の中点を、上記ベース電流補償回路の一対のNPNトランジスタの出力側のトランジスタのコレクタ端子に接続した構成で、
抵抗値R1の上記第1の抵抗器と抵抗値R2の上記第2の抵抗器の中点から上記ベース電流補償回路に流出する電流の電流値ICと、
上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBとの関係を、
R1/R2=(IC−IB)/IBとして、上記バイアス回路の電圧源と上記差動入力バッファ回路の入力信号源側を同電位となるように設定されることを特徴とするベース電流補償回路。 - コレクタが電源電圧に、エミッタが電流源の入力側に接続されたNPNトランジスタのベース電流を、一対のPNPトランジスタで構成されているカレントミラー回路の入力側のトランジスタのコレクタに入力し、一方このカレントミラー回路の出力側のトランジスタのコレクタ端子側から電流値ICの電流として取り出すものであって、
一対のNPNトランジスタで構成され、一方のNPNトランジスタのベースが第1の抵抗器の入力信号源側に接続される差動入力バッファ回路に対して、上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBを補償するベース電流補償回路において、
上記入力信号源側と、該入力信号源側からの入力信号のバイアスとなる電圧源との間に、第1の抵抗器、第2の抵抗器の順に直列接続された構成を持つバイアス回路に対して、
上記バイアス回路の第1の抵抗器と第2の抵抗器の中点を、上記ベース電流補償回路の一対のPNPトランジスタの出力側のトランジスタのコレクタ端子に接続した構成で、
抵抗値R1の上記第1の抵抗器と抵抗値R2の上記第2の抵抗器の中点に上記ベース電流補償回路から流入する電流の電流値ICと、
上記差動入力バッファ回路の入力信号源側のトランジスタのベース電流値IBとの関係を、
R1/R2=(IC−IB)/IBとして、上記バイアス回路の電圧源と上記差動入力バッファ回路の入力信号源側を同電位となるように設定されることを特徴とするベース電流補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30097197A JP4075112B2 (ja) | 1997-10-31 | 1997-10-31 | ベース電流補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30097197A JP4075112B2 (ja) | 1997-10-31 | 1997-10-31 | ベース電流補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136043A JPH11136043A (ja) | 1999-05-21 |
| JP4075112B2 true JP4075112B2 (ja) | 2008-04-16 |
Family
ID=17891289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30097197A Expired - Fee Related JP4075112B2 (ja) | 1997-10-31 | 1997-10-31 | ベース電流補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4075112B2 (ja) |
-
1997
- 1997-10-31 JP JP30097197A patent/JP4075112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11136043A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| JP4075112B2 (ja) | ベース電流補償回路 | |
| US5854718A (en) | Record amplifying circuit for respectively serially and differentially driving sets of series-connected sound and video record heads | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| KR0127491B1 (ko) | 헤드 앰프 | |
| JP2954795B2 (ja) | 信号処理回路 | |
| JP3361911B2 (ja) | Vtr装置及びそれに用いるミュート回路 | |
| JPH023586B2 (ja) | ||
| JP2509385Y2 (ja) | 記録再生装置に於ける信号切換回路 | |
| JP2583916B2 (ja) | 録音再生回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JPS6339965B2 (ja) | ||
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JP2603647Y2 (ja) | 記録再生切換回路 | |
| JPS6258169B2 (ja) | ||
| JPH0629764Y2 (ja) | 高域補償回路 | |
| JP3362513B2 (ja) | 磁気記録再生装置 | |
| JP3439253B2 (ja) | 記録増幅回路及び磁気記録装置 | |
| JPH01251907A (ja) | 前置増幅回路 | |
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JP3535330B2 (ja) | Vtrの記録・再生増幅回路 | |
| JPH0421940B2 (ja) | ||
| JPH0778846B2 (ja) | 記録回路 | |
| JPH10294658A (ja) | スイッチング回路 | |
| JPS648954B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |
