JP2010171737A

JP2010171737A - Ｄ級増幅装置

Info

Publication number: JP2010171737A
Application number: JP2009012341A
Authority: JP
Inventors: Yasushi Maeda; 泰史前田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-01-22
Filing date: 2009-01-22
Publication date: 2010-08-05
Anticipated expiration: 2029-01-22
Also published as: US8203382B2; JP5202354B2; EP2211460A1; ATE532259T1; US20100182083A1; EP2211460B1

Abstract

【課題】スイッチング電源とＤ級増幅器のスイッチング動作によるビートが音声帯域のノイズとなることを防ぎ、電源動作の制御が容易で、電力損失が少ないＤ級増幅装置を提供すること。
【解決手段】基準クロックを発生する手段と、基準クロックを分周した第１周波数で動作するスイッチング電源と、基準クロックを分周した第１周波数より高い第２周波数の三角波発生手段とを含む。さらに、入力信号に応じてパルス幅変調されたパルスによりスイッチング動作するＤ級増幅器を含む。
【選択図】図１

Description

本発明は民生あるいは産業用電子機器に使用されるＤ級増幅装置に関する。

スイッチング電源とＤ級増幅器のスイッチ駆動を同一の周波数、一定の通流率とし、位相差を入力信号に応じて変化させてパルス幅制御された出力を得ることで、周波数差に起因するビート・ノイズの抑制及び小型化を図ったＤ級増幅器がある（特許文献１参照）。スイッチング電源とＤ級増幅器のお互いのスイッチング周波数または高調波によるビート周波数が可聴帯域とならないようにスイッチング電源またはＤ級増幅器のスイッチング周波数を基板ごとに調整することでビート・ノイズ対策しているＤ級増幅器などがある。

図４は従来のＤ級増幅装置を示すブロック図である。２はハーフブリッジ方式の電源回路であり、ＡＣ電源５から電源供給を受け、発振回路２７からのクロックに基づきデューティ５０％でスイッチング動作をおこない、増幅回路３にパルス状電圧を供給している。増幅回路３は音声入力信号６に応じて、電源回路２からのパルス状電圧との位相差を変化させたパルスを発振回路２７からのクロックから生成してスイッチング動作をおこなうことで電力増幅をおこない、スピーカ４に出力している。従って、スイッチング電源とＤ級増幅器は同一周波数でスイッチング動作することになり、お互いの周波数またはその高調波によるビート・ノイズが発生しないＤ級増幅装置を実現していた。

特開２００１−２９８３３０号公報

しかしながら、従来の構成ではスイッチング電源とＤ級増幅器の駆動周波数とを等しくする必要があり、それぞれの最適な駆動周波数での駆動ができず、電力損失低減に限界があった。

そこで、本発明はスイッチング電源とＤ級増幅器のスイッチング動作によるビートが音声帯域のノイズとなることを防ぎ、電源動作の制御が容易で、電力損失が少ないＤ級増幅装置の提供を目的とする。

上記目的を達成するため、本発明に係るＤ級増幅装置は、
外部から入力される第１クロックを波形整形する手段と、
前記第１クロックから電源用の第２クロックを分周生成する第１分周手段と、
前記第１分周手段より分周率の低い第２分周手段と、
前記第２クロックで動作するスイッチング電源と、
前記第２分周手段によって分周生成された第３クロックに基づいて三角波を発生させる三角波発生手段と、
前記三角波発生手段によって発生された三角波を用いて、入力信号に対してパルス幅変調をおこなうパルス幅変調手段と、
前記パルス幅変調手段から出力された信号によりスイッチング動作する手段と、
を備えることを特徴とする。
上記目的を達成するため、本発明に係る他のＤ級増幅装置は、
第１クロックから電源用の第２クロックを生成する第１位相同期手段と、
前記第２クロックより高い周波数の第３クロックを生成する第２位相同期手段と、
前記第２クロックで動作するスイッチング電源と、
前記第３クロックに基づいて三角波を発生させる三角波発生手段と、
前記三角波発生手段によって発生された三角波を用いて、入力信号に応じてパルス幅変調をおこなうパルス幅変調手段と、
前記パルス幅変調手段から出力された信号によりスイッチング動作する出力手段と、
を備えることを特徴とする。

本発明によれば、スイッチング電源とＤ級増幅器のスイッチング動作によるビートが音声帯域のノイズとなることを防ぎ、スイッチング電源及びＤ級増幅器の電源動作の制御を容易にし、電力損失を少なくできる。

以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。

（第１実施形態）
本発明に係るＤ級増幅装置の第１実施形態について、図面を参照しながら説明する。図１は本実施形態におけるＤ級増幅装置を示すブロック図である。図１において、キャリア３２は、制御回路１に設けられたＰＬＬ回路（Phase-Locked Loop:位相同期回路）７とクロック検出回路８に接続される。クロック検出回路８は遅延回路９とミュート制御回路２９に接続され、ＰＬＬ回路７は遅延回路９に制御され、クロック（ＣＬＫ）波形整形回路３３を介して、電源回路２及び増幅回路３に接続される。電源回路２は、ＡＣ電源５が一次整流ブリッジ１０に入力され、ハーフブリッジ用コンデンサ１４に接続される。ＰＬＬ回路７に接続されたクロック波形整形回路３３に接続される分周回路１１は駆動回路１２に接続され、スイッチング素子１３に接続される。スイッチング素子１３及びハーフブリッジ用コンデンサ１４にはトランス１５が接続され、二次側整流ブリッジ１６に接続され、さらに二次側平滑コンデンサ１７に接続されて、増幅回路３に接続される。増幅回路３内では、誤差増幅器２２にＬＰＦ（Low Pass Filter:ＬＰＦ）２０に接続された負帰還回路２１と音声入力信号６とが接続されている。クロック波形整形回路３３に接続される分周回路２４がさらに三角波発生器２５に接続され、誤差増幅器２２とともに比較器２３に接続され、駆動回路１８に接続される。駆動回路１８が接続されたスイッチング素子１９にはＬＰＦ２０が接続され、さらに出力ミュートスイッチ２６が接続されて、スピーカ４に接続される。

上記構成において、外部からキャリア３２が入力されると、クロック検出回路８がクロック信号が入力されたことを検出してキャリア検出信号を出力し、ミュート制御回路２９をイネーブル状態にし、遅延回路９を通してＰＬＬ回路７の位相同期動作を始動する。ミュート制御回路２９がイネーブル状態となり、電源回路２及び増幅回路３が動作を開始し電気的に安定した状態となる。そして更に一定時間後に、ミュート制御回路２９が出力ミュートスイッチをオンにする。キャリア３２が入力された時には、遅延回路９はクロック検出回路８からの入力信号に対して時間的遅延を持たせずにＰＬＬ回路７を始動する。

ＰＬＬ回路７から出力されるクロック（第１クロック）はクロック波形整形回路３３でパルスに波形整形された後、電源回路２の分周回路１１（第１分周手段）に入力され、スイッチング電源に最適な周波数の電源用クロック（第２クロック）に分周される。クロック波形整形回路３３で波形整形するため、ＰＬＬ回路７から出力するクロックは高調波が少なく且つ小信号レベルのものでよく、正弦波であればさらに良い。

電源回路２において、スイッチング素子１３と、ハーフブリッジ用コンデンサ１４と、トランス１５と、二次側整流ブリッジ１６と、二次側平滑コンデンサ１７とでハーフブリッジ方式のスイッチング電源４０を構成する。通常、スイッチング素子１３としては、ＭＯＳＦＥＴやＩＧＢＴなどが使われる。ハーフブリッジ方式のスイッチング電源４０へは、入力されたＡＣ電源５を一次整流ブリッジ１０で整流した電圧を、ハーフブリッジ用コンデンサ１４で平滑することで直流電圧として供給する。

分周回路１１により生成されたクロックに基づき、ＰＳ駆動回路によりデューティ５０％でスイッチング動作をおこない、二次側平滑コンデンサ１７の両端子間から、増幅回路３に直流電圧を供給している。クロック波形整形回路３３から出力されるクロックは増幅回路３の分周回路２４（第２分周手段）に入力され、Ｄ級増幅回路に最適な周波数の第３クロックを分周生成する。音声入力信号６と負帰還回路２１を通して帰還される増幅回路の出力信号との誤差出力が誤差増幅器２２により増幅され、分周回路２４から出力された第３クロックに基づいて三角波発生器２５により生成された三角波と、比較器２３により比較される。従って、比較器２３はパルス幅変調手段として機能し、比較器２３からは誤差増幅器２２からの誤差電圧に基づいたＰＷＭパルスが出力される。

駆動回路１８は比較器２３からの出力に基づきフルブリッジ構成になっているスイッチング素子１９を駆動することで、電源回路２からの直流電圧をスイッチングし出力を得ている。通常、スイッチング素子１９としてはＭＯＳＦＥＴなどが使われる。スイッチング素子１９からの出力に含まれる高調波成分はＬＰＦ２０により除去され、音声帯域の電圧だけが出力ミュートスイッチを通してスピーカ４に電力供給される。ＰＬＬ回路７にキャリア３２が入力されなくなった場合、クロック検出回路８はミュート制御回路２９にミュート状態にするよう制御信号を送り、即座に出力ミュートスイッチ２６をオフする。

さらに、クロック検出回路８からの制御信号が遅延回路９に送られ、規定時間後にＰＬＬ回路７を停止し、電源回路２及び増幅回路３への基準クロック供給を停止することで、電源回路２を待機状態、増幅回路３を停止状態に制御する。スイッチング電源のクロックとしては、電力損失や形状などの製品仕様またはコストなどにより周波数が選定されるが、一般的に１００ｋＨｚ近辺の周波数とされることが多い。一方、Ｄ級増幅回路で必要とされるクロックは、増幅回路としての入出力周波数特性に依存しており、増幅回路で扱うべき最高周波数の２０倍程度のクロック周波数とする。音声帯域の最高周波数が２０ｋＨｚの場合には必要なクロックは４００ｋＨｚ程度とし、低音域専用の増幅回路であって最高周波数が１０ｋＨｚ程度であれば、クロックは２００ｋＨｚ程度でも充分である。

従って、キャリア３２を分周して生成するスイッチング電源回路用クロック周波数ｆｐｓとキャリア３２を分周して生成するＤ級増幅回路用クロック周波数ｆａｍｐの関係は、 fps ≦ famp
になる。また、Ｄ級増幅回路で使用するクロックとして正確に５０％のデューティが要求される場合には、基準クロックの周波数ｆｏはｆａｍｐの２倍の周波数が必要で、さらに分周生成可能な周波数関係になっている必要がある。従って、周波数の関係としては、 fps ≦ famp 且つ 2×fps ≦ fo
になる。さらに、スイッチング電源用クロックの基本波及びその高調波とＤ級増幅回路用クロックの基本波及びその高調波との周波数差が可聴帯域の周波数とならない設定とする。従って、分周回路１１、２４は、上述した周波数を得るのに必要な分周率に設定する。

なお、三角波発生器で生成する三角波は完全な三角波に限定されるものではなく、いわゆる鋸波などの三角形状の波形ならばどのようなものでもよい。

以上のように、本実施形態によれば、スイッチング電源とＤ級増幅器のスイッチング動作によるビートが音声帯域のノイズとなることを防ぎ、電源動作の制御が容易で、電力損失が少なく、輻射ノイズの低いＤ級増幅装置を提供することが可能となる。

（第２実施形態）
本発明に係るＰＬＬ回路の第２実施形態について、図面を参照しながら説明する。図２は本発明の第２実施形態におけるＤ級増幅装置を示すブロック図である。第２実施形態は、第１実施形態における分周回路１１、２４に代えて、ＰＬＬ回路３０、３１を用いたものである。その他の構成及び動作は第１実施形態と同様であるため、ここでは同じ構成要素については同じ符号を付し、それぞれの構成要素の詳しい説明を省略する。

クロック波形整形回路３３に接続されたＰＬＬ回路３０（第１位相同期手段）は駆動回路１２に接続され、スイッチング素子１３に接続される。クロック波形整形回路３３に接続されるＰＬＬ回路３１（第２位相同期手段）がさらに三角波発生器２５に接続され、誤差増幅器２２とともに比較器２３に接続され、駆動回路１８に接続される。

ＰＬＬ回路７から出力されるクロックはクロック波形整形回路３３でパルスに波形整形された後、電源回路２のＰＬＬ回路３０に入力され、スイッチング電源に最適な周波数のクロックが生成される。

ＰＬＬ回路３０により生成されたクロックに基づき、駆動回路１２によりデューティ５０％でスイッチング動作をおこない、二次側平滑コンデンサ１７の両端子間から、増幅回路３に直流電圧を供給する。

クロック波形整形回路３３から出力されるクロックは増幅回路３のＰＬＬ回路３１に入力される。ＰＬＬ回路３１は、ＰＬＬ動作し、Ｄ級増幅回路に最適な周波数の第３クロックを生成する。ＰＬＬ回路３１から出力された第３クロックに基づいて三角波発生器２５により三角波を生成する。負帰還回路２１を通して帰還される増幅回路出力と、音声入力信号６との誤差を誤差増幅器２２により増幅する。その比較結果と、比較器２３により電圧比較している。従って、比較器２３はパルス幅変調手段として機能し、比較器２３からは誤差増幅器２２からの誤差電圧に基づいたＰＷＭパルスが出力される。

また、スイッチング電源及びＤ級増幅回路で使用するクロックはそれぞれのＰＬＬ回路により生成する構成とするため、必要に応じて基準クロックの周波数を逞倍あるいは分周した周波数とするＰＬＬ回路構成とする。

電源回路２内のＰＬＬ回路３０と増幅回路３内のＰＬＬ回路３１とは、別回路である必要はなく、ひとつのＰＬＬ回路からスイッチング電源とＤ級増幅回路に必要となる周波数のクロックを分周生成してもよい。

以上のように、本実施形態によればスイッチング電源とＤ級増幅器のスイッチング動作によるビートが音声帯域のノイズとなることを防ぎ、電源動作の制御が容易で、電力損失が少ないＤ級増幅装置を提供することが可能となる。さらに、供給する基準クロックはスイッチング電源またはＤ級増幅回路で必要な周波数より低い周波数とすることも可能であり、基準クロック供給ラインからの輻射ノイズをさらに抑える効果が得られる。

（第３実施形態）
次に、本発明の第３の実施形態について、図面を参照しながら説明する。図３は第３の実施形態におけるＤ級増幅装置を示すブロック図である。図３において、キャリア３２が制御回路１内のＰＬＬ回路７とクロック検出回路８に接続され、クロック検出回路８は遅延回路９とミュート制御回路２９に接続され、ＰＬＬ回路７は遅延回路９に制御され、電源回路２ａ及び増幅回路３ａに接続される。電源回路２ａは、ＡＣ電源５が一次整流ブリッジ１０に入力され、ハーフブリッジ用コンデンサ１４に接続される。

ＰＬＬ回路７に接続されたクロック波形整形回路３３に接続される分周回路１１は駆動回路１２に接続され、スイッチング素子１３に接続される。スイッチング素子１３及びハーフブリッジ用コンデンサ１４にはトランス１５が接続され、二次側整流ブリッジ１６に接続され、さらに二次側平滑コンデンサ１７に接続されて、増幅回路３ａに接続される。増幅回路３ａは、誤差増幅器２２に音声入力信号６及びＬＰＦ２０に接続された負帰還回路２１が接続されている。クロック波形整形回路３３に接続される分周回路２４がさらに三角波発生器２５に接続され、誤差増幅器２２とともに比較器２３に接続され、駆動回路１８に接続される。駆動回路１８が接続されたスイッチング素子１９にはＬＰＦ２０が接続され、さらに出力ミュートスイッチ２６ａが接続されて、スピーカ４に接続される。制御回路１には電源回路２ａと同じ回路構成の電源回路２ｂと電源回路２ｃ、及び増幅回路３ａと同じ回路構成の増幅回路３ｂと増幅回路３ｃが接続されている。

次に、上記構成において、キャリア３２が入力されると、クロック検出回路８がクロック信号が入力されたことを検出し、ミュート制御回路２９をイネーブル状態にし、遅延回路９を通してＰＬＬ回路７を始動する。ミュート制御回路２９がイネーブル状態となり、電源回路２ａ及び増幅回路３ａが動作を開始し電気的に安定した状態となる一定時間後に、出力ミュートスイッチをオンする動作をする。キャリア３２が入力された時には、遅延回路９はクロック検出回路からの入力信号に対して時間的遅延を持たせずにＰＬＬ回路７を始動する。ＰＬＬ回路７から出力されるクロックはクロック波形整形回路３３でパルスに波形整形された後、電源回路２ａの分周回路１１に入力し、スイッチング電源に最適な周波数になるように分周している。

クロック波形整形回路３３で波形整形するため、ＰＬＬ回路７から出力するクロックは高調波が少なく且つ小信号レベルのものでよい。スイッチング素子１３と、ハーフブリッジ用コンデンサ１４と、トランス１５と、二次側整流ブリッジ１６と、二次側平滑コンデンサ１７とでハーフブリッジ方式のスイッチング電源を構成している。ハーフブリッジ方式のスイッチング電源へは、入力されたＡＣ電源５を一次整流ブリッジ１０で整流した電圧を、ハーフブリッジ用コンデンサで平滑することで直流電圧として供給している。分周回路１１により生成されたクロックに基づき、駆動回路１２によりデューティ５０％でスイッチング動作をおこない、二次側平滑コンデンサ１７の両端子間から、増幅回路３ａに直流電圧を供給している。

クロック波形整形回路３３から出力されるクロックは増幅回路３ａの分周回路２４に入力され、Ｄ級増幅回路に最適な周波数になるように分周している。音声入力信号６と負帰還回路２１を通して帰還される増幅回路出力が誤差増幅器２２により比較され、分周回路２４の出力に基づいて三角波発生器２５により生成された三角波と、比較器２３により電圧比較している。従って、比較器２３からは誤差増幅器２２からの誤差電圧に基づいたＰＷＭパルスが出力される。駆動回路１８は比較器２３からの出力に基づきフルブリッジ構成になっているスイッチング素子１９を駆動することで、電源回路２からの直流電圧をスイッチングし出力を得ている。

スイッチング素子１９からの出力に含まれる高調波成分はＬＰＦ２０により除去され、音声帯域の電圧だけが出力ミュートスイッチを通してスピーカ４に電力供給される。ＰＬＬ回路７にキャリア３２が入力されなくなった場合、クロック検出回路８はミュート制御回路２９にミュート状態にするよう制御信号を送り、即座に出力ミュートスイッチ２６ａをオフする。さらに、クロック検出回路８からの制御信号が遅延回路９に送られ、規定時間後にＰＬＬ回路７を停止し、電源回路２ａ及び増幅回路３ａへの基準クロック供給を停止することで、電源回路２ａを待機状態、増幅回路３ａを停止状態に制御する。電源回路２ｂと増幅回路３ｂ及び電源回路２ｃと増幅回路３ｃも、電源回路２ａと増幅回路３ａと同様の動作をおこなう。

以上のように、本実施形態によればスイッチング電源とＤ級増幅器のスイッチング動作によるビートが音声帯域のノイズとなることを防ぎ、電源動作の制御が容易で、電力損失が少なく、輻射ノイズが低いＤ級増幅装置を提供することが可能となる。さらに、制御回路からの基準クロックを特定の電源回路と増幅回路に供給することで選択的に電源動作の制御することも可能となる。

（他の実施形態）
以上、本発明の実施形態について詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。

本発明の第１実施形態に係るＤ級増幅装置の構成を示すブロック図である。本発明の第２実施形態に係るＤ級増幅装置の構成を示すブロック図である。本発明の第３実施形態に係るＤ級増幅装置の構成を示すブロック図である。従来例の増幅装置の構成を説明する図である。

Claims

外部から入力される第１クロックを波形整形する手段と、
前記第１クロックから電源用の第２クロックを分周生成する第１分周手段と、
前記第１分周手段より分周率の低い第２分周手段と、
前記第２クロックで動作するスイッチング電源と、
前記第２分周手段によって分周生成された第３クロックに基づいて三角波を発生させる三角波発生手段と、
前記三角波発生手段によって発生された三角波を用いて、入力信号に対してパルス幅変調をおこなうパルス幅変調手段と、
前記パルス幅変調手段から出力された信号によりスイッチング動作する手段と、
を備えることを特徴とするＤ級増幅装置。
第１クロックから電源用の第２クロックを生成する第１位相同期手段と、
前記第２クロックより高い周波数の第３クロックを生成する第２位相同期手段と、
前記第２クロックで動作するスイッチング電源と、
前記第３クロックに基づいて三角波を発生させる三角波発生手段と、
前記三角波発生手段によって発生された三角波を用いて、入力信号に応じてパルス幅変調をおこなうパルス幅変調手段と、
前記パルス幅変調手段から出力された信号によりスイッチング動作する出力手段と、
を備えることを特徴とするＤ級増幅装置。
外部から入力されるキャリアに同期する位相同期回路により基準クロックを生成する手段と、
前記キャリアを検出しキャリア検出信号を出力する検出手段と、
前記キャリア検出信号を遅延させ、位相同期動作を制御する遅延手段と、
前記キャリア検出信号により制御されるミュート手段と、
を備えたことを特徴とする請求項１又は２に記載のＤ級増幅装置。
入力信号と出力信号を比較する比較手段を更に備え、
前記パルス幅変調手段が前記比較手段からの誤差出力に応じて前記パルス幅変調を行なうことを特徴とする請求項１、２又は３に記載のＤ級増幅装置。