JP2004297367A

JP2004297367A - オーディオアンプ

Info

Publication number: JP2004297367A
Application number: JP2003085889A
Authority: JP
Inventors: Yuzo Ishigaki; 有三石垣; Hiroshige Kawai; 洋成川合
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2003-03-26
Filing date: 2003-03-26
Publication date: 2004-10-21
Anticipated expiration: 2023-03-26
Also published as: JP4114519B2

Abstract

【課題】突入電流が生じないようにソフトスタートしても短時間で起動することができるオーディオアンプを提供する。
【解決手段】整流した商用電源をスイッチングクロックでスイッチングして交番電流を生じさせ、この交番電流をトランスの一次側に流して変圧するインバータにおいて、電源オン直後はスイッチングクロックのデューティ比を指数関数的に増加させ、これにより、突入電流を防止するとともに、フルデューティになるまでの時間を短縮する。
【選択図】図４

Description

【０００１】
【発明の属する技術分野】
この発明は、オーディオアンプに関し、特には、電源回路にインバータを用いたオーディオアンプに関する。
【０００２】
【従来の技術】
オーディオアンプの電源回路にインバータが用いられる場合があるが、インバータは低周波トランスやチョークコイルなどのインダクタンスを持たないため、電源オン直後に、平滑用の大容量コンデンサなどに突入電流が流れるおそれがある。
【０００３】
そこで、インバータのスイッチングクロックのデューティ比を電源オンから徐々に大きくなるように制御してソフトスタートするようにしたものが提案されている（たとえば特許文献１）。
【０００４】
【特許文献１】
特開２００１−１２８４４５公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の装置では、デューティ比がリニアに増加していたため、突入電流が生じないように穏やかにスタートさせると、フルデューティになるまで長い時間が掛かるという問題点があった。
【０００６】
また、アンプ回路にＤ級アンプを用いた場合、Ｄ級アンプは、オーディオ信号をサンプリングしてＰＷＭ変調するためのキャリアを発生するが、このキャリアの周波数が、インバータ回路のスイッチングクロックの周波数と整数倍になっていなかった場合、両信号とも正弦波でないために高調波成分を有しているため、それらが互いに干渉して可聴周波数のビートを生じ、このビートがスピーカから出力されて音質が低下してしまうという問題点があった。
【０００７】
また、上記キャリア周波数とスイッチングクロックの周波数を整数倍にしてもこれらの信号を発生する発振回路が別々の場合には、微妙な周波数ずれが生じて低周波のうなりを生じてしまうことがあった。
【０００８】
この発明は、ソフトスタートしても短時間で起動することができるオーディオアンプを提供するとともに、インバータからＤ級アンプ回路に電力を供給してもビートの生じないオーディオアンプを提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の発明は、スイッチングクロックでスイッチングトランジスタをオン／オフすることにより交番電流を発生させるインバータを用いた電源回路を備えたオーディオアンプにおいて、電源オン直後にインバータに供給するスイッチングクロックのデューティ比を目的のデューティ比まで指数関数的に増加させてゆく制御部を備えたことを特徴とする。
【００１０】
この発明では、インバータのスイッチングクロックのデューティ比を指数関数的に増加させてゆく。指数関数の曲線は、最初の傾きは極めて緩いが、途中から傾きが急激に大きくなる。電源オン直後はデューティ比が低く且つ傾きが緩いため突入電流を防止することができ、その後はデューティ比が急激に増加するため立ち上げまでの時間を短縮することができる。
【００１１】
請求項２の発明は、インバータを用いた電源回路およびＤ級のアンプ回路を備えたオーディオアンプにおいて、発振手段と、この発振手段が発振したクロック信号を分周する分周手段を設け、前記発振手段または分周手段を介してインバータにスイッチングクロックおよびＤ級アンプにキャリアクロックが供給されることを特徴とする。
【００１２】
請求項３の発明は、前記発振手段または分周手段と、前記インバータおよびＤ級アンプ回路とは互いにアイソレートされていることを特徴とする。
【００１３】
この発明では、１系統の発振手段、分周手段から一元的にインバータのスイッチングクロックおよびＤ級アンプ回路のキャリアクロックが供給される。これにより、両者は周波数的に完全に同期してずれることがなくビートが発生しない。
また、発振手段、分周手段とインバータ、Ｄ級アンプとは、互いにアイソレートされているため、これらがクロック信号を共有していても相互に電気的に影響を及ぼしあうことはなく、干渉による不具合が生じない。
【００１４】
【発明の実施の形態】
図面を参照してこの発明の実施形態であるオーディオアンプについて説明する。図１は、同オーディオアンプの概略の回路図である。このオーディオアンプは、２チャンネルステレオのＤ級アンプである。このアンプは、制御部１、左右のＤ級アンプ２（２Ｌ、２Ｒ）、電源供給部３（３Ｌ，３Ｒ）を有している。左右のＤ級アンプ２Ｌ、２Ｒは同じ構成であるため、この図では、左チャンネルのＤ級アンプ２Ｌのみ内部構成を示す。また、電源供給部３は、左チャンネルのＤ級アンプ２Ｌに電源を供給する左チャンネル電源供給部３Ｌと右チャンネルのＤ級アンプ２Ｒに電源を供給する右チャンネル電源供給部３Ｒとからなるが、それぞれ同じ構成であるため、この図では、左チャンネル電源供給部３Ｌのみを示す。
【００１５】
制御部１は、マイコンまたはＳｉＰで構成されるコントローラ１０および複数のフォトカプラ１２、１３、１４を有している。コントローラ１０にはシステムクロックの発振周波数を規定するクリスタル発振部１１が接続されている。このクリスタル発振部１１は、１１．２ＭＨｚの共振周波数を持つものである。コントローラ１０は、ＣＰＵ、分周回路などを内蔵している。
【００１６】
図２は、前記分周回路の構成を示す図である。分周回路は、ｆ１＝１１．２ＭＨｚのシステムクロックを１／４に分周してｆ４＝２．８ＭＨｚのクロック信号を生成するとともに、このクロック信号をさらに１／３２に分周してｆ１２８＝８７．５ｋＨｚの周波数のクロック信号を生成する。ｆ４＝２．８ＭＨｚのクロック信号は、Ｄ級アンプ２のモジュレータ２１の動作クロックとして入力される。モジュレータは、この動作クロックをさらに１／８に分割してｆ３２＝３５０ｋＨｚのクロック信号を生成し、このクロック信号をＤ級アンプ２のサンプリングクロック、キャリア周波数として用いている。
【００１７】
また、ｆ１２８＝８７．５ｋＨｚのクロック信号は、電源供給部３のスイッチングクロックとして用いられる。このように、Ｄ級アンプ２の動作クロックと電源供給部３の動作クロックがおなじ基本クロックを分周したものであり、相互に整数倍の関係にあるため、これらのクロックは周波数的に完全に同期しており、電源供給部３がアンプ２に供給する電源電圧にスイッチングクロックの周波数成分が残っていても、サンプリングクロックとのビートを生じることがない。
【００１８】
なお、電源供給部３のスイッチングスイッチングクロック（８７．５ｋＨｚ）は、非可聴周波数であるため、この周波数成分が直接ハムノイズとなってスピーカから出力されることはない。
【００１９】
図１において、２．８ＭＨｚの動作クロックはフォトカプラ１２を介してモジュレータ２１に供給され、８７．５ｋＨｚのスイッチングクロックは、フォトカプラ１３，１４を介してハイサイドドライバ３７，ローサイドドライバ３８に供給される。なお、ハイサイドドライバ３７およびローサイドドライバ３８に供給されるスイッチングクロックは、それぞれ逆相であり、コントローラ１０によってデューティ比が制御される。
【００２０】
なお、制御部１と、Ｄ級アンプ２および電源供給部３とは、フォトカプラ１２，１３，１４で接続され、このフォトカプラ１２，１３，１４を介してクロック信号が送受されるため、下流側の回路（Ｄ級アンプ２，電源供給部３）から上流側の回路（制御部１）への信号の回り込みがなく、制御部１のクロック周波数が影響を受けることがない。
【００２１】
電源供給部３（３Ｌ）は、インバータ回路で構成されている。ＡＣライン３１から入力された商用の交流電圧をダイオードブリッジ３２で整流してコンデンサ３３，３４で平滑し、スイッチングトランジスタ３９，４０を用いて８７．５ｋＨｚのスイッチング周波数でスイッチングする。
【００２２】
このスイッチング周波数は、上記のように、フォトカプラ１３，１４およびハイサイドドライバ３７，ローサイドドライバ３８を介して制御部１から、他のクロック信号とともに一元的に供給されるものである。
【００２３】
ハイサイドドライバ３７，ローサイドドライバ３８は、バッファアンプであり、フォトカプラ１３，１４から供給されるクロック信号でスイッチングトランジスタをオン／オフする。
【００２４】
コントローラ１０は、通常動作時は、フルデューティ（ハイサイド：４５％、ローサイド：４５％）のスイッチングクロック信号を電源供給部３に供給するが、電源スイッチがオンされた直後は、大容量のコンデンサ４２，４３、３３，３４などがチャージされていないなどの原因で突入電流が生じるおそれがある。そこで、これを防止するため、コントローラ１０は、電源投入直後は、電源供給部に印加する８７．５ｋＨｚのスイッチングクロック信号のデューティ比を徐々に増加させてゆくようにした。
【００２５】
この場合でも、起動に要する時間をできるだけ短縮するため、図４，図５に示すようにデューティ比を指数関数的に増加させ電源オンから約１秒でフルデューティ（４５％）まで上昇させている。
【００２６】
図４は、電源オン時のスイッチングクロックのデューティ比の変化を示す図である。同図（Ａ）は曲線をグラフで示しており、同図（Ｂ）は、その曲線の一部を数値で示している。また、図５は、これによって、生成されるスイッチングクロックパルス列の一部を示す図である。図示のように、デューティ比が指数関数的に増加しているため、最初は極めて緩やかにデューティ比が増加して突入電流が生じず、平滑コンデンサ等に一定量の電荷がチャージされるころには急な勾配でデューティ比を増加させることによって、穏やかに起動し、且つ起動時間の短縮を実現している。
【００２７】
図１において、ハイサイド側のクロック信号によりスイッチングトランジスタ３９がオンすると、トランス３５の一次側に（同図において）左から右へ電流が流れる。また、ローサイド側のクロック信号によりスイッチングトランジスタ４０がオンすると、トランス３５の一次側に右から左へ電流が流れる。この交番電流が８７．５ｋＨｚの周波数で繰り返されるため、トランス３５の二次側に誘導電圧が発生し、この誘導電圧（二次電圧）がダイオードブリッジ４１に供給される。トランス３５は降圧トランスであり、１００Ｖの商用電源を８５Ｖ程度に変換する。
【００２８】
ダイオードブリッジ４１が整流した二次電圧は、コンデンサ４２、４３で平滑されてＤ級アンプ２に供給される。
【００２９】
Ｄ級アンプ２は、Ａ／Ｄコンバータ２０、モジュレータ２１、および、このモジュレータ２１とフォトカプラ２２、２３で接続されているスイッチング回路部で構成されている。スイッチング回路部は、オーディオ信号の正側半波をスイッチングするハイサイドドライバ２４およびスイッチングトランジスタ２６、オーディオ信号の負側半波をスイッチングするローサイドドライバ２５およびスイッチングトランジスタ２７、ローパスフィルタを構成するチョークコイル２８、コンデンサ２９などを有している。スピーカ端子３０は、スピーカリレー（不図示）を介してスピーカに接続されている。
【００３０】
Ａ／Ｄコンバータ２０は、入力端子から入力されたアナログのオーディオ信号を３５０ｋＨｚのサンプリング周波数で離散時間信号に変換する。なお、このＤ級アンプにおいて、量子化・符号化は必ずしも必要でない。
【００３１】
モジュレータ２１は、Ａ／Ｄコンバータ２０から入力された（離散化された）オーディオ信号でデューティ比制御された３５０ｋＨｚのＰＷＭ信号を発生する。この３５０ｋＨｚのキャリア信号は、制御部１から供給された２．８ＭＨｚの動作クロックを１／８に分周したもので、制御部１が発生したクロックに完全に同期している。
【００３２】
モジュレータ２１は、図６に示すように内部で３５０ｋＨｚの三角波を発生し、この三角波のゼロクロスから波高がオーディオ信号のサンプリング値を超えるまでの幅のパルスを各周期毎に発生する。この比較は正側負側毎に行われ、オーディオ信号が正側のときはハイサイドドライバ２４側にＰＷＭ信号が出力され、オーディオ信号が負側のときはローサイドドライバ２５側にＰＷＭ信号が出力される。
【００３３】
なお、サンプリング周波数は３５０ｋＨｚであり、オーディオ信号は最高でも２０ｋＨｚであるため、ＰＷＭ信号に対するオーディオ信号の周期は、実際には、図６に示したものよりもはるかに長いものである。
【００３４】
このＰＷＭ信号は、フォトカプラ２２，２３を介してハイサイドドライバ２４およびローサイドドライバ２５に入力される。ハイサイドドライバ２４、ローサイドドライバ２５はバッファアンプであり、それぞれスイッチングトランジスタ２６，２７をオン／オフする。すなわち、オーディオ信号が正側の振幅を有しているときは、その振幅に応じたデューティの正側ＰＷＭ信号が生成され、このデューティでスイッチングトランジスタ２６がオンされる。また、オーディオ信号が負側の振幅を有しているときは、その振幅に応じたデューティの負側ＰＷＭ信号が生成され、このデューティでスイッチングトランジスタ２７がオンされる。
【００３５】
スイッチングトランジスタ２６がオンすると、電源供給部３のコンデンサ４２で平滑された二次電源により、スピーカ端子３０およびローパスフィルタに同図左から右に電流が流れる。また、スイッチングトランジスタ２７がオンすると、電源供給部３のコンデンサ４３で平滑された二次電源により、スピーカ端子３０およびローパスフィルタに同図右から左に電流が流れる。このスイッチングによる電流は、３５０ｋＨｚの周期のパルス状のものであるが、ローパスフィルタで高周波成分が除去されオーディオ信号が復元される。このオーディオ信号がスピーカに供給される。
【００３６】
電源供給部３のスイッチングクロック（８７．５ｋＨｚ）とＤ級アンプ２のサンプリングクロック（３５０ｋＨｚ）は、整数倍（４倍）であり、且つ同一のシステムクロック（１１．２ＭＨｚ）を分周したものであるため、周波数的に完全に同期しており、周波数ずれによるビートが発生してスピーカから出力されることがない。
【００３７】
図３は、このオーディオアンプの電源起動時のコントローラ１０の動作を説明するタイミングチャートである。パワースイッチ（タクトスイッチ）がオンされると、その立ち下がりエッジでパワーリレーをオンして電源供給部３にＡＣラインの電源を供給する。そして、この電源供給部のスイッチングクロックの供給を開始し、図４に示す変化波形でデューティ比を制御しながら４５％デューティまでデューティ比を上昇させる。この上昇に約１秒の時間を要する。こののち、電源電圧を検出し、所定の値まで電圧が上昇していない場合には、異常終了する。電源が正常であれば、各種回路のチェックを行い、これらの全てが正常であれば、スピーカリレーをオンして動作を可能にする。正常であれば、パワースイッチがオンされてからスピーカリレーがオンされるまで約５秒である。
【００３８】
このように、電源供給部３のスイッチングクロックのデューティ比を指数関数的に上昇させたことにより、電源オン直後の突入電流を極力抑えることができるとともに、目的のデューティに達するまでの時間を短くすることができた。
【００３９】
【発明の効果】
以上のようにこの発明によれば、電源オン直後はデューティ比を低く抑えて且つその増加の傾きを緩くしているため、大容量コンデンサなどに対する突入電流を防止することができ、その後はデューティ比を急激に増加させるため立ち上げまでの時間を短縮することができる。
【００４０】
また、この発明では、インバータのスイッチングクロックおよびＤ級アンプ回路のキャリアクロックを１つの発振手段から一元的に供給するようにしたことにより、両者は周波数的に完全に同期して周波数ずれを生じることがなくなり、ビートが発生して、スピーカから出力されるとこがなくなる。
【図面の簡単な説明】
【図１】この発明の実施形態であるオーディオアンプの回路図
【図２】同オーディオアンプの分周回路を説明する図
【図３】同オーディオアンプの起動時の制御部の動作を示すタイミングチャート
【図４】同オーディオアンプの起動時の電源供給部に対するデューティ比の制御曲線を示す図
【図５】起動時に前記電源供給部に供給されるクロックパルスの波形を示す図
【図６】Ｄ級アンプのＰＷＭ波形の例を示す図
【符号の説明】
１…制御部、２（２Ｌ，２Ｒ）…Ｄ級アンプ、３（３Ｌ，３Ｒ）…電源供給部１０…制御部、１１…クリスタル発振部、１２〜１４…フォトカプラ

Claims

スイッチングインバータを用いた電源回路を備えたオーディオアンプにおいて、
前記スイッチングインバータにスイッチングクロックを供給する制御部であって、電源オン直後に前記スイッチングクロックのデューティ比を低レベルから目的のデューティ比まで指数関数的に増加させてゆく制御部を備えたことを特徴とするオーディオアンプ。
インバータを用いた電源回路、および、Ｄ級のアンプ回路を備えたオーディオアンプにおいて、
発振手段と、この発振手段が発振したクロック信号を分周する分周手段と、を１系統設け、
この１系統の発振手段、分周手段を介して前記インバータにスイッチングクロックを供給するとともに、前記Ｄ級アンプにキャリアクロックを供給することを特徴とするオーディオアンプ。
前記発振手段および分周手段と、前記インバータおよびＤ級アンプ回路とは互いにアイソレートされている請求項２に記載のオーディオアンプ。