JP2018088819A - 高周波電源 - Google Patents
高周波電源 Download PDFInfo
- Publication number
- JP2018088819A JP2018088819A JP2018034320A JP2018034320A JP2018088819A JP 2018088819 A JP2018088819 A JP 2018088819A JP 2018034320 A JP2018034320 A JP 2018034320A JP 2018034320 A JP2018034320 A JP 2018034320A JP 2018088819 A JP2018088819 A JP 2018088819A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- switching elements
- output
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
SQ3,SQ4との関係を示す図である。なお、パルス信号SQ1,SQ2,SQ3,SQ4は、図15(b)に示すように、フル・ブリッジ接続された4個のスイッチング素子Q1,Q2,Q3,Q4の各ゲートに入力される2相のスイッチングパルスである。
とQ2,及びスイッチング素子Q3とQ4が同時にオンして過大な電流が流れないようにす
るために、パルス信号SQ1,SQ3のレベルとパルス信号SQ2,SQ4のレベルが反転する部分にデッドタイムが設けられている。
うに、振動しながら減衰していく。
路で構成される残留高周波除去回路107を設けているので、回路構成が複雑になっている。
グ素子に対してローレベルの信号を出力するとともに、残りの2個のスイッチング素子に対してハイレベルの信号を出力する(請求項5)。
正弦波の高周波電圧voutとなり、負荷10に出力される。インバータ回路3から出力さ
れる高周波電圧vinvは、制御部9によりフィードバック制御によって所定の高周波電圧
に制御される。制御部9は、可変直流電源2で生成される直流電圧Vdcのレベルを変化させることにより、インバータ回路3から出力される高周波電圧vinvのレベルを変化させ
る。
波電力Pfが変化するので、制御部9は、進行波電力Pfと目標出力電力Pfsの偏差ΔPを監視し、その誤差ΔPがゼロになるように可変直流電源2の出力電圧Vdcを制御する。
子対(c−d)には可変直流電源2から出力される直流電圧Vdcが供給される。インバータ回路3の出力端子対(a−b)からは、周波数fの波形が矩形波の高周波電圧vinvが
出力される。インバータ回路3から出力される高周波電圧vinvは、後段の直列共振回路
4とフィルタ回路5を通過することによって高調波成分が除去され、高周波電源1の出力端からは周波数fの正弦波の高周波電圧voutが出力される。
f(基本周波数)よりも高い周波数の信号の通過を阻止することにより、インバータ回路3で発生する高調波を除去する。
。電力検出部6は、方向性結合器を含み、その方向性結合器から高周波電圧voutに含ま
れる進行波電圧vfと反射波電圧vrを検出する。電力検出部6は、進行波電圧vfと反射
波電圧vrをそれぞれ進行波電力Pfと反射波電力Prに変換して制御部9に出力する。なお、高周波電源1は、例えば、特性インピーダンスRo=50Ωで設計されているので、
進行波電力Pf及び反射波電力Prは、Pf=vf 2/Ro、Pr=vr 2/Roの演算式により変換される。
’がローレベルに反転するタイミングとドライブパルスdv2’,dv3’がハイレベルに反転するタイミングは僅かにずれている。このずれ時間は、ドライブパルス発生部7から出力されるドライブパルスdv1,dv2に基づいて生成されるドライブ信号SQ1,SQ2によってスイッチング素子Q1,Q2が同時にオンしないようにするため(第1のアームの部分で入力端子対(c−d)が短絡しないようにするため)のデッドタイムであり、ドライブパルスdv3,dv4に基づいて生成されるドライブ信号SQ3,SQ4によってスイッチング素子Q3,Q4が同時にオンしないようにするため(第2のアームの部分で入力端子対(c−d)短絡しないようにするため)のデッドタイムである。
ON期間(ハイレベル期間)にだけ出力されるように、ドライブパルスdv1’〜dv4’のパルス波形を整形する回路である。具体的には、論理回路703は、ドライブ制御信号SDCのON期間ではドライブパルスdv1’〜dv4’と同一の波形を有し、ドライブ制御信号SDCのOFF期間(ローレベル期間)では、ドライブパルスdv2’,dv4’をハイレベルに固定し、ドライブパルスdv1’,dv3’をローレベルに固定したドライブパルスdv1〜dv4を出力する。
。また、図5は、ドライブパルスdv1,dv4がハイレベルで、かつ、ドライブパルスdv2,dv3がローレベルの期間にタイミングtLが生じた場合の波形図である。
回路3内のスイッチング素子Q1〜Q4のゲートにはそれぞれドライブパルスdv1’,dv2’,dv3’,dv4’のレベルを増幅したドライブ信号SQ1〜SQ4が入力される。ドライブ信号SQ1〜SQ4は、ローレベルでスイッチング素子Q1〜Q4が遮断状態となり、ハイレベルで導通状態となるパルス信号である。
ドライブ信号SQ1〜SQ4のハイレベルの値を適切に設定することにより、高周波電源1の出力停止時に発生する振動の抑制を最適な状態にすることができる。
制御する。従って、制御部9には、制御目標の目標出力電力Pfsが入力される。ユーザは、目標出力電力Pfsを、入力装置(図示省略)を操作して手動で入力したり、予め設定したプログラムにより自動で入力させたりすることができる。また、制御部9は、高周波電圧voutの出力形式を制御する。高周波電源1には、出力形式として高周波電圧voutを連続的に出力させる連続出力モードと高周波電圧voutを断続的に出力させるパルス出力モ
ードが設けられており、ユーザは、連続出力モードとパルス出力モードのいずれかの出力形式で高周波電源1から高周波電圧voutを出力させることができる。従って、制御部9
には、モード切替信号SMSと、パルス出力の条件(周波数とデューティ比)を含むパルス出力情報PSが入力される。ユーザは、出力形式の切り替えやパルス出力の条件を入力装置(図示省略)を操作して手動で行ったり、予め設定したプログラムにより自動で行わせたりすることができる。
RAM(Random Access Memory)を備えるマイクロコンピュータやFPGAで構成される。制御部9は、駆動制御信号P−CNTを生成し、その駆動制御信号P−CNTを可変直流電源2に出力して可変直流電源2の出力電圧Vdcを制御する。駆動制御信号P−CNTは、高周波電源1の出力電力(進行波電力Pf)が目標出力電力Pfとなるように、可変
直流電源2の出力電圧Vdcを制御する信号である。
の偏差ΔP(=Pfs−Pf)を演算し、その偏差ΔPに基づいて当該偏差ΔPをゼロにす
る駆動制御信号P−CNTを生成する。具体的な駆動制御信号P−CNTの内容は、可変直流電源2の構成によって決定される。例えば、可変直流電源2が内部でDC−DCコンバータの駆動を制御する駆動パルスを生成する構成の場合、その駆動パルスの生成を制御する信号が駆動制御信号P−CNTとして制御部9から可変直流電源2に入力される。可変直流電源2が駆動パルスを外部から供給される構成の場合、制御部9が駆動パルスを生成し、その駆動パルスを駆動制御信号P−CNTとして可変直流電源2に入力することも可能である。
の高周波)の高周波電力に変換して負荷10に出力する。制御部9は、フィードバック制御によって可変直流電源2がインバータ回路3に供給する直流電圧Vdcを制御することにより、インバータ回路3から出力される進行波電力Pfを目標出力電力Pfsに制御する。
力の場合、例えば、出力開始から出力終了までの期間だけハイレベルとなるドライブ制御信号SDCをドライブパルス発生部7に出力する。出力開始から出力終了までの期間は、例えば、プラズマ処理中は連続して高周波電力を供給する場合、プラズマ処理の開始から終了までの期間である。
z]とデューティ比Dp[%]に基づいて周期Tp=1/fp[秒]、オン期間TON=Tp×
D/100[秒]のパルス信号からなるドライブ制御信号SDCを生成してドライブパルス発生部7に出力する。周波数fPは、高周波電圧vinvの基本周波数fよりも低い周波数である。また、パルス信号は、ハイレベル期間にインバータ回路3から高周波電圧vinvを
出力させる第1の状態が割り当てられ、ローレベル期間にインバータ回路3から高周波電圧vinvを出力させない第2の状態が割り当てられた2値信号である。
イブパルスdv1〜dv4は、ドライブパルスdv1,dv3がローレベル、ドライブパルスdv2,dv4がハイレベルに切り替わり(図4,図5参照)、次にハイレベルに反転するタイミングtHまでその状態が継続される。ドライブ制御信号SDCがローレベルか
らハイレベルに反転するタイミングtHから次のタイミングtLまでの期間では、ドライブパルスdv1〜dv4は、ドライブパルスdv1’〜 dv4’と同一波形となるので(
図4,図5参照)、インバータ回路3内のスイッチング素子Q1〜Q4は、H型ブリッジ回路の第1のアームの上側と第2のアームの下側の2個のスイッチング素子Q1,Q4と、残りの2個のスイッチング素子Q2,Q3(第1のアームの下側と第2のアームの上側のスイッチング素子)が周期T=1/fで交互にオン・オフ動作をする。従って、ドライブ制御信号SDCのハイレベル期間では、高周波voutが出力される。
する現象を抑制することができる。特に、スイッチング素子Q2,Q4を能動領域でオン動作させるようにすれば、スイッチング素子Q2,Q4内の抵抗成分によってLC成分に蓄積された電気エネルギーの消費を効果的に行わせることができるので、負荷10のインピーダンスの状態によっては、スイッチング素子Q2,Q4を飽和領域でオン動作させるよりも振動の抑制効果を高めることができる。
0μ秒、50μ秒、…)でインバータ回路3を停止させた直後の振動の振幅は、高周波voutの振幅Aのほぼ1/4以下に抑制されており、高周波voutの出力を停止させたときに生じる振動を十分に抑制することができることが分かる。
停止時における振動の発生を抑制することができる。
,Q3の各スイッチ回路を、各ゲートへの入力をドライブ信号SQ1,SQ3とローレベル信
号のいずれかに切り換える内容にし、H型ブリッジ回路の第1及び第2のアームの下側の2個のスイッチング素子Q2,Q4の各スイッチ回路を、各ゲートへの入力をドライブ信号SQ2,SQ4とハイレベル信号のいずれかに切り換える内容にしてもよい。また、ドライブ制御信号SDCのハイレベル期間に高周波voutの出力を停止させ、ローレベル期間に高周
波voutを出力させる論理にしてもよい。
1〜Q4のうち、第1及び第2のアームの上側又は下側に配置される2個のスイッチング素子をオン状態(導通状態)に固定し、残りの2個のスイッチング素子をオフ状態(遮断状態)に固定する(スイッチング素子Q1,Q3をオン状態にし、スイッチング素子Q2,Q4をオフ状態にする、又はスイッチング素子Q2,Q4をオン状態にし、スイッチング素子Q1,Q3をオフ状態にする)ようにしたので、高周波vinvの出力停止時に発生
する振動を好適に抑制することができる。
る高周波電源に適用することができる。
2 可変直流電源
3 インバータ回路(電力変換手段)
4 直列共振回路
5 フィルタ回路
6 電力検出器
7 ドライブパルス発生部(ドライブパルス生成手段)
701 基準発振器
702 パルス発生器
703 論理回路(論理演算手段)
703a,703c AND(論理積)回路
703b,703d NAND(否定論理積)回路
703e バッファ回路
703f,703g NOT(論理否定)回路
8 ドライバ(ドライブ信号生成手段)
801a フォトカプラ
801b アンプ(増幅手段)
9 制御部(ドライブ信号制御手段,ドライブ制御信号生成手段)
10 負荷(プラズマ処理装置)
a,b 出力端子対
c,d 入力端子対
T トランス
Q1,Q2,Q3,Q4 スイッチング素子
Claims (4)
- 4個のスイッチング素子のブリッジ回路を含み、ドライブ信号により各スイッチング素子をオン・オフ動作させて前記ブリッジ回路の入力端子対に供給される直流電力を高周波電力に変換して前記ブリッジ回路の出力端子対から出力する電力変換手段と、
前記スイッチング素子毎に、前記ドライブ信号を生成するドライブ信号生成手段と、
前記高周波電力の出力を停止させる場合、前記ブリッジ回路の2つのアームの上側又は下側に配置される2個のスイッチング素子に対するドライブ信号のレベルを各スイッチング素子が遮断するレベルに設定し、残りの2個のスイッチング素子に対するドライブ信号のレベルを各スイッチング素子が能動領域で動作するレベルに設定するドライブ信号制御手段を備えたことを特徴とする高周波電源。 - 前記ドライブ信号生成手段は、
前記ブリッジ回路の一方のアームの上側と他方のアームの下側に配置される2個のスイッチング素子に対するドライブパルスとして、スイッチング素子毎に前記電力変換手段から出力される前記高周波電力の周波数と同一の周波数を有する所定レベルの第1のドライブパルスを生成するとともに、前記ブリッジ回路の一方のアームの下側と他方のアームの上側に配置される2個のスイッチング素子に対するドライブパルスとして、スイッチング素子毎に前記第1のドライブパルスに対して位相がπだけずれた第2のドライブパルスを生成するドライブパルス生成手段と、
前記ドライブパルス生成手段で前記スイッチング素子毎に生成したドライブパルスを増幅して各スイッチング素子に対する前記ドライブ信号をそれぞれ生成する増幅手段と、
を含み、
前記ドライブ信号制御手段は、前記高周波電力の出力を停止させる場合、前記ブリッジ回路の2つのアームの上側又は下側に配置される2個のスイッチング素子に対してスイッチング素子毎に生成されたドライブパルスのレベルをローレベルに設定し、残りの2個のスイッチング素子に対してスイッチング素子毎に生成されたドライブパルスのレベルをハイレベルに設定する、請求項1に記載の高周波電源。 - 前記ドライブ信号制御手段は、
前記ブリッジ回路に電力変換動作をさせる第1の状態と前記ブリッジ回路に電力変換動作をさせない第2の状態とが割り当てられた2値信号からなるドライブ制御信号を生成す
るドライブ制御信号生成手段と、
前記ドライブ制御信号と前記ドライブパルス生成手段で前記スイッチング素子毎に生成された4個のドライブパルスを用いて所定の論理演算を行う論理演算手段と、
を含み、
前記論理演算手段は、前記ドライブ制御信号が前記第1の状態が割り当てられたレベルの期間では、前記ドライブ信号生成手段で生成される4個のドライブパルスと同一波形の信号を出力し、前記ドライブ制御信号が前記第2の状態が割り当てられたレベルの期間では、前記ブリッジ回路の2つのアームの上側又は下側に配置される2個のスイッチング素子に対してローレベルの信号を出力するとともに、残りの2個のスイッチング素子に対してハイレベルの信号を出力する、請求項2に記載の高周波電源。 - 前記論理演算手段は、
前記ドライブパルスと前記ドライブ制御信号の論理積を演算する2つのAND回路と、NOT回路によって前記ドライブパルスのレベルを反転した信号と前記ドライブ制御信号の否定論理積を演算する2つのNAND回路とを含み、
前記2つのAND回路には、前記ブリッジ回路の2つのアームの上側又は下側に配置される2個のスイッチング素子に対して生成されたドライブパルスが入力され、前記2つのNAND回路には、残りの2個のスイッチング素子に対して生成されたドライブパルスが前記NOT回路を介して入力される、請求項3に記載の高周波電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018034320A JP2018088819A (ja) | 2018-02-28 | 2018-02-28 | 高周波電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018034320A JP2018088819A (ja) | 2018-02-28 | 2018-02-28 | 高周波電源 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013236378A Division JP6301112B2 (ja) | 2013-11-15 | 2013-11-15 | 高周波電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018088819A true JP2018088819A (ja) | 2018-06-07 |
Family
ID=62493671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018034320A Pending JP2018088819A (ja) | 2018-02-28 | 2018-02-28 | 高周波電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018088819A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021145412A (ja) * | 2020-03-10 | 2021-09-24 | 株式会社ダイヘン | 高周波電源装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0412686A (ja) * | 1990-04-27 | 1992-01-17 | Juki Corp | 交流モータ駆動回路 |
JPH0947055A (ja) * | 1995-07-31 | 1997-02-14 | Fuji Electric Co Ltd | 電気自動車の電気システム |
JPH09201065A (ja) * | 1996-01-19 | 1997-07-31 | Toyota Motor Corp | 電源回路 |
JP2003109794A (ja) * | 2001-09-28 | 2003-04-11 | Haiden Kenkyusho:Kk | プラズマ発生方法及びプラズマ発生装置 |
JP2006074841A (ja) * | 2004-08-31 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 洗濯機のモータ制御装置 |
JP2011205746A (ja) * | 2010-03-24 | 2011-10-13 | Aisin Aw Co Ltd | 放電制御装置 |
JP2013135159A (ja) * | 2011-12-27 | 2013-07-08 | Tokyo Electron Ltd | プラズマ処理装置 |
-
2018
- 2018-02-28 JP JP2018034320A patent/JP2018088819A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0412686A (ja) * | 1990-04-27 | 1992-01-17 | Juki Corp | 交流モータ駆動回路 |
JPH0947055A (ja) * | 1995-07-31 | 1997-02-14 | Fuji Electric Co Ltd | 電気自動車の電気システム |
JPH09201065A (ja) * | 1996-01-19 | 1997-07-31 | Toyota Motor Corp | 電源回路 |
JP2003109794A (ja) * | 2001-09-28 | 2003-04-11 | Haiden Kenkyusho:Kk | プラズマ発生方法及びプラズマ発生装置 |
JP2006074841A (ja) * | 2004-08-31 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 洗濯機のモータ制御装置 |
JP2011205746A (ja) * | 2010-03-24 | 2011-10-13 | Aisin Aw Co Ltd | 放電制御装置 |
JP2013135159A (ja) * | 2011-12-27 | 2013-07-08 | Tokyo Electron Ltd | プラズマ処理装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021145412A (ja) * | 2020-03-10 | 2021-09-24 | 株式会社ダイヘン | 高周波電源装置 |
JP7301012B2 (ja) | 2020-03-10 | 2023-06-30 | 株式会社ダイヘン | 高周波電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102404469B1 (ko) | 무선주파수 전원 | |
JP4773165B2 (ja) | 高周波電源装置 | |
EP2211460B1 (en) | Amplifier circuitry | |
JP3641785B2 (ja) | プラズマ発生用電源装置 | |
JP6254861B2 (ja) | 高周波電源 | |
JP6301112B2 (ja) | 高周波電源 | |
JP2010114001A (ja) | プラズマ発生用電源装置 | |
WO2006018912A1 (ja) | ゼロボルテージスイッチング高周波インバーター | |
JP2009189242A (ja) | ゼロ電圧スイッチングによって動作するデジタル電力処理の方法および装置 | |
JP6219057B2 (ja) | 高周波電源 | |
JP6309411B2 (ja) | 高周波電源 | |
JP2018088819A (ja) | 高周波電源 | |
WO2017063571A1 (zh) | 不间断电源直流母线的放电装置及放电方法 | |
JP2016004745A (ja) | 高周波電源 | |
JP2001128462A (ja) | インバータ装置の制御方法 | |
JP2015012686A (ja) | 高周波電源装置 | |
JP2004322189A (ja) | 溶接機または切断機 | |
JP2016072001A (ja) | 高周波電源 | |
JP2016144277A (ja) | インバータ装置 | |
CN108321834B (zh) | 一种并网逆变器的控制方法及控制器 | |
JP6474985B2 (ja) | 高周波電源 | |
Hothongkham et al. | Analysis and comparison study of PWM and phase-shifted PWM full-bridge inverter fed high-voltage high-frequency ozone generator | |
JP2014220059A (ja) | 高周波電源 | |
CN114157152A (zh) | 一种llc谐振电路的控制方法及llc谐振电路 | |
JP2004297367A (ja) | オーディオアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200707 |