以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。特に、プラズマ処理システムに適用される高周波電源を例に説明する。
図1は、本発明に係る高周波電源の内部構成を示すブロック図である。
高周波電源1は、AC−DC変換部2、DC−DC変換部3、DC−RF変換部4、RF合成部5、RF検出部6及びRF電力制御部7を含む。DC−RF変換部4には同一構成の2つのDC−RF変換部4A,4Bが設けられている。第1のDC−RF変換部4Aから出力される電力P1と第2のDC−RF変換部4Bから出力される電力P2がRF合成部5で合成されて高周波電源1の出力端に接続されるプラズマ処理装置(図示省略)に出力される。DC−RF変換部4とRF合成部5を含む部分は負荷に高周波電力を出力する高周波生成部Uを構成し、プラズマ処理装置は高周波電源1に対する負荷に相当している。
高周波電源1は、プラズマ処理が開始されると、RF合成部5から高周波電力Poutを出力し、RF検出部6を介して負荷となるプラズマ処理装置に供給する。プラズマ処理装置のインピーダンス(負荷インピーダンスZL)はプラズマ処理中に変動するから、高周波電源1とプラズマ処理装置のインピーダンス不整合によりRF合成部5の出力電力Poutの一部の電力が反射されて高周波電源1に戻ってくる。
なお、高周波電源1からプラズマ処理装置に向かう高周波電力を進行波電力Pfといい、プラズマ処理装置側から反射されて高周波電源1に戻ってくる高周波電力を反射波電力Prという。RF合成部5から出力される高周波電力Poutは進行波電力Pfに相当する。したがって、本明細書では、RF合成部5から出力される高周波電力Poutを「進行波電力Pf」と表記することがある。
高周波電源1は、RF検出部6で検出される検出電力Poが目標電力Pcとなるようにフィードバック制御する。高周波電源1は、フィードバック制御において、目標電力Pcに対する検出電力Poの偏差E(=Pc−Po)に基づいて第1制御指令値CS1と第2制御指令値CS2を生成する。高周波電源1は、第1制御指令値CS1によりDC−DC変換部3へのPWM信号SPWMのパルス幅を制御することによってDC−DC変換部3の出力電圧Vdcを制御し(以下、この制御を「第1の出力制御」という。)、第2制御指令値CS2によりDC−RF変換部4への2つの高周波信号v1,v2の相互の位相差θを制御することによってRF合成部5の2つの電力P1,P2の合成割合η(θ)を制御する(以下、この制御を「第2の出力制御」という。)ことによってRF合成部5の出力電力Poutを制御する。
そして、高周波電源1は、後述するように、PWM信号SPWMのパルス幅がDC−DC変換部3内の半導体スイッチ素子QA(図3参照)のオン最小時間Tmin以上となる場合は、第1の出力制御によってRF合成部5の出力電力Poutを変化させて目標電力Pcに制御し、PWM信号SPWMのパルス幅がオン最小時間Tminよりも小さくなる場合は、第2の出力制御によってRF合成部5の出力電力Poutを変化させて目標電力Pcに制御する。第1の出力制御と第2の出力制御の詳細は後述する。
AC−DC変換部2は、商用電源からDC−DC変換部3への入力電圧(直流電圧)Vccを生成する回路ブロックである。AC−DC変換部2は、例えば、図2に示す4個の半導体整流素子Dをブリッジ接続した整流回路201と平滑回路202とからなる周知の電源回路で構成される。
DC−DC変換部3は、AC−DC変換部2から入力される直流電圧Vccを任意の電圧値の直流電圧Vdcに変換してDC−RF変換部4に入力する回路ブロックである。DC−DC変換部3は、DC−RF変換部4内の第1,第2のDC−RF変換部4A,4Bからそれぞれ出力される交流電力P1,P2を制御する機能を果たす。
DC−DC変換部3は、例えば、図3に示す、インバータに整流回路を組み合わせた周知のDC−DCコンバータで構成される。図3の回路例は、4個の半導体スイッチ素子QAをブリッジ接続したフル・ブリッジ回路からなるインバータ301を、トランスT1を介して整流回路302に接続した回路である。整流回路302は、4個の半導体整流素子DAをブリッジ接続し、その出力に平滑用のコンデンサCを接続した回路である。半導体スイッチ素子QAには、バイポーラトランジスタ、電界効果型トランジスタ、IGBT等が用いられ、半導体整流素子DAにはダイオードが用いられる。
トランスT1の一次巻線が接続されるインバータ301の出力ラインには、フェーズ・シフト・フル・ブリッジPWM制御方式によりインバータ301のソフトスイッチングを実現するために、インダクタL1が挿入されている。このため、トランスT1の一次巻線の両端の電圧レベルは、出力端子a,a’の出力レベルからインダクタL1の両端の電圧レベルの分だけ低下する。負荷インピーダンスZLの変動によってトランスT1の一次巻線に流れる負荷電流は変動するから、インバータ301の出力端子a,a’から出力される矩形波のレベルが一定であってもトランスT1の一次巻線の両端の電圧レベルは負荷インピーダンスZLの変動によって変動し、DC−DC変換部3の出力電圧Vdcも変動する。
DC−DC変換部3の出力電圧Vdcは、RF電力制御部7で生成されるPWM信号SPWMによってインバータ301の4個の半導体スイッチ素子QAのオン・オフ動作を制御することにより、制御される。本実施形態では、PWM信号SPWMのパルス幅TONが半導体スイッチ素子QAのオン最小時間Tminよりも小さくならないように制御されるが、後述するように、PWM信号SPWMのパルス幅TONがオン最小時間Tminに固定されてもDC−DC変換部3から出力される電圧Vdcは、負荷インピーダンスZLの変動によって変動する。
本実施形態では、フェーズ・シフト・フル・ブリッジPWM制御方式によりインバータ301をソフトスイッチングするために、インバータ301とトランスT1の間にインダクタL1を挿入しているが、インダクタL1を除いた回路でもよい。
DC−RF変換部4は、DC−DC変換部3から入力される直流電力を予め設定された高周波の交流電力に変換する回路ブロックである。予め設定された高周波は、2.0MHz、13.56MHz、40.68MHzなどのプラズマ処理用に規定された周波数である。
第1,第2のDC−RF変換部4A,4Bは、図4に示すハーフ・ブリッジ型のスイッチング・アンプで構成される。同図に示すスイッチング・アンプは、一対の電源端子b,b’の間に2つの同一タイプの半導体スイッチ素子QBの直列回路を接続し、2つの半導体スイッチ素子QBの接続点nと出力端子cとの間にフィルタ回路401を接続して出力回路が構成されている。フィルタ回路401は、コンデンサC1とインダクタが直列接続された共振回路と、インダクタとコンデンサC2がL型接続されたインピーダンス変換回路とを接続した回路である。なお、図4のインダクタL2は、共振回路のインダクタとインピーダンス変換回路のインダクタを合成したものである。トランスTは、一次巻線に入力される高周波信号v1(電圧信号)から一対の半導体スイッチ素子QBの駆動を行う互いに極性が反転した2つの駆動信号v1’,−v1’を生成する。すなわち、トランスTは、一対の半導体スイッチ素子QBの駆動を行うドライブ回路を構成している。
一方の電源端子bにDC−DC変換部3から出力される直流電圧Vdcが入力され、他方の電源端子b’は接地されている。本実施形態では、他方の電源端子b’を接地しているが、DC−DC変換部3から出力される直流電圧Vdcの逆極性の電圧−Vdcを他方の電源端子b’に入力するようにしてもよい。一対の半導体スイッチ素子QBにはNチャネル型のMOSFETが用いられるが、バイポーラトランジスタ等の他の種類のトランジスを用いることができる。また、一対の半導体スイッチ素子QBをNチャネル型とPチャネル型を組み合わせたコンプリメンタリ型にしてもよい。この場合は、トランスT2を省いて高周波信号vをそれぞれNチャネル型のMOSFETとPチャネル型のMOSFETのゲートに入力してもよい。
第1,第2のDC−RF変換部4A,4Bの各トランスT2の一次巻線に入力される高周波信号v1,v2は、RF電力制御部7で生成される。高周波信号v1,v2をv1=A1・sin(ω・t+φ1)、v2=A2・sin(ω・t+φ2)(ω=2・π・f)で表わすと、PWM信号SPWMのパルス幅が半導体スイッチ素子QAのオン最小時間Tmin以上の場合は、φ1=φ2=0として両者の位相差が無い高周波信号v1,v2が第1,第2のDC−RF変換部4A,4Bに入力されるが、PWM信号SPWMのパルス幅を半導体スイッチ素子QAのオン最小時間Tminにしても、検出電力Po>目標電力Pcの場合は、第1のDC−RF変換部4Aにv1=A・sin(ω・t)(φ1=0)の高周波信号v1が入力され、第2のDC−RF変換部4Bにv2=A・sin(ω・t+θ)(φ2=θ≠0)の高周波信号v2が入力される。高周波信号v1,v2の生成方法については後述する。
第1のDC−RF変換部4Aでは、高周波信号v1=A・sin(ω・t)がトランスT2の一次巻線に入力されると、トランスT2の一方の二次巻線から同相の高周波信号v1’=A’・sin(ω・t)が出力され、トランスT2の他方の二次巻線から逆相の高周波信号−v1’=−A’・sin(ω・t)が出力される。同相の高周波信号v1’は、一方の半導体スイッチ素子QB(図4では上側の半導体スイッチ素子QB)に入力され、逆相の高周波信号−v1’は、他方の半導体スイッチ素子QB(図4では下側の半導体スイッチ素子QB)に入力される。2つの半導体スイッチ素子QBは、Nチャネル型MOSFETであるから、一方の半導体スイッチ素子QBは、高周波信号v1’のハイレベル期間にオン動作をし、他方の半導体スイッチ素子QBは、高周波信号−v1’のハイレベル期間にオン動作をする。すなわち、2つの半導体スイッチ素子QBは、高周波信号v1’の半周期毎に交互にオン・オフ動作を繰り返す。
2つの半導体スイッチ素子QBが交互にオン・オフ動作を繰り返すことによって接続点nの電圧はv1’>0の期間に「Vdc」となり、v1’≦0の期間に接地レベルとなるように矩形波状に変化し、その矩形波がフィルタ回路401で直流分とスイッチングノイズが除去されて出力端子c,c’から出力される。出力端子c,c’から出力される電圧v1outは、高周波信号v1の振幅を増幅した電圧である。出力電圧v1outの振幅は、電源端子bに入力される直流電圧Vdcによって決まるから、DC−DC変換部3の出力電圧Vdcの変化に応じて出力電圧v1outの振幅は変化する。
第2のDC−RF変換部4Bでは、入力される高周波信号v2が高周波信号v1に対して位相差θを有する点が異なるだけで、上述した第1のDC−RF変換部4Aと同様の動作を行う。
なお、本実施形態では、第1,第2のDC−RF変換部4A,4Bをハーフ・ブリッジ型のスイッチング・アンプで構成しているが、フル・ブリッジ型やプッシュ・プル型のスイッチング・アンプで構成してもよい。また、第1,第2のDC−RF変換部4A,4Bは、スイッチング・アンプに限定されず、A級、B級、C級、D級、E級等のアンプの方式も限定されることはない。
RF合成部5は、DC−RF変換部4から出力される2つの電力P1,P2を合成する回路ブロックである。RF合成部5は、第1のDC−RF変換部4Aから出力される高周波電圧v1outと第2のDC−RF変換部4Bから出力される高周波電圧v2outとに位相差θ(=φ2−φ1≠0)があると、入力電力(P1+P2)のうち位相差θに応じた一部の電力PRを内部の抵抗Rで熱消費し、残りの電力Pout(=P1+P2−PR)を出力する機能を有する。
RF合成部5は、例えば、図5に示す伝送トランスT3と抵抗Rとからなるハイブリッド回路によって構成される。ハイブリッド回路は、1つの出力ポートNSと2つの入力ポートNA,NBを有し、ハイブリッド回路内の抵抗Rは、入力電力(P1+P2)のうち位相差θに応じた一部の電力PRを熱消費するための電力消費素子として機能する。高周波電源1の伝送系の特性インピーダンスを「Ro」(例えば、50[Ω])とすると、入力ポートNA,NBのインピーダンスRA,RBと出力ポートNSのインピーダンスRSと抵抗Rは、RA=RB=Ro、R=2・Ro、RS=Ro/2の関係を満たすように設計されている。
図5に示すように、第1のDC−RF変換部4Aの出力電圧v1outは、入力ポートNA,NBの一方のポートNAに入力され、第2のDC−RF変換部4Bの出力電圧v2outは、他方のポートNBに入力され、出力ポートNSから出力電圧v1outと出力電圧v2outを合成した電圧voutが出力される。
出力ポートNSに接続される負荷のインピーダンスが「Ro/2」の場合(RF合成部5と負荷とがインピーダンス整合をしている場合)のRF合成部5の電力合成動作は、出力電圧v1out,v2outをそれぞれv1out=V・sin(ω・t)、v2out=V・sin(ω・t+θ)とすると、下記のようになる。
抵抗Rの両端の電圧vRは、
vR=v1out−v2out=V・[sin(ω・t)−sin(ω・t+θ)] …(2)
であり、ポートNA,NBから伝送トランスT2に流れ込む電流i1,i2と抵抗Rを流れる電流iRは、
i1=v1out/Ro=V・sin(ω・t)/Ro…(3)
i2=v2out/Ro=V・sin(ω・t+θ)/Ro…(4)
iR=vR/(2・Ro)=V・[sin(ω・t)−sin(ω・t+θ)]/(2・Ro)…(5)
である。
従って、伝送トランスT1の一次巻線と二次巻線に流れる電流iL1,iL2は、
iL1=i1−iR=V・[sin(ω・t)+sin(ω・t+θ)]/(2・Ro)…(6)
iL2=i2+iR=V・[sin(ω・t)+sin(ω・t+θ)]/(2・Ro)…(7)
で表わされ、出力ポートNSから出力される電流ioutと電圧voutは、
iout=iL1+iL2=V・[sin(ω・t)+sin(ω・t+θ)]/Ro …(8)
vout=iout・(Ro/2)=V・[sin(ω・t)+sin(ω・t+θ)]/2
=V・cos(θ/2)・sin(ω・t+θ/2)] …(9)
となる。
出力ポートNSから出力される電力Poutと抵抗Rで消費される電力PRを求めると、
Pout=vout 2/(Ro/2)=2・vout 2/Ro
=V2・[sin(ω・t)+sin(ω・t+θ)]2/(2・Ro)…(10)
=2・[V・cos(θ/2)]2・sin2(ω・t+θ/2)/Ro…(10’)
PR=vR 2/(2・Ro)
=V2・[sin(ω・t)−sin(ω・t+θ)]2/(2・Ro)…(11)
=2・[V・sin(θ/2)]2・cos2(ω・t+θ/2)/Ro…(11’)
となる。
入力ポートNA,NBから入力される電力P1,P2は、P1=V2・sin2(ω・t)/Ro、P2=V2・sin2(ω・t+θ)/Roであるから、RF合成部5に入力される電力Pinは、
Pin=P1+P2=V2・[sin2(ω・t)+sin2(ω・t+θ)]/Ro
である。一方、RF合成部5から出力される電力Poutと抵抗Rで熱消費される電力PRの合計電力Psumは、
Psum=V2・[sin(ω・t)+sin(ω・t+θ)]2/(2・Ro)
+V2・[sin(ω・t)−sin(ω・t+θ)]2/(2・Ro)
=V2・[sin2(ω・t)+sin2(ω・t+θ)]/Ro
であるから、Pin=Psumである。
従って、θ=0であれば、PR=0より、入力電力PinがそのままRF合成部5から出力され、θ≠0であれば、入力電力P1,P2を位相差θに応じた所定の割合η(θ)で合成した合成電力PoutRF合成部5から出力されることになる。
位相差θに応じた所定の割合η(θ)は、(10’)式に示されるようにcos2(θ/2)であり、この特性は、図6の特性(イ)に示すようになる。位相差θをゼロから増加させると、電力の合成割合η(θ)は、cos2(θ/2)の特性で単調に減少し、位相差θ=180[deg]でゼロになる。従って、位相差θをゼロから180[deg]の範囲で変化させることにより、RF合成部5から出力される電力Poutの大きさを制御することができる。
なお、特性(イ)は、出力ポートNSに接続される負荷のインピーダンスが「Ro/2」の場合の例であるが、出力ポートNSに接続される負荷のインピーダンスが「Ro/2」と異なる場合でも位相差θをゼロから180[deg]の範囲で変化させることにより、RF合成部5から出力される電力Poutの大きさを制御することができる。
RF合成部5に用いるハイブリッド回路は、図5に示した回路構成に限られない。例えば、図7に示す回路構成のハイブリッド回路をRF合成部5に用いることができる。図7に示すハイブリッド回路は、伝送トランスT3の一次巻線と二次巻線の両端をそれぞれコンデンサC’で接続した回路構成を有し、一次巻線の両端と二次巻線の両端の4つの端子が不平衡の入出力端子となっている。RF合成部5として用いる場合は、一次巻線の一方の端子p1が合成電力の出力端子となり、一次巻線の他方の端子p2と二次巻線の一方の端子p3が入力端子となり、二次巻線の他方の端子p4は熱消費用の抵抗Rを接続する端子となる。
図5に示す回路構成では位相差θが「0°」の場合は抵抗Rでの消費電力PRがゼロになったが、図7に示す回路構成では、位相差θが「90°」の場合に抵抗Rでの消費電力PRがゼロになり、位相差θが「90°」からずれると、そのずれ分に応じた電力PRが抵抗Rで消費される。すなわち、図7に示す回路構成の場合は、電力合成の割合η(θ)が図5に示す回路構成に対して「90°」進むので、図6の特性(ロ)に示すように、cos2(θ/2+π/2)=sin2(θ/2)の特性になる。
RF合成部5は、ハイブリッド回路と同様の機能を果たすものであれば、他の回路であってもよい。例えば、特開2008−28923号公報に記載の高周波電力合成器や実開平4−48715号公報に記載の出力合成回路を用いることができる。
RF検出部6は、RF合成部5から負荷(プラズマ処理装置)に向かう進行波電力Pfと負荷(プラズマ処理装置)側から戻ってくる反射波電力Prを検出する機能を有する。そして、進行波電力Pfの検出値を進行波電力Poとして検出する。または、進行波電力Pfの検出値から反射波電力Prの検出値を減算した負荷側電力Ploadの検出値を検出電力Po(=Pf−Pr)として出力する。検出電力PoはRF電力制御部7に入力される。進行波電力Pfの検出値を検出電力Poとするか、負荷側電力Ploadの検出値を検出電力Poとするかは、予め定めておく。本実施形態では、進行波電力Pfの検出値を検出電力Poとして出力する例を示す。なお、進行波電力Pfの検出値を検出電力Poとして出力する場合は、反射波電力Prを検出する機能を有しなくてもよい。
従って、RF電力制御部7は、RF検出部6から検出電力Poとして出力される進行波電力Pfが制御目標の電力Pc(以下、「目標電力Pc」という。)に一致するように、DC-DC変換部3のPWM信号SPWMのパルス幅とDC-RF変換部4から出力される高周波電圧v1out,v2outの位相差θを制御する。目標電力Pcは、予め設定されている出力電力のプロファイルに基づいてプラズマ処理中にRF電力制御部7に設定される。
RF電力制御部7は、CPU(Central Processing Unit)、ROM(Read Only Memory)及びRAM(Random Access Memory)を備えるマイクロコンピュータによって構成される。CPUがROMに記憶された所定の制御プログラムを実行することにより、PWM信号SPWMのパルス幅と高周波電圧v1out,v2outの位相差θが制御される。
ここで、RF電力制御部7による高周波電源1の出力制御について説明する。
負荷インピーダンスZL(プラズマ処理装置のインピーダンス)の値は、一定ではなく、プロセスの進行に伴い変動する。負荷インピーダンスZLが変動すると、フィルタ回路401を構成する素子や配線における電圧降下の度合いが変動するため、仮にDC−RF変換部4の2つの半導体スイッチ素子QBの接続点nにおける電圧値(矩形波なので平均値などで表した電圧値)が一定であっても、DC−RF変換部4の出力端における電圧値が変動する。そのため、DC−RF変換部4から出力される2つの電力P1,P2も変動する。従って、第1の出力制御だけでRF合成部5の出力電力Poutを制御した場合、出力電力Poutの制御範囲は負荷インピーダンスZLの値によって異なる。
図8は、高周波電源に接続される負荷のインピーダンスが変動した場合のDC−DCコンバータの出力電流と出力電圧の関係をシミュレーションした一例である。シミュレーションは、図1の回路構成でDC−RF変換部4には同相の高周波信号v1,v2を入力し、DC−DC変換部3に入力するPWM信号SPWMのパルス幅を変化させてRF検出部6の検出電力Poを目標電力Pcに一致させる制御(第1の出力制御)をした場合のDC−DC変換部3の出力電圧Vdcと出力電流Idcを、負荷に接続するA〜Iの負荷インピーダンスについて調べたものである。
A〜Iの負荷インピーダンスは、図8に示すスミスチャート上の点A〜Iにプロットされるインピーダンスで、高周波電源1の出力インピーダンス(特性インピーダンスRo)に対して、(反射係数Γ,位相ψ[deg])がA=(0.00,不定)、B=(0.99,±180),C=(0.99,+135),D=(0.99,+90),E=(0.99,+45),F=(0.99,±0),G=(0.99,−45),H=(0.99,−90),I=(0.99,−135)となるインピーダンスである。
各特性曲線に付した符号A〜Iは、上記の負荷インピーダンスA〜Iに対応している。特性曲線Aは、負荷インピーダンスが高周波電源1の出力インピーダンスと整合している場合のシミュレーション結果で、目標電力Pcを減少させるのに応じてPWM信号SPWMのパルス幅を減少させると、DC−DC変換部3の出力電圧Vdcと出力電流Idcが特性曲線Aの右端から当該特性曲線Aに沿って変化することを示している。
特性曲線Aの左端は、PWM信号SPWMのパルス幅がオン最小時間Tminになる点である。PWM信号SPWMのパルス幅はオン最小時間Tminよりも小さく制御できないので、特性曲線Aの左端(「●」の点)より左側の領域は、第1の出力制御では出力制御ができない領域である。特性曲線Aの左端に付した数値「100」は、PWM信号SPWMのパルス幅をオン最小時間Tminに設定したときに高周波電源1から負荷に出力される出力電力Pout[W]を示している。特性曲線B〜Iについても同様である。
同図に示されるように、第1の出力制御ではPWM信号SPWMのパルス幅がオン最小時間Tminに制限されたときに高周波電源1が出力可能な出力電力Poutは、負荷インピーダンスの値によって異なることが分かる。同図のシミュレーション結果によれば、負荷インピーダンスB〜Iはいずれも全反射負荷であるが、負荷インピーダンスB,Cでは出力電力Poutを100[W]以下に制御することができるのに対し、負荷インピーダンスE〜Hでは出力電力Poutを370[W]以下に制御することはできない。このため、例えば、負荷インピーダンスがスミスチャート上のB,Cの辺りにあり、高周波電源1の出力電力Poutが第1の出力制御によって200[W]の目標電力Pcに制御できていても負荷インピーダンスがスミスチャート上のE〜Iの辺りに急変すると、第1の出力制御では高周波電源1の出力電力Poutを目標電力Pcに制御できない状態が生じる。
そこで、本実施形態に係る高周波電源1では、目標電力Pcに対するRF検出部6の検出電力Po(出力電力Poutの検出値)の偏差E(=Pc−Po)に基づいてPWM信号SPWMのパルス幅を操作する制御値Coを設定し、その制御値Coによって決定されるパルス幅がオン最小時間Tminよりも小さくなる場合は、PWM信号SPWMのパルス幅をオン最小時間Tminに固定し、DC−RF変換部4への2つの高周波信号v1,v2の相互の位相差θを変化させる制御に切り換えて検出電力Poが目標電力Pcに一致するように制御する。すなわち、第1の出力制御を第2の出力制御に切り換えて負荷への出力電力Poutを目標電力Pcに制御する。
RF電力制御部7には、上記の出力制御をするために、偏差演算部701、制御値演算部702、制御指令値出力部703、第1の制御信号生成部704及び第2の制御信号生成部705が含まれる。
偏差演算部701には所定の出力電力のプロファイルに基づいて目標電力Pcが設定される。偏差演算部701は、目標電力Pcに対するRF検出部6の検出電力Poの偏差E=Pc−Poを演算する。
制御値演算部702は、偏差演算部701で演算された偏差Eに対してPI補償演算を行って制御値Coを演算する。制御指令値出力部703は、第1制御指令値CS1と第2制御指令値CS2を生成し、第1制御指令値CS1を第1の制御信号生成部704に出力し、第2制御指令値CS2を第2の制御信号生成部705に出力する。制御指令値出力部703には、第1の出力制御と第2の出力制御を切り換えるための閾値Cthが入力される。
閾値Cthは、第1の制御信号生成部704で生成されるPWM信号SPWMのパルス幅がオン最小時間Tminとなる値である。本実施形態では、後述するように、第1の制御信号生成部704で鋸波のキャリア信号SCと制御値Coのレベルを比較し、SC≦Coの期間をパルス幅とするPWM信号SPWMを生成するので、閾値Cthは、PWM信号SPWMのパルス幅がオン最小時間Tminとなる制御値Coのレベルである。
制御指令値出力部703は、制御値Coと閾値Cthを比較し、Cth<Coであれば、第1の出力制御で検出電力Poの制御が可能と判断し、制御値Coを第1制御指令値CS1に設定して第1の制御信号生成部704に出力するとともに、「ゼロ」を第2制御指令値CS2に設定して第2の制御信号生成部705に出力する。一方、Co≦Cthであれば、第2の出力制御に切り換えなければ検出電力Poの制御が不可と判断し、閾値Cthを第1制御指令値CS1に設定して第1の制御信号生成部704に出力し、閾値Cthと制御値Coの差分に所定のゲインβを乗じた値(β×(Cth−Co))を第2制御指令値CS2に設定して第2の制御信号生成部705に出力する。
第1の制御信号生成部704は、三角波比較法によりDC−DC変換部3の駆動を制御するPWM信号SPWMを生成し、そのPWM信号SPWMをDC−DC変換部3に出力する。第2の制御信号生成部705は、第1のDC−RF変換部4A内の半導体スイッチ素子QBの駆動を制御する高周波信号v1と第2のDC−RF変換部4B内の半導体スイッチ素子QBの駆動を制御する高周波信号v2を生成し、高周波信号v1を第1のDC−RF変換部4Aに出力し、高周波信号v2を第2のDC−RF変換部4Bに出力する。
図9は、第1の制御信号生成部704の内部構成とPWM信号の生成方法を示す図であり、図10は、第2の制御信号生成部705の内部構成と高周波信号の生成方法を示す図である。
第1の制御信号生成部704には、例えば、鋸波のキャリア信号Scを発生するキャリア信号発生回路704aと、そのキャリア信号Scと制御指令値出力部703から入力される第1制御指令値CS1のレベルを比較してSc≦CS1の期間をパルス幅TONとするPWM信号SPWMを生成するPWM信号生成回路704bとが含まれる。キャリア信号発生回路704aは、例えば、ダイレクト・ディジタル・シンセサイザー(Direct Digital Synthesizer)で構成される。
キャリア信号発生回路704aは、図9(b)に示すように、[n・T〜(n+1)・T](T:周期、n=0,1,2,…)の波形がα・t(α:係数)で表わされるキャリア信号Scを生成する。従って、PWM信号生成回路704bで生成されるPWM信号SPWMのパルス幅TONは、TON=CS1/αで表わされる。Cth<Coでは、第1制御指令値CS1は制御値Coに設定され、その制御値Coは偏差Eによって変動するから、PWM信号SPWMのパルス幅TON=Co/αは偏差Eの変動に応じて変化するが、Co≦Cthでは、第1制御指令値CS1は閾値Cthに固定されるから、PWM信号SPWMのパルス幅TONはTmin=Cth/αに固定される。
第1制御指令値CS1は、PWM信号SPWMのパルス幅TONがオン最小時間Tminとなる閾値Cthよりも大きい値であるから、PWM信号SPWMのパルス幅TONは、オン最小時間Tminより小さい値に設定されることはない。このため、DC−DC変換部3は安定出力可能な範囲で出力電圧Vdcが制御される。
第2の制御信号生成部705には、正弦波の高周波信号v1を発生する第1の正弦波発生回路705aと、制御指令値出力部703から入力される第2制御指令値CS2を用いて高周波信号v1に対して位相差θを有する正弦波の高周波信号v2を発生する第2の正弦波発生回路705bとが含まれる。第1の正弦波発生回路705a及び第2の正弦波発生回路705bもダイレクト・ディジタル・シンセサイザー(Direct Digital Synthesizer)で構成される。
第1の正弦波発生回路705aには、高周波信号v1の振幅A、周波数f及び初期位相φ1の情報が入力される。これらの情報は予め設定された固定の情報で、周波数fは、上述したようにプラズマ処理システムに規定された2.0MHz、13.56MHz、40.68MHz等の周波数である。初期位相φ1は任意の値に設定可能であるが、本実施形態では、「0」に設定される。第2の正弦波発生回路705bにも高周波信号v2の振幅A、周波数f及び初期位相φ2の情報が入力されるが、θ=φ2−φ1、φ1=0より、制御指令値出力部703から出力される第2制御指令値CS2が初期位相φ2=θの情報として入力される。φ1≠0に設定した場合は、制御指令値出力部703から出力される第2制御指令値CS2に初期位相φ1を加算した値(CS2+φ1)が初期位相φ2の情報として入力される。振幅A及び周波数fの情報は、第1の正弦波発生回路705aに入力される振幅A及び周波数fの情報と同一である。
第1の正弦波発生回路705aは、振幅A、周波数f及び初期位相φ1の情報を用いてA・sin(2πf・t)で表わされる高周波信号v1(図10(b)のv1参照)を生成する。同様に、第2の正弦波発生回路705bは、振幅A、周波数f及び第2制御指令値CS2の情報を用いてA・sin(2πf・t+θ)(θ=CS2=β×(Cth−Co))で表わされる高周波信号v2(図10(b)のv2参照)を生成する。
次に、RF電力制御部7による高周波電源1の検出電力Poの制御動作について、図11に示すフローチャートを用いて説明する。
図11に示すフローチャートは、高周波電源1にプラズマ処理装置を接続したプラズマ処理システムのプラズマ処理中におけるRF電力制御部7の制御手順を示すフローチャートである。RF電力制御部7は、予め設定された周期で図11に示す処理手順を繰り返し行う。
RF電力制御部7は、プラズマ処理用に予め設定された出力電力のプロファイルに基づいて目標電力Pcを設定する(S1)。出力電力のプロファイルは、プラズマ処理システムの作業者によってプラズマ処理の処理内容毎に作成される。続いて、RF電力制御部7は、RF検出部6で検出される検出電力Poを読み込み(S2)、目標電力Pcに対する検出電力Poの偏差E=Pc−Poを演算する(S3)。
続いて、RF電力制御部7は、演算した偏差Eに所定のPI補償演算を行って制御値Coを算出するとともに(S4)、予め設定された閾値Cthを読み込み(S5)、制御値Coと閾値Cthを比較する(S6)。RF電力制御部7は、Cth<Coであれば(S6:NO)、第1制御指令値CS1に制御値Coを設定し(S7)、第2制御指令値CS2に「0」を設定して(S8)、ステップS11に移行する。一方、Co≦Cthであれば(S6:YES)、RF電力制御部7は、第1制御指令値CS1に閾値Cthを設定し(S9)、第2制御指令値CS2に閾値Cthと制御値Coの差分にゲインβを乗じた値(β×(Cth−Co))を設定して(S10)、ステップS11に移行する。
RF電力制御部7は、ステップS11に移行すると、第1制御指令値CS1を第1の制御信号生成部704に出力するとともに第2制御指令値CS2を第2の制御信号生成部705に出力してPWM信号SPWMと高周波信号v1,v2を生成する。すなわち、RF電力制御部7は、キャリア信号Scの瞬時値α・tを生成し、その瞬時値と第1制御指令値CS1とを比較してSc≦CS1のときはハイレベルとなり、CS1<ScのときはローレベルとなるPWM信号SPWMを生成する。また、RF電力制御部7は、振幅A、周波数f及び初期位相φ1=0の情報を用いて高周波信号v1=A・sin(2πf・t)の瞬時値を生成するとともに、振幅A、周波数f及び第2制御指令値CS2の情報を用いて高周波信号v1=A・sin(2πf・t+CS2)=A・sin(2πf・t+β×(Cth−Co))の瞬時値を生成する。
そして、RF電力制御部7は、PWM信号SPWMをDC−DC変換部3に出力し、高周波信号v1と高周波信号v2をそれぞれ第1のDC−RF変換部4aと第2のDC−RF変換部4Bに出力してステップS1に戻る。
上記の出力電力の制御では、Cth<Coであれば、DC−DC変換部3には制御値Coとキャリア信号Scのレベル比較によって生成されたPWM信号SPWMが入力される。また、第1のDC−RF変換部4Aと第2のDC−RF変換部4Bには同相(位相差θ=0)の高周波信号v1=v2=A・sin(2πf・t)が入力される。RF合成部5には同相の出力電圧v1out,v2outが入力されるから、RF合成部5では出力電力P1,P2がそのまま合成されてプラズマ処理装置に出力される。
一方、Co≦Cthであれば、DC−DC変換部3には閾値CSとキャリア信号Scのレベル比較によって生成されたPWM信号SPWM(パルス幅TONがオン最小時間Tminに固定されたPWM信号SPWM)が入力される。また、第1のDC−RF変換部4Aと第2のDC−RF変換部4Bには位相差θのある高周波信号v1==A・sin(2πf・t)、v2=A・sin(2πf・t+θ)が入力される。RF合成部5に位相差θのある出力電圧v1out,v2outが入力されと、RF合成部5では出力電力P1,P2がその位相差θに応じた1より小さい合成割合ηで合成されてプラズマ処理装置に出力される。
従って、Cth<Coでは、PWM信号SPWMのパルス幅TONは、オン最小時間Tmin以上の値となるから、第1の出力制御によって検出電力Poが目標電力Pcに制御され、Co≦Cthになると、第2の出力制御によって検出電力Poが目標電力Pcに制御される。
プラズマ処理システムでは、プラズマ処理中にプラズマ処理装置のインピーダンスが変動するため、第1の出力制御だけでは検出電力Poを目標電力Pcに制御できない状態が容易に生じ得るが、本実施形態によれば、第1の出力制御では制御できなくなると、第2の出力制御に切り換えるので、プラズマ処理装置のインピーダンスが変動しても検出電力Poの制御を安定して好適に行うことができる。
また、図8に示したように、第1の出力制御では出力制御ができない領域は高周波電源1に対する負荷インピーダンスによって変化するが、本実施形態によれば、プラズマ処理装置のインピーダンスが変動しても(負荷インピーダンスが変動しても)、PWM信号SPWMのパルス幅TONがオン最小時間Tmin以上となる場合は、第2の出力制御を行わず、PWM信号SPWMのパルス幅TONがオン最小時間Tminより小さくなる場合にだけ第2の出力制御に切り換えるので、RF合成部5で不必要に電力ロスをすることがない。
例えば、DC−DC変換部3が図8に示す出力特性を有している場合、プラズマ処理中におけるプラズマ処理装置のインピーダンスの変動の影響を受けないようにするために、第1の出力制御から第2の出力制御に切り換える切換制御を、本実施形態とは異なり、例えば、目標電力Pcが400[W]より小さくなる場合に行うようにしたとする。この切換制御では、図12に示すように、PWM信号SPWMのパルス幅TONをオン最小時間Tminに制御したときの出力電力Pminが400[W]以下となる場合でも出力電力Pminから400Wの領域Wでは第2の出力制御が行われるため、RF合成部5でDC−RF変換部4から出力される電力の一部を不必要に熱消費させることになる。本実施形態では、領域Wでも第1の出力制御をするので、RF合成部5で無駄に熱損失を生じさせることがない。
上記実施形態では、PWM信号SPWMを三角波比較法により生成していたので、キャリア信号Scとレベル比較をする制御値Coによって第1の出力制御と第2の出力制御の切換を制御していたが、PWM信号SPWMのパルス幅TONに、オン最小時間Tminに対応する閾値Tthを設け、図11のステップS4〜S6で直接パルス幅TONの制御値Toを演算し、その制御値Toを閾値Tthと比較するようにしてもよい。或いは、PWM信号SPWMのデューティ比Dに、オン最小時間Tminのデューティ比Dminに対応する閾値Dthを設け、図11のステップS4〜S6でデューティ比Dの制御値Doを演算し、その制御値Doを閾値Dthと比較するようにしてもよい。
上記実施形態では、DC−RF変換部4として同一構成の第1のDC−RF変換部4Aと第2のDC―RF変換部4Bを設け、両DC−RF変換部4A,4Bの出力電力P1,P2をRF合成部5で合成する構成としていたが、3個以上のDC−RF変換部を設け、各DC−RF変換部の出力電力を合成する構成にしてもよい。
図13,図14は、高周波生成部U’に同一構成の3個のDC−RF変換部を設ける場合のDC−RF変換部4’とRF合成部5’の回路構成を示す図である。DC−RF変換部4’には第1,第2のDC−RF変換部4A,4Bと同一構成の第3のDC−RF変換部4Cが追加され、RF合成部5’にはRF合成部5と同一構成の第1のRF合成部5Aと第2のRF合成部5Bが設けられている。
図13,図14の回路構成は、図1に示すDC−RF変換部4とRF合成部5に第3のDC−RF変換部4Cと第2のRF合成部5Bを追加し、RF合成部5の出力電力と第3のDC−RF変換部4Cの出力電力を第2のRF合成部5Bで合成する構成と見ることができる。
同一構成の3個のDC−RF変換部を設ける場合の第2の出力制御は、DC−RF変換部4’内の第1,第2のDC−RF変換部4A,4Bの出力電圧v1out,v2outを位相差θ=0で駆動し、第3のDC−RF変換部4Cの出力電圧v3outを出力電圧v1out,v2outに対して位相差θを設けて駆動するように制御する第1の位相差制御方法と、第2のDC−RF変換部4Bの出力電圧v2outを第1のDC−RF変換部4Aの出力電圧v1outに対して位相差θ1を設けて駆動し、第3のDC−RF変換部4Cの出力電圧v3outを第1のRF合成部5Aの出力電圧v4outに対して位相差θ2を設けて駆動するように制御する第2の位相差制御方法が考えられる。
図13は、第1の位相差制御方法で第2の出力制御を行う場合のDC−RF変換部4’とRF合成部5’の回路構成を示し、図14は、第2の位相差制御方法で第2の出力制御を行う場合のDC−RF変換部4’とRF合成部5’の回路構成を示している。
図13に示す第1の位相差制御方法は、第1,第2のDC−RF変換部4A,4Bと第1のRF合成部5Aの部分を等価な1つのDC−RF変換部に置き換えることができるので、第2の出力制御での位相差θの制御内容は上述した位相差θの制御内容と実質的に同じとなる。すなわち、第1のRF合成部5Aは第1のDC−RF変換部4Aの出力電力P1と第2のDC−RF変換部4Bの出力電力P2をそのまま合成する機能を果たし、第2のRF合成部5Bが負荷への出力電力Poutを位相差θに応じて調整する機能を果たす。
第1,第2,第3のDC−RF変換部4A,4B,4Cに入力する高周波信号v1,v2,v3の波形をv1=A1・sin(ω・t+φ1)、v2=A2・sin(ω・t+φ2)、v3=A3・sin(ω・t+φ3)とすると、図13に示す第1の位相差制御方法では、第1,第2のDC−RF変換部4A,4Bに、例えば、vA=A・sin(ω・t)(A1=A2=A、φ1=φ2=0)の高周波信号が入力される。
RF合成部5A,5Bの入力ポートと出力ポートが整合しているとすると、第1,第2のDC−RF変換部4A,4Bの出力電圧v1out,v2outは、v1out=v2out=V・sin(ω・t)で表されるから、第1のRF合成部5Aの出力電圧v4outは、(9)式より、
v4out=V・[sin(ω・t)+sin(ω・t)]/2
=V・sin(ω・t)
で表される。従って、第3のDC−RF変換部4CにvB=A・sin(ω・t+θ)(A3=A、φ3=θ)の高周波信号を入力し、第3のDC−RF変換部4Cからv3out=V・sin(ω・t+θ)を出力させると、第2のRF合成部5Bから、
vout=V・[sin(ω・t)+sin(ω・t+θ)]/2
=V・cos(θ/2)・sin(ω・t+θ/2)
の出力電圧voutが出力される。
第1,第2のDC−RF変換部4A,4Bの出力電力P1,P2は第1のRF合成部5Aで熱消費されることなく合成されるから、第1のRF合成部5Aから(P1+P2)の電力P4が出力されるが、第2のRF合成部5Bではその出力電力P4と第3のDC−RF変換部4Cの出力電力P3が(10’)式に示す合成式により合成され、
Pout=2・[V・cos(θ/2)]2・sin2(ω・t+θ/2)/Ro
で表される電力Poutが出力される。
従って、図13に示す回路構成では、第2の出力制御において、第1,第2のDC−RF変換部4A,4Bの出力電力P1,P2の合計電力P4=(P1+P2)と第3のDC−RF変換部4Cの出力電力P3との合成量を位相差θによって調整することにより、負荷への出力電力Poutが制御される。
一方、図14に示す第2の位相差制御方法は、第1のRF合成部5Aと第2のRF合成部5Bの両方で負荷への出力電力Poutが調整される。第1,第2のDC−RF変換部4A,4BにそれぞれvA=A・sin(ω・t)(φ1=0)とvB=A・sin(ω・t+θ)(φ2=θ)の高周波信号を入力し、第1,第2のDC−RF変換部4A,4Bからそれぞれ出力電圧V1out=V・sin(ω・t)、V2out=V・sin(ω・t+θ)が出力されるとすると、第1のRF合成部5Aの出力電圧V4outは、(9)式より
V4out=V・cos(θ/2)・sin(ω・t+θ/2)
で表される。
第3のDC−RF変換部4Cに位相差θに応じて振幅A3を調整したvC=V・cos(θ/2)・sin(ω・t+θ/2+ψ)(A3=V・cos(θ/2)、φ3=θ/2+ψ)の高周波信号を入力し、第3のDC−RF変換部4CからV・cos(θ/2)・sin(ω・t+θ/2+ψ)の出力電圧v3outを出力させるように制御すれば、第2のRF合成部5Bから
vout=V・cos(θ/2)・sin(ω・t+θ/2+ψ/2)
で表される出力電圧voutが出力され、
Pout=2・[V・cos(θ/2)・cos(ψ/2)]2・sin2(ω・t+θ/2+ψ/2)/Ro
で表される出力電力Poutが出力される。
従って、図14に示す第2の位相差制御方法では、第2の出力制御において、位相差θに基づく第1のRF合成部5Aでの出力電力P1と出力電力P2の合成量と位相差ψに基づく第2のRF合成部5Bでの出力電力P4と出力電力P3の合成量を調整することにより負荷への出力電力Poutが制御される。
図15,図16は、高周波生成部U”に同一構成の4個のDC−RF変換部を設ける場合のDC−RF変換部4”とRF合成部5”の回路構成を示す図である。DC−RF変換部4”には第1,第2のDC−RF変換部4A,4Bと同一構成の第3のDC−RF変換部4Cと第4のDC−RF変換部4Dが追加され、RF合成部5”にはRF合成部5と同一構成の第1のRF合成部5Aと第2のRF合成部5Bと第3のRF合成部5Cが設けられている。
RF合成部5”内の第1のRF合成部5Aは、DC−RF変換部4”内の第1のDC−RF変換部4Aの出力電力P1と第2のDC−RF変換部4Bの出力電力P2を合成し、第2のRF合成部5Bは、DC−RF変換部4”内の第3のDC−RF変換部4Cの出力電力P3と第4のDC−RF変換部4Dの出力電力P4を合成する。また、RF合成部5”内の第3のRF合成部5Cは、第1のRF合成部5Aの出力電力P5と第2のRF合成部5Bの出力電力P6を合成する。
同一構成の4個のDC−RF変換部を設ける場合の第2の出力制御でも2つの位相差制御方法が考えられる。第1の位相差制御方法は、第1のDC−RF変換部4Aの出力電圧v1outと第2のDC−RF変換部4Bの出力電圧v2outとの間に位相差θ1を設けるとともに、第3のDC−RF変換部4Cの出力電圧v3outと第4のDC−RF変換部4Dの出力電圧v4outとの間に位相差θ2を設け、その位相差θ2を制御して第2の出力制御における負荷への出力電力Poutを制御する方法である。第1の位相差制御方法は、図1に示すDC−RF変換部4とRF合成部5の構成を2つ設け、両構成から出力される2つの電力Poutを第3のRF合成部5Cで合成する方法に相当する。
図15は、第1の位相差制御方法で第2の出力制御を行う場合のDC−RF変換部4”とRF合成部5”の回路構成を示している。図15では、制御を簡単にするため、第1乃至第4のDC−RF変換部4A,4B,4C,4Dに入力する高周波信号v1,v2,v3,v4の波形をvA=A・sin(ω・t)(A1=A,φ1=0)、vB=A・sin(ω・t+θ)(A2=A,φ2=θ)、vA=A・sin(ω・t)(A3=A,φ3=0)、vB=A・sin(ω・t+θ)(A4=A,φ4=θ)としている。
図15に示す回路構成では、第2の出力制御において、第1のRF合成部5Aで第1のDC−RF変換部4Aの出力電力P1と第2のDC−RF変換部4Bの出力電力P2とが位相差θに基づく所定の割合で合成され、第2のRF合成部5Bで第3のDC−RF変換部4Cの出力電力P3と第4のDC−RF変換部4Dの出力電力P4とが位相差θに基づく所定の割合で合成される。
RF合成部5A,5B,5Cの入力ポートが整合しているとすると、第1のRF合成部5Aの出力電力P5と第2のRF合成部5Bの出力電力P6は、(10’)式より
P5=P6=2・V2・cos2(θ/2)・sin2(ω・t+θ/2)/Ro
で表される。そして、第3のRF合成部5Cでは出力電力P5と出力電力P6が熱消費されることなく合成されるから、第3のRF合成部5Cからは、
Pout=P5+P6=4・V2・cos2(θ/2)・sin2(ω・t+θ/2)/Ro
の出力電力Poutが負荷に出力される。
図15に示す回路構成では、位相差θによって出力電力P1,P2の合成量が調整され、位相差θによって出力電力P3,P4の合成量が調整されるので、きめ細かい制御が可能になる。
第2の位相差制御方法は、第1のDC−RF変換部4Aの出力電圧v1outと第2のDC−RF変換部4Bの出力電圧v2outを同一の位相で制御し、第3のDC−RF変換部4Cの出力電圧v3outと第4のDC−RF変換部4Dの出力電圧v4outを同一の位相で制御し、第1のRF合成部5Aの出力電圧v5outと第2のRF合成部5Bの出力電圧v6outとの間に位相差θを設ける方法である。
図16は、第2の位相差制御方法で第2の出力制御を行う場合のDC−RF変換部4”とRF合成部5”の回路構成を示している。図16に示す回路構成では、第2の出力制御において、第1のRF合成部5Aで第1のDC−RF変換部4Aの出力電力P1と第2のDC−RF変換部4Bの出力電力P2とがそのまま合成され、第2のRF合成部5Bで第3のDC−RF変換部4Cの出力電力P3と第4のDC−RF変換部4Dの出力電力P4とがそのまま合成される。そして、第3のRF合成部5Cで第1のRF合成部5Aの出力電力P5と第2のRF合成部5Bの出力電力P6とが位相差θに基づく所定の割合で合成される。
例えば、第1,第2のDC−RF変換部4A,4Bに入力する高周波信号v1,v2の波形をvA=A・sin(ω・t)(A1=A2=A,φ1=φ2=0)とすると、第1のRF合成部5Aの出力電圧v5outは、
v5out=V・[sin(ω・t)+sin(ω・t)]/2
=V・sin(ω・t)
で表される。また、第3,第4のDC−RF変換部4C,4Dに入力する高周波信号v3,v4の波形をvB=A・sin(ω・t+θ)(A3=A4=A,φ3=φ4=θ)とすると、第2のRF合成部5Bの出力電圧v6outは、
v6out=V・[sin(ω・t+θ)+sin(ω・t+θ)]/2
=V・sin(ω・t+θ)
で表される。
従って、第3のRF合成部5Cからは、(9)式より、
vout=V・cos(θ/2)・sin(ω・t+θ/2)]
の出力電圧voutが出力され、(10’)式より、
Pout=2・[V・cos(θ/2)]2・sin2(ω・t+θ/2)/Ro
の出力電力voutが負荷に出力される。
図16に示す回路構成では、位相差θだけで第1のRF合成部5Aの出力電力P5(=P1+P2)と第2のRF合成部5Bの出力電力P6(=P3+P4)の合成量が調整されるので、合成量の調整が簡単になる。
図1に示した実施形態では、第1のDC−RF変換部4Aの出力電圧v1outの初期位相φ1を固定し、第2のDC−RF変換部4Bの出力電圧v2outの初期位相φ2を変化させることによって位相差θ=φ2−φ1を変化させるようにしたが、初期位相φ2を固定し、初期位相φ1を変化させることによって位相差θ=φ2−φ1を変化させるようにしてもよい。また、初期位相φ1,φ2の両方を変化させることによって位相差θ=φ2−φ1を変化させるようにしてもよい。
初期位相φ1を固定し、初期位相φ2を変化させる方法では、RF合成部5の出力電圧voutは(9)式より2・V・cos(θ/2)・sin(ω・t+θ/2)で表わされるので、出力電圧voutの位相(ω・t+θ/2)も変化することになるが、初期位相φ1,φ2の両方を変化させて位相差θ=φ2−φ1を変化させる方法では、出力電圧voutの位相が位相差θの影響を受けないようにさせることができる利点がある。
すなわち、
vout=2・V・cos(θ/2)・sin(ω・t+θ/2)
=2・V・cos[(φ1−φ2)/2]・sin[ω・t+(φ1−φ2)/2]
であるから、出力電圧v1,v2の初期位相φ1,φ2を互いに逆方向に同一の大きさで変化させると、φ1=−φ2、θ=φ1−φ2=2・φ1となり、vout=2・V・cos(φ1)・sin(ω・t)となるから、出力電圧voutの位相を位相差θ=φ2−φ1の影響を受けないようにすることができる。
上記実施形態では、RF合成部5が2つのRF電力を合成する回路構成の場合について説明したが、RF合成部5を3つ以上のRF電力を合成する回路で構成してもよい。3つ以上のRF電力を合成する回路としては、例えば、図17に示す回路を用いることができる。
例えば、図17(b)の電力合成回路を用いて3つのRF電力を合成する場合、入力端子1,2,3にそれぞれ入力される入力電圧va,vb,vcをva=A・sin(ω・t+φa)、vb=B・sin(ω・t+φb)、vc=C・sin(ω・t+φc)、実効値をVarms,Vbrms,Vcrmsとすると、電力合成回路には、入力電力Pa=Varms 2/R、Pb=Vbrms 2/R、Pc=Vcrms 2/Rが入力される。va=vb=vcでなければ、回路内の3個の抵抗Rには差分電圧vab=va−vb、vbc=vb−vc、vca=vc−vaがそれぞれ生じるので、差分電圧vab、vbc、vcaの実効値をVabrms、Vbcrms、Vcarmsとすると、3つの抵抗RでそれぞれPab=Vabrms 2/R、Pbc=Vbcrms 2/R、Pca=Vcarms 2/Rの電力が熱消費される。
従って、入力電圧va,vb,vcの間で相互に位相差θab,θbc,θcaを設けることにより、電力合成回路から入力電力Pin=Pa+Pb+Pcの一部の電力(Pab+Pbc+Pca)を熱消費させ、残りの電力Pin−(Pab+Pbc+Pca)を負荷に出力させることができる。4つ以上のRF電力を入力する場合についても同様である。
上記実施形態では、高周波電源1に負荷としてプラズマ処理装置を接続したプラズマ処理システムを例に高周波電源1の出力制御を説明したが、本発明は、図18に示すように、高周波電源1とプラズマ処理装置8との間にインピーダンス整合装置9を設けた場合にも適用することができる。
インピーダンス整合装置9を設ける場合は、プラズマ処理装置8のインピーダンス(負荷インピーダンス)が変動してもインピーダンス整合装置9によって高周波電源1とプラズマ処理装置8とのインピーダンス整合が行われるが、インピーダンス整合装置9がインピーダンス整合処理をしている過渡的な期間は不整合状態であるから、インピーダンス整合装置9を備えたプラズマ処理システムでも本発明に係る高周波電源1の出力制御方法は、有効である。