KR20000002541A - 오디오 전원 증폭기 - Google Patents

Abstract

이 발명은 오디오 전원 증폭기에 관한 것으로, 스위칭 레귤레이터에 의해 출력 트랜지스터로 공급되는 정, 부의 전원전압이 베이스 입력인 오디오의 원 신호에 따라 출력측으로 출력될 때, 상기 출력 트랜지스터에서 출력되는 신호가 전원 전압보다 높은지 낮은지를 판단하여 상기 스위칭 레귤레이터의 동작을 제어함으로써 전원 전압이 출력 신호에 일치되도록 하고, 급격하게 라이징되는 신호의 입력시 발생하는 응답지연을 방지하기 위해 클램프 회로를 사용하며, 특히 상기 스위칭 레귤레이터에 의해 발생하는 출력 신호의 리플 성분을 리플 검출 수단에서 검출하고, 검출한 리플 성분을 원 신호와 동위상이 되도록 한 후 원 신호에서 리플 신호 성분을 제거시켜 최종 출력 신호가 리플이 없는 원 신호와 동일한 신호가 출력되도록 함으로써, 스위칭 레귤레이터 방식의 오디오 증폭기에 발생하는 리플을 제거하고, 그에 따라 음질의 저하를 방지하는 효과를 가진다.

Description

오디오 전원 증폭기

이 발명은 오디오에 관한 것으로 더욱 상세히 말하자면, 오디오 전원 증폭기에 관한 것이다.

오디오 전원 증폭기는 소비전력을 감소시키기 위해 여러 가지 방법을 사용하여 왔으며, 그중 한 방법으로, 전원 증폭기의 출력 트랜지스터에 공급하는 전원전압을 출력 신호에 동기하여 변동시킴으로써 상기 트랜지스터의 컬렉터에 걸리는 전압의 손실을 최소화하는 스위칭 레귤레이터 방법이 있다.

도1을 참조로 하여 상기의 내용을 구체적으로 설명한다.

우선, 도1은 종래의 전원 추종 방식을 사용한 오디오 전원 증폭기의 회로도이다. 도1에 도시되어 있듯이, 스위칭 레귤레이터 방식의 오디오 전원 증폭기는 쵸크 코일(choke coil)과 플라이휠 다이오드(flywheel diode), 콘덴서(condenser), 트랜지스터(Q1,Q2), 스위치 구동회로(1), 오차 증폭기(2), 클램프(clamp) 회로(3), 스위칭 레귤레이터(4), 트랜지스터(Q1,Q2) 등으로 구성되어 있다.

상기와 같이 구성된 스위칭 레귤레이터 방식은 출력 신호(Vo) 즉, 트랜지스터(Q1)의 이미터와 트랜지스터(Q2)의 컬렉터를 통해 출력되는 신호(Vo)를 오차 증폭기(2)가 초기 인가되는 전원전압(Vcc)과 비교한 오차값의 증폭하도록 하고, 증폭된 오차값을 입력으로 하는 스위칭 구동회로가 출력전압(Vo)과 스위칭 펄스의 출력 전압을 비교하여 비교치에 따라 스위칭 레귤레이터(40)를 동작시킨다.

따라서, 최종적으로 출력 신호(Vo)에 추종하는 전원전압 공급원이 형성된다.

그러므로, 출력 신호가 작을 경우 스위칭 레귤레이터의 구동으로 전원전압을 낮춰 전원 손실의 대부분을 차지하는 출력 트랜지스터(Q1)의 컬렉터 전압의 손실을 최소화한다.

여기서, 급격한 라이징 신호가 입력될 경우, 출력 트랜지스터(Q1)의 트랜지스터가 포화 영역에 들어가는 것을 방지하기 클램프 회로(3)를 사용하였다.

상기의 최종적인 결과 파형은 도2에 도시되어 있다. 도2는 상기 도1의 전원 증폭기의 출력 파형도이다.

이상과 같은 종래의 스위칭 레귤레이터 방식의 오디오 전원 증폭기는 스위칭 레귤레이터의 사용으로 도2의 (2)와 (3)과 같이 전원 증폭기의 출력 트랜지스터에 리플(ripple)이 발생하는 문제점을 가진다. 이러한, 리플은 오디오의 성능 저하 즉, 오디오 음질의 저하를 초래하게 된다.

따라서 이 발명의 종래의 단점을 해결하기 위한 것으로서, 전원 증폭기의 출력 트랜지스터에 발생하는 리플을 제거하는데 있다.

도1은 종래의 전원 추종 방식을 사용한 오디오 전원 증폭기의 회로도이고,

도2는 상기 도1의 전원 증폭기의 출력 파형도이고,

도3은 이 발명의 실시예에 따른 오디오 전원 증폭기의 회로도이고,

도4는 도3의 출력을 변화를 나타낸 파형도이다.

상기한 기술적 과제를 해결하기 위한 이 발명은,

스위칭 레귤레이터에 의해 출력 트랜지스터로 공급되는 정, 부의 전원전압이 베이스 입력인 오디오 신호(이하 오디오 원 신호라 한다.)에 따라 출력측으로 출력될 때, 상기 출력 트랜지스터에서 출력되는 신호가 전원 전압보다 높은지 낮은지를 판단하여 상기 스위칭 레귤레이터의 동작을 제어함으로써 전원 전압이 출력 신호에 일치되도록 하고, 급격하게 라이징되는 신호의 입력시 발생하는 응답지연을 방지하기 위해 클램프 회로를 사용하며, 특히 상기 스위칭 레귤레이터에 의해 발생하는 출력 신호의 리플 성분을 리플 검출 수단에서 검출하고, 검출한 리플 성분을 원 신호와 동위상이 되도록 한 후 원 신호에서 리플 신호 성분을 제거시켜 최종 출력 신호가 리플이 없는 오디오 원 신호와 동일한 신호가 출력되도록 한다.

이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 한 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.

도3은 이 발명의 실시예에 따른 오디오 전원 증폭기의 회로도이다.

첨부한 도3을 참조로 하여, 이 발명의 실시예에 따른 오디오 전원 증폭기를 설명한다.

첨부한 도3에 도시되어 있듯이, 이 발명의 실시예에 따른 오디오 전원 증폭기는,

이미터와 베이스가 서로 연결된 PNP 트랜지스터(Q1), NPN 트랜지스터(Q2)와,

상기 트랜지스터(Q1,Q2)의 이미터에 연결된 출력단(Vout)을 기준으로 대칭된 구성과,

상기 트랜지스터(Q1, Q2)의 베이스에 출력단이 연결되고 이미터에 반전 단자가 연결된 증폭기(10)와,

상기 증폭기(10)의 비반전 단자에 연결되어 오디오 신호와 피드백된 출력신호가 필터링된 신호를 가산하는 감산기(20)와,

상기 트랜지스터(Q1,Q2)의 이미터에 연결되어 출력 신호의 고주파 성분을 필터링하는 고역통과필터(30)와,

상기 고역통과필터(30)에서 출력한 신호를 입력받아 피드백되지 않은 오디오 신호인 원 신호에 동일한 위상을 가지도록 하여 상기 감산기(20)로 출력하는 위상 지연부(40)이루어져 있다.

상기에서 대칭된 구성은 전원전압(+Vcc, -Vcc)에 연결된 스위칭 레귤레이터(50,51)와, 컨버터(60,61)와, 클램프 회로(70,71)와, 에러 앰프(80,81)와, 스위치 드라이브(90,91)로 구성되어 있다.

상기와 같이 대칭된 구성은 양측이 동일한 구성 및 동작을 하므로, 그중 정측(+Vcc측)만을 설명한다.

전원전압(+Vcc)에 연결되어 스위칭 동작을 하는 스위칭 레귤레이터(50)와,

상기 스위칭 레귤레이터(50)에 연결된 컨버터(60)와,

상기 트랜지스터(Q1)의 컬렉터에 출력단과 반전 단자가 연결되고, 이미터에 비반전 단자가 연결된 클램프 회로(70)와,

상기 트랜지스터(Q1)의 컬렉터와 상기 클램프 회로(70)의 반전 단자에 반전 단자가 연결되고, 상기 클램프 회로(70)의 비반전 단자와 상기 트랜지스터(Q1)의 이미터에 비반전 단자가 연결된 오차 증폭기(80)와,

상기 오차 증폭기(80)의 출력단에 연결된 스위치 드라이브(90)로 구성되어 있다.

상기에서 컨버터(60)는 일측이 접지된 다이오드(D1)와 콘덴서(C1)와 상기 다이오드(D1)와 콘덴서에 각 단이 연결된 인덕터(L1)로 구성되어 입력되는 듀티비에 따라 출력되는 전압을 변화시킨다.

여기서, 상기 스위칭 레귤레이터(50)는 약100KHz에서 스위칭 동작을 하며, 이때, 스위칭 주파수는 오디오 신호주파수의 상한보다 충분히 작고, 동시에 바이폴라 트랜지스터가 스위칭 작동시의 손실이 커지지 않는 범위에서 선택한다.

상기 스위칭 레귤레이터(50)의 스위칭 동작으로 전원전압(+Vcc)은 상기 트랜지스터(Q1)의 컬렉터로 흐르게 된다.

이때, 컬렉터로 흐르는 전원 전압(+Vcc)은 직류 전원으로 상기 컨버터(60)에 의해 상기 스위칭 레귤레이터(50)의 듀티비에 비례하여 직류 전원으로 변화된다.

따라서, 상기 트랜지스터(Q1)의 컬렉터에 흐르는 전원 전압(+Vcc)은 기본적으로 베이스로부터 입력되는 신호에 따라 이미터로부터 출력측에 전달되는 출력 전압(Vo)이 결정된다. 즉, 상기 트랜지스터(Q1)가 PNP 타입이므로 베이스에 입력되는 전압이 증가에서 감소로 변하면, 상기 트랜지스터(Q1)의 이미터측의 전압(Vo)은 감소에서 증가로 변하고, 베이스에 입력되는 전압이 감소에서 증가로 변하면 상기 전압(Vo)은 증가에서 감소로 나타난다.

여기서 이 발명은 소비전력을 감소시키기 위해 다음과 같이 상기 Vce를 제어한다.

상기 오차 증폭기(80)의 비반전 입력에는 전원 전압(+Vcc)을 입력하고, 반전입력에는 상기 트랜지스터(Q1)의 이미터로부터 공급되는 기준 전압(Vo)을 입력한다.

상기 오차 증폭기(80)는 전원 전압(+Vcc)과 출력 전압(Vo)을 비교하여 비교치에 해당하는 신호를 상기 스위치 드라이브(90)로 출력하고, 그에 따라 상기 스위치 드라이브(90)는 상기 스위칭 레귤레이터(50)의 스위칭 펄스의 듀티비를 제어한다. 따라서 전원 전압(+Vcc)이 기준 전압(Vo)과 동일해지도록 제어하는 것이 가능하다.

여기서, 기준 전압은 출력 전압(Vo)을 Vla + Vlb만큼 레벨 쉬프트한 전압이다.

상기 출력 전압(Vo)은 출력 트랜지스터의 에미터 전압이므로, 스위칭 레귤레이터가 동작하고 있을 때 Q1의 Vce는 항상 일정치로 유지한다. 이렇게 해서 소비전력을 억제한다.

다만, 여기에서 주의해야 할 점은 스위칭 레귤레이터(50) 자체가 지니고 있는 응답이 지연되는 문제이다.

구형파와 같이 급격하게 라이징하는 입력이 있으면, 스위칭 레귤레이터(50)의 응답이 제시간에 되지 않는다. Vce가 베이스 이미터간 전압Vbe보다 작아지고, 출력 트랜지스터(Q1)가 포화되어버린다.

그래서, 클램프 회로(70)를 부가하여 대응하였다. 구체적으로는, 전술한 레벨 쉬프트 전압(Vla + Vlb)보다 낮은 전압(Vlb)을 기준으로 해서 클램프 회로를 동작시킨다. 여기서 이용한 클램프 회로(70)는, 일방향으로만 전류를 출력하는 편극성의 OP AMP이다.

상기 클램프 회로(70)는 다음과 같이 동작한다.

스위칭 레귤레이터의 출력전압이 (Vlb)보다 저하하려고 하면, 클램프 회로에서 전류가 공급되어 스위칭 레귤레이터의 출력전압(Q1의 컬렉터 전압)은 Vlb로 유지할 수 있다.

한편, 스위칭 레귤레이터(50)의 출력전압이 Vlb보다 높을 경우, 클램프 회로(70)가 개방이 되므로 아무런 영향도 미치지 않는다.

이와 같이, 클램프 회로(70)는 출력 트랜지스터(Q1)의 컬렉터 전압을 포화전압보다 항상 높게 유지하므로, 상기 트랜지스터(Q1)의 포화를 피할 수 있다.

클램프 회로(70)가 동작하고 있는 동안 출력전류는 Vcc에서 직접 공급되므로, 그만큼의 전력은 손실된다. 그러나, 클램프 회로(70)가 작동하는 기간은 충분히 짧아서 전력효율의 저하는 무시할 수 있는 정도이다.

이상과 같은 동작은 음측(-Vcc)측의 동작과 동일하다.

상기와 같은 동작에 따른 출력 전압의 파형은 도4의 (1)에 도시되어 있다.

도4는 도3의 출력을 변화를 나타낸 파형도이다.

도4의 (1)에 도시된 바와 같이 출력 전압의 파형은 상기 스위칭 레귤레이터(50)의 스위칭 동작시 발생하는 리플에 의해 오디오 원 신호에 비해 일그러진 파형이 나타난다.

그러나, 이러한 리플이 나타난 파형은 증폭기(10), 감산기(20), 고역통과필터(30)와 위상 지연부(40)의 다음과 같은 동작에 의해 제거된다.

상기 고역통과필터(30)는 출력 전압(Vo)을 입력받아 저주파 성분을 제거하여 도4의 (2)와 같이 고주파 성분인 리플 신호만을 추출하여 상기 위상 지연부(40)로 출력한다.

상기 위상 지연부(40)는 입력되는 리플 신호를 피드백 시간만큼 보상하여 오디오 원 신호의 위상과 동일해지도록 소정의 시간동안 지연시킨다. 이때, 상기 위상 지연부(40)는 버퍼, 또는 RC회로, 그 밖의 지연 소자를 이용하여 구성되어 질 수 있다.

상기 위상 지연부(40)에서 출력한 신호는 상기 감산기(20)에 입력된다.

상기 감산기(20)는 위상 보상된 리플 신호 이외에 오디오 원 신호를 입력받아 서로 감산하여, 감산한 파형을 상기 증폭부(10)로 출력한다.

그러면, 증폭부(10)는 상기 감산기(20)에서 출력한 신호를 비반전 단자의 입력으로 하여 증폭시켜 상기 트랜지스터(Q1, Q2)의 베이스 입력이 되도록 한다.

이때, 상기 트랜지스터(Q1,Q2)의 베이스로 입력되는 오디오 신호는 오디오 원 신호에서 리플 성분만큼이 제거된, 다시말해 도4의 (1)의 일그러짐과 반대되는 일그러짐을 가지는 파형을 가진다.

따라서, 상기 트랜지스터(Q1,Q2)의 이미터로 출력되는 출력 전압(Vo)의 파형은 상기 베이스에 나타나는 파형에 리플이 합성된 신호인 도4의 (3)과 같은 오디오 원 신호가 나타난다.

이 발명은 스위칭 레귤레이터 방식의 오디오 증폭기에 발생하는 리플을 제거하고, 그에 따라 음질의 저하를 방지하는 효과가 있다.

Claims (3)

1. 제1전원전압을 부하가 요구하는 형태의 직류전원으로 변화시키는 제1컨버터부와;

   제2전원전압을 부하가 요구하는 형태의 직류전원으로 변화시키는 제2컨버터와;

   상기 제1 및 제2 컨버터에 의해 변환된 제1 및 제2 전원전압을 베이스에 입력되는 신호에 따라 선택적으로 출력시키는 출력부와;

   상기 출력부에서 출력한 신호와 상기 제1컨버터에서 출력한 신호를 비교하여, 비교치에 따라 상기 제1전원전압의 부하인 듀티비를 제어하는 제1스위칭 제어부와;

   상기 출력부에서 출력한 신호와 상기 제2컨버터에서 출력한 신호를 비교하여, 비교치에 따라 상기 제2전원전압의 부하인 듀티비를 제어하는 제2스위칭 제어부와;

   상기 출력부에서 출력한 신호중 리플 성분만을 통과시키는 필터부와;

   상기 필터부에서 출력한 리플 성분이 오디오 원 신호의 위상과 동일하도록 리플 성분의 위상을 지연시키는 위상 지연부와;

   상기 위상 지연부에서 출력하는 신호와 오디오 원 신호를 합성한 후 증폭하여 상기 출력부의 베이스에 입력되도록 하는 합성부로 이루어진 오디오 전원 증폭기.
2. 제1항에 있어서, 상기 필터부는

   고주파 성분만을 통과시키는 고역통과필터(30)인 것을 특징으로 하는 오디오 전원 증폭기.
3. 제1항에 있어서, 상기 합성부는,

   오디오 원 신호에서 상기 위상 지연부(40)에서 출력하는 리플 성분만큼의 출력을 감산시키는 감산기(20)와, 상기 감산기에서 출력하는 신호를 입력받아 증폭시키는 비반전 증폭기인 증폭기(10)로 이루어지는 것을 특징으로 하는 오디오 전원 증폭기.