JP2564787Y2

JP2564787Y2 - 電力増幅装置

Info

Publication number: JP2564787Y2
Application number: JP1923892U
Authority: JP
Inventors: 博亮佐藤
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1992-02-29
Filing date: 1992-02-29
Publication date: 1998-03-09
Anticipated expiration: 2007-02-28
Also published as: JPH0570017U

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は、電力増幅装置に係り、
特に、構造が簡単で消費電力の少ない電力増幅装置に関
する。

【０００２】

【従来の技術】一般に、電力増幅装置は、オーディオ機
器等の各種の電気機器に使用されている。例えば図１１
はオーディオ機器等に用いられるＮチャネルパワーＭＯ
Ｓ−ＦＥＴによる増幅器を示し、このＰＷＭ電力増幅器
は、オペアンプ等を内蔵する三角波発生部２から出力さ
れた例えば５００ＫＨｚ程度のキャリア信号としての三
角波４を、ＰＷＭ用コンパレータ６、抵抗Ｒ１〜Ｒ５、
コンデンサＣ１〜Ｃ３を適宜組み合わせてなるＰＷＭ変
調部５のＰＷＭ用コンパレータ６の＋入力端子へ入力
し、このコンパレータ６へ入力した上記三角波４と上記
コンパレータ６の−入力端子へ入力したオーディオ入力
等のアナログの入力信号８とを比較し、入力信号８の振
幅に応じてパルス幅を変えるようにしてパルス幅変調を
行うようになっている。

【０００３】そして、このコンパレータ６からの出力信
号は、パルス幅変調されたパルス入力信号として多数の
抵抗Ｒ６〜Ｒ１３、コンデンサＣ５〜Ｃ１０、トランジ
スタＴ１〜Ｔ８、ダイオードＤ１、Ｄ２、コイルＬ１等
を適宜組み合わせて形成した駆動回路１０へ入力されて
上記トランジスタ内の電界効果トランジスタを駆動す
る。そして、この駆動回路１０からの出力信号は、コイ
ルＬ２、Ｌ３、コンデンサＣ１１、Ｃ１２、抵抗Ｒ１
４、Ｒ１５等を適宜組み合わせて形成したローパスフィ
ルタ１２を介してスピーカ等の負荷へ供給されるように
なっている。

【０００４】また、他の電力増幅装置としては、例えば
Ｂ級ＳＥＰＰ電力増幅器を正負可変電圧スイッチング電
源と組み合わせて供給電圧を出力電圧に合わせて変動さ
せることにより消電力化を図ったものが知られている。
すなわち、図１２に示すようにＮＰＮトランジスタＴ１
０とＰＮＰトランジスタＴ１２とを相互にエミッタ接続
すると共に両ベース間にダイオードＤ４、Ｄ６を直列接
続し、これらダイオードＤ４、Ｄ６間に入力信号８を印
加してエミッタ側からの出力信号を負荷抵抗Ｒ_L へ供給
するように構成したＳＥＰＰ出力回路を仮定するものと
する。一方のトランジスタＴ１０に供給電圧Ｖ_C を印加
すると出力電圧Ｖ_E は図１３に示すような波形を示す。
この場合、ある時刻ｔにおける損失（発熱）電力は（Ｖ
_C −Ｖ_E ）×Ｉ_C で表される。尚、Ｉ_C はコレクタ電流
を示す。ここで供給電圧Ｖ_C が図１４中の波線で示すよ
うに出力電圧Ｖ_E よりも僅かにその絶対値が大きくなる
ように変化したと仮定すると、時刻ｔにおける損失（発
熱）電力は（Ｖ_C −Ｖ_E ）×Ｉ_C で表される。ここでＶ
_C −Ｖ_E ≒０であるのでその損失電力もほぼゼロにな
り、高効率の増幅器を得ることが可能となる。

【０００５】このような考案を基にして、図１５に示す
ような正負可変電圧スイッチング電源を有するＢ級ＳＥ
ＰＰ電力増幅器が従来提案されている。図１６はこの増
幅器におけるエミッタ電圧である出力電圧とコレクタ電
圧である供給電圧との波形を示すグラフである。すなわ
ち図１２に示すように２つのトランジスタＴ１０、Ｔ１
２のエミッタを相互に接続し、これらのベース間に２つ
のダイオードＤ４、Ｄ６を直列接続する。そして、一方
のトランジスタＴ１０のコレクタに正電源の供給される
正側可変電圧スイッチング電源１４を接続し、他方のト
ランジスタＴ１２のコレクタに負電源の供給される負側
可変電圧スイッチング電源１６を接続する。そして、両
トランジスタＴ１０、Ｔ１２のエミッタからの出力電圧
Ｖ_E を制御信号として上記２つのスイッチング電源１
４、１６へ供給する。

【０００６】この時、両トランジスタＴ１０、Ｔ１２の
エミッタ−コレクタ間の電圧、すなわち（Ｖ_C −Ｖ_E ）
が常に低い値（ほぼゼロ）をとるように両スイッチング
電源１４、１６の出力電圧＋Ｖ_C 、−Ｖ_C を変化させる
ことにより、損失電力を少なくすることが可能となる。
すなわち、増幅器における発熱量は、トランジスタＴ１
０、Ｔ１２のエミッタ−ベース間の電圧とその時のコレ
クタ電流の積を時間積分することによって表されるの
で、上述のように供給電圧を出力電圧の振幅に合わせて
リアルタイムで変化させることにより、不要な発熱量を
減少させて電力効率を向上させることができる。

【０００７】

【考案が解決しようとする課題】ところで、図１１に示
す従来の増幅器にあっては、高速電力スイッチングトー
テンポール出力を得ることが必要なばかりか、不要輻射
の発生を防止するために回路構成が複雑化し、全体的に
コストが高くなるという問題点があった。また、図８に
示す従来の増幅器にあっては、Ｂ級増幅器は効率が良好
でない上に、正側及び負側として２つの可変電圧スイッ
チング電源１４、１６を必要とし、コストの上昇を招来
していた。本考案は、以上のような問題点に着目し、こ
れを有効に解決すべく創案されたものである。本考案の
目的は、１つの可変電圧スイッチング電源回路を用いて
出力段に必要な最小限の電圧を供給し、消費電力を少な
くした電力増幅装置を提供することにある。

【０００８】

【課題を解決するための手段】本考案は、上記問題点を
解決するために、入力信号を正側半サイクルと負側半サ
イクルとに分割して２つの変換波形信号を発生する波形
変換回路と、前記各変換波形信号を別個に増幅するため
の２つの電力増幅器を有する電力増幅回路と、前記２つ
の電力増幅器の出力段に必要な電圧を可変的に供給する
可変電圧スイッチング電源回路とを備えるようにしたも
のである。

【０００９】

【作用】本考案は、以上のように構成したので、波形変
換回路は入力信号を正側半サイクルと負側半サイクルと
に分割して２つの変換波形信号を発生し、これら２つの
変換波形信号は電力増幅回路内の別個に動作する２つの
電力増幅器にて増幅されて合成信号が出力される。この
際、可変電圧スイッチング電源回路は、例えば出力信号
に基づいて制御され、上記２つの電力増幅器の出力段に
必要な最小限の電圧をトレースする様に供給電圧を電力
増幅器に印加する。これにより、消費電力を大幅に削減
することが可能となる。

【００１０】

【実施例】以下に、本考案に係る電力増幅装置の一実施
例を添付図面に基づいて詳述する。まず、本考案は図１
５に示す従来装置を改良したものであり、１つの可変電
圧スイッチング電源回路により負荷の極性を切り換え
て、等価的に交流信号を増幅できるようにしたものであ
る。本考案の説明に先立って１つのスイッチング電源回
路により負荷に正負両方向の電圧を発生させる原理につ
いて説明する。

【００１１】一般的には、１つの正側スイッチング電源
だけでは、正側と負側の両方の出力段トランジスタのエ
ミッタ−コレクタ間の電圧制御を行うことは、通常の電
力増幅器の様にある基準電圧（通常はＧＮＤ）との間に
信号波形を発生させる方式では不可能である。その理由
は、正電圧側出力トランジスタ及び負電圧側出力トラン
ジスタは必ず基準電圧を中心として動作し、同時に正電
圧側出力トランジスタと負電圧側出力トランジスタの２
つのエミッタ−コレクタ間電圧が存在するため、１つの
スイッチング電源では、この両方を制御することができ
ないからである。

【００１２】そこで、本考案では、この基準電圧を回路
内部で最も低い電圧とし、必然的に負側電圧は出力でき
なくなるので、負側電圧を発生させたい時には図２及び
図３に示すように負荷の極性を切り換えることにより、
等価的に交流信号を増幅出力し得るようになっている。
すなわち、出力トランジスタ１４のエミッタに接続した
負荷抵抗Ｒ_L に正方向に電圧を発生させる場合には図２
（Ａ）に示すように負荷抵抗Ｒ_L の＋側をエミッタに接
続し、これに対して負方向に電圧を発生させる場合には
負荷抵抗の−側をエミッタに接続するように負荷抵抗の
極性を入れ換える。図３は負荷抵抗Ｒ_L の前段に切り換
えスイッチ１８を設けてこのスイッチ１８を操作するこ
とにより負荷抵抗Ｒ_L に正負両方向の電圧を発生させる
場合を示す。この場合には、入力信号８の負側半サイク
ルを正側に変換して変換波形信号２０を形成し、この変
換波形信号２０を出力トランジスタ１４のベースへ印加
する。

【００１３】これによれば発熱に係る出力トランジスタ
は１つであり、そのためトランジスタのエミッタ−コレ
クタ間電圧も１つしか存在しないので１つのスイッチン
グ電源によりこれを制御することが可能となる。実際に
は、リレー等により負荷抵抗Ｒ_L の極性を高速で切り換
えることは不可能であるために、図４に示す様な回路と
なり、その時の波形を図５に示す。すなわち正出力時に
はトランジスタＴ１６，Ｔ２２がオンしてトランジスタ
Ｔ１８，Ｔ２０がオフとなり、逆に負出力時にはトラン
ジスタＴ１８，Ｔ２０がオンしてトランジスタＴ１６，
Ｔ２２がオフとなる。そして、正負側の各トランジスタ
Ｔ１６、Ｔ２０のコレクタに＋電源を供給し、正側のト
ランジスタＴ１６のベースに図５（Ａ）に示すような入
力信号８から正側半サイクルのみを取り出した変換波形
信号２０を印加すると共に負側のトランジスタＴ２０の
ベースに入力信号８から負側半サイクルのみを反転させ
て取り出した変換波形信号２２を印加する。図５（Ｂ）
及び図５（Ｃ）は、それぞれ図４中のポイントＢ、Ｃの
電圧波形を示す。

【００１４】そして、正側の他方のトランジスタＴ１８
は負出力時に短絡又は十分低い電圧にしておき、負側の
他方のトランジスタＴ２２は正出力時に短絡又は十分低
い電圧にしておく。この結果、負荷抵抗Ｒ_L の両端の電
圧波形は図５（Ｄ）のようになる。このように入力信号
８の正、負により駆動するトランジスタが２つのトラン
ジスタＴ１６、Ｔ２０間を切り換わるが、これは極性切
り換えのためであり、生ずる発熱等に対する考え方は図
３において説明したと同様である。この様に構成された
出力段は、動作波形及び概念は全く異なるが、一般的な
ＢＴＬ出力回路と略同一のものである。

【００１５】以上のような原理を基にして本考案の電力
増幅装置は構成される。図１は本考案に係る電力増幅装
置の一実施例を示す概略構成図、図６は波形変換回路を
示す構成図、図７は図６に示す回路中の電圧の波形図、
図８は電力増幅回路を示す構成図、図９は可変電圧スイ
ッチング電源回路を示す構成図、図１０は図８に示す回
路中の電圧の波形図である。図示するようにこの電力増
幅装置は、入力信号８を正側半サイクルと負側半サイク
ルとに分割して２つの変換波形信号２０、２２を発生す
る波形変換回路２４と、上記各変換波形信号２０、２２
を別個に増幅するための２つの電力増幅器２６、２８を
有する電力増幅回路３０と、上記２つの電力増幅器２
６、２８の出力段に必要な電圧を可変的に供給する可変
電圧スイッチング電源回路３２とにより主に構成されて
おり、上記電力増幅器２６、２８の出力をスピーカ等の
負荷抵抗Ｒ_L に接続している。

【００１６】電力増幅回路は、直流域まで増幅できる一
般的なＤＣアンプを用いることにより従来技術で十分な
性能が得られるが、波形変換の品位により出力端で波形
合成した時の出力歪率が決定づけられるため、波形変換
回路２４の構成は重要である。特に、半波検波回路はオ
ペアンプをダイオードに組み合わせた、いわゆる理想検
波回路でも検波歪があるため、これを正側、負側に２組
設けた回路構成では出力歪率を下げることは非常に難し
い。そこで、本考案においては検波歪も含めて入力信号
との差をとることにより解決している。すなわち、後述
するようにそれぞれの電力増幅器は検波歪も含めた半サ
イクル信号を増幅するが、予め入力信号との差をとって
いるために、出力端で和をとったときの信号波形は元に
戻るのである。

【００１７】具体的には、まず、上記波形変換回路２４
は図６に示すように、例えばＩＣよりなる４つのオペア
ンプ３２、３４、３６、３８を有しており、各オペアン
プはそれぞれ検波機能、バッファ機能、減算機能、反転
機能を表すように動作する。尚、図６中の各ポイント
Ａ、Ｂ、Ｃ、Ｄの電圧波形はそれぞれ図７（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）に示される。すなわち、検波機
能を有するオペアンプ３２の−入力端子は例えば１０Ｋ
Ωの抵抗Ｒ１６を介して入力信号８側へ接続され、＋入
力端子には第１バイアス電圧が印加されて入力信号８の
負側半サイクルを検波して反転するように構成されてい
る。また、このオペアンプ３２の出力には順方向に向け
られたダイオードＤ８が接続され、このダイオードＤ８
の出力はバッファ機能を有するオペアンプ３４の＋入力
端子へ接続されると共に例えば１０ＫΩの抵抗Ｒ１８を
介して前記オペアンプ３２の−入力端子へ帰還されてい
る。

【００１８】また、このオペアンプ３２の出力側と−入
力端子との間には出力側を逆方向に向けたダイオードＤ
１０が接続されている。そして、上記オペアンプ３４の
出力側はこの−入力端子へ接続されてバッファ機能を示
すように構成される。また、このオペアンプ３４の出力
側は、直列接続された例えば１０ＫΩの２つの抵抗Ｒ２
０、Ｒ２２を介して入力信号８側へ接続されている。一
方、オペアンプ３６の＋入力端子は第１バイアスへ接続
されると共に−入力端子は上記抵抗Ｒ２０、Ｒ２２間に
接続されており、上記オペアンプ３４からの出力Ｘを入
力信号８から減算するように構成されている。このオペ
アンプ３６の出力は、例えば１０ＫΩの抵抗Ｒ２６を介
してこの−入力端子へ帰還されると共に例えば１０ＫΩ
の抵抗Ｒ２８を介してオペアンプ３８の−入力端子へ接
続されている。そして、このオペアンプ３８の＋入力端
子には第１バイアス電圧が印加されており、信号を反転
し得るように構成されている。また、このオペアンプ３
８の出力Ｙ側は、例えば１０ＫΩの抵抗Ｒ３０を介して
−入力端子へ帰還されている。

【００１９】そして、上記波形変換回路２４からの出力
Ｘ、Ｙは図８に示す電力増幅回路３０へ入力される。こ
の電力増幅回路３０は、２つの例えばオペアンプよりな
る電力増幅器２６、２８（図１参照）を有しており、一
方の電力増幅器２６は図４で示したようにエミッタとコ
レクタが接続されたトランジスタＴ２０、Ｔ２２を有
し、他方の電力増幅器２８はトランジスタＴ１６、Ｔ１
８を有している。上記一方のトランジスタＴ２０のベー
スは電力増幅器２６の＋入力端子を介して出力Ｘ側へ接
続され、他方のトランジスタＴ２２のベースは−入力端
子及び抵抗３２を介して第２バイアス電圧側へ接続され
ている。そして、この電力増幅器２６の出力側には負荷
抵抗Ｒ_L が接続されると共に抵抗Ｒ３４を介して−入力
端子へ帰還されている。

【００２０】また、上記一方のトランジスタＴ１６のベ
ースは電力増幅器２８の＋入力端子を介して出力Ｙ側へ
接続され、他方のトランジスタＴ１８のベースは、−入
力端子及び抵抗３６を介して第２バイアス電圧側へ接続
されている。そして、この電力増幅器２８の出力側には
負荷抵抗Ｒ_L が接続されると共に抵抗Ｒ３８を介して−
入力端子へ帰還されている。また、第２バイアス電圧は
コンデンサＣ１４を介してアースされている。これら両
電力増幅器２６、２８は、可変電圧スイッチング電源回
路３２側から受ける必要最小限の供給電圧により動作す
るように構成されている。そして、両電力増幅器２６、
２８の出力側には、それぞれ順方向になされたダイオー
ドＤ１２、Ｄ１４が接続されており、これらダイオード
Ｄ１２、Ｄ１４はその出力が結合して合成され、制御信
号４０として図９にも示すように可変電圧スイッチング
電源回路３２の制御部４２へ供給される。

【００２１】一方、上記制御部４２は、電圧差増幅用の
オペアンプ４４とＰＷＭ（パルス幅変調）用コンパレー
タ４６を有しており、上記オペアンプ４４の−入力端子
は抵抗Ｒ４０を介して制御信号４０側が接続されてお
り、この＋入力端子はフィードバックをかけるために、
前記電力増幅器２６、２８へ供給する供給電圧側に２つ
のダイオードＤ１６、Ｄ１８を介して接続されていると
共に抵抗Ｒ４２を介してアースされている。

【００２２】上記ダイオードＤ１６、Ｄ１８及び抵抗Ｒ
４２により、直流レベルシフト部を構成し、電源部の出
力電圧に対して例えば約１．２Ｖだけ低い値が上記アン
プ４４へ入力され、この電圧差約１．２Ｖが前記電力増
幅器２６、２８の出力側トランジスタＴ１６、Ｔ２０の
エミッタ−コレクタ間の電圧差となる。この値は、電源
部のタイムラグと、上記出力側トランジスタＴ１６、Ｔ
２０の最低限のエミッタ−コレクタ間の電圧を見込んだ
値である。このオペアンプ４４の出力側は上記コンパレ
ータ４６の＋入力端子へ接続されると共に抵抗Ｒ４４を
介してオペアンプ４４の−入力端子へ接続されている。
従って、この抵抗Ｒ４４と抵抗Ｒ４０の比によりこのオ
ペアンプ４４のゲインが決定される。また、抵抗Ｒ４０
の制御信号入力側は抵抗Ｒ４８及び初期電圧設定用の可
変抵抗Ｒ５０を順次介してアースされている。

【００２３】一方、上記ＰＷＭ用コンパレータ４６の−
入力端子には、抵抗Ｒ５２を介してバイアス電圧が印加
されると共にコンデンサＣ１８を介して、例えば数１０
ＫＨｚ〜１００ＫＨｚ程度で振幅が１Ｖ程度の三角波信
号が入力されており、オペアンプ４４からの出力信号を
ＰＷＭ変調するように構成されている。このコンパレー
タ４６の出力は、駆動部４８のＦＥＴドライブ用の電流
バッファアンプとして構成されるエミッタ同士の結合さ
れたＮＰＮトランジスタＴ２４とＰＮＰトランジスタＴ
２６のベースへ接続されている。この一方のトランジス
タＴ２４のコレクタは、例えば１２〜１６Ｖ程度の入力
電源へ接続されていると共にこのコレクタとベースとの
間にはＰＷＭコンパレータ４６がオープンコレクタ出力
の場合に必要となる抵抗Ｒ５２が接続されている。

【００２４】この駆動部４８は、ソースが上記入力電源
へ接続され、ドレインがコイルＬ６を介して前記電力増
幅器２６、２８側へ接続されたＰチャネルパワーＭＯＳ
−ＦＥＴＴ２６を有しており、このゲートに上記トラ
ンジスタＴ２４、Ｔ２６のエミッタを接続することによ
り、上記電力増幅器２６、２８の出力段に必要とする最
小限の電圧を前記制御信号に基づいてトレースする様に
供給電圧を制御し得るように構成されている。また、上
記ＦＥＴＴ２６のソース側はコンデンサＣ２０を介し
てアースされると共にドイン側は逆方向になされたダイ
オード２２を介してアースされている。更に、コイルＬ
６の出力側もコンデンサＣ２２を介してアースされてい
る。

【００２５】次に、以上のように構成された本実施例の
動作について説明する。まず、図１の回路中の主要ポイ
ントＡ〜Ｅにおける電圧波形は図１０のように示され
る。すなわち、波形変換回路２４の前段であるポイント
Ａの電圧波形は図１０（Ａ）に示され、一方の電力増幅
器２６の前段であるポイントＢの電圧波形は図１０
（Ｂ）に示され、他方の電力増幅器２８の前段であるポ
イントＣの電圧波形は図１０（Ｃ）に示され、可変電圧
スイッチング電源回路３２の出力側であるポイントＤの
電圧波形は図１０（Ｄ）の実線Ｄ１で示され、電力増幅
回路３０の出力側であるポイントＥ及びポイントＦの合
成電圧波形は図１０（Ｄ）の波線Ｄ２で示され、負荷抵
抗Ｒ_L の両端の電圧波形は図１０（Ｅ）の実線で示さ
れ、波線はその時の供給電圧（Ｄ１に対応する）を示
す。

【００２６】図６に示すような波形変換回路２４へ入力
された入力信号８は、２つに分割されて、一方のオペア
ンプ３２、３４の作用により入力信号の負側半サイクル
に対応した部分を正側に反転させて変換波形信号２２
（図１０（Ｂ））を発生し、他方のオペアンプ３６、３
８の作用により入力信号の正側半サイクルに対応した部
分のみを取り出した変換波形信号２０（図１０（Ｃ））
を発生する。これら両変換波形信号２０、２２は図８に
も示す電力増幅回路３０のそれぞれの電力増幅器２８、
２６へ導入される。各電力増幅器２６、２８は可変電圧
スイッチング電源回路３２からの供給電圧（図１０
（Ｄ）のＤ１）によって駆動する。具体的には、正出力
時にはトランジスタＴ１６，Ｔ２２がオンしてトランジ
スタＴ１８，Ｔ２０がオフとなり、逆に負出力時にはト
ランジスタＴ１８，Ｔ２０がオンしてトランジスタＴ１
６，Ｔ２２がオフとなり、結果的に出力側のポイント
Ｅ、Ｆの合成電圧波形は図１０（Ｄ）の波形Ｄ２のよう
になりこの合成出力は図９に示すような可変電圧スイッ
チング電源回路３２へ制御信号４０として供給される。
尚、上記合成出力に換えて前記波形変換回路２４の両出
力を合成してこれを制御信号４０として用いるようにし
てもよい。

【００２７】また、上記ポイントＥ、Ｆの出力電圧はス
ピーカのごとき負荷抵抗Ｒ_L にて加算されて元の信号波
形に組み上げられ、従って、両端の電圧波形は図１０
（Ｅ）中の実線で示すような波形となる。一方、上記制
御信号４０を受けてこの可変電圧スイッチング電源回路
３２の制御部４２は駆動部４８のＰチャネルパワーＭＯ
Ｓ−ＦＥＴＴ２６を制御して上記電力増幅回路３０へ
供給電圧が印加される。この時、制御部４２は、上記電
力増幅器２６、２８の出力段に必要な最小限の電圧をト
レースするように、すなわち電力増幅器２６、２８の出
力側のトランジスタＴ２０、Ｔ１６のエミッタ−コレク
タ間電圧が小さな値、例えば１．２Ｖで常に一定となる
ように供給電圧（図１０（Ｄ）のＤ１）を制御する。

【００２８】この時のエミッタ−コレクタ間の電圧差は
図１０（Ｄ）中のＶ０で表され、発熱量等はこの電圧差
Ｖ０とコレクタ電流の積の時間積分によって表されるこ
とになる。従って、出力側トランジスタのエミッタ−コ
レクタ間の電圧が常に必要最小限の電圧となるように、
供給電圧を出力電圧の振幅に合わせてリアルタイムで変
化させることができるので、発熱量を大幅に削減するこ
とができ、電力効率を向上させることができる。また、
電力増幅器２６、２８は、検波歪も含めた半サイクル信
号を増幅しているが、これら半サイクル信号を発生する
ときに波形変換回路２４にて片側半サイクル出力を入力
信号から減算して残りの半サイクル信号を発生させるよ
うにしているので、出力端でこれらの和をとった時に信
号波形は元に戻ることになり、従って、出力歪率を大幅
に下げることができる。

【００２９】

【考案の効果】以上説明したように、本考案に係る電力
増幅装置によれば次のような優れた作用効果を発揮する
ことができる。装置を構成する部品点数が少なくなり、
コストを大幅に削減することができるのみならず、省ス
ペース化にも寄与することができ、回路設計も容易化す
ることができる。また、スイッチング周波数を下げても
出力歪等が増大することをなくすことができる。

【図面の簡単な説明】

【図１】本考案に係る電力増幅装置の一実施例を示す概
略構成図である。

【図２】図１に示す負荷抵抗に正負両方向の電圧を発生
させる回路を説明するための説明図である。

【図３】図２に示す回路に切り換えスイッチを加えた場
合の動作を示す説明図である。

【図４】図１に示す電力増幅器の実際の出力段を示す基
本回路である。

【図５】図４に示す回路中の電圧波形を示す波形図であ
る。

【図６】図１に示す波形変換回路を示す構成図である。

【図７】図６に示す回路中の電圧波形を示す波形図であ
る。

【図８】図１に示す電力増幅回路を示す構成図である。

【図９】図１に示す可変電圧スイッチング電源回路を示
す構成図である。

【図１０】図１に示す回路中の電圧波形を示す構成図で
ある。

【図１１】従来のＮチャネルパワーＭＯＳ−ＦＥＴを用
いた増幅器を示す回路図である。

【図１２】ＳＥＰＰ出力段の回路を示す回路図である。

【図１３】図１２に示す回路中の電圧波形を示す波形図
である。

【図１４】回路中の損失電力を説明するための説明図で
ある。

【図１５】従来の可変電圧スイッチング電源を有するＢ
級ＳＥＰＰ電力増幅器を示す回路構成図である。

【図１６】図１５に示す回路中の電圧波形を示す波形図
である。

【符号の説明】８…入力信号、２０，２２…変換波形信号、２４…波形
変換回路、２６，２８…電力増幅器、３０…電力増幅回
路、３２…可変電圧スイッチング電源回路、４０…制御
信号、４２…制御部、４８…駆動部、Ｒ_L …負荷抵抗、
Ｔ１６，Ｔ１８，Ｔ２０，Ｔ２２…トランジスタ。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】入力信号を正側半サイクルと負側半サ
イクルとに分割して２つの変換波形信号を発生する波形
変換回路と、前記各変換波形信号を別個に増幅するため
の２つの電力増幅器を有する電力増幅回路と、前記２つ
の電力増幅器の出力段に必要な電圧を可変的に供給する
可変電圧スイッチング電源回路とを備えたことを特徴と
する電力増幅装置。