JPH10163762A - 電力増幅器の出力電力制限回路 - Google Patents

Abstract

(57)【要約】 【課題】 予め出力電力制限回路の動作、非動作をセッ
トしておく必要のない電力増幅器の出力電力制限回路を
提供する。 【解決手段】 電圧増幅段１と電圧増幅段２の出力を電
力増幅する電力増幅段とからなる複数の電力増幅器に電
源電圧を供給する電源回路３を備えた電力増幅器の出力
電力制限回路であって、それぞれの電力増幅器からの出
力電圧を加算回路５によって加算し、加算出力電圧を入
力とする時定数回路７からの出力電圧レベルが所定レベ
ルを超えているとき定電圧制御回路６のトランジスタＱ
２をオン状態に制御してそれぞれの電源回路３からそれ
ぞれの電圧増幅段１に供給する電源電圧をツエナーダイ
オードＤ３のツエナー電圧に制限して、ツエナーダイオ
ードＤ３のツエナー電圧に基づく出力電力にそれぞれの
電力増幅器の出力電力を制限する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電力増幅器の出力電力制
限回路に関し、さらに詳細には電力増幅器に電源電圧を
供給する電源回路の過負荷を防止するため、電力増幅器
の出力電力を制限する電力増幅器の出力電力制限回路に
関する。

【０００２】

【従来の技術】電力増幅器は、図３に示すように、入力
信号を増幅する電圧増幅段１および電圧増幅段１の出力
を電力増幅する電力増幅段２から構成され、電源回路３
は電源電圧を生成し、生成した電源電圧を複数の電力増
幅器に供給している。

【０００３】上記の構成において、電力増幅器の出力電
力制限回路は、電圧増幅段１の出力端とアースとの間に
ツエナーダイオード３１とツエナーダイオード３２との
直列回路を接続し、該直列回路のアースへの接続をトラ
ンジスタ３３によって選択的に行うように構成して、電
源回路３の過負荷を回避している。

【０００４】すなわち、トランジスタ３３をオン状態に
することによって電圧増幅段の出力電圧のレベルをツエ
ナーダイオード３１およびツエナーダイオード３２との
直列回路によって定まる電圧レベルに制限することによ
って、電力増幅段の出力電力を制限し、電源回路３の過
負荷を回避することが行われる。

【０００５】上記のように構成された電力増幅器の従来
の電力制限回路において、動作させる電力増幅器の数、
すなわち電力増幅器の動作モードに基づいて、トランジ
スタ３３のオン・オフを予め制御し、電圧増幅段１の出
力端をツエナーダイオードを介して選択的にアースする
ことによって、電圧増幅段１の出力電圧の振幅をツエナ
ーダイオードのツエナー電圧に制限し、電力増幅段２の
出力電力を制限している。

【０００６】また、他の従来の電力増幅器の出力電力制
限回路では、図４に示すように、電力増幅器の動作モー
ドに基づいて電源回路３の出力電圧をスイッチ回路４１
によって選択的に高電圧と低電圧とに切り換えることに
よって、電力増幅段２の出力電力を制限している。

【０００７】上記した従来の両者の電力増幅器の出力電
力制限回路による出力電力の制限はは、何れも動作させ
る電力増幅器の数に基づいて予めトランジスタ３３のオ
ン・オフをセットし、またはスイッチ回路４１の切り換
え位置をセットして、動作させる電力増幅器の数が多い
ときはトランジスタ３３をオンに設定し、スイッチ回路
４１を低電圧出力側に設定している。

【０００８】

【発明が解決しようとする課題】しかしながら、上記し
た従来の電力増幅器の出力電力制限回路では、出力電力
制限を行わせると連続最大出力は勿論、ダイナミックに
出力電力レベルが変動する音声信号出力のピーク電力も
制限してしまうという問題点があった。

【０００９】また、３系統以上の電力増幅器から成るマ
ルチチャンネル電力増幅器において、２系統の電力増幅
器を動作させるモードである２チャンネルモードにてト
ランジスタ３３がオフ状態に制御されたときに得られる
出力電力、またはスイッチ回路４１がＨ側すなわち高電
位側に制御されたときにで得られる出力電力よりも、３
チャンネル以上のモードでトランジスタ３３がオン状態
に制御されたときに得られる出力電力、またはスイッチ
回路４１がＬ側すなわち低電位側に制御されたときに得
られる出力電力は小さくなって、出力電力が制限されて
しまうという問題点があった。

【００１０】本発明は、予め出力電力制限回路の動作、
非動作をセットしておく必要のない電力増幅器の出力電
力制限回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の請求項１記載の
電力増幅器の出力電力制限回路は、電圧増幅段と電圧増
幅段の出力を電力増幅する電力増幅段とからなる電力増
幅器に電源電圧を供給する電源回路を備えた電力増幅器
の出力電力制限回路であって、電力増幅器からの出力電
圧を入力とする時定数回路と、電源回路から電圧増幅段
に供給する電源電圧のレベルを制限する電圧制限手段
と、時定数回路からの出力電圧レベルが所定値を超えて
いるとき電圧制限手段の制限電圧値に電源回路から電圧
増幅段に供給する電源電圧値を制限する制御手段とを備
えたことを特徴とする。

【００１２】本発明の請求項１記載の電力増幅器の出力
電力制限回路は、電力増幅器からの出力電圧が時定数回
路に印加され、時定数回路からの出力電圧レベルが所定
値を超えているとき電圧制限手段の制限電圧値に電源回
路から電圧増幅段に供給する電源電圧値が制御手段によ
って制限される。したがって、電力増幅器の出力電力が
所定値より増加したとき、電圧増幅段の電源電圧が電圧
制限手段の制限電圧値に制限されることになって、出力
電力が制限電圧値に基づく電力値に制限される。この場
合に時定数回路を備えているためにダイナミックに出力
電力レベルが変動する音声信号出力のピーク電力が制限
されてしまうことはない。

【００１３】本発明の請求項２記載の電力増幅器の出力
電力制限回路は、電圧増幅段と電圧増幅段の出力を電力
増幅する電力増幅段とからなる複数の電力増幅器に電源
電圧を供給する電源回路を備えた電力増幅器の出力電力
制限回路であって、それぞれの電力増幅器からの出力電
圧を加算する加算回路と、加算回路の加算出力電圧を入
力とする時定数回路と、電源回路からそれぞれの電圧増
幅段に供給する電源電圧のレベルを制限する電圧制限手
段と、時定数回路からの出力電圧レベルが所定値を超え
ているとき電圧制限手段の制限電圧値に電源回路からそ
れぞれの電圧増幅段に供給する電源電圧値を制限する制
御手段とを備えたことを特徴とする。

【００１４】本発明の請求項２記載の電力増幅器の出力
電力制限回路は、それぞれの電力増幅器からの出力電圧
が加算回路において加算され、加算出力電圧を入力とす
る時定数回路からの出力電圧レベルが所定値を超えてい
るとき電圧制限手段の制限電圧値に電源回路からそれぞ
れの電圧増幅段に供給する電源電圧値が制御手段によっ
て制限される。したがって、電力増幅器の出力電力の和
が所定値より増加したとき、電圧増幅段の電源電圧が電
圧制限手段の制限電圧値に制限されることになって、出
力電力が制限電圧値に基づく電力値に制限される。この
場合に時定数回路を備えているためにダイナミックに出
力電力レベルが変動する音声信号出力のピーク電力が制
限されてしまうことはない。

【００１５】本発明の請求項３記載の電力増幅器の出力
電力制限回路は、本発明の請求項２記載の電力増幅器の
出力電力制限回路において、電圧制限手段は第１および
第２の電圧制限手段を備え、制御手段は時定数回路の出
力電圧を分圧する分圧手段と、分圧手段の分圧電圧を選
択的に零レベルに制御する第１制御手段と、第１制御手
段により分圧電圧が零レベルに制御されていないときに
おいて分圧手段の分圧電圧レベルが所定値を超えている
とき第１の電圧制限手段の制限電圧値に電源回路からそ
れぞれの電圧増幅段に供給する電源電圧値を制限する第
２制御手段と、第１制御手段により分圧電圧が零レベル
に制御されているときにおいて時定数回路からの出力電
圧レベルが所定値を超えているとき第２の電圧制限手段
の制限電圧値に電源回路からそれぞれの電圧増幅段に供
給する電源電圧値を制限する第３制御手段とを備えたこ
とを特徴とする。

【００１６】本発明の請求項３記載の電力増幅器の出力
電力制限回路は、第１制御手段によって分圧電圧が零レ
ベルに制御されていないときは、分圧手段の分圧電圧レ
ベルが所定値を超えているとき第１の電圧制限手段の制
限電圧値に第２の制御手段によって電源回路からそれぞ
れの電圧増幅段に供給する電源電圧値が制限される。第
１制御手段によって分圧電圧が零レベルに制御されてい
るときは、時定数回路からの出力電圧レベルが所定値を
超えているとき第２の電圧制限手段の制限電圧値に第３
の制御手段によって電源回路からそれぞれの電圧増幅段
に供給する電源電圧値が制限される。したがって、第１
制御手段の制御に基づいて、出力電力は２種類の電力値
に制限されることになる。

【発明の実施の形態】

【００１７】以下、本発明にかかる電力増幅器の出力電
力制限回路を実施の形態によって説明する。

【００１８】図１は本発明の実施の一形態にかかる電力
増幅器の出力電力制限回路の回路図である。

【００１９】本発明の実施の一形態にかかる電力増幅器
の出力電力制限回路は、入力信号を増幅する電圧増幅段
１および電圧増幅段１の出力を電力増幅する電力増幅段
２に電源回路３にて生成した電源電圧を供給して、入力
信号を電圧増幅および電力増幅する。本実施の一形態に
かかる電力増幅器の出力電力制限回路では、２系統の電
力増幅器に電源回路３からの出力電圧を供給する場合を
例示し、電源回路３から電圧増幅段１に供給する電源電
圧レベルを制御して電力増幅器の出力電力を制限する場
合を示している。

【００２０】電力増幅段２の出力電圧はダイオードＤ１
に供給して整流し、図示しない他の系統の電力増幅器の
出力電圧もダイオードＤ２に供給して整流し、ダイオー
ドＤ１およびダイオードＤ２によって得られた２つの電
力増幅器の整流出力電圧をダイオードＤ１およびＤ２、
抵抗Ｒ１、Ｒ２およびＲ３からなる加算回路５によって
加算する。抵抗Ｒ２にはコンデンサＣ１を並列に接続
し、加算回路５とコンデンサＣ１とによって時定数回路
７を構成する。

【００２１】電源回路３から電圧増幅段１への電源電圧
は定電圧制御回路６を介して供給する。定電圧制御回路
６は、時定数回路７を介した抵抗Ｒ２の両端の電圧がベ
ースに印加されてオン・オフ制御されるトランジスタＱ
２と、電圧増幅段１および他の電力増幅器の電圧増幅段
に供給する電源電圧レベルを制御するトランジスタＱ３
と、トランジスタＱ３のコレクタとベースとの間に接続
されてトランジスタＱ３にバイアス電圧を与える抵抗Ｒ
４と、抵抗Ｒ４とトランジスタＱ２のコレクタとの間に
接続されてトランジスタＱ２のオン・オフによって抵抗
Ｒ４を介して選択的に通電されて振幅制限電圧を規定す
るツエナーダイオードＤ３と、トランジスタＱ３のベー
スとアースとの間に接続されてトランジスタＱ２がオフ
中、抵抗Ｒ４と協働してリップルフィルタを構成するコ
ンデンサＣ２とから構成してある。

【００２２】一方、抵抗Ｒ２にトランジスタＱ１を並列
に接続して、トランジスタＱ１のオン・オフによって出
力電力制限回路の動作、非動作を制御させる。

【００２３】トランジスタＱ１がオン状態に制御されて
いるときは、抵抗Ｒ２の両端はトランジスタＱ１によっ
て短絡されて、出力電力制限回路は非動作状態に制御さ
れる。トランジスタＱ１がオフ状態に制御されていると
きは、抵抗Ｒ２の両端の短絡は解除されて、トランジス
タＱ２に抵抗Ｒ２の両端の電圧が印加されて出力電力制
限回路は動作状態に制御される。

【００２４】以下、本発明の実施の一形態にかかる電力
増幅器の出力電力制限回路の作用を、出力電力制限回路
は動作状態に制御されている場合について説明する。電
力増幅段２の出力電圧はダイオードＤ１にて整流され、
他の電力増幅器を構成する電力増幅段の出力電圧はダイ
オードＤ２にて整流され、ダイオードＤ１およびＤ２、
抵抗Ｒ１、Ｒ２およびＲ３からなる加算回路５によって
それぞれ加算される。加算出力はコンデンサＣ１を含む
時定数回路７に印加される。

【００２５】時定数回路７からの出力電圧レベルが所定
値を超えると、すなわち加算回路５の加算出力電圧レベ
ルが時定数回路７の時定数によって定まる時間にわたっ
て所定値を超えると、超えている期間中、トランジスタ
Ｑ２はオン状態に制御されて、電源回路３から電圧増幅
段１に供給される電源電圧は定電圧制御回路６によって
ツエナーダイオードＤ３のツエナー電圧に制限される。
したがって電圧増幅段１からはツエナーダイオードＤ３
のツエナー電圧を超えるレベルの電圧は出力されること
がなくなって、電力増幅段２の出力電力は制限される。

【００２６】また、電源回路３から出力電圧が電源源電
圧として供給されている他の電力増幅器においても同様
に、電圧増幅段からの出力電圧レベルが制限されて、電
力増幅器の出力電力が制限される。

【００２７】時定数回路７からの出力電圧レベルが所定
値を超えないときは、トランジスタＱ２はオフ状態に制
御されて、抵抗Ｒ４、コンデンサＣ２およびトランジス
タＱ３はリップルフィルタとして作用し、電源回路３か
ら電圧増幅段１に供給される電源電圧のリップルを低減
させる。電源回路３の出力電圧が電源源電圧として供給
されている他の電力増幅器の電圧増幅段においても同様
である。

【００２８】なお、トランジスタＱ１をオン状態に制御
しているときは、トランジスタＱ２はオフ状態に制御さ
れて、時定数回路７からの出力電圧レベルが所定値を超
えないときと同様であって、抵抗Ｒ４コンデンサＣ２お
よびトランジスタＱ３はリップルフィルタとして作用
し、電圧増幅段１に供給する電源電圧のリップルを低減
させる。

【００２９】なお、以上の説明した本発明の実施の一形
態にかかる電力増幅器の出力電力制限回路において、２
系統の電力増幅器に電源回路３からの出力電圧を供給す
る場合を例示したが、３系統以上の電力増幅器に電源回
路３からの出力電圧を供給する場合も同様に、ダイオー
ドＤ１と抵抗Ｒ１に対応する回路を追加して、電力増幅
段の出力電圧を整流し、加算することによって対応する
ことができる。

【００３０】、以上の説明した本発明の実施の一形態に
かかる電力増幅器の出力電力制限回路によれば、電力増
幅段２からの出力電圧と他の電力増幅段からの出力電圧
との和の電圧に基づき出力電力を制限するので、動作さ
せる電力増幅器の数に基づいて予め出力電力を制限する
か否かを予め設定する必要はない。また、時定数回路７
を備えたため音声信号のようにダイナミックに出力電力
レベルが変動する信号のピークにより出力電力制限回路
が動作することがないため、電力制限のための余裕は従
来の場合よりも大幅に増大する。

【００３１】本発明の実施の一形態にかかる電力増幅器
の出力電力制限回路によれば、さらに、電源回路３が過
負荷状態にならないように出力電力の制限を行うように
できて、電源回路３の電源容量は制限された出力電力を
基準に設計すれば足り、電源回路３における電源変圧器
の小型化が可能となる。さらに、電力増幅器の数を増加
させる場合の対応も加算回路を構成するダイオードと抵
抗の追加で行うことができ、ドルビープロロジック等の
サラウンド増幅器に対して適用してきわめて好都合であ
る。

【００３２】次に、本発明の実施の一形態にかかる電力
増幅器の出力電力制限回路の変形例について説明する。

【００３３】図２は、本発明の実施の一形態の変形例に
かかる電力増幅器の出力電力制限回路の回路図である。

【００３４】本発明の実施の一形態の変形例にかかる電
力増幅器の出力電力制限回路では、３系統の電力増幅器
に電源回路３からの出力電圧を供給する場合を例示して
いる。３系統の電力増幅器の電力増幅段からの出力電圧
はダイオードＤ５、Ｄ６およびＤ７と、抵抗Ｒ５、Ｒ
６、Ｒ７、Ｒ８とによって構成した加算回路５１によっ
て加算する。すなわち、３系統の電力増幅器の電力増幅
段からの出力電圧は、ダイオードＤ５、Ｄ６およびＤ７
によってそれぞれ各別に整流し、整流出力を抵抗Ｒ５、
Ｒ６、Ｒ７、Ｒ８によって加算する。ここで、加算回路
５１は加算回路５に対応している。

【００３５】抵抗Ｒ８にはコンデンサＣ５を並列に接続
し、加算回路５１とコンデンサＣ５とによって時定数回
路７１を構成する。ここで、時定数回路７１は時定数回
路７に対応している

【００３６】電源回路３から電圧増幅段への電源電圧は
定電圧制御回路６に対応する定電圧制御回路６１を介し
て供給する。定電圧制御回路６１は、時定数回路７１の
電圧がツエナーダイオードＤ８を介してベースに印加さ
れてオン・オフ制御されるトランジスタＱ８と、電源回
路３から電力増幅器の電圧増幅段に供給する電源電圧を
制御するトランジスタＱ７と、トランジスタＱ７のコレ
クタとベース間に接続されてトランジスタＱ７にバイア
ス電圧を与える抵抗Ｒ１１と抵抗Ｒ１２と、抵抗Ｒ１１
と抵抗１２との共通接続点とトランジスタＱ８のコレク
タとの間に接続され抵抗Ｒ１１を介して通電されて振幅
制限電圧を規定するツエナーダイオードＤ９およびＤ１
０と、トランジスタＱ７のベースとアースとの間に接続
されてトランジスタＱ８がオフ状態中、トランジスタＱ
７、抵抗Ｒ１１およびＲ１２と協働してリップルフィル
タを構成するコンデンサＣ６と、時定数回路７１の電圧
を分圧する抵抗Ｒ９と抵抗Ｒ１０と、コレクタがツエナ
ーダイオードＤ９とＤ１０との共通接続点に接続され、
エミッタがアースされ、かつ抵抗１０に印加される分圧
出力がベースに印加されてオン・オフ制御されるトラン
ジスタＱ６とから構成してある。

【００３７】定電圧制御回路６１においては、出力電力
制限レベルを切り換えるために、抵抗Ｒ９と抵抗Ｒ１０
との共通接続点を選択的にアースさせるトランジスタＱ
５が接続してある。

【００３８】図１と図２とを比較すれば明らかなよう
に、定電圧制御回路６１の構成要素と定電圧制御回路６
の構成要素との対応をみれば、ツエナーダイオードＤ１
０はツエナーダイオードＤ３に対応し、抵抗Ｒ１１は抵
抗Ｒ４に対応し、トランジスタＱ７はトランジスタＱ３
に対応し、トランジスタＱ８はトランジスタＱ２に対応
し、コンデンサＣ６はコンデンサＣ２に対応している。

【００３９】定電圧制御回路６１においては、対応する
定電圧制御回路６の構成要素に、さらに、抵抗Ｒ９およ
びＲ１０、トランジスタＱ６、ツエナーダイオードＤ８
およびＤ９が付加されている。ここで、抵抗Ｒ９および
Ｒ１０は出力電力制限レベルを変更するための分圧抵抗
であって、抵抗Ｒ１０はトランジスタＱ５がオフ状態の
とき抵抗Ｒ９と協働してトランジスタＱ６のオン・オフ
のためのレベルを調整する分圧抵抗であり、時定数回路
７１の出力電圧レベルに対するトランジスタＱ６のオン
・オフの感度を実質的に定めている。トランジスタＱ６
およびＱ８は電源回路３から電圧増幅段に供給する電源
電圧をツエナーダイオードＤ９のツエナー電圧とツエナ
ーダイオードＤ１０のツエナー電圧とに切り換えるため
のトランジスタである。ツエナーダイオードＤ４はトラ
ンジスタＱ８のオン・オフするための制御電圧を設定す
るためのレベルシフトダイオードであって、時定数回路
７１の出力電圧レベルに対するトランジスタＱ８のオン
・オフの感度を実質的に定めている。

【００４０】以下、本発明の実施の一形態の変形例にか
かる電力増幅器の出力電力制限回路の作用について説明
する。

【００４１】３つの電力増幅器からの出力電圧はそれぞ
れダイオードＤ５、Ｄ６、Ｄ７によって整流され、抵抗
Ｒ５、Ｒ６、Ｒ７およびＲ８によって加算されて、抵抗
Ｒ８とコンデンサＣ５の時定数回路７１に印加される。
トランジスタＱ５がオフ状態に制御されているときは、
抵抗Ｒ９と抵抗Ｒ１０とによる分圧回路によって時定数
回路７１の出力電圧は分圧される。抵抗Ｒ１０に印加さ
れる分圧電圧はトランジスタＱ６のベースに印加され
て、抵抗Ｒ１０に印加される分圧電圧レベルが所定値を
超えるとトランジスタＱ６はオン状態に制御されて、電
源回路３から電圧増幅段に供給される電源電圧はツエナ
ーダイオードＤ９のツエナー電圧に制限されて、電力増
幅器の出力電力はツエナーダイオードＤ９のツエナー電
圧に基づく電力レベルに制限される。

【００４２】トランジスタＱ５がオン状態に制御されて
いるときは、抵抗Ｒ１０の両端はトランジスタＱ５によ
って短絡されて、トランジスタＱ６はオフ状態に制御さ
れると共に、抵抗Ｒ８と抵抗Ｒ９とは並列接続され、抵
抗Ｒ８に加えて抵抗Ｒ９も時定数回路７１を構成するこ
とになる。この時定数回路７１の出力電圧は、ツエナー
ダイオードＤ８によってレベルシフトされ、時定数回路
７１の出力電圧レベルがツエナーダイオードＤ８のツエ
ナー電圧を超えているときトランジスタＱ８がオン状態
に制御される。

【００４３】トランジスタＱ８がオン状態に制御される
と、電源回路３から電圧増幅段に供給される電源電圧は
ツエナーダイオードＤ９のツエナー電圧とツエナーダイ
オードＤ１０のツエナー電圧との和の電圧に制限され
て、電力増幅器の出力電力はツエナーダイオードＤ９の
ツエナー電圧とツエナーダイオードＤ１０のツエナー電
圧との和の電圧に基づく電力レベルに制限される。

【００４４】また、電源回路３から出力電圧が電源源電
圧として供給されている他の電力増幅器においても同様
に、電圧増幅段からの出力電圧レベルが制限されて、電
力増幅器の出力電力が制限される。

【００４５】また、トランジスタＱ５がオン状態に制御
されているときにおいてはトランジスタＱ６はオフ状態
に制御されており、この状態で時定数回路７１の出力電
圧レベルがツエナーダイオードＤ８のツエナー電圧を超
えないときにはトランジスタＱ８がオフ状態に制御され
て、抵抗Ｒ１１およびＲ１２、コンデンサＣ６およびト
ランジスタＱ７はリップルフィルタとして作用し、電圧
増幅段に供給する電源電圧のリップルが低減させられ
る。電源回路３の出力電圧が電源源電圧として供給され
ている他の電力増幅器の電圧増幅段においても同様であ
る。

【００４６】上記のように本発明の実施の一形態の変形
例にかかる電力増幅器の出力電力制限回路によるとき
は、ツエナーダイオードＤ９のツエナー電圧に対応する
レベル（第１リミットレベルとも記す）と、ツエナーダ
イオードＤ９のツエナー電圧とツエナーダイオードＤ１
０のツエナー電圧との和の電圧に対応するレベル（第２
リミットレベルとも記す）の２段階に出力電力を制限す
ることができ、かつそれぞれの段階は独立して設定する
ことができる。また、抵抗Ｒ９とＲ１０の抵抗値を設定
することによって、第１リミットレベルに制限する場合
の方が、第２リミットレベルに制限する場合よりも高感
度で動作させることができる。

【００４７】上記のように本発明の実施の一形態の変形
例にかかる電力増幅器の出力電力制限回路によれば本発
明の実施の一形態の場合と同様の効果が得られ、さらに
サラウンド電力増幅器の左チャンネルをチャンネル１
に、センタをチャンネル２に、右チャンネルをチャンネ
ル３に割り当てて、第１リミットレベルをスピーカを並
列接続するときに選択することによって、電力増幅器の
各種モードで最適な出力電力制限を行うことができる。

【００４８】

【発明の効果】以上説明したように本発明にかかる電力
増幅器の出力電力制限回路によれば、電力増幅器の出力
電圧を時定数回路に供給して、時定数回路の出力に基づ
いて出力電力の制限を行うため、予め出力電力制限回路
の動作、非動作をセットしておく必要がなくなるという
効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の一形態にかかる電力増幅器の出
力電力制限回路の構成を示す回路図である。

【図２】本発明の実施の一形態の変形例にかかる電力増
幅器の出力電力制限回路の構成を示す回路図である。

【図３】従来の電力増幅器の出力電力制限回路の一例の
構成を示す回路図である。

【図４】従来の電力増幅器の出力電力制限回路の他の例
の構成を示す回路図である。

【符号の説明】

１ 電圧増幅段 ２ 電力増幅段 ３ 電源回路 ５および５１ 加算回路 ７および７１ 時定数回路 ６および６１ 定電圧制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】電圧増幅段と電圧増幅段の出力を電力増幅
   する電力増幅段とからなる電力増幅器に電源電圧を供給
   する電源回路を備えた電力増幅器の出力電力制限回路で
   あって、電力増幅器からの出力電圧を入力とする時定数
   回路と、電源回路から電圧増幅段に供給する電源電圧の
   レベルを制限する電圧制限手段と、時定数回路からの出
   力電圧レベルが所定値を超えているとき電圧制限手段の
   制限電圧値に電源回路から電圧増幅段に供給する電源電
   圧値を制限する制御手段とを備えたことを特徴とする電
   力増幅器の出力電力制限回路。
2. 【請求項２】電圧増幅段と電圧増幅段の出力を電力増幅
   する電力増幅段とからなる複数の電力増幅器に電源電圧
   を供給する電源回路を備えた電力増幅器の出力電力制限
   回路であって、それぞれの電力増幅器からの出力電圧を
   加算する加算回路と、加算回路の加算出力電圧を入力と
   する時定数回路と、電源回路からそれぞれの電圧増幅段
   に供給する電源電圧のレベルを制限する電圧制限手段
   と、時定数回路からの出力電圧レベルが所定値を超えて
   いるとき電圧制限手段の制限電圧値に電源回路からそれ
   ぞれの電圧増幅段に供給する電源電圧値を制限する制御
   手段とを備えたことを特徴とする電力増幅器の出力電力
   制限回路。
3. 【請求項３】請求項２記載の電力増幅器の出力電力制限
   回路において、 電圧制限手段は第１および第２の電圧制限手段を備え、 制御手段は時定数回路の出力電圧を分圧する分圧手段
   と、分圧手段の分圧電圧を選択的に零レベルに制御する
   第１制御手段と、第１制御手段により分圧電圧が零レベ
   ルに制御されていないときにおいて分圧手段の分圧電圧
   レベルが所定値を超えているとき第１の電圧制限手段の
   制限電圧値に電源回路からそれぞれの電圧増幅段に供給
   する電源電圧値を制限する第２制御手段と、第１制御手
   段により分圧電圧が零レベルに制御されているときにお
   いて時定数回路からの出力電圧レベルが所定値を超えて
   いるとき第２の電圧制限手段の制限電圧値に電源回路か
   らそれぞれの電圧増幅段に供給する電源電圧値を制限す
   る第３制御手段とを備えたことを特徴とする電力増幅器
   の出力電力制限回路。