JPS6053313A - 可変利得方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は冒速モデム等に使用され、立上りが速く、追従
レベル範囲が広く、混変調の少ないＡＧＣにおいて有用
な可変第５（６方式に関するものである。

（彷来技術） 従来における可変利得方式の例を第１図に示す。

第１図において、１は入力、２は入力ｌから”１１〜Ｒ
１ｎのｎヶの抵抗のいずれかを選択するスイッチ、５は
選択スイッチ２を制御するＮビットの制御入力（Ｎは通
常Ｎ二１０ｇ２ｎとなっている）、３は１１ｉｉｆ　ｎ
増幅器、Ｒｆは演算増幅器３の反転入力に対する帰還抵
抗、Ｙシ８は演算増幅器３の非反転入力に対する終端抵
抗、４は出力である。このような構成において、制御人
力５からＮビ、１−の情報全人力してスイッチ２を切換
え、抵抗Ｒ１１〜Ｒ１ｎを選択して利得を変化させるも
のである。そして１１変利・１：Ｉの仕様は、「す変最
小ステップをｘＣｄＢ　〕、ｔ、＋Ｊ変幅をｙ［ｄＢ）
とすればｙ二ｎｓｘである。又可変最小ステップＸは である。

このような構成となっている為、従来方式では以下に示
す欠点があった。

（］）　第１］イ１ｉの１ｊ丁変幅が広く、ｒ’ｊｉ変
最小ステップか・］さい場合、■）か大きな値となり、
（刃替の選択スイッチの数か多くなる。

（２）　利イリのＩＩＪ変１１ｉｉｊが広い［情、すな
わち最小の利とＲ，＋１の比が人きくなシ、これによる
直流オノセ、ｉ・の変化も大きくなってスイッチ切替に
よる雑音が増大する。

（′（）　通常スイッチとしてはアナログスイッチ素子
が用いられるが、’！ｉ’Ｊ　’Ｗ第１得比が大きい時
はアナ［］ダスイッチ素二ｒのＯＮ　、　ＯＦ＋”抵抗
が無視てきなくなる。

（４）制御人力５はＮビ、Ｉ・である為、スイッチの切
替数はｎ＝２Ｎとなり、一般にツイツチの内部にデコー
ダが必要となる。

（発明の目的） 本発明はこれらの欠点を除去した利イ（子可変方式を提
供することを目的とするものであシ、以下詳細に説明す
る。

（イ（・、明の（１１「−成） 本発明は、Ｘ’２１ｉ）ｆ：１つの制を１１人力により
Ａ［ｄＢ］又１ｉ：Ｊ、　−ＡＣｄ＋３〕に切換設定で
きる利得り換回ｊ、！ｉ、５全Ｎ段縦続に接Ｕ［；シ、
各段における利得切換回路の利得Ａを」Ｍ／２Ｎ＋１ｆ
：ｄＢ］とし、Ｎ段全体の７１］イｊｐ　ｉｊＦ変範囲
がＭ　（１−２−Ｎ）　［ｄＢ、ＩＩとなること全特徴
とする用変利イ！ｊ方式である。

（実施例） ヅ３２図は本発明の実施例を示す回路図である。

同図において１　ｋ２、信号入力、４は信号出力、６（
Ｉ′ｉ信弓入力を２方向（抵抗Ｒａ側又はＲｂ側）にり
、ＪＪ換え接続するすＪ　’ｆ！ｊスイッチ、２１は切
替スイッチ６を制御する制御人力、３は抵抗Ｒａ、　ｒ
ｔｂ、　Ｒｆ。

Ｉｌ、Ｖ（よシ増幅度が設定されるとｆ算増幅回路であ
り、これらから構成される第１得り替ブロック１）が７
２゜／　、’ｊ　、・、／ＮとＮ段縦続に接続さ八て全
体が＋ＩＩＪ成されている。

第１得の可変範囲をＭ　（１−２−Ｎ）　［ｄＢ］とす
れば、各段の刊イ（Ｉは±Ｖ２Ｎ″−１〔ｄＢ〕となる
。従って、第１段目のン゛ロック１１ではＮ＝１である
から切替スイッチ６の’ＪＪ　’Ｗによりそれぞノし＋
’Ｃａｕ〕、Ｍ４ ［：ｄＢ］に設定てきる。又ブロック１２で＆；ＩＮ＝
２である／ノ・らｌ−’［ｄＢ、１　、−　ＪｄＢ］で
あシ、ブロック８ １　Ｎにおいては＋Ｍン／２Ｎ″１［ｄＢ〕、　−Ｍン
／２Ｎ　！−＋　Ｃｄｎ　］である。よってプロ、り１
１に：し−ける利得のレベルの−Ｍ− 差（１え、と■えｂの比）は−１−−−−（−−）　＝
ｉＬｃｌＢ）と４ なり、プｏ２り１２てに−十Ｍ−（−瞥）−撃〔・＋Ｂ
ｌ、ブＦ） ロックＩＮて（ｒＪ、　−１−Ｍ／２”−”−（−Ｗｌ
／２ゝ１１）−分〔ｄＢ〕となる。

以」二のことから、本発明の方式と従来方式とを比較す
ると、次に述べるような第１」点が挙げられる。

すなわち、 （１）従来方式においては、最大と最小の抵抗比（レベ
ルの差）　（Ｉ′１ｉｊｌ変幅（二Ｍ〔ｄＢ〕）となる
が、本発明による方式では最大と最小の抵抗比は、利付
切替ブロックＩＩで’（−Ｉｌ　Ｂ　、１となり、従来
の約Ａとなっている。（ここで約係と記した理由は、本
発明の場合、利得の可変範囲をＭでな（Ｍ（１−２−Ｎ
）と表現したためである。）その結果、利イ：）リノ替
によるＤＣＣオファ］（舶１等）の変動を１′、減させ
ることかできる。

（２）本方式で（弓−１各利得切替ブｏツクにおいて１
本の制御人力で切替スイッチを切替えることがてきる為
、全体でＮ本の制御線で］ｒ１接制御できるが、従来方
式においてはｎ＝２Ｎとなってデコーダを必要とする。

（３）　従来方式ではスイッチの切替数は、１＝　２Ｎ
と非常に多く必要とされブこが、本方式の場合はｎ　＝
　２　Ｘ　Ｎであり、著るしく減少させることができる
。従ってＬＳＩ化に際して内部のスイッチのり−＋−１
・数を著るしく少なくできる。

又、」二連の本発明の実施例の場合は、利イ１ｊ切替ブ
ロック１ノにおいて０ｄＢｋ中ノし・とじ？　＋不を二
ｄＢ］。

−ｊ！！〔ａＢ〕と利イ！）の切替えをするものてあっ
／こが、利（４Ｊ切替プロ、り１１においてオＩＪ　１
）に１ト又１ｓＪ−負のバイアス利得Ｉ、を加えてイｌ
」イ［ｊの切替をＩ、１−Ｍ−〔ｄＩ３〕一 及０：’　Ｌ　−ｕ［ｄｕ］とし、全体の・マイアス利
イ：）分を設定することもできる。尚この場合、利得切
替ブロック１２〜Ｉ　Ｎは上述のものと同じでよい。

（究明のシカ果） 本発明は、各段での利イ！）　１．、ＩＪ替の比が全体
の第１」得切（シー幅の±以下となっている為、ＤＣＣ
ツブセラ］・が半減するオリ点、及び利イ（）切（シー
の総数２Ｎ−１に対してスイッチのりＪＭＩ−数のに忍
数か２　Ｘ　Ｎ　ｆかつ１１川有叩線に月するデコーダ
か不用である利点を有するとともに、ディノタル信けで
制御する可変）ｌ］１得方式において、可変オリイυ範
囲が広く、オｌ得（、すがｊステツノ０が小さい場合に
利用することができる。

【図面の簡単な説明】

第１図は従来の利得切替方式例を示す回路図、第２図は
本発明の実施例による利得切替方式例を示す回路図であ
る。 ｌ　−信号入゛ツバ　４　、、、　（ｊ’ｉ−Ｈ；出力
、６・明（］１スイ。 グー１．ｉ　−ｉｉｉ幻増幅回路、１１〜ＩＮ　刊イ：
ｊ切換ブロック、２１〜２Ｎ　切替スイッチ６全制御卸
する制御人力、Ｒ，、［几、■臂、Ｒ８抵抗。

Claims (2)

【特許請求の範囲】
1. （１）　７１Ｊ得を１つの割部１人力によシＡ　［ｄＢ
   ］又は−Ａ　［ａｎｌに切換設定できる利イ（Ｉ切替回
   路を８段縦続にＪヅわｅし、各段における利得切替回路
   の利得へを土Ｍ／２Ｎ４−１〔ｄＢ〕とし、Ｎ段全体の
   利得ｉｉ」変・俺囲がＭ　（］　−２−Ｎ）　（ｄＢ：
   ］となることを特徴とする用変利イＵ力式。
2. （２）第１段目の利得切替回路の利得が■、〔ｄＢ〕の
   バイアス利得を含み、Ｌ　−１−Ａ　［ｄＢ］又はＬ　
   −Ａ　［ｄｎ、ＩＩに切替設定さ、れることを特徴とす
   る特許請求の範囲第１拍記載の可変利得方式。