JPH07249951A - 抵抗網回路装置およびこれを用いた可変利得装置 - Google Patents
抵抗網回路装置およびこれを用いた可変利得装置Info
- Publication number
- JPH07249951A JPH07249951A JP6038477A JP3847794A JPH07249951A JP H07249951 A JPH07249951 A JP H07249951A JP 6038477 A JP6038477 A JP 6038477A JP 3847794 A JP3847794 A JP 3847794A JP H07249951 A JPH07249951 A JP H07249951A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- resistance value
- resistors
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/001—Digital control of analog signals
Abstract
(57)【要約】
【目的】 グリッジノイズの発生を防止するとともに減
衰率等を精度よく設定することが可能な抵抗網回路装置
および可変利得装置を提供することである。 【構成】 抵抗網回路装置は、抵抗Ｒ１1 〜Ｒ１n-1
（抵抗値“Ｒ”）と、抵抗Ｒ２1 〜Ｒ２n （抵抗値“ａ
Ｒ”）と、抵抗Ｒ３（抵抗値“（１＋ｂ）Ｒ”）と、抵
抗Ｒ２1 〜Ｒ２n の接続を端子Ｔ３または端子Ｔ４に切
換えるスイッチＳＷ1 〜ＳＷn と、任意の抵抗Ｒ２m よ
りも端子Ｔ１側の抵抗Ｒ２1 〜Ｒ２m-1 を端子Ｔ４に接
続するとともに抵抗Ｒ２m よりも端子Ｔ２側の抵抗Ｒ２
m 〜Ｒ２n を端子Ｔ３に接続するようにスイッチＳＷ1
〜ＳＷn を制御する制御回路とを有し、上記“ａ”およ
び上記“ｂ”の値が「ｂ＝｛−１＋（１＋４ａ）1/2 ｝
／２」かつ「１／２＜ａ／（１＋ａ＋ｂ）」に基いて定
められている。可変利得装置は、上記抵抗網回路装置
と、演算増幅器ＯＰと、抵抗Ｒ４とを有する。
衰率等を精度よく設定することが可能な抵抗網回路装置
および可変利得装置を提供することである。 【構成】 抵抗網回路装置は、抵抗Ｒ１1 〜Ｒ１n-1
（抵抗値“Ｒ”）と、抵抗Ｒ２1 〜Ｒ２n （抵抗値“ａ
Ｒ”）と、抵抗Ｒ３（抵抗値“（１＋ｂ）Ｒ”）と、抵
抗Ｒ２1 〜Ｒ２n の接続を端子Ｔ３または端子Ｔ４に切
換えるスイッチＳＷ1 〜ＳＷn と、任意の抵抗Ｒ２m よ
りも端子Ｔ１側の抵抗Ｒ２1 〜Ｒ２m-1 を端子Ｔ４に接
続するとともに抵抗Ｒ２m よりも端子Ｔ２側の抵抗Ｒ２
m 〜Ｒ２n を端子Ｔ３に接続するようにスイッチＳＷ1
〜ＳＷn を制御する制御回路とを有し、上記“ａ”およ
び上記“ｂ”の値が「ｂ＝｛−１＋（１＋４ａ）1/2 ｝
／２」かつ「１／２＜ａ／（１＋ａ＋ｂ）」に基いて定
められている。可変利得装置は、上記抵抗網回路装置
と、演算増幅器ＯＰと、抵抗Ｒ４とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、オ―ディオ等に用いる
抵抗網回路装置およびこれを用いた可変利得装置に関す
る。
抵抗網回路装置およびこれを用いた可変利得装置に関す
る。
【０００２】
【従来の技術】図３は、抵抗網回路装置およびこれを用
いた可変利得装置に係わる従来例を示した電気回路図で
ある。
いた可変利得装置に係わる従来例を示した電気回路図で
ある。
【０００３】図３に示した従来例では、ｎ段のＲ−２Ｒ
梯子型抵抗網とｎ個のスイッチＳＷ〜ＳＷとこのｎ個の
スイッチＳＷ〜ＳＷの状態を制御する制御回路ＣＮＴと
により抵抗網回路装置が構成され、この抵抗網回路装置
と演算増幅器ＯＰと帰還抵抗とにより可変利得装置が構
成されている。この可変利得装置は、Ｒ−２Ｒ梯子型抵
抗網の反復インピ―ダンスの値が“Ｒ”であり帰還抵抗
の値も“Ｒ”であることから、可変減衰器として機能す
る。すなわち、ｎ個のスイッチＳＷ〜ＳＷがすべて演算
増幅器ＯＰの反転入力端子側に接続されている場合（制
御回路ＣＮＴからの制御信号（デジタルコ―ド）が“１
１１………１１”の場合）に減衰率が１となり、デジタ
ルコ―ド（入力側がＭＳＢ、演算増幅器側がＬＳＢ）を
変更することによって減衰率（減衰量）の設定が段階的
に行なわれる。
梯子型抵抗網とｎ個のスイッチＳＷ〜ＳＷとこのｎ個の
スイッチＳＷ〜ＳＷの状態を制御する制御回路ＣＮＴと
により抵抗網回路装置が構成され、この抵抗網回路装置
と演算増幅器ＯＰと帰還抵抗とにより可変利得装置が構
成されている。この可変利得装置は、Ｒ−２Ｒ梯子型抵
抗網の反復インピ―ダンスの値が“Ｒ”であり帰還抵抗
の値も“Ｒ”であることから、可変減衰器として機能す
る。すなわち、ｎ個のスイッチＳＷ〜ＳＷがすべて演算
増幅器ＯＰの反転入力端子側に接続されている場合（制
御回路ＣＮＴからの制御信号（デジタルコ―ド）が“１
１１………１１”の場合）に減衰率が１となり、デジタ
ルコ―ド（入力側がＭＳＢ、演算増幅器側がＬＳＢ）を
変更することによって減衰率（減衰量）の設定が段階的
に行なわれる。
【０００４】なお、上記従来例を示した文献の一例とし
ては、特開昭６４−６１１０９号公報（特に第４図）を
あげることができる。
ては、特開昭６４−６１１０９号公報（特に第４図）を
あげることができる。
【０００５】
【発明が解決しようとする課題】上記従来例では、デジ
タルコ―ドの変更すなわちスイッチＳＷ〜ＳＷの切り換
えは一斉に行なわれる。このとき、“０”から“１”へ
変更されるビットもあれば、逆に“１”から“０”へ変
更されるビットもある。このようにデジタルコ―ドの変
更が原理的に双方向的であるため、スイッチＳＷ〜ＳＷ
が一斉に切り換えられる過渡的状態において、スイッチ
ＳＷ〜ＳＷのオン速度とオフ速度の違いに起因して、グ
リッジノイズと呼ばれるスパイク状のノイズが発生する
という問題点があった。
タルコ―ドの変更すなわちスイッチＳＷ〜ＳＷの切り換
えは一斉に行なわれる。このとき、“０”から“１”へ
変更されるビットもあれば、逆に“１”から“０”へ変
更されるビットもある。このようにデジタルコ―ドの変
更が原理的に双方向的であるため、スイッチＳＷ〜ＳＷ
が一斉に切り換えられる過渡的状態において、スイッチ
ＳＷ〜ＳＷのオン速度とオフ速度の違いに起因して、グ
リッジノイズと呼ばれるスパイク状のノイズが発生する
という問題点があった。
【０００６】また、上記従来例では、減衰率の段階的変
化が等比数列的（対数表現の場合には等差数列的）にな
るように上記デジタルコ―ドを精度よく変化させること
が、以下の理由により困難であった。減衰率が小さい範
囲、例えばデジタルコ―ドが“１１１………１１”から
“０１１………１１”の範囲では、この範囲内にある多
くのデジタルコ―ドを選択可能なので、目的とする等比
数列に沿った比較的精度のよいデジタルコ―ドを得るこ
とができる。しかしながら、減衰率が大きい範囲、例え
ばデジタルコ―ドが“００………０１１”から“００…
……００１”の範囲では、選択可能なデジタルコ―ドは
僅かであり、目的とする等比数列に沿った精度のよいデ
ジタルコ―ドを得ることが難しい。すなわち、全範囲に
わたってデジタルコ―ドを精度よく変化させることが困
難であった。
化が等比数列的（対数表現の場合には等差数列的）にな
るように上記デジタルコ―ドを精度よく変化させること
が、以下の理由により困難であった。減衰率が小さい範
囲、例えばデジタルコ―ドが“１１１………１１”から
“０１１………１１”の範囲では、この範囲内にある多
くのデジタルコ―ドを選択可能なので、目的とする等比
数列に沿った比較的精度のよいデジタルコ―ドを得るこ
とができる。しかしながら、減衰率が大きい範囲、例え
ばデジタルコ―ドが“００………０１１”から“００…
……００１”の範囲では、選択可能なデジタルコ―ドは
僅かであり、目的とする等比数列に沿った精度のよいデ
ジタルコ―ドを得ることが難しい。すなわち、全範囲に
わたってデジタルコ―ドを精度よく変化させることが困
難であった。
【０００７】以上述べた二つの問題点は、図３に示した
可変利得装置を可変減衰装置として用いる場合のみなら
ず可変増幅装置として用いる場合にも生じる。
可変利得装置を可変減衰装置として用いる場合のみなら
ず可変増幅装置として用いる場合にも生じる。
【０００８】本発明の目的は、グリッジノイズの発生を
防止するとともに減衰率等を精度よく設定することが可
能な抵抗網回路装置およびこれを用いた可変利得装置を
提供することである。
防止するとともに減衰率等を精度よく設定することが可
能な抵抗網回路装置およびこれを用いた可変利得装置を
提供することである。
【０００９】
【課題を解決するための手段】本願に係わる抵抗網回路
装置は、 第１端子と第２端子との間に直列に接続され
それぞれの抵抗値が“Ｒ”の（ｎ−１）個の第１抵抗
と、 上記第１端子、上記直列に接続された（ｎ−１）
個の第１抵抗間の（ｎ−２）個の各接続点および上記第
２端子にその一端が接続されそれぞれの抵抗値が“ａ
Ｒ”のｎ個の第２抵抗と、 上記第２端子にその一端が
接続され第３端子または第４端子にその他端が接続され
その抵抗値が“（１＋ｂ）Ｒ”の第３抵抗と、 上記ｎ
個の第２抵抗のそれぞれの他端の接続を上記第３端子ま
たは上記第４端子に切換えるｎ個のスイッチと、 上記
ｎ個の第２抵抗のなかの任意の第２抵抗よりも上記第１
端子側のすべての第２抵抗を上記第４端子に接続すると
ともに該任意の第２抵抗よりも上記第２端子側のすべて
の第２抵抗を上記第３端子に接続するように上記ｎ個の
スイッチを制御する制御回路とを有し、 上記“ａ”お
よび上記“ｂ”の値が「ｂ＝｛−１＋（１＋４ａ）
1/2 ｝／２」かつ「１／２＜ａ／（１＋ａ＋ｂ）」に基
いて定められている ものである。
装置は、 第１端子と第２端子との間に直列に接続され
それぞれの抵抗値が“Ｒ”の（ｎ−１）個の第１抵抗
と、 上記第１端子、上記直列に接続された（ｎ−１）
個の第１抵抗間の（ｎ−２）個の各接続点および上記第
２端子にその一端が接続されそれぞれの抵抗値が“ａ
Ｒ”のｎ個の第２抵抗と、 上記第２端子にその一端が
接続され第３端子または第４端子にその他端が接続され
その抵抗値が“（１＋ｂ）Ｒ”の第３抵抗と、 上記ｎ
個の第２抵抗のそれぞれの他端の接続を上記第３端子ま
たは上記第４端子に切換えるｎ個のスイッチと、 上記
ｎ個の第２抵抗のなかの任意の第２抵抗よりも上記第１
端子側のすべての第２抵抗を上記第４端子に接続すると
ともに該任意の第２抵抗よりも上記第２端子側のすべて
の第２抵抗を上記第３端子に接続するように上記ｎ個の
スイッチを制御する制御回路とを有し、 上記“ａ”お
よび上記“ｂ”の値が「ｂ＝｛−１＋（１＋４ａ）
1/2 ｝／２」かつ「１／２＜ａ／（１＋ａ＋ｂ）」に基
いて定められている ものである。
【００１０】本願に係わる可変利得装置は、 上記抵抗
網回路装置と、 上記第３端子にその反転入力端子が接
続され上記第４端子にその非反転入力端子が接続された
演算増幅器と、 上記演算増幅器の反転入力端子と上記
演算増幅器の出力端子との間に接続された第４抵抗と
を有する。
網回路装置と、 上記第３端子にその反転入力端子が接
続され上記第４端子にその非反転入力端子が接続された
演算増幅器と、 上記演算増幅器の反転入力端子と上記
演算増幅器の出力端子との間に接続された第４抵抗と
を有する。
【００１１】本願に係わる可変利得装置は、 上記抵抗
網回路装置と、 上記第３端子にその反転入力端子が接
続され上記第４端子にその非反転入力端子が接続され上
記第１端子にその出力端子が接続された演算増幅器と、
上記演算増幅器の非反転入力端子にその一端が接続さ
れた第５抵抗と を有する。
網回路装置と、 上記第３端子にその反転入力端子が接
続され上記第４端子にその非反転入力端子が接続され上
記第１端子にその出力端子が接続された演算増幅器と、
上記演算増幅器の非反転入力端子にその一端が接続さ
れた第５抵抗と を有する。
【００１２】
【実施例】まず、第１実施例を、図１に示した電気回路
図を参照して説明する。
図を参照して説明する。
【００１３】端子Ｔ１と端子Ｔ２との間には（ｎ−１）
個の抵抗Ｒ１1 〜Ｒ１n-1 （抵抗値はいずれも“Ｒ”）
が接続されている。端子Ｔ１、抵抗Ｒ１1 〜Ｒ１n-1 間
の各接続点および端子Ｔ２にはｎ個の抵抗Ｒ２1 〜Ｒ２
n （抵抗値はいずれも“ａＲ”）の一端が接続されてい
る。端子Ｔ２と端子Ｔ３との間には抵抗Ｒ３（抵抗値は
“（１＋ｂ）Ｒ”）が接続されている。抵抗Ｒ２1 〜Ｒ
２n の他端にはスイッチＳＷ1 〜ＳＷn （トランジスタ
等で構成されている。）が接続されている。このスイッ
チＳＷ1 〜ＳＷn により抵抗Ｒ２1 〜Ｒ２n の他端の接
続が端子Ｔ３または端子Ｔ４（通常は接地）に切り換え
られる。
個の抵抗Ｒ１1 〜Ｒ１n-1 （抵抗値はいずれも“Ｒ”）
が接続されている。端子Ｔ１、抵抗Ｒ１1 〜Ｒ１n-1 間
の各接続点および端子Ｔ２にはｎ個の抵抗Ｒ２1 〜Ｒ２
n （抵抗値はいずれも“ａＲ”）の一端が接続されてい
る。端子Ｔ２と端子Ｔ３との間には抵抗Ｒ３（抵抗値は
“（１＋ｂ）Ｒ”）が接続されている。抵抗Ｒ２1 〜Ｒ
２n の他端にはスイッチＳＷ1 〜ＳＷn （トランジスタ
等で構成されている。）が接続されている。このスイッ
チＳＷ1 〜ＳＷn により抵抗Ｒ２1 〜Ｒ２n の他端の接
続が端子Ｔ３または端子Ｔ４（通常は接地）に切り換え
られる。
【００１４】スイッチＳＷ1 〜ＳＷn の切り換えは制御
回路ＣＮＴからの制御信号によって制御される。この制
御信号にはいわゆるサ―モメ―タコ―ドが用いられる。
このサ―モメ―タコ―ドとは、“００……００ｚ１１…
…１１”（“ｚ”は“０”または“１”）というよう
に、任意の１ビット“ｚ”を境にして、それよりもＭＳ
Ｂ側のビットはすべて“０”、それよりもＬＳＢ側のビ
ットはすべて“１”となり、“ｚ”の位置をパラメータ
として構成されたコ―ドである。制御回路ＣＮＴからは
“０００………０００”から“１１１………１１１”ま
でのすべてのサ―モメ―タコ―ドが出力可能である。こ
のようなサ―モメ―タコ―ドを用いることにより、スイ
ッチＳＷ1 〜ＳＷn のなかの任意のスイッチＳＷm およ
びスイッチＳＷm よりもＭＳＢ側（端子Ｔ１側）のすべ
てのスイッチＳＷ1 〜ＳＷm-1 は端子Ｔ４に接続され、
スイッチＳＷm よりもＬＳＢ側（端子Ｔ２側）のすべて
のスイッチＳＷm-1 〜ＳＷn は端子Ｔ３に接続される。
サ―モメ―タコ―ドでは、切り換えが行なわれるすべて
のビットが同一方向に切り換えられる（切り換えが行な
われるすべてのビットが“０”から“１”または“１”
から“０”のいずれか一方向に切り換えられる。）の
で、切り換えが行なわれている過渡的状態においても全
体のコ―ド値自体は同一方向に変化するのみである。し
たがって、スイッチＳＷ1 〜ＳＷn が切り換えられる過
渡的状態において、各スイッチ間にスイッチング速度の
違いがたとえ存在したとしても、グリッジノイズが発生
することが原理的にない。
回路ＣＮＴからの制御信号によって制御される。この制
御信号にはいわゆるサ―モメ―タコ―ドが用いられる。
このサ―モメ―タコ―ドとは、“００……００ｚ１１…
…１１”（“ｚ”は“０”または“１”）というよう
に、任意の１ビット“ｚ”を境にして、それよりもＭＳ
Ｂ側のビットはすべて“０”、それよりもＬＳＢ側のビ
ットはすべて“１”となり、“ｚ”の位置をパラメータ
として構成されたコ―ドである。制御回路ＣＮＴからは
“０００………０００”から“１１１………１１１”ま
でのすべてのサ―モメ―タコ―ドが出力可能である。こ
のようなサ―モメ―タコ―ドを用いることにより、スイ
ッチＳＷ1 〜ＳＷn のなかの任意のスイッチＳＷm およ
びスイッチＳＷm よりもＭＳＢ側（端子Ｔ１側）のすべ
てのスイッチＳＷ1 〜ＳＷm-1 は端子Ｔ４に接続され、
スイッチＳＷm よりもＬＳＢ側（端子Ｔ２側）のすべて
のスイッチＳＷm-1 〜ＳＷn は端子Ｔ３に接続される。
サ―モメ―タコ―ドでは、切り換えが行なわれるすべて
のビットが同一方向に切り換えられる（切り換えが行な
われるすべてのビットが“０”から“１”または“１”
から“０”のいずれか一方向に切り換えられる。）の
で、切り換えが行なわれている過渡的状態においても全
体のコ―ド値自体は同一方向に変化するのみである。し
たがって、スイッチＳＷ1 〜ＳＷn が切り換えられる過
渡的状態において、各スイッチ間にスイッチング速度の
違いがたとえ存在したとしても、グリッジノイズが発生
することが原理的にない。
【００１５】以上の抵抗Ｒ１1 〜Ｒ１n-1 、抵抗Ｒ２1
〜Ｒ２n 、抵抗Ｒ３、スイッチＳＷ1 〜ＳＷn および制
御回路ＣＮＴにより抵抗網回路装置が構成される。
〜Ｒ２n 、抵抗Ｒ３、スイッチＳＷ1 〜ＳＷn および制
御回路ＣＮＴにより抵抗網回路装置が構成される。
【００１６】上記抵抗網回路装置の端子Ｔ３および端子
Ｔ４はそれぞれ演算増幅器ＯＰの非反転入力端子および
反転入力端子にそれぞれ接続されており、演算増幅器Ｏ
Ｐの非反転入力端子と出力端子との間には抵抗Ｒ４（抵
抗値“ｒ４”）が接続されている。
Ｔ４はそれぞれ演算増幅器ＯＰの非反転入力端子および
反転入力端子にそれぞれ接続されており、演算増幅器Ｏ
Ｐの非反転入力端子と出力端子との間には抵抗Ｒ４（抵
抗値“ｒ４”）が接続されている。
【００１７】以上の抵抗網回路装置、演算増幅器ＯＰお
よび抵抗Ｒ４により可変利得装置が構成される。
よび抵抗Ｒ４により可変利得装置が構成される。
【００１８】つぎに、抵抗Ｒ１1 〜Ｒ１n-1 （抵抗値
“Ｒ”）、抵抗Ｒ２1 〜Ｒ２n （抵抗値“ａＲ”）およ
び抵抗Ｒ３（抵抗値“（１＋ｂ）Ｒ”）で構成される梯
子型抵抗網について説明する。
“Ｒ”）、抵抗Ｒ２1 〜Ｒ２n （抵抗値“ａＲ”）およ
び抵抗Ｒ３（抵抗値“（１＋ｂ）Ｒ”）で構成される梯
子型抵抗網について説明する。
【００１９】梯子型抵抗網の反復インピ―ダンスすなわ
ち端子Ｔ１および抵抗Ｒ１1 〜Ｒ１n-1 間の各接続点か
ら端子Ｔ３側を見たインピ―ダンスは“ｂＲ”となって
いる（抵抗Ｒ３を抵抗値が“Ｒ”と“ｂＲ”の二つの抵
抗に分けて考えればよい。）。したがって、この反復イ
ンピ―ダンスが“ｂＲ”であることを考慮して定数
“ａ”と定数“ｂ”との関係を求めると、 ｂ＝｛−１＋（１＋４ａ）1/2 ｝／２ （１） となる。また、この梯子型抵抗網の一段（Ｒ１1 とＲ２
1 、Ｒ１2 とＲ２2 、………、Ｒ１n-1 とＲ２n-1 、そ
れぞれの対で一段が構成される。）毎の減衰率を求める
と、減衰率は“ａ／（１＋ａ＋ｂ）”となる。本可変抵
抗装置では、この減衰率が、 １／２＜ａ／（１＋ａ＋ｂ） （２） となるように設定されている。（１）式および（２）式
から“ａ”の値は、 ａ＞２ （３） となる。
ち端子Ｔ１および抵抗Ｒ１1 〜Ｒ１n-1 間の各接続点か
ら端子Ｔ３側を見たインピ―ダンスは“ｂＲ”となって
いる（抵抗Ｒ３を抵抗値が“Ｒ”と“ｂＲ”の二つの抵
抗に分けて考えればよい。）。したがって、この反復イ
ンピ―ダンスが“ｂＲ”であることを考慮して定数
“ａ”と定数“ｂ”との関係を求めると、 ｂ＝｛−１＋（１＋４ａ）1/2 ｝／２ （１） となる。また、この梯子型抵抗網の一段（Ｒ１1 とＲ２
1 、Ｒ１2 とＲ２2 、………、Ｒ１n-1 とＲ２n-1 、そ
れぞれの対で一段が構成される。）毎の減衰率を求める
と、減衰率は“ａ／（１＋ａ＋ｂ）”となる。本可変抵
抗装置では、この減衰率が、 １／２＜ａ／（１＋ａ＋ｂ） （２） となるように設定されている。（１）式および（２）式
から“ａ”の値は、 ａ＞２ （３） となる。
【００２０】ここで、上記減衰率を対数表現した場合を
考える。上記梯子型抵抗網の一段毎の減衰率をｄＢ単位
で表し、これを減衰量“Ａ”とすると、 Ａ＝−２０ｌｏｇ｛ａ／（１＋ａ＋ｂ）｝ （４） と表わすことができる。（１）式および（４）式から
“ａ”をｄＢ単位の減衰量“Ａ”で表わすと、 ａ＝１０-A/20 ／（１０-A/20 −１）2 （５） となる。同様に“ｂ”をｄＢ単位の減衰量“Ａ”で表わ
すと、 ｂ＝−１／２＋ ｛１＋４・１０-A/20 ／（１０-A/20 −１）2 ｝1/2 ／２ （６） となる。したがって、梯子型抵抗網の一段毎のｄＢ単位
の減衰量“Ａ”を決めれば、抵抗Ｒ１1 〜Ｒ１n-1 （抵
抗値“Ｒ”）、抵抗Ｒ２1 〜Ｒ２n （抵抗値“ａＲ”）
および抵抗Ｒ３（抵抗値“（１＋ｂ）Ｒ”）の抵抗値比
を一義的かつ精度よく定めることができる。また、
（３）式および（５）式から、梯子型抵抗網の一段毎の
ｄＢ単位の減衰量“Ａ”は、 Ａ＜２０ｌｏｇ２ （約６ｄＢ） （７） となる。
考える。上記梯子型抵抗網の一段毎の減衰率をｄＢ単位
で表し、これを減衰量“Ａ”とすると、 Ａ＝−２０ｌｏｇ｛ａ／（１＋ａ＋ｂ）｝ （４） と表わすことができる。（１）式および（４）式から
“ａ”をｄＢ単位の減衰量“Ａ”で表わすと、 ａ＝１０-A/20 ／（１０-A/20 −１）2 （５） となる。同様に“ｂ”をｄＢ単位の減衰量“Ａ”で表わ
すと、 ｂ＝−１／２＋ ｛１＋４・１０-A/20 ／（１０-A/20 −１）2 ｝1/2 ／２ （６） となる。したがって、梯子型抵抗網の一段毎のｄＢ単位
の減衰量“Ａ”を決めれば、抵抗Ｒ１1 〜Ｒ１n-1 （抵
抗値“Ｒ”）、抵抗Ｒ２1 〜Ｒ２n （抵抗値“ａＲ”）
および抵抗Ｒ３（抵抗値“（１＋ｂ）Ｒ”）の抵抗値比
を一義的かつ精度よく定めることができる。また、
（３）式および（５）式から、梯子型抵抗網の一段毎の
ｄＢ単位の減衰量“Ａ”は、 Ａ＜２０ｌｏｇ２ （約６ｄＢ） （７） となる。
【００２１】つぎに、図１に示した可変利得装置の動作
を説明する。
を説明する。
【００２２】入力端子ＩＮに供給されたアナログ電流
は、端子Ｔ１において、その“（１＋ｂ）／（１＋ａ＋
ｂ）”が抵抗Ｒ２1 に分流され、残りの“ａ／（１＋ａ
＋ｂ）”が抵抗Ｒ1 に分流される。同様にして、Ｒ１1
〜Ｒ１n-1 間の各接続点に供給された電流は、その
“（１＋ｂ）／（１＋ａ＋ｂ）”が抵抗Ｒ２2 〜Ｒ２
n-1 に分流され、残りの“ａ／（１＋ａ＋ｂ）”が抵抗
Ｒ１2 〜Ｒ１n-1 に分流される。同様にして、端子Ｔ２
に供給された電流も、その“（１＋ｂ）／（１＋ａ＋
ｂ）”が抵抗Ｒ２n に分流され、残りの“ａ／（１＋ａ
＋ｂ）”が抵抗Ｒ３に分流される。このようにして抵抗
Ｒ２1 〜Ｒ２n に分流された電流は、スイッチＳＷ1 〜
ＳＷn の接続状態に応じて、端子Ｔ３（演算増幅器ＯＰ
の非反転入力端子）または端子Ｔ４（通常は接地）に流
れ込む。スイッチＳＷ1 〜ＳＷn は制御回路ＣＮＴから
のサ―モメ―タコ―ドによって制御されるため、スイッ
チＳＷm およびスイッチＳＷm よりもＭＳＢ側（端子Ｔ
１側）のスイッチＳＷ1 〜ＳＷm-1 に供給されたは電流
は端子Ｔ４に流れ込み、スイッチＳＷm よりもＬＳＢ側
（端子Ｔ２側）のスイッチＳＷm-1 〜ＳＷn に供給され
たは電流は端子Ｔ３に流れ込む。したがって、入力端子
ＩＮに供給された電流の“｛ａ／（１＋ａ＋ｂ）｝m ”
が端子Ｔ３に供給されることになる。このようにして端
子Ｔ３に供給された電流と同じ電流が抵抗Ｒ４に流れ、
抵抗Ｒ４で生じた電圧降下が出力端子ＯＵＴに導出され
ることになる。
は、端子Ｔ１において、その“（１＋ｂ）／（１＋ａ＋
ｂ）”が抵抗Ｒ２1 に分流され、残りの“ａ／（１＋ａ
＋ｂ）”が抵抗Ｒ1 に分流される。同様にして、Ｒ１1
〜Ｒ１n-1 間の各接続点に供給された電流は、その
“（１＋ｂ）／（１＋ａ＋ｂ）”が抵抗Ｒ２2 〜Ｒ２
n-1 に分流され、残りの“ａ／（１＋ａ＋ｂ）”が抵抗
Ｒ１2 〜Ｒ１n-1 に分流される。同様にして、端子Ｔ２
に供給された電流も、その“（１＋ｂ）／（１＋ａ＋
ｂ）”が抵抗Ｒ２n に分流され、残りの“ａ／（１＋ａ
＋ｂ）”が抵抗Ｒ３に分流される。このようにして抵抗
Ｒ２1 〜Ｒ２n に分流された電流は、スイッチＳＷ1 〜
ＳＷn の接続状態に応じて、端子Ｔ３（演算増幅器ＯＰ
の非反転入力端子）または端子Ｔ４（通常は接地）に流
れ込む。スイッチＳＷ1 〜ＳＷn は制御回路ＣＮＴから
のサ―モメ―タコ―ドによって制御されるため、スイッ
チＳＷm およびスイッチＳＷm よりもＭＳＢ側（端子Ｔ
１側）のスイッチＳＷ1 〜ＳＷm-1 に供給されたは電流
は端子Ｔ４に流れ込み、スイッチＳＷm よりもＬＳＢ側
（端子Ｔ２側）のスイッチＳＷm-1 〜ＳＷn に供給され
たは電流は端子Ｔ３に流れ込む。したがって、入力端子
ＩＮに供給された電流の“｛ａ／（１＋ａ＋ｂ）｝m ”
が端子Ｔ３に供給されることになる。このようにして端
子Ｔ３に供給された電流と同じ電流が抵抗Ｒ４に流れ、
抵抗Ｒ４で生じた電圧降下が出力端子ＯＵＴに導出され
ることになる。
【００２３】図１に示した可変利得装置は、抵抗Ｒ４
（抵抗値“ｒ４”）の値に応じて可変減衰装置または可
変増幅装置となる。すでに説明したことから直観的に理
解できるように、図１に示した抵抗網回路装置は、スイ
ッチＳＷ1 〜ＳＷn すべて端子Ｔ３側に接続されている
ときに減衰率が最も小さく（減衰率“１”）なり、スイ
ッチＳＷ1 〜ＳＷn がすべて端子Ｔ４側に接続されてい
るときに減衰率が最も大きく（減衰率“｛ａ／（１＋ａ
＋ｂ）｝n ”）なる。したがって、抵抗網回路装置の反
復インピ―ダンスが“ｂＲ“であることを考慮すると、
抵抗Ｒ４の抵抗値“ｒ４”を「ｒ４≦ｂＲ」に設定すれ
ば最大ゲインが“１”以下の可変減衰装置を得ることが
でき、抵抗Ｒ４の抵抗値“ｒ４”を「ｒ４≧ｂＲ｛（１
＋ａ＋ｂ）／ａ｝n 」に設定すれば最小ゲイン“１”以
上の可変増幅装置を得ることができる。もちろん、必要
に応じて「ｂＲ＜ｒ４＜ｂＲ｛（１＋ａ＋ｂ）／ａ｝
n 」と設定することも可能である。
（抵抗値“ｒ４”）の値に応じて可変減衰装置または可
変増幅装置となる。すでに説明したことから直観的に理
解できるように、図１に示した抵抗網回路装置は、スイ
ッチＳＷ1 〜ＳＷn すべて端子Ｔ３側に接続されている
ときに減衰率が最も小さく（減衰率“１”）なり、スイ
ッチＳＷ1 〜ＳＷn がすべて端子Ｔ４側に接続されてい
るときに減衰率が最も大きく（減衰率“｛ａ／（１＋ａ
＋ｂ）｝n ”）なる。したがって、抵抗網回路装置の反
復インピ―ダンスが“ｂＲ“であることを考慮すると、
抵抗Ｒ４の抵抗値“ｒ４”を「ｒ４≦ｂＲ」に設定すれ
ば最大ゲインが“１”以下の可変減衰装置を得ることが
でき、抵抗Ｒ４の抵抗値“ｒ４”を「ｒ４≧ｂＲ｛（１
＋ａ＋ｂ）／ａ｝n 」に設定すれば最小ゲイン“１”以
上の可変増幅装置を得ることができる。もちろん、必要
に応じて「ｂＲ＜ｒ４＜ｂＲ｛（１＋ａ＋ｂ）／ａ｝
n 」と設定することも可能である。
【００２４】図１に示した例では、上述したことから理
解されるように、入力端子ＩＮに供給された電流がその
“ａ／（１＋ａ＋ｂ）m ”に減衰して端子Ｔ３に供給さ
れる。この減衰量をｄＢ単位の減衰量“Ａ”で表すと、 Ａ＝−２０ｌｏｇ｛ａ／（１＋ａ＋ｂ）｝m （８） となる。したがって、端子Ｔ３（演算増幅器ＯＰの非反
転入力端子）へ供給される電流の減衰量は、抵抗Ｒ１1
〜Ｒ１n-1 （抵抗値“Ｒ”）、抵抗Ｒ２1 〜Ｒ２n （抵
抗値“ａＲ”）および抵抗Ｒ３（抵抗値“（１＋ｂ）
Ｒ”）の抵抗値比によって一義的かつ精度よく決定され
る。出力端子ＯＵＴにおける出力の減衰量も（８）式に
基いて決定されることになる。
解されるように、入力端子ＩＮに供給された電流がその
“ａ／（１＋ａ＋ｂ）m ”に減衰して端子Ｔ３に供給さ
れる。この減衰量をｄＢ単位の減衰量“Ａ”で表すと、 Ａ＝−２０ｌｏｇ｛ａ／（１＋ａ＋ｂ）｝m （８） となる。したがって、端子Ｔ３（演算増幅器ＯＰの非反
転入力端子）へ供給される電流の減衰量は、抵抗Ｒ１1
〜Ｒ１n-1 （抵抗値“Ｒ”）、抵抗Ｒ２1 〜Ｒ２n （抵
抗値“ａＲ”）および抵抗Ｒ３（抵抗値“（１＋ｂ）
Ｒ”）の抵抗値比によって一義的かつ精度よく決定され
る。出力端子ＯＵＴにおける出力の減衰量も（８）式に
基いて決定されることになる。
【００２５】また、図１に示した例では、減衰量の変更
はサ―モメ―タコ―ドの変更によって行なわれるため、
スイッチＳＷ1 〜ＳＷn は同一方向に切り換えられる。
すなわち、切り換えが行なわれるすべてのスイッチが端
子３側から端子４側または端子４側から端子３側のいず
れか一方向に切り換えられる。したがって、スイッチＳ
Ｗ1 〜ＳＷn が切り換えられる過渡的状態において、出
力端子ＯＵＴにおけるグリッジノイズの発生を押えるこ
とができる。
はサ―モメ―タコ―ドの変更によって行なわれるため、
スイッチＳＷ1 〜ＳＷn は同一方向に切り換えられる。
すなわち、切り換えが行なわれるすべてのスイッチが端
子３側から端子４側または端子４側から端子３側のいず
れか一方向に切り換えられる。したがって、スイッチＳ
Ｗ1 〜ＳＷn が切り換えられる過渡的状態において、出
力端子ＯＵＴにおけるグリッジノイズの発生を押えるこ
とができる。
【００２６】さらに、図１に示した例では、ｄＢ単位の
減衰量“Ａ”を小さく設定するほど、“ａ”の値をその
近似値“ａ´”に置き換えたことによる影響を小さくす
ることができる。すなわち、（１）式および（４）式を
用いて、“ａ”の変化分“Δａ”に対する“Ａ”の変化
分“ΔＡ”を求めると、 ｄＡ／ｄａ＝−２０／｛ｌｎ１０×ａ（１＋４ａ）1/2 ｝ （９） となる。例えば、「Ａ＝２ｄＢ」の場合には、「ΔＡ＝
−０．０５３×Δａ」となる。すなわち、“ａ”の代り
に“ａ´＝ａ±１”を用いたとしても、設定した減衰量
“２ｄＢ”に対して“０．０５３ｄＢ”のずれしか生じ
ないわけである。したがって、“ａ”の近傍で設計上都
合のよい値を“ａ”の代りに用いたとしても、高精度を
保つことができる。また、このような場合においても減
衰特性の直線性が損われることはない。
減衰量“Ａ”を小さく設定するほど、“ａ”の値をその
近似値“ａ´”に置き換えたことによる影響を小さくす
ることができる。すなわち、（１）式および（４）式を
用いて、“ａ”の変化分“Δａ”に対する“Ａ”の変化
分“ΔＡ”を求めると、 ｄＡ／ｄａ＝−２０／｛ｌｎ１０×ａ（１＋４ａ）1/2 ｝ （９） となる。例えば、「Ａ＝２ｄＢ」の場合には、「ΔＡ＝
−０．０５３×Δａ」となる。すなわち、“ａ”の代り
に“ａ´＝ａ±１”を用いたとしても、設定した減衰量
“２ｄＢ”に対して“０．０５３ｄＢ”のずれしか生じ
ないわけである。したがって、“ａ”の近傍で設計上都
合のよい値を“ａ”の代りに用いたとしても、高精度を
保つことができる。また、このような場合においても減
衰特性の直線性が損われることはない。
【００２７】なお、図１に示した例では、抵抗Ｒ３の他
端が端子Ｔ３に接続されているが、抵抗Ｒ３の他端を端
子Ｔ４（通常は接地）に接続しても同様の機能および作
用効果を得ることができる。
端が端子Ｔ３に接続されているが、抵抗Ｒ３の他端を端
子Ｔ４（通常は接地）に接続しても同様の機能および作
用効果を得ることができる。
【００２８】つぎに、第２実施例を、図２に示した電気
回路図を参照して説明する。
回路図を参照して説明する。
【００２９】図１と図２とを比較すれば明らかなよう
に、抵抗網回路装置の構成は第１実施例と同様である。
本第２実施例では、この抵抗網回路装置を演算増幅器Ｏ
Ｐの帰還抵抗として用い、端子Ｔ３に抵抗Ｒ５（抵抗値
“ｒ５”）を接続し、これらの構成要素によって可変利
得装置を構成している。本第２実施例における可変利得
装置の機能および作用効果等については、第１実施例の
説明等から容易に類推できるため、説明は省略する。
に、抵抗網回路装置の構成は第１実施例と同様である。
本第２実施例では、この抵抗網回路装置を演算増幅器Ｏ
Ｐの帰還抵抗として用い、端子Ｔ３に抵抗Ｒ５（抵抗値
“ｒ５”）を接続し、これらの構成要素によって可変利
得装置を構成している。本第２実施例における可変利得
装置の機能および作用効果等については、第１実施例の
説明等から容易に類推できるため、説明は省略する。
【００３０】図２に示した可変利得装置も、第１実施例
と同様、抵抗Ｒ５（抵抗値“ｒ５”）の値に応じて可変
減衰装置または可変増幅装置となる。すなわち、図２に
示した抵抗網回路装置は、スイッチＳＷ1 〜ＳＷn がす
べて端子Ｔ３側に接続されているときに減衰率が最も小
さく（減衰率“１”）なり、スイッチＳＷ1 〜ＳＷnが
すべて端子Ｔ４側に接続されているときに減衰率が最も
大きく（減衰率“｛ａ／（１＋ａ＋ｂ）｝n ”）なる。
したがって、抵抗網回路装置の反復インピ―ダンスが
“ｂＲ“であることを考慮すると、抵抗Ｒ５の抵抗値
“ｒ５”を「ｒ５≦ｂＲ」に設定すれば最小ゲインが
“１”以上の可変増幅装置を得ることができ、抵抗Ｒ５
の抵抗値“ｒ５”を「ｒ５≧ｂＲ｛（１＋ａ＋ｂ）／
ａ｝n 」に設定すれば最大ゲイン“１”以下の可変減衰
装置を得ることができる。もちろん、必要に応じて「ｂ
Ｒ＜ｒ５＜ｂＲ｛（１＋ａ＋ｂ）／ａ｝n 」と設定する
ことも可能である。
と同様、抵抗Ｒ５（抵抗値“ｒ５”）の値に応じて可変
減衰装置または可変増幅装置となる。すなわち、図２に
示した抵抗網回路装置は、スイッチＳＷ1 〜ＳＷn がす
べて端子Ｔ３側に接続されているときに減衰率が最も小
さく（減衰率“１”）なり、スイッチＳＷ1 〜ＳＷnが
すべて端子Ｔ４側に接続されているときに減衰率が最も
大きく（減衰率“｛ａ／（１＋ａ＋ｂ）｝n ”）なる。
したがって、抵抗網回路装置の反復インピ―ダンスが
“ｂＲ“であることを考慮すると、抵抗Ｒ５の抵抗値
“ｒ５”を「ｒ５≦ｂＲ」に設定すれば最小ゲインが
“１”以上の可変増幅装置を得ることができ、抵抗Ｒ５
の抵抗値“ｒ５”を「ｒ５≧ｂＲ｛（１＋ａ＋ｂ）／
ａ｝n 」に設定すれば最大ゲイン“１”以下の可変減衰
装置を得ることができる。もちろん、必要に応じて「ｂ
Ｒ＜ｒ５＜ｂＲ｛（１＋ａ＋ｂ）／ａ｝n 」と設定する
ことも可能である。
【００３１】なお、図２に示した例では、抵抗Ｒ３の他
端が端子Ｔ３に接続されているが、抵抗Ｒ３の他端を端
子Ｔ４（通常は接地）に接続しても同様の機能および作
用効果を得ることができる。
端が端子Ｔ３に接続されているが、抵抗Ｒ３の他端を端
子Ｔ４（通常は接地）に接続しても同様の機能および作
用効果を得ることができる。
【００３２】
【発明の効果】本発明における抵抗網回路装置およびこ
れを用いた可変利得装置によれば、グリッジノイズの発
生を防止するとともに減衰率等を精度よく設定すること
が可能となる。
れを用いた可変利得装置によれば、グリッジノイズの発
生を防止するとともに減衰率等を精度よく設定すること
が可能となる。
【図１】第１実施例を示した電気回路図である。
【図２】第２実施例を示した電気回路図である。
【図３】従来例を示した電気回路図である。
Ｔ１……第１端子 Ｔ２……第２端子 Ｔ３……第３端子 Ｔ４……第４端子 Ｒ１1 〜Ｒ１n-1 ……第１抵抗 Ｒ２1 〜Ｒ２n ……第２抵抗 Ｒ３……第３抵抗 Ｒ４……第４抵抗 Ｒ５……第５抵抗 ＳＷ1 〜ＳＷn ……スイッチ ＣＮＴ……制御回路 ＯＰ……演算増幅器
Claims (3)
- 【請求項１】 第１端子と第２端子との間に直列に接続
されそれぞれの抵抗値が“Ｒ”の（ｎ−１）個の第１抵
抗と、 上記第１端子、上記直列に接続された（ｎ−１）個の第
１抵抗間の（ｎ−２）個の各接続点および上記第２端子
にその一端が接続されそれぞれの抵抗値が“ａＲ”のｎ
個の第２抵抗と、 上記第２端子にその一端が接続され第３端子または第４
端子にその他端が接続されその抵抗値が“（１＋ｂ）
Ｒ”の第３抵抗と、 上記ｎ個の第２抵抗のそれぞれの他端の接続を上記第３
端子または上記第４端子に切換えるｎ個のスイッチと、 上記ｎ個の第２抵抗のなかの任意の第２抵抗よりも上記
第１端子側のすべての第２抵抗を上記第４端子に接続す
るとともに該任意の第２抵抗よりも上記第２端子側のす
べての第２抵抗を上記第３端子に接続するように上記ｎ
個のスイッチを制御する制御回路とを有し、 上記“ａ”および上記“ｂ”の値が「ｂ＝｛−１＋（１
＋４ａ）1/2 ｝／２」かつ「１／２＜ａ／（１＋ａ＋
ｂ）」に基いて定められている抵抗網回路装置。 - 【請求項２】 請求項１に記載の抵抗網回路装置と、 請求項１に記載の第３端子にその反転入力端子が接続さ
れ請求項１に記載の第４端子にその非反転入力端子が接
続された演算増幅器と、 上記演算増幅器の反転入力端子と上記演算増幅器の出力
端子との間に接続された第４抵抗とを有する可変利得装
置。 - 【請求項３】 請求項１に記載の抵抗網回路装置と、 請求項１に記載の第３端子にその反転入力端子が接続さ
れ請求項１に記載の第４端子にその非反転入力端子が接
続され請求項１に記載の第１端子にその出力端子が接続
された演算増幅器と、 上記演算増幅器の反転入力端子にその一端が接続された
第５抵抗とを有する可変利得装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06038477A JP3099164B2 (ja) | 1994-03-09 | 1994-03-09 | 抵抗網回路装置およびこれを用いた可変利得装置 |
| US08/399,310 US5523712A (en) | 1994-03-09 | 1995-03-06 | Resistor array circuit device and variable gain device utilizing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06038477A JP3099164B2 (ja) | 1994-03-09 | 1994-03-09 | 抵抗網回路装置およびこれを用いた可変利得装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07249951A true JPH07249951A (ja) | 1995-09-26 |
| JP3099164B2 JP3099164B2 (ja) | 2000-10-16 |
Family
ID=12526344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06038477A Expired - Fee Related JP3099164B2 (ja) | 1994-03-09 | 1994-03-09 | 抵抗網回路装置およびこれを用いた可変利得装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5523712A (ja) |
| JP (1) | JP3099164B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592873B2 (en) | 2006-03-10 | 2009-09-22 | Fujitsu Microelectronics Limited | Low noise amplifier |
| JP2011502442A (ja) * | 2007-10-30 | 2011-01-20 | クゥアルコム・インコーポレイテッド | プログラマブルゲイン回路 |
| JP2011503939A (ja) * | 2007-10-22 | 2011-01-27 | ナショナル セミコンダクタ コーポレイション | 集積化デジタル制御型ｄＢ直線性アッテネータ |
| KR101024849B1 (ko) * | 2007-12-04 | 2011-03-31 | 주식회사 하이볼릭 | 가변 이득 증폭기 |
| JP2012147219A (ja) * | 2011-01-12 | 2012-08-02 | Ricoh Co Ltd | ボリューム調整回路 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09167965A (ja) * | 1995-12-15 | 1997-06-24 | Kawasaki Steel Corp | 基準電圧発生回路 |
| DE19630331C1 (de) * | 1996-07-26 | 1998-01-22 | Sgs Thomson Microelectronics | Digital steuerbare Dämpfungsschaltung für Audiosteller |
| JPH1168488A (ja) * | 1997-08-26 | 1999-03-09 | Nippon Precision Circuits Kk | 可変増幅利得回路および可変減衰利得回路 |
| US5880618A (en) * | 1997-10-02 | 1999-03-09 | Burr-Brown Corporation | CMOS differential voltage controlled logarithmic attenuator and method |
| US6127893A (en) * | 1998-09-18 | 2000-10-03 | Tripath Technology, Inc. | Method and apparatus for controlling an audio signal level |
| US6239655B1 (en) | 1999-04-08 | 2001-05-29 | Peavey Electronics Corporation | Microphone amplifier with digital gain control |
| US6229375B1 (en) | 1999-08-18 | 2001-05-08 | Texas Instruments Incorporated | Programmable low noise CMOS differentially voltage controlled logarithmic attenuator and method |
| US6693491B1 (en) * | 2000-04-17 | 2004-02-17 | Tripath Technology, Inc. | Method and apparatus for controlling an audio signal level |
| KR20010109995A (ko) * | 2000-06-05 | 2001-12-12 | 구본준, 론 위라하디락사 | 옵션 선택 회로 |
| US6545534B1 (en) | 2001-02-13 | 2003-04-08 | Analog Devices, Inc. | Low voltage variable gain amplifier with constant input impedance and adjustable one-pole filtering characteristic |
| DE10125366A1 (de) * | 2001-05-23 | 2002-12-12 | Infineon Technologies Ag | dB-lineare VGA-Stufe mit hoher Bandbreite |
| US6897704B2 (en) * | 2001-05-25 | 2005-05-24 | Thunder Creative Technologies, Inc. | Electronic isolator |
| US7088274B2 (en) * | 2002-04-09 | 2006-08-08 | Texas Instruments Incorporated | Difference amplifier for digital-to-analog converter |
| JP4851792B2 (ja) * | 2003-08-04 | 2012-01-11 | インディアン・スペース・リサーチ・オーガニゼイション | ダイオードベースのｒｆ回路のための制御回路 |
| US20050035891A1 (en) * | 2003-08-14 | 2005-02-17 | Tripath Technology, Inc. | Digital-to-analog converter with level control |
| JP4452487B2 (ja) | 2003-12-01 | 2010-04-21 | セイコーＮｐｃ株式会社 | Ｄ級増幅器 |
| JP2005295460A (ja) * | 2004-04-05 | 2005-10-20 | Sony Corp | フィルタ回路 |
| US7911293B2 (en) * | 2009-06-26 | 2011-03-22 | Bae Systems Information And Electronic Systems Integration Inc. | Thermometer coded attenuator |
| US8378731B1 (en) * | 2010-06-14 | 2013-02-19 | Marvell International Ltd. | Asymmetric correction circuit with negative resistance |
| JP2013243479A (ja) * | 2012-05-18 | 2013-12-05 | Rohm Co Ltd | 可変利得増幅器、それを用いた電流検出回路、モータ駆動回路および電子機器 |
| US9374064B1 (en) * | 2015-02-26 | 2016-06-21 | Texas Instruments Incorporated | Micro-step resistance networks |
| CN106464222B (zh) * | 2016-08-24 | 2019-07-16 | 香港应用科技研究院有限公司 | 可编程增益放大器pga和可编程电阻器网络电路 |
| US10998113B2 (en) | 2019-05-20 | 2021-05-04 | Rosemount Aerospace Inc. | Redundant resistor network |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2774825A (en) * | 1953-02-17 | 1956-12-18 | Gen Precision Lab Inc | Logarithmic amplifier |
| US3719831A (en) * | 1969-02-18 | 1973-03-06 | Us Air Force | Logarithmic if amplifier |
| US4494212A (en) * | 1982-03-03 | 1985-01-15 | The Perkin-Elmer Corporation | Variable gain amplifier |
| DE3612809A1 (de) * | 1986-04-16 | 1987-10-22 | Bosch Gmbh Robert | Schaltungsanordnung zur erzeugung eines von der temperatur nichtlinear abhaengigen ausgangssignals |
| EP0529119B1 (de) * | 1991-08-24 | 1996-04-24 | Deutsche ITT Industries GmbH | Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung |
| US5233309A (en) * | 1992-01-09 | 1993-08-03 | Analog Devices, Inc. | Programmable gain amplifier |
-
1994
- 1994-03-09 JP JP06038477A patent/JP3099164B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-06 US US08/399,310 patent/US5523712A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7592873B2 (en) | 2006-03-10 | 2009-09-22 | Fujitsu Microelectronics Limited | Low noise amplifier |
| JP2011503939A (ja) * | 2007-10-22 | 2011-01-27 | ナショナル セミコンダクタ コーポレイション | 集積化デジタル制御型ｄＢ直線性アッテネータ |
| JP2011502442A (ja) * | 2007-10-30 | 2011-01-20 | クゥアルコム・インコーポレイテッド | プログラマブルゲイン回路 |
| KR101024849B1 (ko) * | 2007-12-04 | 2011-03-31 | 주식회사 하이볼릭 | 가변 이득 증폭기 |
| JP2012147219A (ja) * | 2011-01-12 | 2012-08-02 | Ricoh Co Ltd | ボリューム調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5523712A (en) | 1996-06-04 |
| JP3099164B2 (ja) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3099164B2 (ja) | 抵抗網回路装置およびこれを用いた可変利得装置 | |
| KR101873298B1 (ko) | 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기 | |
| KR100284518B1 (ko) | 전자볼륨 | |
| US7944382B2 (en) | Exponential digital to analog converter | |
| KR950014913B1 (ko) | 저항 회로망을 갖는 디지탈-아나로그 변환기 | |
| JPH05327376A (ja) | ディジタル制御可変利得回路 | |
| JPH05284028A (ja) | Ｄ／ａ変換器 | |
| JP2818792B2 (ja) | ディジタル―アナログ変換器回路網 | |
| US5319345A (en) | Variable resistor | |
| US4521764A (en) | Signal-controllable attenuator employing a digital-to-analog converter | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| JPH05175762A (ja) | 演算増幅器の利得調整回路 | |
| JPH0123966B2 (ja) | ||
| JPH1168488A (ja) | 可変増幅利得回路および可変減衰利得回路 | |
| US4591826A (en) | Gray code DAC ladder | |
| US5903191A (en) | Digitally controlled variable transconductance amplifier system | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| JPS6313572B2 (ja) | ||
| JPS62173809A (ja) | 増幅装置 | |
| JP2005117489A (ja) | 電子ボリューム回路 | |
| JPH01318307A (ja) | 電子アッテネータ | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| JP3951726B2 (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
| JP2003087068A (ja) | 可変ゲインアンプ | |
| JP3814222B2 (ja) | アナログ−デジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000706 |
|
| LAPS | Cancellation because of no payment of annual fees |