JP2011503939A

JP2011503939A - 集積化デジタル制御型ｄＢ直線性アッテネータ

Info

Publication number: JP2011503939A
Application number: JP2010531201A
Authority: JP
Inventors: ホンキンチウ，
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 2007-10-22
Filing date: 2008-10-22
Publication date: 2011-01-27
Also published as: CN102007695A; TW200919952A; US20090072931A1; WO2009055449A1; DE112008002825T5; US20100164656A1; US7675380B2; US8076995B2

Abstract

【課題】集積化デジタル制御型ｄＢ直線性アッテネータ回路において、一つ又はそれ以上の組の選択スイッチが入力信号電極を一つ又はそれ以上の対応する直列接続されている抵抗ラダーネットワークへ選択的に接続させることによって所望の減衰を確立し、その際に一層広い周波数帯域幅にわたり実質的に一層一定な信号減衰値を与える。
【解決手段】単一抵抗ラダーネットワークの場合、減衰制御は温度計スイッチングコードを使用して達成される。複数の抵抗ラダーネットワークの場合、粗及び微減衰制御を、夫々、温度計及びバブルスイッチングコードを使用して達成することが可能である。
【選択図】図１

Description

本発明は、信号減衰回路に関するものであって、更に詳細には、デジタル制御型信号減衰回路に関するものである。

デジタル制御型アッテネータ回路は当該技術において良く知られている。この様なアッテネータ回路は、通常、制御型インピーダンス環境において使用され、且つ単位、即ちデシベル（ｄＢ）の端数で減衰を制御することを可能とする。この様なアッテネータの一つの特定のタイプはｄＢ直線性アッテネータと呼ばれるもので、その場合には、温度計（サーモメータ）コードタイプのスイッチング、又は制御、信号が減衰を単一のｄＢステップで変化させる。

図１を参照すると、従来のデジタル制御型ｄＢ直線性アッテネータは、実質的に図示した如くに相互接続されている直列抵抗Ｒｓ２−Ｒｓ７及びシャント抵抗Ｒｐ１−Ｒｐ７を具備する抵抗ラダー回路を包含しており、それに対して入力電圧信号Ｖinが印加される。ノードＮ１−Ｎ７における電圧が単極単投スイッチ回路Ｓ１−Ｓ７のスロー電極（throw electrode）へ印加される。これらのスイッチＳ１−Ｓ７のポール電極（pole electrode）は、出力信号Ｖoutを与えるために相互に接続される。スイッチＳ１−Ｓ７は、所望の減衰に依存して、個々のスイッチを選択的に閉じるために温度計コード制御信号で制御される。（１例として、直列抵抗Ｒｓ２−Ｒｓ７は１０９Ωの公称抵抗値を有しており、一方、シャント抵抗Ｒｐ１−Ｒｐ７は８１７０Ωの公称抵抗値を有している。）
図１Ａを参照すると、この様な従来のアッテネータ回路の問題は、その回路トポロジーによって発生される制限された帯域幅である。図１Ａにおいて見られるように、或る周波数Ｆｃにおいて又はその近くにおいて、減衰は最早一定ではなく増加し始めている。これは、典型的に低ターン抵抗値を具備する金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）スイッチを使用して実現されるスイッチ回路Ｓ１−Ｓ７に起因するものである。当該技術において良く知られているように、この様な装置は、典型的に、ドレイン及びソース電極において比較的高い寄生容量を持っている。この寄生容量が帯域幅を制限させているのであり、その際に減衰特性を或る周波数Ｆｃの上において最早一定ではないものとさせている。更に、図１Ａに示されているように、減衰が増加するに従い帯域幅が減少している。このことは、スイッチＳ１−Ｓ７のより多くのものがオフ状態となることに起因して容量が増加することによって発生される。

集積化デジタル制御型ｄＢ直線性アッテネータ回路であって、その場合に、入力信号電極を直列接続されている一つ又はそれ以上の対応する抵抗ラダーネットワークへ選択的に接続させることによって一つ又はそれ以上の組の選択スイッチが所望の減衰を確立し、それにより一層広い周波数帯域幅にわたって実質的により一定な信号減衰値を与える。単一の抵抗ラダーネットワークの場合、減衰制御は温度計（thermometer）スイッチングコードを使用して達成される。複数の抵抗ラダーネットワークの場合、温度計及びバブル（bubble）スイッチングコード夫々を使用して粗及び微減衰制御を達成することが可能である。

現在特許請求の範囲に記載されている発明の１実施例によれば、集積化デジタル制御型ｄＢ直線性アッテネータ回路は、
温度計コードに従う信号減衰値に対応する複数個のデジタル制御信号を伝達するための複数個の減衰制御電極、
或る大きさを持った入力信号を伝達するための入力信号電極、
該入力信号に対応しており且つ該信号減衰値に関連して該入力信号の大きさよりも小さな大きさを持っている出力信号を伝達するための出力信号電極、
該入力及び出力信号電極間に結合されており且つ該出力信号を与えるために該入力信号を減衰することによって該複数個のデジタル制御信号に応答する抵抗ネットワーク、
を有している。

現在特許請求の範囲に記載されている発明の別の実施例によれば、集積化デジタル制御型ｄＢ直線性アッテネータ回路は、
温度計コードに従う第１信号減衰値に対応する第１複数個のデジタル制御信号を伝達するための第１複数個の減衰制御電極、
バブルコードに従う第２信号減衰値に対応する第２複数個のデジタル制御信号を伝達するための第２複数個の減衰制御信号、
或る大きさを持っている入力信号を伝達するための入力信号電極、
該入力信号に対応し且つ該第１信号減衰値に関連して該入力信号の大きさより小さな或る大きさを持っている中間信号を伝達するための中間信号電極、
該中間信号に対応し且つ該第２信号減衰値に関連して該中間信号の大きさより小さな或る大きさを持っている出力信号を伝達するための出力信号電極、
該入力及び中間信号電極間に結合されており且つ該中間信号を与えるために該入力信号を減衰することによって該第１複数個のデジタル制御信号に応答する第１抵抗ラダーネットワーク、
該中間及び出力信号電極間に結合されており且つ該出力信号を与えるために該中間信号を減衰することによって該第２複数個のデジタル制御信号に応答する第２抵抗ラダーネットワーク、
を有している。

従来のデジタル制御型ｄＢ直線性アッテネータ回路の概略図。図１の回路に対する減衰対周波数のグラフ図。現在特許請求の範囲に記載されている発明の１実施例に基づくデジタル制御型ｄＢ直線性アッテネータ回路の概略図。図２の回路に対する減衰対周波数のグラフ図。図２のアッテネータ回路に対するスイッチ回路の実現例の１例の概略図。現在特許請求の範囲に記載されている発明の別の実施例に基づくデジタル制御型ｄＢ直線性アッテネータ回路のブロック図。現在特許請求の範囲に記載されている発明の１実施例に基づくアッテネータ制御信号に対する温度計及びバブルコードの表。図５のアッテネータ制御信号での図４のアッテネータ回路に対する減衰レベル対時間のグラフ図。

以下の詳細な説明は、添付の図面を参照しての現在特許請求の範囲に記載されている発明の例示的実施例のものである。この様な説明は、例示的なものであり且つ本発明の範囲を制限するものではないことを意図したものである。この様な実施例は、本発明を当業者が実施することを可能とするために十分に詳細に記載しており、且つ本発明の精神又は範囲を逸脱すること無しに幾つかの変形を伴うその他の実施例として実施することが可能なものであることが理解される。

本開示全体にわたり、文脈からそうでないことが明らかに明示されない限り、記載される個々の回路要素は単一又は複数のものとすることが可能であることが理解される。例えば、「回路（circuit）」及び「回路（circuitry）」という用語は、単一のコンポーネントであるか又は能動的であるか及び／又は受動的であるかのいずれかであり且つ所望の機能を与えるために共に接続されているか又は結合されている（例えば、一つ又はそれ以上の集積回路チップとして）複数個のコンポーネントを包含することが可能である。更に、「信号」という用語は、一つ又はそれ以上の電流、一つ又はそれ以上の電圧、又はデータ信号のことを言及する場合がある。図面中において、同様の又は関連する要素は、同様の又は関連するアルファベット、数字、又は英数字指示子を有している。更に、本発明をディスクリートな電子回路（好適には、１個又はそれ以上の集積回路チップの形態において）を使用する実現例の文脈において説明しているが、この様な回路の任意の部分の機能は、代替的に、信号周波数又は処理すべきデータレートに依存して、一つ又はそれ以上の適宜プログラムしたプロセッサを使用して実現することが可能である。

図２を参照すると、現在の特許請求の範囲に記載されている発明の１実施例に基づく集積化デジタル制御型ｄＢ直線性アッテネータ回路が、図示した如くに実質的に相互接続されている直列抵抗Ｒｓ２−Ｒｓ７，シャント抵抗Ｒｐ１−Ｒｐ７，単極双投スイッチ回路Ｓ１−Ｓ６を具備する抵抗ラダー回路を包含している。（当業者によって理解されるように、所望の減衰のｄＢステップ数に従ってより少ない数又はより多い数の直列及びシャント抵抗及びスイッチ回路を使用することが可能である。）この入力信号Ｖinは、抵抗Ｒｐ７を介して直列抵抗Ｒｓ２−Ｒｓ７へ印加され、且つスイッチ回路Ｓ１−Ｓ６を介して抵抗Ｒｐ１−Ｒｐ６へ印加される。従って、出力信号Ｖoutは抵抗ラダー回路の出力に与えられる（例えば、スイッチ回路Ｓ１−Ｓ６の相互接続されたポール電極と対比して）。テブナンの定理に適合して、この回路トポロジーは出力ノードＮｏにおいて十分な出力インピーダンスを有益的に維持する。何故ならば、スイッチ回路Ｓ１−Ｓ６のポール電極はシャント抵抗Ｒｐ１−Ｒｐ６及び直列抵抗Ｒｓ２−Ｒｓ６によって出力ノードＮｏから分離されており且つスロー電極は、所望の信号減衰に依存して、低インピーダンス入力ノードＮｉ又は低インピーダンス回路接地ＧＮＤのいずれかに接続されているからである。

図２Ａを参照すると、この回路トポロジーの結果として、信号減衰は、スイッチ回路Ｓ１−Ｓ６の寄生容量を出力ノードＮｏから分離したことに起因してより広い周波数帯域幅にわたりより一定のままである。

図３を参照すると、スイッチ回路、例えば第１スイッチ回路Ｓ１、の例示的実施例は、伝達ゲートとして相互接続されているＮ型及びＰ型のＭＯＳＦＥＴの対を包含している。例えば、ＭＯＳトランジスタの相補対Ｎ１，Ｐ１及びＮ２，Ｐ２は、図示したように、ドレイン及びソース電極を相互に結合させて相互接続されている。入ってくる制御信号はトランジスタＮ１及びＰ２のゲート電極を駆動し、一方その反転制御信号（インバータ回路ＩＮＶによって反転されている）はトランジスタＰ１及びＮ２のゲート電極を駆動する。従って、該制御信号が高へアサート即ち活性化されると、Ｎ１−Ｐ１トランジスタ対はターンオンされ、一方Ｎ２−Ｐ２トランジスタ対はターンオフされる。逆に、該制御信号が低へデアサート即ち不活性化されると、トランジスタ対Ｎ２−Ｐ２はターンオンされ、一方トランジスタ対Ｎ１−Ｐ１はターンオフされる。代替的に、伝達ゲートの代わりに、単一トランジスタをパストランジスタとして使用することが可能である。例えば、トランジスタＰ１及びＮ２を省略して、トランジスタＮ１及びＰ２を使用することが可能である。

図４を参照すると、現在特許請求の範囲に記載されている発明の別の実施例に基づくデジタル制御型ｄＢ直線性アッテネータ回路４００は、直列に接続されている少なくとも２個のステージ２００，１００を包含しており、その第１ステージ２００は図２に適合した回路であり、且つ第２ステージ１００は図１に適合した回路である（図２の出力ノードＮｏは図１の入力ノードＮ７へ接続されている）。従って、これら二つのステージ２００，１００が図２及び１の例示的な回路として実現されているので、第１ステージ２００は粗調節のＭ個のステップに対してＭ＝６ステージの抵抗アッテネータ（及びＭ＝６個のスイッチ）を持っており、且つ第２ステージ１００は微調節のＮ個のステップに対してＮ＝７ステージの抵抗アッテネータ（及びＮ＝７個のスイッチ）を持っている。このことは、Ｍ×Ｎ＝４２個の可能な調節を有することとなると共にＭ＋Ｎ＝１３個のステージの抵抗アッテネータ（Ｍ＋Ｎ＝１３個のスイッチ）を必要とするに過ぎず、それは従来のｄＢ直線性アッテネータ回路において必要とされるようなＭ×Ｎ＝４２個のステージの抵抗アッテネータ（及びＭ×Ｎ＝４２個のスイッチ）よりも著しく少ないものである。

基準抵抗値Ｒrefに基づいて、第１ステージ（Ｒｓ２−Ｒｓ７及びＲｐ１−Ｒｐ７）及び第２ステージ１００（Ｒｓ２−Ｒｓ７及びＲｐ１−Ｒｐ７）における抵抗の好適な相対的な値は以下の通りである（尚、ａ＜１及びｋ＜１）。

第１ステージ２００
Ｒｓ２＝Ｒｓ３＝Ｒｓ４＝Ｒｓ５＝Ｒｓ６＝Ｒｓ７＝Ｒref／ａ−Ｒref
Ｒｐ１＝Ｒｐ２＝Ｒｐ３＝Ｒｐ４＝Ｒｐ５＝Ｒｐ６＝Ｒｐ７＝Ｒref／（１−ａ）
第２ステージ１００
Ｒｓ２＝Ｒｓ３＝Ｒｓ４＝Ｒｓ５＝Ｒｓ６＝Ｒｓ７＝Ｒref
Ｒｐ１＝Ｒｐ２＝Ｒｐ３＝ＲＰ４＝ＲＰ５＝ＲＰ６＝Ｒｐ７＝（Ｒref×ｋ／（１−ｋ））×（（Ｒref×ｋ／（１−ｋ））＋Ｒref）／Ｒref
例えば、Ｒref＝５００、ａ＝０．９４４１、ｂ＝０．７０７９の基準抵抗値の場合、夫々、３ｄＢ及び０．５ｄＢの粗及び微ステップを実現することが可能である。

この様なアッテネータ回路４００の最小減衰は、第１ステージ２００（図２）における抵抗Ｒｐ７及びＲｓ２−Ｒｓ７に起因して、一つの粗減衰ステップに等しく且つゼロ（０ｄＢ）ではないが、この様な最小信号損失は第２アッテネータステージ１００に続く出力バッファ増幅器（不図示）の利得によって補償することが可能であることは当業者によって容易に理解されることである。

図５を参照すると、現在の特許請求の範囲に記載されている発明の１実施例によれば、図４に基づくデジタル制御型ｄＢ直線性アッテネータ回路４００に対するアッテネータ制御信号、即ちスイッチ制御信号ＣＯＮＴＲＯＬ（図１及び２）は、Ｍ＝５ステージの抵抗アッテネータ及びＭステップの粗調節に対するＭ＝５個のスイッチを具備する第１ステージ２００（即ち、スイッチＳ６及び抵抗Ｒｐ６，Ｒｐ７，Ｒｓ７は使用せず且つ入力信号Ｖinが抵抗Ｒｓ６へ印加される）、及びＮ＝７ステージの抵抗アッテネータ及びＮステップの微調節に対してＮ＝７個のスイッチを具備する第２ステージ１００に対して図示したようなものである。又、現在の特許請求の範囲に記載されている発明によれば、第１ステージ２００は温度計コード（thermometer code）に従って粗減衰制御を与え、一方第２ステージ１００はバブルコード（bubble code）に従って微減衰制御を与える。

第１ステージ２００が粗減衰制御を与える場合には、この様なＲ−２Ｒ抵抗ラダーネットワークに対して温度計コードを使用することの利点は、ｄＢ直線性減衰を与えることの能力である。このことは、電圧直線性制御を与える二進コードを使用する場合と対比される。

図６を参照すると、減衰レベル対時間がアッテネータ制御信号に対して図５の温度計及びバブルコードを使用した図４のアッテネータ回路に対して示されている。

本発明の構成及び動作方法における種々のその他の修正例及び変形例は、本発明の範囲及び精神を逸脱すること無しに当業者にとって明らかである。本発明を特定の好適実施例に関連して説明したが、特許請求の範囲に記載されているような本発明はこの様な特定の実施例に不当に制限されるべきものではないことを理解すべきである。以下の特許請求の範囲は本発明の範囲を定義すること及びこれらの請求項の範囲内の構成及び方法及びそれらの均等物がそれによりカバーされることが意図されている。

Claims

集積化デジタル制御型ｄＢ直線性アッテネータ回路を包含する装置において、
温度計コードに従う信号減衰値に対応する複数個のデジタル制御信号を伝達するための複数個の減衰制御電極、
或る大きさを持った入力信号を伝達するための入力信号電極、
前記入力信号に対応しており且つ前記信号減衰値に関連して前記入力信号の大きさよりも小さな或る大きさを持っている出力信号を伝達するための出力信号電極、
前記入力及び出力信号電極間に結合されており且つ前記入力信号を減衰させることによって前記出力信号を与えるために前記複数個のデジタル制御信号に応答する抵抗ネットワーク、
を有する装置。
請求項１において、前記抵抗ネットワークが、
前記入力及び出力信号電極間に直列結合されている複数個の直列抵抗と、
各々が前記複数個の直列抵抗の少なくとも夫々の一つへシャント結合されている複数個のシャント抵抗と、
を包含している抵抗ラダー回路、及び各々が、
前記複数個の減衰制御電極の夫々の一つへ結合されているスイッチ制御電極と、
前記複数個のシャント抵抗の夫々の一つ及び前記入力信号電極へ結合されているポール及びスロー電極と、
を包含している複数個のスイッチ回路、
を有している装置。
請求項２において、
前記複数個の直列抵抗が第１複数個のバイアスした金属酸化物半導体（ＭＯＳ）トランジスタを有しており、且つ
前記複数個のシャント抵抗が第２複数個のバイアスしたＭＯＳトランジスタを有している、装置。
請求項２において、更に、回路接地電位を伝達するための回路接地電極を有しており、且つ
前記ポール及びスロー電極が１個のポール電極と、第１及び第２スロー電極とを有しており、
前記ポール電極が前記複数個のシャント抵抗の前記夫々の一つへ結合されており、
前記第１スロー電極が前記入力信号電極へ結合されており、
前記第２スロー電極が前記回路接地電極へ結合されている、装置。
請求項１において、前記抵抗ネットワークが、
或る大きさを持っている入力信号を受け取るための入力信号電極と、
前記入力信号に対応し且つ信号減衰値に関連して前記入力信号の大きさよりも小さな或る大きさを持っている出力信号を供給する出力信号電極と、
前記入力及び出力信号電極間に結合されている複数個のシャント電極と、
前記入力及び出力信号電極間の第１複数個の抵抗と、
前記複数個のシャント電極及び前記第１複数個の抵抗の間の第２複数個の抵抗と、
を包含している抵抗ラダー回路、及び、前記抵抗ラダー回路へ結合されており且つ
前記信号減衰値に対応している複数個のデジタル制御信号を受け取るための複数個の制御電極と、
前記複数個のシャント電極及び前記入力信号電極へ結合されている夫々の複数個のポール及びスロー電極と、
を包含しているスイッチ回路、
を有している装置。
請求項５において、
前記第１複数個の抵抗が、前記入力及び出力信号電極間に直列結合されている複数個の直列抵抗を有しており、
前記第２複数個の抵抗が、各々が少なくとも前記複数個の直列抵抗の夫々の一つと前記複数個のシャント電極の夫々の一つとの間に結合されている複数個のシャント抵抗を有している、装置。
請求項６において、
前記複数個の直列抵抗が、第１複数個のバイアスした金属酸化物半導体（ＭＯＳ）トランジスタを有しており、
前記複数個のシャント抵抗が第２複数個のバイアスしたＭＯＳトランジスタを有している、装置。
請求項５において、更に、回路接地電位を伝達するための回路接地電極を有しており、且つ
前記複数個のポール電極の各一つが、前記複数個のシャント電極の夫々の一つへ結合されており、
前記複数個のスロー電極が、複数個の第１スロー電極と複数個の第２スロー電極とを有しており、
前記複数個の第１スロー電極の各一つが前記入力信号電極へ結合されており、
前記複数個の第２スロー電極の各一つが前記回路接地電極へ結合されている、装置。
集積化デジタル制御型ｄＢ直線性アッテネータ回路を包含する装置において、
温度計コードに従う第１信号減衰値に対応する第１複数個のデジタル制御信号を伝達するための第１複数個の減衰制御電極、
バブルコードに従う第２信号減衰値に対応する第２複数個のデジタル制御信号を伝達するための第２複数個の減衰制御電極、
或る大きさを持っている入力信号を伝達するための入力信号電極、
前記入力信号に対応しており且つ前記第１信号減衰値に関連して前記入力信号の大きさよりも小さな或る大きさを持っている中間信号を伝達するための中間信号電極、
前記中間信号に対応しており且つ前記第２信号減衰値に関連して前記中間信号の大きさよりも小さな或る大きさを持っている出力信号を伝達するための出力信号電極、
前記入力及び中間信号電極間に結合されており且つ前記入力信号を減衰させることによって前記中間信号を与えるために前記第１複数個のデジタル制御信号に応答する第１抵抗ラダーネットワーク、
前記中間及び出力信号電極間に結合されており且つ前記中間信号を減衰させることによって前記出力信号を与えるために前記第２複数個のデジタル制御信号に応答する第２抵抗ラダーネットワーク、
を有している装置。
請求項９において、前記第１抵抗ラダーネットワークが、
前記入力及び中間信号電極間に直列結合されている第１複数個の直列抵抗と、各々が少なくとも前記第１複数個の直列抵抗の夫々の一つへシャント結合されている第１複数個のシャント抵抗とを包含している第１抵抗ラダー回路、及び
各々が、
前記第１複数個の減衰制御電極の夫々の一つへ結合されている第１スイッチ制御電極と、
前記第１複数個のシャント抵抗の夫々の一つと前記入力信号電極とに結合されている第１ポール及びスロー電極と、
を包含している第１複数個のスイッチ回路、
を有しており、且つ前記第２抵抗ラダーネットワークが、
直列に且つ前記中間信号電極へ結合されている第２複数個の直列抵抗と、各々が少なくとも前記第２複数個の直列抵抗の夫々の一つへシャント結合されている第２複数個のシャント抵抗とを包含している第２抵抗ラダー回路、及び
各々が、
前記第２複数個の減衰制御電極の夫々の一つへ結合されている第２スイッチ制御電極と、
前記第２複数個のシャント抵抗の夫々の一つ及び前記出力信号電極へ結合されている第２ポール及びスロー電極と、
を包含している第２複数個のスイッチ回路、
を有している、装置。
請求項１０において、
前記第１及び第２複数個の直列抵抗が、夫々、第１及び第２複数個のバイアスした金属酸化物半導体（ＭＯＳ）トランジスタを有しており、且つ
前記第１及び第２複数個のシャント抵抗が、夫々、第３及び第４複数個のバイアスしたＭＯＳトランジスタを有している、装置。
請求項１０において、更に、回路接地電位を伝達するために回路接地電極を有しており、且つ
前記第１ポール及びスロー電極は１個の第１ポール電極と第１及び第２スロー電極とを有しており、
前記第１ポール電極は前記第１複数個のシャント抵抗の前記夫々の一つへ結合されており、
前記第１一次スロー電極は前記入力信号電極へ結合されており、
前記第１二次スロー電極は前記回路接地電極へ結合されている、装置。
請求項１０において、
前記第２ポール及びスロー電極の内の一つが前記出力信号電極へ結合されており、
前記第２ポール及びスロー電極の内の別のものが前記第２複数個のシャント抵抗の前記夫々の一つへ結合されている、装置。
請求項１０において、
前記第２ポール電極が前記出力信号電極へ結合されており、
前記第２スロー電極が前記第２複数個のシャント抵抗の前記夫々の一つへ結合されている、装置。
請求項９において、
前記第１抵抗ラダーネットワークが、
或る大きさを持っている第１信号を受け取るための第１信号電極と、
前記第１信号に対応しており且つ第１信号減衰値に関連して前記第１信号の大きさよりも小さな或る大きさを持っている第２信号を与えるための第２信号電極と、
前記第１及び第２信号電極間に結合されている第１複数個のシャント電極と、
前記第１及び第２信号電極間の第１複数個の抵抗と、
前記第１複数個のシャント電極及び前記第１複数個の抵抗の間の第２複数個の抵抗と、
を包含している第１抵抗ラダー回路、及び前記第２抵抗ラダー回路に結合されており、且つ
前記第１信号減衰値に対応する第１複数個のデジタル制御信号を受け取るための第１複数個の制御電極と、
前記第１複数個のシャント電極及び前記第１信号電極に結合されている夫々第１複数個のポール及びスロー電極と、
を包含している第１スイッチ回路、を有しており、
前記第２抵抗ラダーネットワークが、前記第２信号電極に結合されており且つ
第２信号減衰値に対応する第２複数個のデジタル制御信号を受け取るための第２複数個の制御電極と、
前記第２信号電極へ結合されている第２複数個のポール及びスロー電極、第２複数個のシャント電極、及び第３信号電極と、
を包含している第２スイッチ回路、及び前記第２スイッチ回路へ結合されており、且つ
前記第２信号電極へ結合されており且つ前記第２複数個のシャント電極へ結合されている第３複数個の抵抗と、
各々が前記第２複数個のシャント電極の夫々の一つへ結合されている第４複数個の抵抗と、
を包含している第２抵抗ラダー回路、を有しており、
前記第３信号電極が、前記第２信号に対応しており且つ前記第２信号減衰値に関連して前記第２信号の大きさより小さな或る大きさを持っている第３信号を与える、装置。
請求項１５において。
前記第１複数個の抵抗が、前記第１及び第２信号電極間に直列結合されている第１複数個の直列抵抗を有しており、
前記第２複数個の抵抗が、各々が前記複数個の直列抵抗の少なくとも夫々の一つと前記第１複数個のシャント電極の夫々の一つとの間に結合されている第１複数個のシャント抵抗を有しており、
前記第３複数個の抵抗が、各々が前記第２複数個のシャント電極の少なくとも夫々の一つへ結合されている前記第２信号電極へ直列結合されている第２複数個の直列抵抗を有しており、
前記第４複数個の抵抗が、各々が前記第２複数個のシャント電極の夫々の一つへ結合されている第２複数個のシャント抵抗を有している、
装置。
請求項１６において、前記第１、第２、第３、第４複数個の抵抗が、夫々、第１、第２、第３、第４複数個のバイアスした金属酸化物半導体（ＭＯＳ）トランジスタを有している装置。
請求項１５において、
前記第１複数個のポール電極の各一つが前記第１複数個のシャント電極の夫々の一つへ結合されており、
前記第１複数個のスロー電極の各一つが前記第１信号電極へ結合されており、
前記夫々の第２複数個のポール及びスロー電極の内の一つの各一つが第３信号電極へ結合されており、
前記夫々の第２複数個のポール及びスロー電極の内の別のものの一つが前記第２信号電極へ結合されており、
前記夫々の第２複数個のポール及びスロー電極のうちの前記別のものの残りのものの各一つが前記第２複数個のシャント電極の夫々の一つへ結合されている、
装置。
請求項１５において、
前記第１複数個のポール電極の各一つが前記第１複数個のシャント電極の夫々の一つへ結合されており、
前記第１複数個のスロー電極の各一つが前記第１信号電極へ結合されており、
前記第２複数個のポール電極の各一つが第３信号電極へ結合されており、
前記第２複数個のスロー電極の一つが前記第２信号電極へ結合されており、
前記第２複数個のスロー電極の残りのものの各一つが前記第２複数個のシャント電極の夫々の一つへ結合されている、
装置。
請求項１５において、更に、回路接地電位を伝達するための回路接地電極を有しており、且つ
前記第１複数個のポール電極の各一つが前記第１複数個のシャント電極の夫々の一つへ結合されており、
前記第１複数個のスロー電極が複数個の一次スロー電極と複数個の二次スロー電極とを有しており、
前記複数個の一次スロー電極の各一つは前記第１信号電極へ結合されており、
前記複数個の二次スロー電極の各一つは前記回路接地電極へ結合されている、装置。