JPH05110370A - 電圧減衰量の調節回路 - Google Patents
電圧減衰量の調節回路Info
- Publication number
- JPH05110370A JPH05110370A JP3267470A JP26747091A JPH05110370A JP H05110370 A JPH05110370 A JP H05110370A JP 3267470 A JP3267470 A JP 3267470A JP 26747091 A JP26747091 A JP 26747091A JP H05110370 A JPH05110370 A JP H05110370A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- voltage
- value
- resistors
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/50—Adjustable resistors structurally combined with switching arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Amplification And Gain Control (AREA)
- Attenuators (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】回路規模を抑えることができ、かつ利得精度の
優れた電圧減衰量の調節回路を提供することを目的とす
る。 【構成】第１の抵抗部（Ｒａ）、第２の抵抗部（Ｒｂ）
および第３の抵抗部（Ｒｃ）を直列接続し、且つ、前記
第２の抵抗部に第４の抵抗部（Ｒｄ）を並列接続し、前
記直列抵抗網に入力電圧（ＶIN）を与えるとともに、前
記第４の抵抗部が複数の抵抗（Ｒｄ1、……、Ｒｄi）の
直列接続で構成され、該第４の抵抗部を構成する複数の
抵抗の１つの接続点から出力電圧（ＶOUT）を取り出し
たことを特徴とする電圧減衰量の調節回路。
優れた電圧減衰量の調節回路を提供することを目的とす
る。 【構成】第１の抵抗部（Ｒａ）、第２の抵抗部（Ｒｂ）
および第３の抵抗部（Ｒｃ）を直列接続し、且つ、前記
第２の抵抗部に第４の抵抗部（Ｒｄ）を並列接続し、前
記直列抵抗網に入力電圧（ＶIN）を与えるとともに、前
記第４の抵抗部が複数の抵抗（Ｒｄ1、……、Ｒｄi）の
直列接続で構成され、該第４の抵抗部を構成する複数の
抵抗の１つの接続点から出力電圧（ＶOUT）を取り出し
たことを特徴とする電圧減衰量の調節回路。
Description
【０００１】
【産業上の利用分野】本発明は、電圧減衰量の調節回路
に関し、詳しくは入力電圧を任意の値に減衰して出力す
る例えばディジタル制御可変利得回路（いわゆる電子ボ
リューム装置）に関する。多くの電子回路で、信号電圧
の大きさを所望の値に減衰させることがしばしば行われ
る。例えば、ａＶの信号をｘｄＢだけ小さくするような
処理がこれに該当する。こうした処理では、減衰量の正
確さが回路動作に大きく影響するので、きわめて高精度
な減衰量コントロールが求められる。
に関し、詳しくは入力電圧を任意の値に減衰して出力す
る例えばディジタル制御可変利得回路（いわゆる電子ボ
リューム装置）に関する。多くの電子回路で、信号電圧
の大きさを所望の値に減衰させることがしばしば行われ
る。例えば、ａＶの信号をｘｄＢだけ小さくするような
処理がこれに該当する。こうした処理では、減衰量の正
確さが回路動作に大きく影響するので、きわめて高精度
な減衰量コントロールが求められる。
【０００２】
【従来の技術】＜第１の従来例＞図６において、多数の
抵抗（ここでは９個の抵抗１０〜１８）を直列に接続
し、各接続点とオペアンプ１９の非反転入力端子（＋）
との間に、多数のスイッチ２０〜３３をトーナメント方
式に接続して構成する。スイッチは２０〜２７までのグ
ループＡ、２８〜３１までのグループＢ、３２と３３の
グループＣに分けられており、各グループ毎に制御信号
ＳA、ＳB、ＳCでコントロールする。各グループを構成
するスイッチは、自己のグループに割り当てられた制御
信号に従ってひとつ置きにオン／オフし、例えばスイッ
チ２０がオンするとスイッチ２１はオフ、スイッチ２８
がオンするとスイッチ２９はオフ、スイッチ３２がオン
するとスイッチ３３はオフするようになっている。
抵抗（ここでは９個の抵抗１０〜１８）を直列に接続
し、各接続点とオペアンプ１９の非反転入力端子（＋）
との間に、多数のスイッチ２０〜３３をトーナメント方
式に接続して構成する。スイッチは２０〜２７までのグ
ループＡ、２８〜３１までのグループＢ、３２と３３の
グループＣに分けられており、各グループ毎に制御信号
ＳA、ＳB、ＳCでコントロールする。各グループを構成
するスイッチは、自己のグループに割り当てられた制御
信号に従ってひとつ置きにオン／オフし、例えばスイッ
チ２０がオンするとスイッチ２１はオフ、スイッチ２８
がオンするとスイッチ２９はオフ、スイッチ３２がオン
するとスイッチ３３はオフするようになっている。
【０００３】今、上記例のように、スイッチ２０、２８
および３２がオンしていると、これらのスイッチを介し
て、直列抵抗網（抵抗１０〜１８）から取り出された１
つの分圧値（Ｖ10-11）がオペアンプ１９に与えられ
る。Ｖ10-11は抵抗１０と抵抗１１との接続点に現れる
電圧であり、次式(1)で求められる。 Ｖ10-11＝（ΣＲ11,,18／ΣＲ10,,18）ＶIN ……(1) 但し、ΣＲ10,,18は全ての抵抗（Ｒ10、Ｒ11、……、Ｒ
18）の直列合成抵抗値、ΣＲ11,,18はＲ10を除く直列合
成抵抗値、ＶINは入力電圧の値である。
および３２がオンしていると、これらのスイッチを介し
て、直列抵抗網（抵抗１０〜１８）から取り出された１
つの分圧値（Ｖ10-11）がオペアンプ１９に与えられ
る。Ｖ10-11は抵抗１０と抵抗１１との接続点に現れる
電圧であり、次式(1)で求められる。 Ｖ10-11＝（ΣＲ11,,18／ΣＲ10,,18）ＶIN ……(1) 但し、ΣＲ10,,18は全ての抵抗（Ｒ10、Ｒ11、……、Ｒ
18）の直列合成抵抗値、ΣＲ11,,18はＲ10を除く直列合
成抵抗値、ＶINは入力電圧の値である。
【０００４】一方、例えば、スイッチ２７、３１および
３３がオンしていると、これらのスイッチを介して、直
列抵抗網（抵抗１０〜１８）から取り出された１つの分
圧値（Ｖ17-18）がオペアンプ１９に与えられる。Ｖ
17-18は抵抗１７と抵抗１８との接続点に現れる電圧で
あり、次式(2)で求められる。 Ｖ17-18＝（Ｒ18／ΣＲ10,,18）ＶIN ……(2) ここで、全ての抵抗が等しい値（Ｒ）であるとすると、
上式(1)(2)は次式(1)’(2)’のようになる。
３３がオンしていると、これらのスイッチを介して、直
列抵抗網（抵抗１０〜１８）から取り出された１つの分
圧値（Ｖ17-18）がオペアンプ１９に与えられる。Ｖ
17-18は抵抗１７と抵抗１８との接続点に現れる電圧で
あり、次式(2)で求められる。 Ｖ17-18＝（Ｒ18／ΣＲ10,,18）ＶIN ……(2) ここで、全ての抵抗が等しい値（Ｒ）であるとすると、
上式(1)(2)は次式(1)’(2)’のようになる。
【０００５】 Ｖ10-11＝（８Ｒ／９Ｒ）ＶIN ＝（８／９）ＶIN≒０．８８ＶIN ……(1)’ Ｖ17-18＝（Ｒ／９Ｒ）ＶIN ＝（１／９）ＶIN≒０．１１ＶIN ……(2)’ 以下、同様の手法で、Ｖ10-11とＶ17-18の間の各分圧値
を求めると、 Ｖ11-12＝（７／９）ＶIN≒０．７７ＶIN Ｖ12-13＝（６／９）ＶIN≒０．６６ＶIN Ｖ13-14＝（５／９）ＶIN≒０．５５ＶIN Ｖ14-15＝（４／９）ＶIN≒０．４４ＶIN Ｖ15-16＝（３／９）ＶIN≒０．３３ＶIN Ｖ16-17＝（２／９）ＶIN≒０．２２ＶIN のようになる。
を求めると、 Ｖ11-12＝（７／９）ＶIN≒０．７７ＶIN Ｖ12-13＝（６／９）ＶIN≒０．６６ＶIN Ｖ13-14＝（５／９）ＶIN≒０．５５ＶIN Ｖ14-15＝（４／９）ＶIN≒０．４４ＶIN Ｖ15-16＝（３／９）ＶIN≒０．３３ＶIN Ｖ16-17＝（２／９）ＶIN≒０．２２ＶIN のようになる。
【０００６】したがって、制御信号ＳA、ＳB、ＳCの組
み合せに応じて、０．１１倍から０．８８倍までの減衰
量を適宜に選択でき、オペアンプ１９の出力ＶOUTをス
テップ的に可変とすることができる。しかしながら、か
かる第１の従来例は、電圧の可変幅が直列抵抗網の分圧
幅によって決まるために、分解能を上げようとすると、
すなわち可変幅を微小にしようとすると、抵抗やスイッ
チの数が膨大な量になり、回路規模がきわめて増大する
といった問題点がある。 ＜第２の従来例＞図７において、複数の抵抗（ここでは
４個の抵抗４０〜４３）からなる第１の直列抵抗群４４
はオペアンプ４５の入力抵抗Ｒｓとして機能し、また、
同様に複数の抵抗（ここでは４個の抵抗４６〜４９）か
らなる第２の直列抵抗群５０はオペアンプ４５のフィー
ドバック抵抗Ｒｆとして機能する。オペアンプ４５は反
転増幅器として動作し、その増幅度ＡNFは、ＲｓとＲｆ
の比率（ＡNF＝−Ｒｆ／Ｒｓ）によって決まる。第１の
直列抵抗群４４と第２の直列抵抗群５０には、スイッチ
５１〜５６が設けられており、これらのスイッチは、制
御信号ＳS1〜ＳS3およびＳf1〜Ｓf3に従って全てがオフ
し、あるいは抵抗群毎に１個だけが選択的にオンするよ
うになっている。
み合せに応じて、０．１１倍から０．８８倍までの減衰
量を適宜に選択でき、オペアンプ１９の出力ＶOUTをス
テップ的に可変とすることができる。しかしながら、か
かる第１の従来例は、電圧の可変幅が直列抵抗網の分圧
幅によって決まるために、分解能を上げようとすると、
すなわち可変幅を微小にしようとすると、抵抗やスイッ
チの数が膨大な量になり、回路規模がきわめて増大する
といった問題点がある。 ＜第２の従来例＞図７において、複数の抵抗（ここでは
４個の抵抗４０〜４３）からなる第１の直列抵抗群４４
はオペアンプ４５の入力抵抗Ｒｓとして機能し、また、
同様に複数の抵抗（ここでは４個の抵抗４６〜４９）か
らなる第２の直列抵抗群５０はオペアンプ４５のフィー
ドバック抵抗Ｒｆとして機能する。オペアンプ４５は反
転増幅器として動作し、その増幅度ＡNFは、ＲｓとＲｆ
の比率（ＡNF＝−Ｒｆ／Ｒｓ）によって決まる。第１の
直列抵抗群４４と第２の直列抵抗群５０には、スイッチ
５１〜５６が設けられており、これらのスイッチは、制
御信号ＳS1〜ＳS3およびＳf1〜Ｓf3に従って全てがオフ
し、あるいは抵抗群毎に１個だけが選択的にオンするよ
うになっている。
【０００７】全てのスイッチがオフしていると、Ｒｓは
第１の直列抵抗群４４の最大合成抵抗値（ΣＲ40,,43）
になり、また、Ｒｆは第２の直列抵抗群５０の最大合成
抵抗値（ΣＲ46,,49）になる。ここで、説明の都合上、
全ての抵抗が等しい値（Ｒ）であると仮定すると、ΣＲ
40,,43とΣＲ46,,49はそれぞれ４Ｒで表され、増幅度Ａ
NFは、−４Ｒ／４Ｒ、すなわち−１倍で与えられる。あ
るいは、第１の直列抵抗群４４のスイッチ５３だけをオ
ンにしたときの増幅度ＡNFは、−４Ｒ／Ｒ、すなわち−
４倍で与えられる。
第１の直列抵抗群４４の最大合成抵抗値（ΣＲ40,,43）
になり、また、Ｒｆは第２の直列抵抗群５０の最大合成
抵抗値（ΣＲ46,,49）になる。ここで、説明の都合上、
全ての抵抗が等しい値（Ｒ）であると仮定すると、ΣＲ
40,,43とΣＲ46,,49はそれぞれ４Ｒで表され、増幅度Ａ
NFは、−４Ｒ／４Ｒ、すなわち−１倍で与えられる。あ
るいは、第１の直列抵抗群４４のスイッチ５３だけをオ
ンにしたときの増幅度ＡNFは、−４Ｒ／Ｒ、すなわち−
４倍で与えられる。
【０００８】したがって、抵抗Ｒ40〜Ｒ43およびＲ46〜
Ｒ49の値を適切に設定しておけば、制御信号ＳS1〜ＳS3
およびＳf1〜Ｓf3に従ってオペアンプ４５の増幅度ＡNF
を多段階に切り換えることができ、オペアンプ４５の出
力ＶOUTをステップ的に可変とすることができる。しか
しながら、かかる第２の従来例では、第１の直列抵抗群
４４や第２の直列抵抗群５０の各スイッチ５１〜５６
に、動作速度の点でＭＯＳ（metal oxide semiconducto
r）トランジスタを使用するものであったため、このＭ
ＯＳトランジスタのオン抵抗がＲｓやＲｆに微妙に影響
して、増幅度ＡNFが不正確になるといった問題点があっ
た。 ＜第３の従来例＞図８において、６０は複数個の抵抗６
１〜６５およびスイッチ６６〜７１から構成される第１
の分圧回路であり、第１の分圧回路６０は、スイッチ６
６〜７１の組み合せに応じた大きさの電圧Ｖ60（ＶINを
抵抗分圧した電圧）を取り出すものである。例えば、ス
イッチ６６と７０がオン（他はオフ）であれば、最大の
電圧を取り出し、あるいはスイッチ６９と７１がオンで
あれば最小の電圧を取り出す。
Ｒ49の値を適切に設定しておけば、制御信号ＳS1〜ＳS3
およびＳf1〜Ｓf3に従ってオペアンプ４５の増幅度ＡNF
を多段階に切り換えることができ、オペアンプ４５の出
力ＶOUTをステップ的に可変とすることができる。しか
しながら、かかる第２の従来例では、第１の直列抵抗群
４４や第２の直列抵抗群５０の各スイッチ５１〜５６
に、動作速度の点でＭＯＳ（metal oxide semiconducto
r）トランジスタを使用するものであったため、このＭ
ＯＳトランジスタのオン抵抗がＲｓやＲｆに微妙に影響
して、増幅度ＡNFが不正確になるといった問題点があっ
た。 ＜第３の従来例＞図８において、６０は複数個の抵抗６
１〜６５およびスイッチ６６〜７１から構成される第１
の分圧回路であり、第１の分圧回路６０は、スイッチ６
６〜７１の組み合せに応じた大きさの電圧Ｖ60（ＶINを
抵抗分圧した電圧）を取り出すものである。例えば、ス
イッチ６６と７０がオン（他はオフ）であれば、最大の
電圧を取り出し、あるいはスイッチ６９と７１がオンで
あれば最小の電圧を取り出す。
【０００９】一方、８０は複数個の抵抗８１〜８５およ
びスイッチ８６〜９１から構成される第２の分圧回路で
あり、第２の分圧回路８０は、スイッチ８６〜９１の組
み合せに応じて、オペアンプ９２の入力抵抗Ｒｓとフィ
ードバック抵抗Ｒｆの比を変え、増幅度ＡNFを変更する
ものである。例えば、スイッチ８６と９０がオン（他は
オフ）であれば、Ｒｓは抵抗８２〜抵抗８５の直列合成
値、Ｒｆは抵抗８１の値となり、Ｒｆ／Ｒｓが最小とな
ってＡNF＝最小となる。あるいはスイッチ８９と９１が
オンであれば、Ｒｓは抵抗８５の値、Ｒｆは抵抗８１〜
抵抗８４の直列合成値となり、Ｒｆ／Ｒｓが最大となっ
てＡNF＝最大となる。
びスイッチ８６〜９１から構成される第２の分圧回路で
あり、第２の分圧回路８０は、スイッチ８６〜９１の組
み合せに応じて、オペアンプ９２の入力抵抗Ｒｓとフィ
ードバック抵抗Ｒｆの比を変え、増幅度ＡNFを変更する
ものである。例えば、スイッチ８６と９０がオン（他は
オフ）であれば、Ｒｓは抵抗８２〜抵抗８５の直列合成
値、Ｒｆは抵抗８１の値となり、Ｒｆ／Ｒｓが最小とな
ってＡNF＝最小となる。あるいはスイッチ８９と９１が
オンであれば、Ｒｓは抵抗８５の値、Ｒｆは抵抗８１〜
抵抗８４の直列合成値となり、Ｒｆ／Ｒｓが最大となっ
てＡNF＝最大となる。
【００１０】したがって、かかる構成によれば、第１の
分圧回路６０によってＶINの大きさを４段階に変更でき
るとともに、第２の分圧回路８０によってオペアンプの
増幅度ＡNFを４段階に変更できるので、これら２つの分
圧回路６０、８０のスイッチの組み合せを適宜切り換え
ることにより、ＶINの大きさを４×４＝１６段階に調節
した電圧（ＶOUT）を得ることができ、上記第１の従来
例に比べて回路規模を小さくすることができる。
分圧回路６０によってＶINの大きさを４段階に変更でき
るとともに、第２の分圧回路８０によってオペアンプの
増幅度ＡNFを４段階に変更できるので、これら２つの分
圧回路６０、８０のスイッチの組み合せを適宜切り換え
ることにより、ＶINの大きさを４×４＝１６段階に調節
した電圧（ＶOUT）を得ることができ、上記第１の従来
例に比べて回路規模を小さくすることができる。
【００１１】しかも、第２の分圧回路８０に流れ込む電
流は全て抵抗８１〜８５を通り、スイッチ８６〜９１に
流れないので、ＭＯＳトランジスタを使用した場合のオ
ン抵抗による電圧降下がない。したがって、オペアンプ
９２の増幅度ＡNFを精密に調節することができ、上記第
２の従来例の不具合を解決することができる。
流は全て抵抗８１〜８５を通り、スイッチ８６〜９１に
流れないので、ＭＯＳトランジスタを使用した場合のオ
ン抵抗による電圧降下がない。したがって、オペアンプ
９２の増幅度ＡNFを精密に調節することができ、上記第
２の従来例の不具合を解決することができる。
【００１２】
【発明が解決しようとする課題】しかしながら、かかる
第３の従来例にあっては、第１の分圧回路６０から取り
出した電圧Ｖ60を、第２の分圧回路８０で設定した増幅
度ＡNFのオペアンプ９２によって可変増幅するものであ
ったため、Ｖ60に加算されるオペアンプ９２のオフセッ
ト電圧（以下に詳述）も同時に可変増幅されてしまい、
２つの分圧回路６０、８０のスイッチオン／オフを設定
するコード（すなわちＶIN／ＶOUTの比率を設定するコ
ード）に応じてオフセット電圧が変化してしまうといっ
た不具合がある。
第３の従来例にあっては、第１の分圧回路６０から取り
出した電圧Ｖ60を、第２の分圧回路８０で設定した増幅
度ＡNFのオペアンプ９２によって可変増幅するものであ
ったため、Ｖ60に加算されるオペアンプ９２のオフセッ
ト電圧（以下に詳述）も同時に可変増幅されてしまい、
２つの分圧回路６０、８０のスイッチオン／オフを設定
するコード（すなわちＶIN／ＶOUTの比率を設定するコ
ード）に応じてオフセット電圧が変化してしまうといっ
た不具合がある。
【００１３】ここでオフセット電圧を説明すると、一般
にコンパレータに使用されるオペアンプは、特性の揃っ
たトランジスタ対からなる差動増幅回路によって構成さ
れるが、完全に特性の揃ったトランジスタ対を作ること
はきわめて困難であることから、特性のばらつきに起因
したオフセット電圧の発生が避けられない。オフセット
電圧は、オペアンプの入力をゼロとしたときに出力に現
れる電圧であり、通常は入力に換算した値（ＶOS）で表
現される。すなわち、ＶOSに相当する電圧がオペアンプ
の入力端子に直列に入ったことに相当する。したがっ
て、正規の入力電圧（図８の場合にはＶ60）がこのＶOS
の分だけ不本意に増減されてしまうから、入力電圧ＶIN
を任意の値ＶOUTに減衰して出力する例えばディジタル
制御可変利得回路（いわゆる電子ボリューム装置）の精
度向上を図ることができないといった問題点がある。
にコンパレータに使用されるオペアンプは、特性の揃っ
たトランジスタ対からなる差動増幅回路によって構成さ
れるが、完全に特性の揃ったトランジスタ対を作ること
はきわめて困難であることから、特性のばらつきに起因
したオフセット電圧の発生が避けられない。オフセット
電圧は、オペアンプの入力をゼロとしたときに出力に現
れる電圧であり、通常は入力に換算した値（ＶOS）で表
現される。すなわち、ＶOSに相当する電圧がオペアンプ
の入力端子に直列に入ったことに相当する。したがっ
て、正規の入力電圧（図８の場合にはＶ60）がこのＶOS
の分だけ不本意に増減されてしまうから、入力電圧ＶIN
を任意の値ＶOUTに減衰して出力する例えばディジタル
制御可変利得回路（いわゆる電子ボリューム装置）の精
度向上を図ることができないといった問題点がある。
【００１４】そこで、本発明は、回路規模を抑えること
ができ、かつ利得精度の優れた電圧減衰量の調節回路を
提供することを目的とする。
ができ、かつ利得精度の優れた電圧減衰量の調節回路を
提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図１（ａ）（ｂ）に示すよう
に、第１の抵抗部（Ｒａ）、第２の抵抗部（Ｒｂ）およ
び第３の抵抗部（Ｒｃ）を直列接続し、且つ、前記第２
の抵抗部に第４の抵抗部（Ｒｄ）を並列接続し、前記直
列抵抗網に入力電圧（ＶIN）を与えるとともに、前記第
４の抵抗部が複数の抵抗（Ｒｄ1、……、Ｒｄi）の直列
接続で構成され、該第４の抵抗部を構成する複数の抵抗
の１つの接続点から出力電圧（ＶOUT）を取り出したこ
とを特徴とする。
成するためその原理図を図１（ａ）（ｂ）に示すよう
に、第１の抵抗部（Ｒａ）、第２の抵抗部（Ｒｂ）およ
び第３の抵抗部（Ｒｃ）を直列接続し、且つ、前記第２
の抵抗部に第４の抵抗部（Ｒｄ）を並列接続し、前記直
列抵抗網に入力電圧（ＶIN）を与えるとともに、前記第
４の抵抗部が複数の抵抗（Ｒｄ1、……、Ｒｄi）の直列
接続で構成され、該第４の抵抗部を構成する複数の抵抗
の１つの接続点から出力電圧（ＶOUT）を取り出したこ
とを特徴とする。
【００１６】
【作用】本発明では、第１の抵抗部Ｒａの値を変更する
ことによりＶOUTが変化（以下、第１の変化）し、ま
た、第４の抵抗部Ｒｄの接続点を変更することによって
もＶOUTが変化（以下、第２の変化）する。ここで、Ｒ
ａ、Ｒｂ、ＲｃおよびＲｄの合成抵抗値は次式(3)で求
められる。
ことによりＶOUTが変化（以下、第１の変化）し、ま
た、第４の抵抗部Ｒｄの接続点を変更することによって
もＶOUTが変化（以下、第２の変化）する。ここで、Ｒ
ａ、Ｒｂ、ＲｃおよびＲｄの合成抵抗値は次式(3)で求
められる。
【００１７】 Ｒａ＋｛Ｒｂ・Ｒｄ／（Ｒｂ＋Ｒｄ）｝＋Ｒｃ ……(3) 便宜的にＲａ＝Ｒｂ＝Ｒｃ＝Ｒｄ＝１Ωと考えると、上
式(3)は次式(4)のようになり、合成抵抗値として２．５
Ωが得られる。 １＋｛１・１／（１＋１）｝＋１＝１＋０．５＋１ ……(4) ノードＡに現れる電圧ＶAは、 ＶA＝｛（０．５＋１）／２．５｝ＶIN＝０．６ＶIN ……(5) またノードＢに現れる電圧ＶBは、 ＶB＝（１／２．５）ＶIN＝０．４ＶIN ……(6) で与えられる。
式(3)は次式(4)のようになり、合成抵抗値として２．５
Ωが得られる。 １＋｛１・１／（１＋１）｝＋１＝１＋０．５＋１ ……(4) ノードＡに現れる電圧ＶAは、 ＶA＝｛（０．５＋１）／２．５｝ＶIN＝０．６ＶIN ……(5) またノードＢに現れる電圧ＶBは、 ＶB＝（１／２．５）ＶIN＝０．４ＶIN ……(6) で与えられる。
【００１８】ＶAとＶBの電位差（上記の例では０．６Ｖ
IN−０．４ＶIN）が第４の抵抗部Ｒｄによって複数
ａ1、……、ａnに分割され、ＶB＋ａm（ｍは１、……、
ｎ）なる電圧がＶOUTとして取り出される。すなわち、
第１の変化によって電位差が調節され、また第２の変化
によってａｍのｍの値が調節される。したがって、第１
の変化によってＶOUTを大きく調整（粗調整）すること
ができ、また第２の変化によってＶOUTを小さく調整
（微調整）することができる。これにより、回路規模を
抑え、かつ利得精度の優れた電圧減衰量の調節回路を実
現できる。
IN−０．４ＶIN）が第４の抵抗部Ｒｄによって複数
ａ1、……、ａnに分割され、ＶB＋ａm（ｍは１、……、
ｎ）なる電圧がＶOUTとして取り出される。すなわち、
第１の変化によって電位差が調節され、また第２の変化
によってａｍのｍの値が調節される。したがって、第１
の変化によってＶOUTを大きく調整（粗調整）すること
ができ、また第２の変化によってＶOUTを小さく調整
（微調整）することができる。これにより、回路規模を
抑え、かつ利得精度の優れた電圧減衰量の調節回路を実
現できる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２〜図５は本発明に係る電圧減衰量の調節回路
の一実施例を示す図である。図２において、１００は第
１の抵抗部（発明の要旨に記載の第１の抵抗部Ｒａに相
当）、２００は第２の抵抗部（発明の要旨に記載の第２
の抵抗部Ｒｂに相当）、３００は第３の抵抗部（発明の
要旨に記載の第３の抵抗部Ｒｃに相当）、４００は第４
の抵抗部（発明の要旨に記載の第４の抵抗部Ｒｄに相
当）であり、第１の抵抗部１００、第２の抵抗部２００
および第３の抵抗部３００を直列接続し、第３の抵抗部
３００に第４の抵抗部４００を並列接続して構成する。
する。図２〜図５は本発明に係る電圧減衰量の調節回路
の一実施例を示す図である。図２において、１００は第
１の抵抗部（発明の要旨に記載の第１の抵抗部Ｒａに相
当）、２００は第２の抵抗部（発明の要旨に記載の第２
の抵抗部Ｒｂに相当）、３００は第３の抵抗部（発明の
要旨に記載の第３の抵抗部Ｒｃに相当）、４００は第４
の抵抗部（発明の要旨に記載の第４の抵抗部Ｒｄに相
当）であり、第１の抵抗部１００、第２の抵抗部２００
および第３の抵抗部３００を直列接続し、第３の抵抗部
３００に第４の抵抗部４００を並列接続して構成する。
【００２０】第１の抵抗部１００は、抵抗値が例えばそ
れぞれ２ＲΩ、４ＲΩおよび８ＲΩ（但し、Ｒは任意の
抵抗値）の３個の抵抗１０１〜１０３を直列に接続し、
４個のスイッチ１０４〜１０７の選択的なオン動作によ
り、基本となる抵抗値ＲＡ（ＲＡは例えば２ＲΩ）を０
倍、１倍、３倍および７倍に切り換える。すなわち、ス
イッチ１０４をオンにすると０×ＲＡ＝０Ω、スイッチ
１０５をオンにすると１×ＲＡ＝２ＲΩ、スイッチ１０
６をオンにすると３×ＲＡ＝６ＲΩ、スイッチ１０７を
オンにすると７×ＲＡ＝１４ＲΩに切り換えられる。Ｒ
Ａの係数をｂxで表すと、これらはそれぞれ、ｂ0ＲＡ、
ｂ1ＲＡ、ｂ2ＲＡ、ｂ3ＲＡとなり、第１の抵抗部１０
０の抵抗値を表す一般式は、ｂxＲＡとなる。
れぞれ２ＲΩ、４ＲΩおよび８ＲΩ（但し、Ｒは任意の
抵抗値）の３個の抵抗１０１〜１０３を直列に接続し、
４個のスイッチ１０４〜１０７の選択的なオン動作によ
り、基本となる抵抗値ＲＡ（ＲＡは例えば２ＲΩ）を０
倍、１倍、３倍および７倍に切り換える。すなわち、ス
イッチ１０４をオンにすると０×ＲＡ＝０Ω、スイッチ
１０５をオンにすると１×ＲＡ＝２ＲΩ、スイッチ１０
６をオンにすると３×ＲＡ＝６ＲΩ、スイッチ１０７を
オンにすると７×ＲＡ＝１４ＲΩに切り換えられる。Ｒ
Ａの係数をｂxで表すと、これらはそれぞれ、ｂ0ＲＡ、
ｂ1ＲＡ、ｂ2ＲＡ、ｂ3ＲＡとなり、第１の抵抗部１０
０の抵抗値を表す一般式は、ｂxＲＡとなる。
【００２１】第２の抵抗部２００と第４の抵抗部４００
との合成抵抗値および第３の抵抗部３００の抵抗値は例
えばＲΩであり、また、第４の抵抗部４００は、抵抗値
が例えば０．６ＲΩ〜０．３ＲΩ程度の１２個の抵抗４
０１〜４１２（発明の要旨に記載の複数の抵抗Ｒｄ1、
……、Ｒｄiに相当）を直列接続して構成する。１２個
の抵抗４０１〜４１２によって、ノードＡとノードＢ間
の電位差をａ0〜ａ11までの微小なステップに分割し、
１２個のスイッチ４１３〜４２４の選択的なオン動作に
よって分割電圧ａ0〜ａ11の１つを取り出し、ＶOUTとし
て出力する。
との合成抵抗値および第３の抵抗部３００の抵抗値は例
えばＲΩであり、また、第４の抵抗部４００は、抵抗値
が例えば０．６ＲΩ〜０．３ＲΩ程度の１２個の抵抗４
０１〜４１２（発明の要旨に記載の複数の抵抗Ｒｄ1、
……、Ｒｄiに相当）を直列接続して構成する。１２個
の抵抗４０１〜４１２によって、ノードＡとノードＢ間
の電位差をａ0〜ａ11までの微小なステップに分割し、
１２個のスイッチ４１３〜４２４の選択的なオン動作に
よって分割電圧ａ0〜ａ11の１つを取り出し、ＶOUTとし
て出力する。
【００２２】次に、作用を説明する。ノードＡに現れる
電圧ＶAOUTは、 で与えられる。但し、ｂxＲＡは第１の抵抗部１００の
抵抗値の一般式、ＲＢは第２の抵抗部２００の抵抗値、
ＲＣは第３の抵抗部３００の抵抗値、ＲＤは第４の抵抗
部の抵抗値である。
電圧ＶAOUTは、 で与えられる。但し、ｂxＲＡは第１の抵抗部１００の
抵抗値の一般式、ＲＢは第２の抵抗部２００の抵抗値、
ＲＣは第３の抵抗部３００の抵抗値、ＲＤは第４の抵抗
部の抵抗値である。
【００２３】ここで、ＲＡ＝ＲＢ・ＲＤ／（ＲＢ＋Ｒ
Ｄ）＝ＲＣ＝αΩ、と仮定すると、上式(7)を次式(8)の
ように変形でき、 ＶAOUT＝｛２α／（ｂxα＋２α）｝ＶIN ＝｛２α／α（ｂx＋２）｝ＶIN ＝（２／（ｂX＋２））ＶIN ……(8) ノードＡにおける電圧利得ＧAは、次式(9)で求められ
る。
Ｄ）＝ＲＣ＝αΩ、と仮定すると、上式(7)を次式(8)の
ように変形でき、 ＶAOUT＝｛２α／（ｂxα＋２α）｝ＶIN ＝｛２α／α（ｂx＋２）｝ＶIN ＝（２／（ｂX＋２））ＶIN ……(8) ノードＡにおける電圧利得ＧAは、次式(9)で求められ
る。
【００２４】 ＧA＝２０ｌｏｇ（ＶAOUT／ＶIN） ＝２０ｌｏｇ｛２／（ｂx＋２）｝［ｄＢ］……(9) また、ノードＢに現れる電圧ＶBOUTは、 で与えられ、ノードＢにおける電圧利得ＧBは、次式(1
1)で求められる。
1)で求められる。
【００２５】 ＧB＝２０ｌｏｇ｛１／（ｂx＋２）｝［ｄＢ］……(11) 第４の抵抗部４００の値をデシベル値で等分割すると、
分割電圧ａ0〜ａ11間のデシベル値の差は、次式(12)で
与えられる。 （ＧA−ＧB）・１／ｉ ……(12) 但し、ｉは第４の抵抗部４００の最大分割数であり、図
２の場合には、ｉ＝１１である。
分割電圧ａ0〜ａ11間のデシベル値の差は、次式(12)で
与えられる。 （ＧA−ＧB）・１／ｉ ……(12) 但し、ｉは第４の抵抗部４００の最大分割数であり、図
２の場合には、ｉ＝１１である。
【００２６】出力ＶOUTにおける電圧利得Ｇａｉｎは、 Ｇａｉｎ＝ＧA−（ＧA−ＧB）・ａn／ｉ［ｄＢ］ ……(13) 但し、ａn：ａ0、ａ1、……、ａ11 で与えられ、この式(13)は次式(14)のように変形でき
る。 Ｇａｉｎ＝２０ｌｏｇ（２／（ｂx＋２））＋（２０ａn／ｉ）ｌｏｇ２ ……(14) 但し、ｂx＝２n+1−２ （ｎ≧０） ａn＝ｎ （ｎ≧０） 〔ａn（ｎ＝０〜ｉ−１）；ｎ，ｉ整数〕したがって、
第１の抵抗部１００の値をｂ0ＲＡ〜ｂ3ＲＡへと変更す
ることによって、Ｇａｉｎを大きく調整（粗調整）する
ことができ、また、第４の抵抗部４００の分割電圧ａ0
〜ａ11を切り換えることによって、Ｇａｉｎを小さく調
整（微調整）することができる。なお、図３は、第１の
抵抗部１００を抵抗値２Ｒ、４Ｒおよび８Ｒの抵抗で構
成するとともに、第２の抵抗部２００と第４の抵抗部４
００との合成抵抗値および第３の抵抗部の抵抗値をＲと
なるように構成し、さらに第４の抵抗部４００をデシベ
ル等分割した場合のＧａｉｎ早見表である。列方向がｂ
0ＲＡ〜ｂ3ＲＡに対応し、行方向がａ0〜ａ11に対応す
る。
る。 Ｇａｉｎ＝２０ｌｏｇ（２／（ｂx＋２））＋（２０ａn／ｉ）ｌｏｇ２ ……(14) 但し、ｂx＝２n+1−２ （ｎ≧０） ａn＝ｎ （ｎ≧０） 〔ａn（ｎ＝０〜ｉ−１）；ｎ，ｉ整数〕したがって、
第１の抵抗部１００の値をｂ0ＲＡ〜ｂ3ＲＡへと変更す
ることによって、Ｇａｉｎを大きく調整（粗調整）する
ことができ、また、第４の抵抗部４００の分割電圧ａ0
〜ａ11を切り換えることによって、Ｇａｉｎを小さく調
整（微調整）することができる。なお、図３は、第１の
抵抗部１００を抵抗値２Ｒ、４Ｒおよび８Ｒの抵抗で構
成するとともに、第２の抵抗部２００と第４の抵抗部４
００との合成抵抗値および第３の抵抗部の抵抗値をＲと
なるように構成し、さらに第４の抵抗部４００をデシベ
ル等分割した場合のＧａｉｎ早見表である。列方向がｂ
0ＲＡ〜ｂ3ＲＡに対応し、行方向がａ0〜ａ11に対応す
る。
【００２７】この図からも判るように、ｂ0ＲＡ〜ｂ3Ｒ
Ａを変えることにより、およそ６ｄＢステップでＧａｉ
ｎが変化し、また、ａ0〜ａ11を変えることにより、お
よそ０．５ｄＢステップでＧａｉｎが変化する。すなわ
ち、０ｄＢ〜−１８ｄＢまでの６ｄＢ刻みの粗調整幅
と、０ｄＢ〜−５．５ｄＢまでの０．５ｄＢ刻みの微調
整幅をもつディジタル制御可変利得回路（いわゆる電子
ボリューム装置）を実現できる。
Ａを変えることにより、およそ６ｄＢステップでＧａｉ
ｎが変化し、また、ａ0〜ａ11を変えることにより、お
よそ０．５ｄＢステップでＧａｉｎが変化する。すなわ
ち、０ｄＢ〜−１８ｄＢまでの６ｄＢ刻みの粗調整幅
と、０ｄＢ〜−５．５ｄＢまでの０．５ｄＢ刻みの微調
整幅をもつディジタル制御可変利得回路（いわゆる電子
ボリューム装置）を実現できる。
【００２８】因みに、図４は、第１の抵抗部を２．０
Ω、４．０Ωおよび８．０Ωの抵抗で構成し、第２の抵
抗部を１．２Ωの抵抗で構成し、第３の抵抗部を１．０
Ωの抵抗で構成し、さらに、第４の抵抗部を構成する１
２個の抵抗（Ｒ1〜Ｒ12）を図５に示すような値に設定
した電子ボリュームである。制御回路５００からの設定
コードに従って第１の抵抗部の値を変更するとともに、
第４の抵抗部の分圧電圧を選択すると、これらの変更値
および選択値に応じた正確な減衰量がＶINに与えられ、
ＶOUTとして取り出される。ＶOUTは、例えばコンパレー
タ６００によって基準電圧ＶREFと比較され、比較の結
果がコンパレータ６００から出力される。例えば、ＶIN
＝１０Ｖ、ＶREF＝２．５Ｖの場合に、ｂ2、ａ3とする
と、図３から−１３．５４６ｄＢが導かれ、ＶOUT＝
２．１Ｖとなって、コンパレータ６００はＶOUT＜ＶREF
を判定する。
Ω、４．０Ωおよび８．０Ωの抵抗で構成し、第２の抵
抗部を１．２Ωの抵抗で構成し、第３の抵抗部を１．０
Ωの抵抗で構成し、さらに、第４の抵抗部を構成する１
２個の抵抗（Ｒ1〜Ｒ12）を図５に示すような値に設定
した電子ボリュームである。制御回路５００からの設定
コードに従って第１の抵抗部の値を変更するとともに、
第４の抵抗部の分圧電圧を選択すると、これらの変更値
および選択値に応じた正確な減衰量がＶINに与えられ、
ＶOUTとして取り出される。ＶOUTは、例えばコンパレー
タ６００によって基準電圧ＶREFと比較され、比較の結
果がコンパレータ６００から出力される。例えば、ＶIN
＝１０Ｖ、ＶREF＝２．５Ｖの場合に、ｂ2、ａ3とする
と、図３から−１３．５４６ｄＢが導かれ、ＶOUT＝
２．１Ｖとなって、コンパレータ６００はＶOUT＜ＶREF
を判定する。
【００２９】以上述べたように、本実施例では、第１の
抵抗部１００の値を変更することによって、ＶINに与え
る減衰量（Ｇａｉｎに相当）を６ｄＢステップで大きく
調整（粗調整）することができる。また、第４の抵抗部
４００からの電圧取り出し点を変更することによって、
ＶINに与える減衰量を０．５ｄＢステップで小さく調整
（微調整）することができる。したがって、粗調整と微
調整とを組み合せることによって、減衰量の可変範囲を
広くとることができ、しかも精密な値に設定することが
できる。
抵抗部１００の値を変更することによって、ＶINに与え
る減衰量（Ｇａｉｎに相当）を６ｄＢステップで大きく
調整（粗調整）することができる。また、第４の抵抗部
４００からの電圧取り出し点を変更することによって、
ＶINに与える減衰量を０．５ｄＢステップで小さく調整
（微調整）することができる。したがって、粗調整と微
調整とを組み合せることによって、減衰量の可変範囲を
広くとることができ、しかも精密な値に設定することが
できる。
【００３０】また、減衰量の値は、粗調整のステップ段
数（ｂ0〜ｂ3であれば４段）と微調整のステップ段数
（ａ0〜ａ11であれば１２段）との積で与えられるか
ら、実施例の場合には、４８段階の減衰量の１つを任意
に与えることができる。したがって、抵抗の個数（実施
例では１７個）に比べて遥かに多段階の減衰量を得るこ
とができ、回路規模を削減することができる。
数（ｂ0〜ｂ3であれば４段）と微調整のステップ段数
（ａ0〜ａ11であれば１２段）との積で与えられるか
ら、実施例の場合には、４８段階の減衰量の１つを任意
に与えることができる。したがって、抵抗の個数（実施
例では１７個）に比べて遥かに多段階の減衰量を得るこ
とができ、回路規模を削減することができる。
【００３１】さらに、増幅度可変のオペアンプを必要と
しないので、前述の第３の従来例のようなオフセット電
圧問題を生じることがなく、精度のよい電子ボリューム
を実現することができる。
しないので、前述の第３の従来例のようなオフセット電
圧問題を生じることがなく、精度のよい電子ボリューム
を実現することができる。
【００３２】
【発明の効果】本発明によれば、第１の抵抗部（Ｒ
ａ）、第２の抵抗部（Ｒｂ）および第３の抵抗部（Ｒ
ｃ）を直列接続し、且つ、前記第２の抵抗部に第４の抵
抗部（Ｒｄ）を並列接続し、前記直列抵抗網に入力電圧
（ＶIN）を与えるとともに、前記第４の抵抗部を複数の
抵抗（Ｒｄ1、……、Ｒｄi）で構成し、該複数の抵抗の
１つの接続点から出力電圧（ＶOUT）を取り出すように
構成したので、回路規模を抑えることができ、かつ利得
精度の優れた電圧減衰量の調節回路を提供することがで
きる。
ａ）、第２の抵抗部（Ｒｂ）および第３の抵抗部（Ｒ
ｃ）を直列接続し、且つ、前記第２の抵抗部に第４の抵
抗部（Ｒｄ）を並列接続し、前記直列抵抗網に入力電圧
（ＶIN）を与えるとともに、前記第４の抵抗部を複数の
抵抗（Ｒｄ1、……、Ｒｄi）で構成し、該複数の抵抗の
１つの接続点から出力電圧（ＶOUT）を取り出すように
構成したので、回路規模を抑えることができ、かつ利得
精度の優れた電圧減衰量の調節回路を提供することがで
きる。
【図１】本発明の原理図である。
【図２】一実施例の回路図である。
【図３】一実施例の減衰量（Ｇａｉｎ）の図である。
【図４】一実施例の周辺回路を含む回路図である。
【図５】一実施例の第４の抵抗部の好ましい値を示す図
である。
である。
【図６】第１の従来例の回路図である。
【図７】第２の従来例の回路図である。
【図８】第３の従来例の回路図である。
Ｒａ：第１の抵抗部 Ｒｂ：第２の抵抗部 Ｒｃ：第３の抵抗部 Ｒｄ：第４の抵抗部 ＶIN：入力電圧 Ｒｄ1、……、Ｒｄi：複数の抵抗 ＶOUT：出力電圧
Claims (1)
- 【請求項１】第１の抵抗部（Ｒａ）、第２の抵抗部（Ｒ
ｂ）および第３の抵抗部（Ｒｃ）を直列接続し、 且つ、前記第２の抵抗部に第４の抵抗部（Ｒｄ）を並列
接続し、 前記直列抵抗網に入力電圧（ＶIN）を与えるとともに、
前記第４の抵抗部が複数の抵抗（Ｒｄ1、……、Ｒｄi）
の直列接続で構成され、 該第４の抵抗部を構成する複数の抵抗の１つの接続点か
ら出力電圧（ＶOUT）を取り出したことを特徴とする電
圧減衰量の調節回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26747091A JP3222507B2 (ja) | 1991-10-16 | 1991-10-16 | 電圧減衰量の調節回路 |
| US07/959,810 US5319345A (en) | 1991-10-16 | 1992-10-13 | Variable resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26747091A JP3222507B2 (ja) | 1991-10-16 | 1991-10-16 | 電圧減衰量の調節回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110370A true JPH05110370A (ja) | 1993-04-30 |
| JP3222507B2 JP3222507B2 (ja) | 2001-10-29 |
Family
ID=17445292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26747091A Expired - Fee Related JP3222507B2 (ja) | 1991-10-16 | 1991-10-16 | 電圧減衰量の調節回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5319345A (ja) |
| JP (1) | JP3222507B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037456A1 (ja) * | 2005-09-27 | 2007-04-05 | Epson Toyocom Corporation | 電圧制御発振器 |
| JP2009284016A (ja) * | 2008-05-19 | 2009-12-03 | Goyo Electronics Co Ltd | 回路装置の出力値自動調整回路 |
| JP2010140731A (ja) * | 2008-12-11 | 2010-06-24 | Shin Kobe Electric Mach Co Ltd | バッテリコントローラ |
| JP2010183453A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Semiconductor Ltd | 高周波送信機の出力回路 |
| JP2011503939A (ja) * | 2007-10-22 | 2011-01-27 | ナショナル セミコンダクタ コーポレイション | 集積化デジタル制御型ｄＢ直線性アッテネータ |
| JP2020016578A (ja) * | 2018-07-26 | 2020-01-30 | エイブリック株式会社 | 電圧検出回路、半導体装置及び製造方法 |
| JP2022002384A (ja) * | 2020-06-22 | 2022-01-06 | 横河電機株式会社 | 増幅回路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3678814B2 (ja) * | 1995-09-29 | 2005-08-03 | 日本バーブラウン株式会社 | 集積回路抵抗体アレイ |
| IT1311441B1 (it) * | 1999-11-16 | 2002-03-12 | St Microelectronics Srl | Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello. |
| KR100545711B1 (ko) * | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
| US7116157B2 (en) * | 2003-07-31 | 2006-10-03 | Rensselaer Polytechnic Institute | High output impedance current source |
| JP2005182113A (ja) * | 2003-12-16 | 2005-07-07 | Toshiba Corp | 基準電圧発生回路 |
| US7706473B2 (en) * | 2006-03-24 | 2010-04-27 | Freescale Semiconductor, Inc. | Comparative signal strength detection |
| KR100952665B1 (ko) * | 2008-06-09 | 2010-04-13 | (주)에프씨아이 | 가변 레지스턴스 어레이 및 채널선택필터 |
| CN102254661B (zh) * | 2011-04-12 | 2015-09-16 | 中兴通讯股份有限公司 | 实现整数阻值范围电阻器的方法及装置 |
| US8810354B2 (en) | 2013-01-10 | 2014-08-19 | Eaton Corporation | Binary coded decimal resistive load and network |
| US11101263B2 (en) * | 2018-08-31 | 2021-08-24 | Texas Instruments Incorporated | Resistor with exponential-weighted trim |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2463384A (en) * | 1946-02-18 | 1949-03-01 | Ericsson Telefon Ab L M | Precision resistor |
| US3089111A (en) * | 1959-12-07 | 1963-05-07 | Gen Motors Corp | Variable resistance assembly |
| JPS59189207U (ja) * | 1983-06-03 | 1984-12-15 | 日本ビクター株式会社 | 分圧抵抗器 |
| JPS6065629A (ja) * | 1983-09-20 | 1985-04-15 | Fujitsu Ltd | 抵抗ラダ−回路網 |
-
1991
- 1991-10-16 JP JP26747091A patent/JP3222507B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-13 US US07/959,810 patent/US5319345A/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037456A1 (ja) * | 2005-09-27 | 2007-04-05 | Epson Toyocom Corporation | 電圧制御発振器 |
| US7847640B2 (en) | 2005-09-27 | 2010-12-07 | Epson Toyocom Corporation | Voltage controlled oscillator |
| JP2011503939A (ja) * | 2007-10-22 | 2011-01-27 | ナショナル セミコンダクタ コーポレイション | 集積化デジタル制御型ｄＢ直線性アッテネータ |
| JP2009284016A (ja) * | 2008-05-19 | 2009-12-03 | Goyo Electronics Co Ltd | 回路装置の出力値自動調整回路 |
| JP2010140731A (ja) * | 2008-12-11 | 2010-06-24 | Shin Kobe Electric Mach Co Ltd | バッテリコントローラ |
| JP2010183453A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Semiconductor Ltd | 高周波送信機の出力回路 |
| JP2020016578A (ja) * | 2018-07-26 | 2020-01-30 | エイブリック株式会社 | 電圧検出回路、半導体装置及び製造方法 |
| JP2022002384A (ja) * | 2020-06-22 | 2022-01-06 | 横河電機株式会社 | 増幅回路 |
| US11658629B2 (en) | 2020-06-22 | 2023-05-23 | Yokogawa Electric Corporation | Amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3222507B2 (ja) | 2001-10-29 |
| US5319345A (en) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05110370A (ja) | 電圧減衰量の調節回路 | |
| JP3099164B2 (ja) | 抵抗網回路装置およびこれを用いた可変利得装置 | |
| EP2792071B1 (en) | Amplifier and filter having variable gain and cutoff frequency controlled logarithmically according to digital code | |
| EP1331732B1 (en) | System and method for a programmable gain amplifier | |
| JP2007082257A (ja) | デシベル−線形出力電圧を有する増幅段 | |
| JP2010171886A (ja) | 電子ボリューム回路 | |
| JPH1168488A (ja) | 可変増幅利得回路および可変減衰利得回路 | |
| US7298855B2 (en) | Volume circuit using resistive ladder circuits | |
| JPS62173809A (ja) | 増幅装置 | |
| JPS6313572B2 (ja) | ||
| JPS5919438B2 (ja) | ダイナミック制御レンジの大きな制御装置 | |
| JP2004336129A (ja) | 可変インピーダンス回路を用いた可変利得増幅回路 | |
| JPH026449B2 (ja) | ||
| JP3851889B2 (ja) | 可変電流分割回路 | |
| JPH07112140B2 (ja) | 信号変換器 | |
| JP3455063B2 (ja) | 可変利得増幅器 | |
| JPS59161109A (ja) | 可変利得増幅器 | |
| JPS62165415A (ja) | 自動ゲインコントロ−ル回路 | |
| JP3468197B2 (ja) | 可変増幅装置の利得測定方法 | |
| JP2000151311A (ja) | ゲイン制御装置 | |
| JP3154311B2 (ja) | 入力変換表示装置 | |
| EP2804317A1 (en) | Variable-gain dual-output transconductance amplifier-based instrumentation amplifiers | |
| JP2567361B2 (ja) | パルス遅延回路 | |
| JPS62136908A (ja) | 利得制御回路 | |
| JPH07198305A (ja) | 位置検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |