JP3457101B2 - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JP3457101B2 JP3457101B2 JP17921295A JP17921295A JP3457101B2 JP 3457101 B2 JP3457101 B2 JP 3457101B2 JP 17921295 A JP17921295 A JP 17921295A JP 17921295 A JP17921295 A JP 17921295A JP 3457101 B2 JP3457101 B2 JP 3457101B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistor
- resistors
- resistance value
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Attenuators (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、音声信号又は映像
信号等のアナログ信号の増幅及び減衰を行うアナログ信
号処理技術に係り、特に、増幅率又は減衰率を段階的に
調整するための可変利得増幅器に関する。
信号等のアナログ信号の増幅及び減衰を行うアナログ信
号処理技術に係り、特に、増幅率又は減衰率を段階的に
調整するための可変利得増幅器に関する。
【０００２】近年のアナログ信号処理回路は、ディジタ
ル制御回路とともに用いられることが多い。アナログ信
号の増幅率又は減衰率を段階的に調整するために、可変
利得増幅器がしばしば用いられる。可変利得増幅器には
オペアンプを使用して構成されることが多いため、利得
の変更に伴ってオフセット電圧が変動する。
ル制御回路とともに用いられることが多い。アナログ信
号の増幅率又は減衰率を段階的に調整するために、可変
利得増幅器がしばしば用いられる。可変利得増幅器には
オペアンプを使用して構成されることが多いため、利得
の変更に伴ってオフセット電圧が変動する。
【０００３】増幅率又は減衰率を変化させた際に、電圧
利得の変更に伴って出力側にオフセットが生ずるが、こ
の出力信号レベルが果たして信号成分によるものなの
か、出力オフセット電圧なのかは、峻別することができ
ない。つまり、出力信号は、雑音成分として出力オフセ
ット電圧の変動分を含むことになる。このため、増幅率
又は減衰率を可変とした可変利得増幅器では、利得の変
更に伴って出力オフセット電圧が変動しないことが望ま
れる。
利得の変更に伴って出力側にオフセットが生ずるが、こ
の出力信号レベルが果たして信号成分によるものなの
か、出力オフセット電圧なのかは、峻別することができ
ない。つまり、出力信号は、雑音成分として出力オフセ
ット電圧の変動分を含むことになる。このため、増幅率
又は減衰率を可変とした可変利得増幅器では、利得の変
更に伴って出力オフセット電圧が変動しないことが望ま
れる。
【０００４】また、近年の電子機器類は、小型化・軽量
化され、携帯用に製作された機器が多数存在する。携帯
可能な電子機器では電池等の低い電源電圧によって動作
させる必要があるため、低電圧で駆動される条件におい
て用いる可変利得増幅器についても、出力オフセット電
圧が変動しないことが望ましい。
化され、携帯用に製作された機器が多数存在する。携帯
可能な電子機器では電池等の低い電源電圧によって動作
させる必要があるため、低電圧で駆動される条件におい
て用いる可変利得増幅器についても、出力オフセット電
圧が変動しないことが望ましい。
【０００５】なお、入力オフセット電圧というときに
は、差動入力信号がゼロの状態で増幅器の出力側に現れ
る電圧を補正するために、差動入力端子に加えるべき直
流電圧をいい、出力オフセット電圧というときには、入
力オフセット電圧及びその増幅器の電圧利得に対応して
出力側に増幅されて現れる電圧誤差をいうものとする。
は、差動入力信号がゼロの状態で増幅器の出力側に現れ
る電圧を補正するために、差動入力端子に加えるべき直
流電圧をいい、出力オフセット電圧というときには、入
力オフセット電圧及びその増幅器の電圧利得に対応して
出力側に増幅されて現れる電圧誤差をいうものとする。
【０００６】
【従来の技術】従来の増幅率又は減衰率が可変な可変利
得増幅器を、図面を参照して説明する。
得増幅器を、図面を参照して説明する。
【０００７】図４（Ａ）に、１ビット切換（２段階切
換）の可変利得増幅器（第１の従来例）の構成を示す。
入力端子ＩＮに印加される信号電圧をＶIN、出力端子Ｏ
ＵＴに現れる信号電圧をＶOUT とすると、スイッチＳＷ
11が閉じている状態における回路の電圧利得Ｇ1 は、 Ｇ1 ＝ＶOUT ／ＶIN＝（Ｒ12＋Ｒ13）／Ｒ11 であり、スイッチＳＷ12が閉じている状態における回路
の電圧利得Ｇ1 ’は、 Ｇ1 ’＝Ｒ13／（Ｒ11＋Ｒ12） である。同図（Ａ）の回路は、閉じるスイッチを選択す
ることで、電圧利得の調整が可能な可変利得増幅器を構
成する。
換）の可変利得増幅器（第１の従来例）の構成を示す。
入力端子ＩＮに印加される信号電圧をＶIN、出力端子Ｏ
ＵＴに現れる信号電圧をＶOUT とすると、スイッチＳＷ
11が閉じている状態における回路の電圧利得Ｇ1 は、 Ｇ1 ＝ＶOUT ／ＶIN＝（Ｒ12＋Ｒ13）／Ｒ11 であり、スイッチＳＷ12が閉じている状態における回路
の電圧利得Ｇ1 ’は、 Ｇ1 ’＝Ｒ13／（Ｒ11＋Ｒ12） である。同図（Ａ）の回路は、閉じるスイッチを選択す
ることで、電圧利得の調整が可能な可変利得増幅器を構
成する。
【０００８】図５（Ａ）に、第１の従来例の応用例とし
て、２ビット切換（４段階切換）の可変増幅器の構成を
示す。この回路の電圧利得Ｇ1 は、複数のスイッチＳＷ
1n（ｎ＝１、２、３、４）のうち一つが閉じた状態で、
式（１）のように示されるような利得の調整が可能であ
る。
て、２ビット切換（４段階切換）の可変増幅器の構成を
示す。この回路の電圧利得Ｇ1 は、複数のスイッチＳＷ
1n（ｎ＝１、２、３、４）のうち一つが閉じた状態で、
式（１）のように示されるような利得の調整が可能であ
る。
【０００９】
【数１】
しかし、オペアンプＯＰ11の差動入力に所定の入力オフ
セット電圧ＶOFF が存在する場合、出力端子ＯＵＴに
は、抵抗の分圧比に対応した出力オフセット電圧が出力
端に現れる。第１の従来例（１ビット切換）の可変利得
増幅器では、スイッチＳＷ11を閉じた場合の出力オフセ
ット電圧ＶOFF1は、図４（Ｂ）に示すように、 ＶOFF1＝（Ｒ11＋Ｒ12＋Ｒ13）ＶOFF ／Ｒ11 となり、スイッチＳＷ12を閉じた場合の出力オフセット
電圧ＶOFF2は、 ＶOFF2＝（Ｒ11＋Ｒ12＋Ｒ13）ＶOFF ／（Ｒ11＋Ｒ12） となる。
セット電圧ＶOFF が存在する場合、出力端子ＯＵＴに
は、抵抗の分圧比に対応した出力オフセット電圧が出力
端に現れる。第１の従来例（１ビット切換）の可変利得
増幅器では、スイッチＳＷ11を閉じた場合の出力オフセ
ット電圧ＶOFF1は、図４（Ｂ）に示すように、 ＶOFF1＝（Ｒ11＋Ｒ12＋Ｒ13）ＶOFF ／Ｒ11 となり、スイッチＳＷ12を閉じた場合の出力オフセット
電圧ＶOFF2は、 ＶOFF2＝（Ｒ11＋Ｒ12＋Ｒ13）ＶOFF ／（Ｒ11＋Ｒ12） となる。
【００１０】この弊害は、２ビット切換の回路でも同様
に生じ（図５（Ｂ））、式（２）で示す出力オフセット
電圧ＶO1を生ずる。
に生じ（図５（Ｂ））、式（２）で示す出力オフセット
電圧ＶO1を生ずる。
【００１１】
【数２】
つまり、第１の従来例では、入力オフセット電圧が電圧
利得の変化に対応して増幅されるので、出力端子ＯＵＴ
に現れる出力信号は、実際の情報信号の他に出力オフセ
ット電圧の変化現象を雑音として混入し、出力信号の品
質が劣化する。
利得の変化に対応して増幅されるので、出力端子ＯＵＴ
に現れる出力信号は、実際の情報信号の他に出力オフセ
ット電圧の変化現象を雑音として混入し、出力信号の品
質が劣化する。
【００１２】図６に示す第２の従来例は、この出力オフ
セット電圧の変化現象が生じないように改良した可変利
得増幅器である。同図（Ａ）は単純な構成の１ビット切
換、同図（Ｂ）は２ビット切換への応用例である。
セット電圧の変化現象が生じないように改良した可変利
得増幅器である。同図（Ａ）は単純な構成の１ビット切
換、同図（Ｂ）は２ビット切換への応用例である。
【００１３】第２の従来例において、電圧利得Ｇ2 は式
（３）で表され、出力オフセット電圧ＶO2は式（４）で
表せる。
（３）で表され、出力オフセット電圧ＶO2は式（４）で
表せる。
【００１４】
【数３】
式（４）の分母式が、ｎの数によらず一定の値（Ｒ2A）
となるように各抵抗Ｒ 2i（ｉ＝５〜８）を設定すること
によって、利得を変化させても出力オフセット電圧ＶO2
（式（５））を一定の値に固定することができる。
となるように各抵抗Ｒ 2i（ｉ＝５〜８）を設定すること
によって、利得を変化させても出力オフセット電圧ＶO2
（式（５））を一定の値に固定することができる。
【００１５】
ＶO2＝（１＋Ｒ29／Ｒ2A）ＶOFF …（５）
図７に示す可変利得増幅器（第３の従来例）は、第２の
従来例と同様、出力オフセット電圧の変化現象が生じな
い構成である。
従来例と同様、出力オフセット電圧の変化現象が生じな
い構成である。
【００１６】これら従来の可変利得増幅器は、例えば、
特開昭５８−２１８２１２号公報、特開昭６０−５３３
１３号公報に記載されている。
特開昭５８−２１８２１２号公報、特開昭６０−５３３
１３号公報に記載されている。
【００１７】
【発明が解決しようとする課題】しかしながら、図６に
示す可変利得増幅器（第２の従来例）では、抵抗器Ｒ2i
（ｉ＝５〜８）と直列にスイッチＳＷ2i（ｉ＝１〜４）
が挿入されるので、スイッチのオン抵抗とのばらつきに
より、電圧利得のばらつきを生ずるという欠点があっ
た。また、スイッチには入力信号レベルに対応した入力
電流が流れ、この入力電流の大きさに応じてオン抵抗が
変動するため、信号電圧の瞬時値に対応して電圧利得が
変動し、出力信号の波形に歪みを生ずるという問題もあ
った。
示す可変利得増幅器（第２の従来例）では、抵抗器Ｒ2i
（ｉ＝５〜８）と直列にスイッチＳＷ2i（ｉ＝１〜４）
が挿入されるので、スイッチのオン抵抗とのばらつきに
より、電圧利得のばらつきを生ずるという欠点があっ
た。また、スイッチには入力信号レベルに対応した入力
電流が流れ、この入力電流の大きさに応じてオン抵抗が
変動するため、信号電圧の瞬時値に対応して電圧利得が
変動し、出力信号の波形に歪みを生ずるという問題もあ
った。
【００１８】一方、図７に示す可変利得増幅器（第３の
従来例）では、これら出力オフセット電圧の変化現象や
信号波形の歪みという問題は生じないが、入力信号のレ
ベルをカバーするだけのオペアンプの同相入力範囲が必
要であり、携帯用の電子機器等のような低電源電圧で動
作する回路ではこの同相入力範囲の確保が難しいので使
用できない。
従来例）では、これら出力オフセット電圧の変化現象や
信号波形の歪みという問題は生じないが、入力信号のレ
ベルをカバーするだけのオペアンプの同相入力範囲が必
要であり、携帯用の電子機器等のような低電源電圧で動
作する回路ではこの同相入力範囲の確保が難しいので使
用できない。
【００１９】そこで、本発明は、低電源電圧で動作が可
能であり、出力信号の波形の歪み、出力オフセットが変
動しない可変利得増幅器を提供することを課題とする。
能であり、出力信号の波形の歪み、出力オフセットが変
動しない可変利得増幅器を提供することを課題とする。
【００２０】
【課題を解決するための手段】図１に本発明の原理説明
図を示す。請求項１に記載の発明は、(a) 反転入力端子
（＋）及び非反転入力端子（−）を有し、非反転入力端
子（＋）を基準電位端に接続した増幅器ＯＰ1 と、(b)
外部から信号が供給される外部端子ＩＮと基準電位端と
の間に直列接続される複数の入力抵抗器（Ｒ1A、Ｒ2A、
ＲO ）により構成される入力抵抗群と、(c) 互いに隣接
する入力抵抗器（Ｒ1AとＲ2A、Ｒ2AとＲO ）の間に存在
する各接続点（Ｐ1 、Ｐ2 ）と増幅器の出力端子ＯＵＴ
との間に各々介装される複数の帰還抵抗器（Ｒ1B、
Ｒ2B）により構成される帰還抵抗群と、(d) 各接続点
（Ｐ1 、Ｐ2 ）と基準電位端との間に介装される複数の
抵抗器（Ｒ1C、Ｒ2C）により構成される電位設定抵抗群
と、(e) 各接続点（Ｐ1 、Ｐ2 ）と反転入力端子（−）
との間に各々介装されるスイッチ（ＳＷ1 、ＳＷ2 ）に
より構成され、複数のスイッチのうちいずれか一つのみ
を選択的に導通状態とするスイッチ群と、を備えて構成
される。
図を示す。請求項１に記載の発明は、(a) 反転入力端子
（＋）及び非反転入力端子（−）を有し、非反転入力端
子（＋）を基準電位端に接続した増幅器ＯＰ1 と、(b)
外部から信号が供給される外部端子ＩＮと基準電位端と
の間に直列接続される複数の入力抵抗器（Ｒ1A、Ｒ2A、
ＲO ）により構成される入力抵抗群と、(c) 互いに隣接
する入力抵抗器（Ｒ1AとＲ2A、Ｒ2AとＲO ）の間に存在
する各接続点（Ｐ1 、Ｐ2 ）と増幅器の出力端子ＯＵＴ
との間に各々介装される複数の帰還抵抗器（Ｒ1B、
Ｒ2B）により構成される帰還抵抗群と、(d) 各接続点
（Ｐ1 、Ｐ2 ）と基準電位端との間に介装される複数の
抵抗器（Ｒ1C、Ｒ2C）により構成される電位設定抵抗群
と、(e) 各接続点（Ｐ1 、Ｐ2 ）と反転入力端子（−）
との間に各々介装されるスイッチ（ＳＷ1 、ＳＷ2 ）に
より構成され、複数のスイッチのうちいずれか一つのみ
を選択的に導通状態とするスイッチ群と、を備えて構成
される。
【００２１】請求項２に記載の発明は、請求項１に記載
の可変利得増幅器において、増幅器の出力端子と複数の
接続点の各々との間の電圧利得は、互いに等しくなるよ
う各抵抗器の抵抗値を設定する。
の可変利得増幅器において、増幅器の出力端子と複数の
接続点の各々との間の電圧利得は、互いに等しくなるよ
う各抵抗器の抵抗値を設定する。
【００２２】請求項３に記載の発明は、請求項２に記載
の可変利得増幅器において、スイッチ群により電圧利得
を変更する際の利得変化率をＬ倍（０＜Ｌ＜１）とし、
入力抵抗群を構成する入力抵抗器のうち、基準電位端に
接続する入力抵抗器の抵抗値をＲOとした場合に、入力
抵抗群を構成する入力抵抗器のうち、外部端子に接続す
る入力抵抗器の抵抗値をＲOに設定し、入力抵抗群を構
成するその他の入力抵抗器の抵抗値をＲO・（１−Ｌ）
に設定し、帰還抵抗群を構成する帰還抵抗器のうち、外
部端子に最も近い接続点に接続する帰還抵抗器、及び、
基準電位端に最も近い接続点に接続する帰還抵抗器の抵
抗値をＲO・Ｌ／（１−Ｌ）に設定し、帰還抵抗群を構
成するその他の帰還抵抗器の抵抗値をＲO・Ｌ／（１−
Ｌ） 2 に設定し、電位設定抵抗群を構成する電位設定抵
抗器のうち、外部端子に最も近い接続点及び基準電位端
に最も近い接続点に接続する電位設定抵抗器以外の電位
設定抵抗器についての抵抗値をＲO／（１−Ｌ）に設定
する。
の可変利得増幅器において、スイッチ群により電圧利得
を変更する際の利得変化率をＬ倍（０＜Ｌ＜１）とし、
入力抵抗群を構成する入力抵抗器のうち、基準電位端に
接続する入力抵抗器の抵抗値をＲOとした場合に、入力
抵抗群を構成する入力抵抗器のうち、外部端子に接続す
る入力抵抗器の抵抗値をＲOに設定し、入力抵抗群を構
成するその他の入力抵抗器の抵抗値をＲO・（１−Ｌ）
に設定し、帰還抵抗群を構成する帰還抵抗器のうち、外
部端子に最も近い接続点に接続する帰還抵抗器、及び、
基準電位端に最も近い接続点に接続する帰還抵抗器の抵
抗値をＲO・Ｌ／（１−Ｌ）に設定し、帰還抵抗群を構
成するその他の帰還抵抗器の抵抗値をＲO・Ｌ／（１−
Ｌ） 2 に設定し、電位設定抵抗群を構成する電位設定抵
抗器のうち、外部端子に最も近い接続点及び基準電位端
に最も近い接続点に接続する電位設定抵抗器以外の電位
設定抵抗器についての抵抗値をＲO／（１−Ｌ）に設定
する。
【００２３】請求項４に記載の発明は、請求項１乃至請
求項３に記載の可変利得増幅器において、各接続点の間
に存在する入力抵抗器の各々は、さらに直列接続した複
数の分割抵抗器により構成され、互いに隣接する分割抵
抗器の間に存在する各接続点は、スイッチ群を構成する
スイッチとして動作するスイッチを介して、増幅器の反
転入力端子に各々接続する。
求項３に記載の可変利得増幅器において、各接続点の間
に存在する入力抵抗器の各々は、さらに直列接続した複
数の分割抵抗器により構成され、互いに隣接する分割抵
抗器の間に存在する各接続点は、スイッチ群を構成する
スイッチとして動作するスイッチを介して、増幅器の反
転入力端子に各々接続する。
【００２４】請求項５に記載の発明は、請求項４に記載
の可変利得増幅器において、入力抵抗群を構成する各入
力抵抗器について、入力抵抗器の一端と外部端子との間
に存在する抵抗値をＲ1A、一端に接続する帰還抵抗器の
抵抗値をＲ1B、一端に接続する電位設定抵抗器の抵抗値
をＲ1Cとし、該入力抵抗器の他端と基準電位端との間に
存在する抵抗値をＲ2A、他端に接続する帰還抵抗器の抵
抗値をＲ2B、他端に接続する電位設定抵抗器の抵抗値を
Ｒ2Cとしたとき、 Ｒ1AＲ1C／（Ｒ1AＲ1C＋Ｒ1CＲ1B＋Ｒ1BＲ1A） ＝Ｒ2AＲ2C／（Ｒ2AＲ2C＋Ｒ2CＲ2B＋Ｒ2BＲ2A） という関係が成立するように、各抵抗器の抵抗値を設定
する。
の可変利得増幅器において、入力抵抗群を構成する各入
力抵抗器について、入力抵抗器の一端と外部端子との間
に存在する抵抗値をＲ1A、一端に接続する帰還抵抗器の
抵抗値をＲ1B、一端に接続する電位設定抵抗器の抵抗値
をＲ1Cとし、該入力抵抗器の他端と基準電位端との間に
存在する抵抗値をＲ2A、他端に接続する帰還抵抗器の抵
抗値をＲ2B、他端に接続する電位設定抵抗器の抵抗値を
Ｒ2Cとしたとき、 Ｒ1AＲ1C／（Ｒ1AＲ1C＋Ｒ1CＲ1B＋Ｒ1BＲ1A） ＝Ｒ2AＲ2C／（Ｒ2AＲ2C＋Ｒ2CＲ2B＋Ｒ2BＲ2A） という関係が成立するように、各抵抗器の抵抗値を設定
する。
【００２５】請求項１に記載の発明によれば、帰還抵抗
群を構成する各帰還抵抗器、電位設定抵抗群を構成する
各抵抗器及び入力抵抗群を構成する各入力抵抗器によっ
て、回路網が構成される。このため各接続点には、増幅
器の出力端子に現れる出力電圧に、回路網で規定される
所定の電圧利得（減衰）を与えた電圧が出現する。
群を構成する各帰還抵抗器、電位設定抵抗群を構成する
各抵抗器及び入力抵抗群を構成する各入力抵抗器によっ
て、回路網が構成される。このため各接続点には、増幅
器の出力端子に現れる出力電圧に、回路網で規定される
所定の電圧利得（減衰）を与えた電圧が出現する。
【００２６】一方、外部端子から入力された入力信号電
圧は、入力抵抗群を構成する各入力抵抗器、帰還抵抗群
及び電位設定抵抗群により分圧される。スイッチ群を構
成するいずれかのスイッチを選択すると、いずれかの接
続点が増幅器の反転入力端子に接続される。当該スイッ
チの選択により、増幅器全体の電圧利得は、外部入力端
子から当該接続点までの合成抵抗による電圧降下と、増
幅器の出力端子から当該接続点までの電圧降下と、の比
率に対応して定まる。必要な電圧利得の可変量に対応さ
せて各抵抗値を設定すれば、スイッチの切換によって、
増幅器全体の電圧利得を変更可能な可変利得増幅器が構
成される。
圧は、入力抵抗群を構成する各入力抵抗器、帰還抵抗群
及び電位設定抵抗群により分圧される。スイッチ群を構
成するいずれかのスイッチを選択すると、いずれかの接
続点が増幅器の反転入力端子に接続される。当該スイッ
チの選択により、増幅器全体の電圧利得は、外部入力端
子から当該接続点までの合成抵抗による電圧降下と、増
幅器の出力端子から当該接続点までの電圧降下と、の比
率に対応して定まる。必要な電圧利得の可変量に対応さ
せて各抵抗値を設定すれば、スイッチの切換によって、
増幅器全体の電圧利得を変更可能な可変利得増幅器が構
成される。
【００２７】また、増幅器の出力端子に対する各接続点
の電圧利得は、回路網を構成する各抵抗器の抵抗値を調
整することによって、接続点のいずれに対しても任意の
電圧利得を設定できる。出力オフセット電圧の変動現象
は、この電圧利得の多少に対応して生ずるため、抵抗値
の調整により、出力オフセット電圧の調整が行われる。
の電圧利得は、回路網を構成する各抵抗器の抵抗値を調
整することによって、接続点のいずれに対しても任意の
電圧利得を設定できる。出力オフセット電圧の変動現象
は、この電圧利得の多少に対応して生ずるため、抵抗値
の調整により、出力オフセット電圧の調整が行われる。
【００２８】さらに、各スイッチは、その一端が高入力
インピーダンスを有する増幅器の反転入力端子に接続し
ているので、当該スイッチに電流が流れることがない。
供給された信号レベルが変動しても、スイッチのオン抵
抗が変動することはない。
インピーダンスを有する増幅器の反転入力端子に接続し
ているので、当該スイッチに電流が流れることがない。
供給された信号レベルが変動しても、スイッチのオン抵
抗が変動することはない。
【００２９】特に、請求項２に記載した発明によれば、
増幅器の出力端子に対する各接続点の電圧利得は、いず
れの接続点についても同一の電圧利得を設定する。出力
端子に生ずる出力オフセット電圧は、増幅器の出力端子
と入力端子間の電圧利得の大きさに対応して変化するの
で、この電圧利得が一定であれば、出力オフセット電圧
は、選択したスイッチ（接続点）の別によらず、常に一
定となる。すなわち、増幅率を変更しても、出力オフセ
ット電圧に変動現象が生じない。
増幅器の出力端子に対する各接続点の電圧利得は、いず
れの接続点についても同一の電圧利得を設定する。出力
端子に生ずる出力オフセット電圧は、増幅器の出力端子
と入力端子間の電圧利得の大きさに対応して変化するの
で、この電圧利得が一定であれば、出力オフセット電圧
は、選択したスイッチ（接続点）の別によらず、常に一
定となる。すなわち、増幅率を変更しても、出力オフセ
ット電圧に変動現象が生じない。
【００３０】請求項３に記載の発明によれば、請求項２
に記載した発明を実現するための各抵抗値が設定されて
いる。特に、前記スイッチ群によって電圧利得を変更す
るステップを大きくする場合に、実際の使用に適する電
圧利得の値になる。
に記載した発明を実現するための各抵抗値が設定されて
いる。特に、前記スイッチ群によって電圧利得を変更す
るステップを大きくする場合に、実際の使用に適する電
圧利得の値になる。
【００３１】請求項４に記載の発明によれば、入力抵抗
器はさらに分割抵抗器に分割され、互いに隣接する分割
抵抗器の間からは、スイッチが増幅器の反転入力端子に
接続される。この分割抵抗器の間に存在する新たな接続
点ついても、増幅器の出力端子からこの接続点までの電
圧利得は、回路網を構成する各抵抗器の抵抗値を調整す
ることによって、請求項１に記載の発明と同様に、任意
の電圧利得を設定できる。この電圧利得は、請求項２に
記載の発明のように、各接続点について同一の電圧利得
にすることが可能である。
器はさらに分割抵抗器に分割され、互いに隣接する分割
抵抗器の間からは、スイッチが増幅器の反転入力端子に
接続される。この分割抵抗器の間に存在する新たな接続
点ついても、増幅器の出力端子からこの接続点までの電
圧利得は、回路網を構成する各抵抗器の抵抗値を調整す
ることによって、請求項１に記載の発明と同様に、任意
の電圧利得を設定できる。この電圧利得は、請求項２に
記載の発明のように、各接続点について同一の電圧利得
にすることが可能である。
【００３２】請求項５に記載の発明によれば、請求項４
に記載した発明を実現するための各抵抗値が設定されて
いる。特に、前記スイッチ群によって電圧利得を変更す
るステップを小さくする場合に、適正な電圧利得の値が
得られる。
に記載した発明を実現するための各抵抗値が設定されて
いる。特に、前記スイッチ群によって電圧利得を変更す
るステップを小さくする場合に、適正な電圧利得の値が
得られる。
【００３３】
【実施例】本発明の装置に係る好適な実施例を図面を参
照して説明する。（Ｉ）第１実施例 本第１実施例は、請求項１乃至請求項３に記載の発明を
２ビット切換（４段階切換）の可変利得増幅器に適用し
たものである。
照して説明する。（Ｉ）第１実施例 本第１実施例は、請求項１乃至請求項３に記載の発明を
２ビット切換（４段階切換）の可変利得増幅器に適用し
たものである。
【００３４】図２に、第１実施例の可変利得増幅器の構
成を示す。ＯＰ41は差動入力端子を備えるオペアンプで
あり、入力インピーダンスが高く（理想的には、入力抵
抗無限大）、かつ、出力インピーダンスが低く（理想的
には、出力抵抗０）、電圧増幅率の高い（理想的には、
電圧増幅率無限大）ものであればよい。
成を示す。ＯＰ41は差動入力端子を備えるオペアンプで
あり、入力インピーダンスが高く（理想的には、入力抵
抗無限大）、かつ、出力インピーダンスが低く（理想的
には、出力抵抗０）、電圧増幅率の高い（理想的には、
電圧増幅率無限大）ものであればよい。
【００３５】ＩＮは外部端子であり、外部から所定の信
号が供給される。ＯＵＴは出力端子であり、本可変利得
増幅器の出力電圧が現れる。抵抗器Ｒ41A 〜Ｒ45A は、
請求項１の入力抵抗群に相当する。抵抗器Ｒ41B 〜Ｒ
44B は、請求項１の帰還抵抗群に相当する。抵抗器Ｒ
41C 〜Ｒ44C は、請求項１の電位設定抵抗群に相当す
る。
号が供給される。ＯＵＴは出力端子であり、本可変利得
増幅器の出力電圧が現れる。抵抗器Ｒ41A 〜Ｒ45A は、
請求項１の入力抵抗群に相当する。抵抗器Ｒ41B 〜Ｒ
44B は、請求項１の帰還抵抗群に相当する。抵抗器Ｒ
41C 〜Ｒ44C は、請求項１の電位設定抵抗群に相当す
る。
【００３６】スイッチＳＷ41〜ＳＷ44は、抵抗ラダー中
の各接続点Ｐ1 〜Ｐ4 とオペアンプＯＰ41の非反転入力
端子（−）とを接続する。スイッチは、例えば、制御信
号により開閉するアナログスイッチが好ましい。マイク
ロコンピュータ等から制御信号を各アナログスイッチに
供給することにより、電圧利得を任意に設定する。各ス
イッチは、排他的にいずれか一つのスイッチのみが閉
じ、残りのスイッチは遮断状態となるよう構成する。
の各接続点Ｐ1 〜Ｐ4 とオペアンプＯＰ41の非反転入力
端子（−）とを接続する。スイッチは、例えば、制御信
号により開閉するアナログスイッチが好ましい。マイク
ロコンピュータ等から制御信号を各アナログスイッチに
供給することにより、電圧利得を任意に設定する。各ス
イッチは、排他的にいずれか一つのスイッチのみが閉
じ、残りのスイッチは遮断状態となるよう構成する。
【００３７】なお、本実施例では、基準電位は接地電位
（０〔V 〕）に設定する。例えば、各抵抗器の抵抗値
は、下記のように設定する。但し、Ｒ45A を、相対的な
抵抗値の基準値ＲO とおく。
（０〔V 〕）に設定する。例えば、各抵抗器の抵抗値
は、下記のように設定する。但し、Ｒ45A を、相対的な
抵抗値の基準値ＲO とおく。
【００３８】Ｒ41A ＝Ｒ45A ＝ＲO
Ｒ41B ＝ＲO ・Ｌ／（１−Ｌ）
Ｒ41C ＝∞
Ｒ4iA ＝ＲO （１−Ｌ） （ｉ＝２、３、４）
Ｒ4iB ＝ＲO ・Ｌ／（１−Ｌ） 2 （ｉ＝２、３）
Ｒ4iC ＝ＲO ／（１−Ｌ） （ｉ＝２、３）
Ｒ4nB ＝ＲO ・Ｌ／（１−Ｌ） （ｎ＝４）
Ｒ4nC ＝∞
なお、Ｌは、電圧利得を変更する際の最小の変化量（Ｌ
倍に電圧利得を変更することを意味する）を示し、１よ
り小さい値と仮定する（０＜Ｌ＜１）。
倍に電圧利得を変更することを意味する）を示し、１よ
り小さい値と仮定する（０＜Ｌ＜１）。
【００３９】Ｒ41C 及びＲ44C は、非常に高い抵抗値の
抵抗を接続する他、開放状態としてもよい（抵抗器を設
けない）。入力信号電圧をＶIN、出力端子ＯＵＴに現れ
る出力電圧をＶOUT 、オペアンプＯＰ41の有する（入
力）オフセット電圧をＶOFF とすると、上記のような抵
抗値により、各接続点Ｐ1 〜Ｐ4 の電圧Ｖ1 〜Ｖ4 は、 Ｖi ＝−Ｌ i ／（１＋Ｌ）×ＶIN＋（１−Ｌ）ＶOUT （ｉ＝１〜４）…（６） となる。したがって、各スイッチＳＷi （ｉ＝１〜４）
を導通状態とした場合に、電圧利得Ｇi （＝ＶOUT ／Ｖ
IN）は、 Ｇi ＝−Ｌ i ／（１−Ｌ 2 ） （ｉ＝１〜４） …（７） というように、電圧利得を変更できる。
抵抗を接続する他、開放状態としてもよい（抵抗器を設
けない）。入力信号電圧をＶIN、出力端子ＯＵＴに現れ
る出力電圧をＶOUT 、オペアンプＯＰ41の有する（入
力）オフセット電圧をＶOFF とすると、上記のような抵
抗値により、各接続点Ｐ1 〜Ｐ4 の電圧Ｖ1 〜Ｖ4 は、 Ｖi ＝−Ｌ i ／（１＋Ｌ）×ＶIN＋（１−Ｌ）ＶOUT （ｉ＝１〜４）…（６） となる。したがって、各スイッチＳＷi （ｉ＝１〜４）
を導通状態とした場合に、電圧利得Ｇi （＝ＶOUT ／Ｖ
IN）は、 Ｇi ＝−Ｌ i ／（１−Ｌ 2 ） （ｉ＝１〜４） …（７） というように、電圧利得を変更できる。
【００４０】一方、電圧利得を変更したときの出力オフ
セット電圧ＶOFF´は、 ＶOFF´＝−ＶOFF ／（１−Ｌ） …（８） であって、電圧利得の変更によらず、一定値となる。
セット電圧ＶOFF´は、 ＶOFF´＝−ＶOFF ／（１−Ｌ） …（８） であって、電圧利得の変更によらず、一定値となる。
【００４１】上記の如く、本第１実施例によれば、特に
電圧利得の変更ステップ毎の減衰比（１／Ｌ）が大きい
場合に、電圧利得Ｇi を適度な値とすることのできる可
変利得増幅器を提供できる。（ＩＩ）第２実施例 本第２実施例は、請求項４乃至請求項５に記載の発明を
２ビット切換（４段階切換）の可変利得増幅器に適用し
たものである。
電圧利得の変更ステップ毎の減衰比（１／Ｌ）が大きい
場合に、電圧利得Ｇi を適度な値とすることのできる可
変利得増幅器を提供できる。（ＩＩ）第２実施例 本第２実施例は、請求項４乃至請求項５に記載の発明を
２ビット切換（４段階切換）の可変利得増幅器に適用し
たものである。
【００４２】図３に、第２実施例の可変利得増幅器の構
成を示す。ＯＰ51は第１実施例のオペアンプＯＰ41と同
様のオペアンプである。外部端子ＩＮ、出力端子ＯＵＴ
は、第１実施例と同様である。
成を示す。ＯＰ51は第１実施例のオペアンプＯＰ41と同
様のオペアンプである。外部端子ＩＮ、出力端子ＯＵＴ
は、第１実施例と同様である。
【００４３】抵抗器Ｒ51A 、Ｒ52A （Ｒ52A1〜Ｒ52A3）
及びＲ55A は、請求項４の入力抵抗群に相当する。Ｒ
52A1〜Ｒ52A3は、請求項４に記載の分割抵抗器に相当す
る。抵抗器Ｒ51B 、Ｒ54B は、請求項４の帰還抵抗群に
相当する。抵抗器Ｒ51C 〜Ｒ54 C は、請求項４の電位設
定抵抗群に相当する。
及びＲ55A は、請求項４の入力抵抗群に相当する。Ｒ
52A1〜Ｒ52A3は、請求項４に記載の分割抵抗器に相当す
る。抵抗器Ｒ51B 、Ｒ54B は、請求項４の帰還抵抗群に
相当する。抵抗器Ｒ51C 〜Ｒ54 C は、請求項４の電位設
定抵抗群に相当する。
【００４４】スイッチＳＷ51〜ＳＷ54は、第１実施例と
同様の構成であり、各接続点Ｐ11〜Ｐ14とオペアンプＯ
Ｐ51の非反転入力端子（−）とを接続する。なお、本実
施例でも、基準電位は接地電位（０〔V 〕）にする。
同様の構成であり、各接続点Ｐ11〜Ｐ14とオペアンプＯ
Ｐ51の非反転入力端子（−）とを接続する。なお、本実
施例でも、基準電位は接地電位（０〔V 〕）にする。
【００４５】本第２実施例は、第１実施例における各接
続点Ｐ1 〜Ｐ4 の間の区間に存在する入力抵抗器Ｒ52A
を、さらに３個の分割抵抗器で分割した構成である。分
割抵抗器による区間の分割をした構成を用いて、スイッ
チの切換による電圧利得を変更した場合において出力オ
フセット電圧が変動しないためには、式（９）のような
条件が成立する必要がある。
続点Ｐ1 〜Ｐ4 の間の区間に存在する入力抵抗器Ｒ52A
を、さらに３個の分割抵抗器で分割した構成である。分
割抵抗器による区間の分割をした構成を用いて、スイッ
チの切換による電圧利得を変更した場合において出力オ
フセット電圧が変動しないためには、式（９）のような
条件が成立する必要がある。
【００４６】
Ｒ51A Ｒ51C ／（Ｒ51A Ｒ51C ＋Ｒ51C Ｒ51B ＋Ｒ51B Ｒ51A ）
＝Ｒ55A Ｒ54C ／（Ｒ55A Ｒ54C ＋Ｒ54C Ｒ54B ＋Ｒ54B Ｒ52A ）
…（９）
式（９）が成立する条件下では、出力端子ＯＵＴから接
続点Ｐ11〜Ｐ14までの電圧利得は、等しく一定である。
このときの可変利得増幅器の利得は、ＳＷ51が導通状態
のとき、 Ｇ1 ＝−（１＋ｒ）／（２＋ｒ）×（ＲB ／ＲA ） …（１０） ＳＷ54が導通状態のとき Ｇ4 ＝−１／（２＋ｒ）×（ＲB ／ＲA ） …（１１） となる。但し、簡単のため、Ｒ55A ＝Ｒ51A ＝ＲA 、Ｒ
51B ＝Ｒ54B ＝ＲB 、Ｒ 51C ＝Ｒ54C ＝∞（開放状態）
としてある。また、ｒは、式（１２）で表される。
続点Ｐ11〜Ｐ14までの電圧利得は、等しく一定である。
このときの可変利得増幅器の利得は、ＳＷ51が導通状態
のとき、 Ｇ1 ＝−（１＋ｒ）／（２＋ｒ）×（ＲB ／ＲA ） …（１０） ＳＷ54が導通状態のとき Ｇ4 ＝−１／（２＋ｒ）×（ＲB ／ＲA ） …（１１） となる。但し、簡単のため、Ｒ55A ＝Ｒ51A ＝ＲA 、Ｒ
51B ＝Ｒ54B ＝ＲB 、Ｒ 51C ＝Ｒ54C ＝∞（開放状態）
としてある。また、ｒは、式（１２）で表される。
【００４７】
【数４】
したがって、分割抵抗器Ｒ52A1〜Ｒ52A3を適宜設定すれ
ば、電圧利得Ｇ1 とＧ 4 との間で、任意に増幅器の電圧
利得の変更が可能である。
ば、電圧利得Ｇ1 とＧ 4 との間で、任意に増幅器の電圧
利得の変更が可能である。
【００４８】上記の如く、本第２実施例によれば、入力
抵抗器をさらに分割抵抗器により分割するため、電圧利
得の可変ステップ（Ｌ）が１倍に近い場合、すなわち、
電圧利得の変化量が微小量である場合に適する可変利得
増幅器を提供できる。（ＩＶ）その他の変形例 本発明の上記実施例に限らず種々の変形が可能である。
抵抗器をさらに分割抵抗器により分割するため、電圧利
得の可変ステップ（Ｌ）が１倍に近い場合、すなわち、
電圧利得の変化量が微小量である場合に適する可変利得
増幅器を提供できる。（ＩＶ）その他の変形例 本発明の上記実施例に限らず種々の変形が可能である。
【００４９】本発明の特徴を備える可変利得増幅器を実
現するためには、 i) 増幅器の帰還経路により、当該増幅器の帰還信号
の入力点における利得が、増幅器自体の電圧利得を変更
しても、常に一定であること、 ii) スイッチ等を切り換えることにより、外部端子か
ら増幅器の入力端子までの電圧降下と、当該入力端子と
増幅器の出力端子との間の電圧降下と、の関係が逐次変
化すること、の双方を達成できることが必要であり、上
記各実施例の構成に拘束されるものではない。
現するためには、 i) 増幅器の帰還経路により、当該増幅器の帰還信号
の入力点における利得が、増幅器自体の電圧利得を変更
しても、常に一定であること、 ii) スイッチ等を切り換えることにより、外部端子か
ら増幅器の入力端子までの電圧降下と、当該入力端子と
増幅器の出力端子との間の電圧降下と、の関係が逐次変
化すること、の双方を達成できることが必要であり、上
記各実施例の構成に拘束されるものではない。
【００５０】また、上記各実施例は、２ビット切換の構
成例のみを示したが、さらに多ビットによる多段切換に
適用してもよい。この場合、第１実施例に記載した発明
によれば、入力抵抗器を必要なスイッチの数に対応させ
て多段化し、新たにできた接続点の各々に、帰還抵抗器
及び電位設定抵抗器を接続する。さらに、接続点の各々
からスイッチを介して増幅器の反転入力端子に接続すれ
ばよい。同様に、第２実施例に記載した発明によれば、
分割抵抗器の数及びスイッチの数を増やしてもよい。ま
た、分割抵抗器の数を増やす代わりに、複数の分割抵抗
器で置き換えられる入力抵抗器自体を、上記第１実施例
における変形と同様の方法で多段化し複数設けてもよ
い。
成例のみを示したが、さらに多ビットによる多段切換に
適用してもよい。この場合、第１実施例に記載した発明
によれば、入力抵抗器を必要なスイッチの数に対応させ
て多段化し、新たにできた接続点の各々に、帰還抵抗器
及び電位設定抵抗器を接続する。さらに、接続点の各々
からスイッチを介して増幅器の反転入力端子に接続すれ
ばよい。同様に、第２実施例に記載した発明によれば、
分割抵抗器の数及びスイッチの数を増やしてもよい。ま
た、分割抵抗器の数を増やす代わりに、複数の分割抵抗
器で置き換えられる入力抵抗器自体を、上記第１実施例
における変形と同様の方法で多段化し複数設けてもよ
い。
【００５１】
【発明の効果】請求項１に記載の発明によれば、低電源
電圧で動作が可能であり、出力信号の波形の歪みのない
可変利得増幅器を提供できる。特に、本発明によれば、
電圧利得を変更するステップを大きくする場合に適する
可変利得増幅器を提供できる。
電圧で動作が可能であり、出力信号の波形の歪みのない
可変利得増幅器を提供できる。特に、本発明によれば、
電圧利得を変更するステップを大きくする場合に適する
可変利得増幅器を提供できる。
【００５２】請求項２に記載の発明によれば、請求項１
の発明の効果に加え、出力オフセット電圧に、増幅器の
電圧利得の変更に伴う変動現象が生じない。請求項３に
記載の発明によれば、請求項１又は請求項２に記載の発
明を実現できる。
の発明の効果に加え、出力オフセット電圧に、増幅器の
電圧利得の変更に伴う変動現象が生じない。請求項３に
記載の発明によれば、請求項１又は請求項２に記載の発
明を実現できる。
【００５３】請求項４に記載の発明によれば、電圧利得
を変更するステップを小さくする場合に適する可変利得
増幅器を提供できる。請求項５に記載の発明によれば、
請求項４に記載の発明を実現できる。
を変更するステップを小さくする場合に適する可変利得
増幅器を提供できる。請求項５に記載の発明によれば、
請求項４に記載の発明を実現できる。
【図１】本発明の原理説明図である。
【図２】第１実施例の可変利得増幅器の構成図である。
【図３】第２実施例の可変利得増幅器の構成図である。
【図４】第１の従来例（１ビット切換）を示す説明図で
ある。
ある。
【図５】第１の従来例（２ビット切換）を示す説明図で
ある。
ある。
【図６】第２の従来例を示す説明図である。
【図７】第３の従来例を示す説明図である。
ＯＰ…オペアンプ（演算増幅器）
Ｒ…抵抗器
ＳＷ…スイッチ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03G 3/10
H03F 3/45
H03H 7/24
Claims (5)
- 【請求項１】 反転入力端子及び非反転入力端子を有
し、当該非反転入力端子を基準電位端に接続した増幅器
と、 外部から信号が供給される外部端子と前記基準電位端と
の間に直列接続される複数の入力抵抗器により構成され
る入力抵抗群と、 互いに隣接する前記入力抵抗器の間に存在する各接続点
と前記増幅器の出力端子との間に各々介装される複数の
帰還抵抗器により構成される帰還抵抗群と、 各前記接続点と前記基準電位端との間に介装される複数
の電位設定抵抗器により構成される電位設定抵抗群と、 各前記接続点と前記反転入力端子との間に各々介装され
るスイッチにより構成され、複数の当該スイッチのうち
いずれか一つのみを選択的に導通状態とするスイッチ群
と、を備えたことを特徴とする可変利得増幅器。 - 【請求項２】 請求項１に記載の可変利得増幅器におい
て、 前記増幅器の出力端子と複数の前記接続点の各々との間
の電圧利得は、互いに等しくなるよう各抵抗器の抵抗値
を設定することを特徴とする可変利得増幅器。 - 【請求項３】 請求項２に記載の可変利得増幅器におい
て、 前記スイッチ群により電圧利得を変更する際の利得変化
率をＬ倍（０＜Ｌ＜１）とし、前記入力抵抗群を構成す
る入力抵抗器のうち、前記基準電位端に接続する入力抵
抗器の抵抗値をＲOとした場合に、 当該入力抵抗群を構成する入力抵抗器のうち、前記外部
端子に接続する入力抵抗器の抵抗値をＲOに設定し、当
該入力抵抗群を構成するその他の入力抵抗器の抵抗値を
ＲO・（１−Ｌ）に設定し、 前記帰還抵抗群を構成する帰還抵抗器のうち、前記外部
端子に最も近い接続点に接続する帰還抵抗器、及び、前
記基準電位端に最も近い接続点に接続する帰還抵抗器の
抵抗値をＲO・Ｌ／（１−Ｌ）に設定し、当該帰還抵抗
群を構成するその他の帰還抵抗器の抵抗値をＲO・Ｌ／
（１−Ｌ） 2 に設定し、 前記電位設定抵抗群を構成する電位設定抵抗器のうち、
前記外部端子に最も近い接続点及び前記基準電位端に最
も近い接続点に接続する電位設定抵抗器以外の電位設定
抵抗器についての抵抗値をＲO／（１−Ｌ）に設定する
ことを特徴とする可変利得増幅器。 - 【請求項４】 請求項１乃至請求項３に記載の可変利得
増幅器において、 各前記接続点の間に存在する前記入力抵抗器の各々は、
さらに直列接続した複数の分割抵抗器により構成され、 互いに隣接する当該分割抵抗器の間に存在する各接続点
は、前記スイッチ群を構成するスイッチとして動作する
スイッチを介して、前記増幅器の反転入力端子に各々接
続することを特徴とする可変利得増幅器。 - 【請求項５】 請求項４に記載の可変利得増幅器におい
て、 前記入力抵抗群を構成する各前記入力抵抗器について、
当該入力抵抗器の一端と前記外部端子との間に存在する
抵抗値をＲ1A、当該一端に接続する帰還抵抗器の抵抗値
をＲ1B、当該一端に接続する電位設定抵抗器の抵抗値を
Ｒ1Cとし、 該入力抵抗器の他端と前記基準電位端との間に存在する
抵抗値をＲ2A、当該他端に接続する帰還抵抗器の抵抗値
をＲ2B、当該他端に接続する電位設定抵抗器の抵抗値を
Ｒ2Cとしたとき、 Ｒ1AＲ1C／（Ｒ1AＲ1C＋Ｒ1CＲ1B＋Ｒ1BＲ1A） ＝Ｒ2AＲ2C／（Ｒ2AＲ2C＋Ｒ2CＲ2B＋Ｒ2BＲ2A） という関係が成立するように、各抵抗器の抵抗値を設定
することを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17921295A JP3457101B2 (ja) | 1995-07-14 | 1995-07-14 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17921295A JP3457101B2 (ja) | 1995-07-14 | 1995-07-14 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936676A JPH0936676A (ja) | 1997-02-07 |
| JP3457101B2 true JP3457101B2 (ja) | 2003-10-14 |
Family
ID=16061899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17921295A Expired - Lifetime JP3457101B2 (ja) | 1995-07-14 | 1995-07-14 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457101B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459714B1 (ko) | 2002-05-03 | 2004-12-03 | 삼성전자주식회사 | 클로즈드 루프 연산증폭기의 ｄｃ 오프셋 보상회로 및ｄｃ 오프셋 보상방법 |
| JP6755467B2 (ja) * | 2015-05-22 | 2020-09-16 | 株式会社エヌエフ回路設計ブロック | 増幅手段を備える電子回路の切替回路および電子回路 |
-
1995
- 1995-07-14 JP JP17921295A patent/JP3457101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0936676A (ja) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100742727B1 (ko) | 가변이득 증폭기와 무선수신기 및 가변이득 증폭방법 | |
| US7417499B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| EP0766381B1 (en) | Improved single-ended to differential converter with relaxed common-mode input requirements | |
| JP2891274B2 (ja) | 可変信号減衰装置 | |
| US6437643B1 (en) | Variable gain amplifier | |
| CN102217192B (zh) | 可变增益放大器 | |
| US5581213A (en) | Variable gain amplifier circuit | |
| US20070241813A1 (en) | Amplifier Circuit with Automatic Gain Correction | |
| KR20130069141A (ko) | 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기 | |
| US6781464B2 (en) | Balanced amplifier and filter using the same | |
| JPH09135131A (ja) | 可変利得増幅器 | |
| US6097245A (en) | Differential output amplifier arrangement and method for tuning the output impedance of a differential output amplifier | |
| AU609923B2 (en) | Variable gain encoder apparatus and method | |
| CN108206680B (zh) | 可变增益放大器 | |
| JPH11163650A (ja) | 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置 | |
| US7298855B2 (en) | Volume circuit using resistive ladder circuits | |
| JP3457101B2 (ja) | 可変利得増幅器 | |
| US6239655B1 (en) | Microphone amplifier with digital gain control | |
| US6525606B1 (en) | Variable gain amplifier | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| JPH1168488A (ja) | 可変増幅利得回路および可変減衰利得回路 | |
| US6940342B2 (en) | Method and apparatus for exponential gain variations with a linearly varying input code | |
| US7098733B1 (en) | Methods and circuits for selectable gain amplification by subtracting gains | |
| US20020190788A1 (en) | Method and apparatus for exponential gain variations with a linearly varying input code | |
| JP4141433B2 (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |