JP2005295460A - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP2005295460A JP2005295460A JP2004111427A JP2004111427A JP2005295460A JP 2005295460 A JP2005295460 A JP 2005295460A JP 2004111427 A JP2004111427 A JP 2004111427A JP 2004111427 A JP2004111427 A JP 2004111427A JP 2005295460 A JP2005295460 A JP 2005295460A
- Authority
- JP
- Japan
- Prior art keywords
- current
- filter circuit
- resistance
- transconductance
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000005669 field effect Effects 0.000 claims description 22
- 230000001902 propagating effect Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 abstract description 15
- 230000000644 propagated effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 5
- 101000964052 Rattus norvegicus 5-hydroxytryptamine receptor 5B Proteins 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000011045 prefiltration Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G21/00—Table-ware
- A47G21/10—Sugar tongs; Asparagus tongs; Other food tongs
- A47G21/103—Chop-sticks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2210/00—Indexing scheme relating to details of tunable filters
- H03H2210/02—Variable filter component
- H03H2210/028—Resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2210/00—Indexing scheme relating to details of tunable filters
- H03H2210/03—Type of tuning
- H03H2210/036—Stepwise
Landscapes
- Networks Using Active Elements (AREA)
Abstract
【課題】総回路規模が著しく増大せず、簡便な方法で、フィルタ特性周波数を100倍以上にわたり、しかも信号帯域幅の1%程度の微小な分解能によって可変でき、さらには周波数可変ステップがフィルタ特性周波数に比例するフィルタ回路を提供する。
【解決手段】R−2R抵抗回路網12では、各分岐電流がそれぞれ次段の積分器容量14に流れる経路と低インピーダンスアナログ中点(グラウンド電位)Vssに流れる経路があり、各分岐電流ごとにディジタルコントロールビットデータBn〜B0 によって経路選択が可能となっている。これにより、積分器を構成要素とするフィルタの特性周波数が、(1/2n+1 )(Gm1)/Cfから((2n+1 −1)/2n+1 ))(Gm1)/Cfまで(1/2n+1 )(Gm1)/Cfきざみで可変でき、その結果、設定ビット幅を高々7(n=6)とすることで、容易に100倍以上の特性周波数可変幅を実現できる。
【選択図】 図1
【解決手段】R−2R抵抗回路網12では、各分岐電流がそれぞれ次段の積分器容量14に流れる経路と低インピーダンスアナログ中点(グラウンド電位)Vssに流れる経路があり、各分岐電流ごとにディジタルコントロールビットデータBn〜B0 によって経路選択が可能となっている。これにより、積分器を構成要素とするフィルタの特性周波数が、(1/2n+1 )(Gm1)/Cfから((2n+1 −1)/2n+1 ))(Gm1)/Cfまで(1/2n+1 )(Gm1)/Cfきざみで可変でき、その結果、設定ビット幅を高々7(n=6)とすることで、容易に100倍以上の特性周波数可変幅を実現できる。
【選択図】 図1
Description
本発明は、たとえば連続時間アナログ集積化フィルタ回路等のフィルタ回路、特に積分器をその構成要素とするGm-C(Transconductance-C)フィルタ回路に関し、カットオフ周波数、極(pole)、ゼロ(zero)といったフィルタ特性周波数を100倍以上にわたって、しかも信号帯域幅の1%程度の微小な分解能によって可変できる方式の実現法に関するものである。
従来より、主に能動素子を用いたアナログ集積化フィルタとして、スイッチドキャパシタフィルタ(SCF:Switched-Capacitor Filter)に代表される離散時間フィルタと、トランスコンダクタンス−容量(Gm-C:Transconductance-C)フィルタに代表される連続時間フィルタが広く応用されている。
離散時間アナログフィルタは、クロックによるサンプリング動作がその基本であり、その特性周波数がバラツキ、変動の極めて小さい基準クロック周波数と、さらに、マッチングが良好なキャパシタンス素子値同士の比で決まるため、結果として精度の高いフィルタ特性周波数が容易に得られるという利点がある。
その一方で、サンプリング動作に起因するエイリアシングを防止するための前置フィルタが不可欠なことや、クロックサイクル内での回路セトリングを達成するために広帯域の演算増幅器が必要で、結果として特に高周波フィルタでは消費電力が増大する傾向にあるといった欠点がある。
離散時間アナログフィルタは、クロックによるサンプリング動作がその基本であり、その特性周波数がバラツキ、変動の極めて小さい基準クロック周波数と、さらに、マッチングが良好なキャパシタンス素子値同士の比で決まるため、結果として精度の高いフィルタ特性周波数が容易に得られるという利点がある。
その一方で、サンプリング動作に起因するエイリアシングを防止するための前置フィルタが不可欠なことや、クロックサイクル内での回路セトリングを達成するために広帯域の演算増幅器が必要で、結果として特に高周波フィルタでは消費電力が増大する傾向にあるといった欠点がある。
これに対して、連続時間フィルタはGm-Cフィルタのようにオープンループ動作を基本とし、演算増幅器を使わない構成が可能で高速化に適しており、エイリアシングの問題も当然無い。
このため、特に高速フィルタへの用途にはGm-CフィルタやMOSFET-Cフィルタ等、あるいはそれらから派生した一連の連続時間フィルタが適しているといえる。
このため、特に高速フィルタへの用途にはGm-CフィルタやMOSFET-Cフィルタ等、あるいはそれらから派生した一連の連続時間フィルタが適しているといえる。
たとえばCD(Compact Disk)やDVD(Digital Versatile Disk)といった光ディスクからの信号再生系では再生信号をディジタル信号に変換する前処理として等化フィルタが用いられ、上記連続時間フィルタが使われる。
このフィルタの主目的は、光−電気変換経路で歪められたピットパターンの情報をフィルタの周波数−ゲイン特性によって補正し、ディスク上に書き込まれているピットパターン列を低エラーレートで再生することである。
このフィルタの主目的は、光−電気変換経路で歪められたピットパターンの情報をフィルタの周波数−ゲイン特性によって補正し、ディスク上に書き込まれているピットパターン列を低エラーレートで再生することである。
光ディスクからの再生信号はディスクに形成されたピットなどの物理的長さに応じてある信号周波数帯域幅を有する。一方、再生時のディスクの回転数あるいは線速度に応じて再生周波数自体は変化する。たとえば、ディスク回転数を2倍にして再生すれば、同じディスクトラックでの再生信号は2倍の周波数となる。
CDやDVDなどの光ディスクではストレージメディア間のデータコピーやバッファ再生時の転送時間短縮のため、基準となる再生周波数(言い換えれば、ディスク回転数)の数10倍で再生する用途が一般的にあり、その際は、上記等化フィルタの特性周波数もディスク回転数に比例させる必要がある。
CDやDVDなどの光ディスクではストレージメディア間のデータコピーやバッファ再生時の転送時間短縮のため、基準となる再生周波数(言い換えれば、ディスク回転数)の数10倍で再生する用途が一般的にあり、その際は、上記等化フィルタの特性周波数もディスク回転数に比例させる必要がある。
具体的には、CDの基準再生時(CD1倍速)の等化フィルタのカットオフ周波数は約0.7MHzであり、DVDの基準再生時(DVD1倍速)は約4MHz、DVD16倍速では約70MHzとなる。
したがって、CD1倍速からDVD16倍速まで再生可能な信号処理系を共通の等化フィルタで実現しようとすると、フィルタのカットオフ周波数は100倍の可変幅を持つ必要がある。
したがって、CD1倍速からDVD16倍速まで再生可能な信号処理系を共通の等化フィルタで実現しようとすると、フィルタのカットオフ周波数は100倍の可変幅を持つ必要がある。
しかしなが、らこれらの連続時間フィルタは、そのカットオフ周波数、極(pole)、ゼロ(zero)といった特性周波数を決める基本パラメータが、たとえばgm /Cであり(ここに、gm はトランスコンダクタンス、Cは積分器容量を示す)、gm の値は、その回路要素であるトランジスタ自体のトランスコンダクタンスの特性を引き継いで決まり、たとえばMOSトランジスタの場合、トランジスタ自体のトランスコンダクタンスgm MOS は、次式で表される。
(数1)
gm MOS =2K(VGS−VTH)
gm MOS =2K(VGS−VTH)
つまり、積分器のgm が100倍可変すると言うことは、その回路要素であるトランジスタ自体のトランスコンダクタンスgm MOS が100倍可変するということに他ならない。ここにKは定数、VGSはゲート−ソース間バイアス電位、VTHは製造時に決まるしきい値電圧である。
Kは通常、K=(1/2)μCOX(W/L)と表現されることから分かるとおり、トランジスタの物理サイズ、チャネル幅Wとチャネル長Lから決まり、キャリア移動度μやゲート酸化膜容量Coxは素子固有の値として回路設計では不可変のパラメータである。
実際は、チャネル長Lに対してはトランジスタ特性がリニアに変化しないことなどからLによるgm 可変コントロールは制御性が悪く、チャネル長Lを固定に、チャネル幅Wを可変してgm MOS を可変させようとするが、Wについても製造上の下限値から下限値の数倍辺りの領域ではトランジスタ特性がリニアに追従せず、自ずとトランスコンダクタンスとして使用可能な下限サイズが決まってしまう。
製造後回路動作時に物理サイズWを変化させることはできないので、実際はある基準サイズの回路を作り、図8に示すように、これを並列に動作させることで、整数比のgm を得ることになる。
しかしたとえば、上記のように100倍のgm 可変幅を持たせようとすると、並列に設置する基準サイズの回路数が甚大となり、また特に、並列化による寄生容量の増大が積分器容量値自体のコントロールを難しくしてしまう。
製造後回路動作時に物理サイズWを変化させることはできないので、実際はある基準サイズの回路を作り、図8に示すように、これを並列に動作させることで、整数比のgm を得ることになる。
しかしたとえば、上記のように100倍のgm 可変幅を持たせようとすると、並列に設置する基準サイズの回路数が甚大となり、また特に、並列化による寄生容量の増大が積分器容量値自体のコントロールを難しくしてしまう。
一方、VGSの可変幅は高々2倍から5倍程度である。VGSの下限はひずみ特性(或いは入力ダイナミックレンジ)で決まり、上限は電源電圧と回路構成から許されるバイアス設定によって決まる。また、VGSに対するgm 特性も実際にはリニアではない。
通常、図9に示すように、トランスコンダクタGmのバイアス電流をデジタルアナログコンバータ(DAC)で可変するなどの方法が採られている。
通常、図9に示すように、トランスコンダクタGmのバイアス電流をデジタルアナログコンバータ(DAC)で可変するなどの方法が採られている。
積分器容量Cについては上記Wと同様に、製造後回路動作時に変化させることはできないので、予め並列に用意した基準容量の接続組み合わせを適宜スイッチ切り替えるなりして基本パラメータであるgm /Cを変えることになる。
この場合も、容量値可変幅はすなわち素子サイズ可変幅を意味し、寄生容量の増大、全体素子サイズの増大をもたらす。
この場合も、容量値可変幅はすなわち素子サイズ可変幅を意味し、寄生容量の増大、全体素子サイズの増大をもたらす。
さらには、上記K、VGS、Cを同時に変化させる手法もあり得るが、寄生容量の変化も含めたgm 値に対する非線形性のため、gm 値、ひいてはカットオフ周波数、極(pole)、ゼロ(zero)といった特性周波数をリニアに変化させることはきわめて困難となる。
結果として、温度変化、電源電圧変動、素子ばらつきを含んで、フィルタ特性周波数を所望の値に設定すると言う所期の目的を達成することが難しくなる。
結果として、温度変化、電源電圧変動、素子ばらつきを含んで、フィルタ特性周波数を所望の値に設定すると言う所期の目的を達成することが難しくなる。
また、前出の通り、光ディスクからの再生信号はディスクに形成されたピットなどの物理的長さに応じてある信号周波数帯域幅を有する。たとえば、再生メディア(たとえばCDかDVDか)が決まり、再生時のディスク回転数が決まったとすると、再生信号周波数は約4〜5倍の帯域幅を持つ。
一例としてDVD16倍速では、再生信号は約16MHz〜70MHzの信号帯域幅を持つ。等化フィルタによる波形整形の効果は、フィルタのカットオフ周波数の設定によって変わり、帯域幅の1%程度のきざみでの周波数設定が必要とされる。
この周波数設定のきざみは、上記DVD16倍速の例では約0.5MHz、一方、CD1倍速では約5kHzとなる。
このため、常に考えうる最小の周波数きざみ幅(ここでは約5kHz)で最大の再生信号周波数(ここでは70MHz)まで可変とすることは、困難であるばかりか、望ましくなく、周波数きざみ幅が受信信号帯域に比例する方式、すなわち、対数リニアな設定ができることが望ましい。
一例としてDVD16倍速では、再生信号は約16MHz〜70MHzの信号帯域幅を持つ。等化フィルタによる波形整形の効果は、フィルタのカットオフ周波数の設定によって変わり、帯域幅の1%程度のきざみでの周波数設定が必要とされる。
この周波数設定のきざみは、上記DVD16倍速の例では約0.5MHz、一方、CD1倍速では約5kHzとなる。
このため、常に考えうる最小の周波数きざみ幅(ここでは約5kHz)で最大の再生信号周波数(ここでは70MHz)まで可変とすることは、困難であるばかりか、望ましくなく、周波数きざみ幅が受信信号帯域に比例する方式、すなわち、対数リニアな設定ができることが望ましい。
以上より、従来、CD、DVDなどの光ディスク再生系のような100倍以上の特性周波数可変幅を要するアプリケーションについては、等化フィルタを複数系統用意し、切り換えるなど、回路規模の増大、信号処理の煩雑化を招いていた。
以上の経緯から、連続時間アナログ集積化フィルタ、特にトランスコンダクタGmとキャパシタCによる積分器をその構成要素とするフィルタに関し、総回路規模が著しく増大せず、簡便な方法で、カットオフ周波数、極(pole)、ゼロ(zero)といったフィルタ特性周波数を100倍以上にわたり、しかも信号帯域幅の1%程度の微小な分解能によって可変できる機構、さらには周波数可変ステップがフィルタ特性周波数に比例する、すなわち、周波数可変ステップがフィルタ特性周波数に対し対数リニアとなる機構が要望されていた。
本発明の目的は、総回路規模が著しく増大せず、簡便な方法で、フィルタ特性周波数を100倍以上にわたり、しかも信号帯域幅の1%程度の微小な分解能によって可変でき、さらには周波数可変ステップがフィルタ特性周波数に比例するフィルタ回路を提供することにある。
上記目的を達成するため、本発明の第1の観点は、入力電圧に比例した電流を出力するトランスコンダクタンスと、(n+1)ビットの幅の特性周波数設定ビットデータに応じて、上記トランスコンダクタンスの出力電流の特性周波数を(n+1)のビット幅の精度で可変とする抵抗回路網と、上記抵抗回路網の電流出力ラインに入力端子が接続されたオペレーショナルトランスコンダクタンスアンプと、上記オペレーショナルトランスコンダクタンスアンプの入力端子と出力端子との間に接続された積分器容量と、を有し、上記抵抗回路網は、上記トランスコンダクタンスの出力電流を伝搬させる電流伝搬ラインに形成された(n+1)個の分岐ノードと、上記各分岐ノード間にそれぞれ接続されたn個の第1の抵抗素子と、対応する上記分岐ノードに一端がそれぞれ接続された(n+1)の第2の抵抗素子と、最終段の上記分岐ノードと低インピーダンスアナログ中点電位との間に接続された第3の抵抗素子と、上記(n+1)ビットの幅の特性周波数設定ビットデータの対応するビットデータにより、対応する上記第2の抵抗素子の他端を上記電流出力ラインまたは低インピーダンスアナログ中点電位に接続する(n+1)個のスイッチ回路と、を含み、上記第2および第3の抵抗素子の抵抗値は、上記第1の抵抗素子の抵抗値の複数倍に設定されている。
好適には、上記トランスコンダクタンス、抵抗回路網、オペレーショナルトランスコンダクタンスアンプ、および積分器容量のすべてが差動構成を有し、上記トランスコンダクタンスの出力から上記抵抗回路網、および上記オペレーショナルトランスコンダクタンスアンプの入力の同相電位が、上記トランスコンダクタンスの出力部に設けられたコモンモードフィードバック回路により設定される。
本発明の第2の観点は、入力電圧に比例した電流を出力するトランスコンダクタンスと、(n+1)ビットの幅の特性周波数設定ビットデータに応じて、上記トランスコンダクタンスの出力電流の特性周波数を(n+1)のビット幅の精度で可変とする抵抗回路網と、上記抵抗回路網の電流出力ラインに入力端子が接続されたカレントフォロワと、上記カレントフォロワの出力端子に接続された積分器容量と、を有し、上記抵抗回路網は、上記トランスコンダクタンスの出力電流を伝搬させる電流伝搬ラインに形成された(n+1)個の分岐ノードと、上記各分岐ノード間にそれぞれ接続されたn個の第1の抵抗素子と、対応する上記分岐ノードに一端がそれぞれ接続された(n+1)個の第2の抵抗素子と、最終段の上記分岐ノードと低インピーダンスアナログ中点電位との間に接続された第3の抵抗素子と、上記(n+1)ビットの幅の特性周波数設定ビットデータの対応するビットデータにより、対応する上記第2の抵抗素子の他端を上記電流出力ラインまたは低インピーダンスアナログ中点電位に接続する(n+1)個のスイッチ回路と、を含み、上記第2および第3の抵抗素子の抵抗値は、上記第1の抵抗素子の抵抗値の複数倍に設定されている。
好適には、上記トランスコンダクタンス、抵抗回路網、カレントフォロワ、および積分器容量のすべてが差動構成を有し、上記トランスコンダクタンスの出力から上記抵抗回路網、および上記カレントフォロワの入力の同相電位が、上記カレントフォロワの入力端子の同相電位によって設定される。
本発明の第3の観点は、入力電圧に比例した電流を出力するトランスコンダクタンスと、(n+1)ビットの幅の特性周波数設定ビットデータに応じて、上記トランスコンダクタンスの出力電流の特性周波数を(n+1)のビット幅の精度で可変とする抵抗回路網と、上記抵抗回路網の電流出力ラインに入力端子が接続されたカレントフォロワと、上記カレントフォロワの出力端子に入力端子が接続されたオペレーショナルトランスコンダクタンスアンプと、上記オペレーショナルトランスコンダクタンスアンプの入力端子と出力端子との間に接続された積分器容量と、を有し、上記抵抗回路網は、上記トランスコンダクタンスの出力電流を伝搬させる電流伝搬ラインに形成された(n+1)個の分岐ノードと、上記各分岐ノード間にそれぞれ接続されたn個の第1の抵抗素子と、対応する上記分岐ノードに一端がそれぞれ接続された(n+1)個の第2の抵抗素子と、最終段の上記分岐ノードと低インピーダンスアナログ中点電位との間に接続された第3の抵抗素子と、上記(n+1)ビットの幅の特性周波数設定ビットデータの対応するビットデータにより、対応する上記第2の抵抗素子の他端を上記電流出力ラインまたは低インピーダンスアナログ中点電位に接続する(n+1)個のスイッチ回路と、を含み、上記第2および第3の抵抗素子の抵抗値は、上記第1の抵抗素子の抵抗値の複数倍に設定されている。
好適には、上記トランスコンダクタンス、抵抗回路網、カレントフォロワ、オペレーショナルトランスコンダクタンスアンプ、および積分器容量のすべてが差動構成を有し、上記トランスコンダクタンスの出力から上記抵抗回路網、および上記カレントフォロワの入力の同相電位が、上記カレントフォロワの入力端子の同相電位によって設定される。
また、好適には、上記抵抗回路網のスイッチ回路は、電界効果トランジスタによるアナログスイッチを含む。
好適には、上記抵抗回路網のスイッチ回路、並びに第1、第2、および第3の抵抗素子は、電界効果トランジスタによるアナログスイッチおよび当該電界効果トランジスタのオン抵抗によって形成されている。
好適には、上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される。
本発明によれば、たとえば第N(N=n)の分岐ノードに接続され抵抗値2Rの第2の抵抗素子および抵抗値Rの第1の抵抗素子に分流され、第2の抵抗素子に流れる電流は、第NのコントロールビットデータBnにより独立に切り替えられるスイッチ回路を介して、低インピーダンスアナログ中点電位または電流出力ラインを通してオペレーショナルトランスコンダクタンスアンプの入力端子に選択的に伝搬される。
一方、抵抗値Rの第1の抵抗素子に流れる電流は、さらに次段の第(N−1)の分岐ノードに接続された抵抗値2Rの第2の抵抗素子および抵抗値Rの第1の抵抗素子に分流され、第2の抵抗素子に流れる電流は、第(N−1)のコントロールビットデータBn-1 により独立に切り替えられるスイッチ回路を介して、低インピーダンスアナログ中点電位または電流出力ラインを通してオペレーショナルトランスコンダクタンスアンプの入力端子に選択的に伝搬される。
一方、抵抗値Rの第1の抵抗素子に流れる電流は、さらに次段の第(N−2)の分岐ノードに接続された抵抗値2Rの第2の抵抗素子および抵抗値Rの第1の抵抗素子に分流され、第2の抵抗素子に流れる電流は、第(N−2)のコントロールビットデータBn-2 により独立に切り替えられるスイッチ回路を介して、低インピーダンスアナログ中点電位または電流出力ラインを通してオペレーショナルトランスコンダクタンスアンプの入力端子に選択的に伝搬される。
これを順次順次繰り返し、最終段の分岐ノードに接続された抵抗値2Rの第2の抵抗素子および抵抗値2Rの第3の抵抗素子に分流され、第2の抵抗素子に流れる電流は、コントロールビットデータB0 により独立に切り替えられるスイッチ回路を介して、低インピーダンスアナログ中点電位または電流出力ラインを通してオペレーショナルトランスコンダクタンスアンプの入力端子に選択的に伝搬される。
一方、第3の抵抗素子に流れる電流は、そのまま低インピーダンスアナログ中点電位へと伝搬される。
積分器容量はオペレーショナルトランスコンダクタンスアンプの入出力端子間に接続され、コントロールビットデータBn〜B0 による接続切り替えを適宜行うことで、トランスコンダクタンスから積分器容量へと流れ込む信号電流、結果として特性周波数をN+1ビットの幅と精度で可変とする。
一方、抵抗値Rの第1の抵抗素子に流れる電流は、さらに次段の第(N−1)の分岐ノードに接続された抵抗値2Rの第2の抵抗素子および抵抗値Rの第1の抵抗素子に分流され、第2の抵抗素子に流れる電流は、第(N−1)のコントロールビットデータBn-1 により独立に切り替えられるスイッチ回路を介して、低インピーダンスアナログ中点電位または電流出力ラインを通してオペレーショナルトランスコンダクタンスアンプの入力端子に選択的に伝搬される。
一方、抵抗値Rの第1の抵抗素子に流れる電流は、さらに次段の第(N−2)の分岐ノードに接続された抵抗値2Rの第2の抵抗素子および抵抗値Rの第1の抵抗素子に分流され、第2の抵抗素子に流れる電流は、第(N−2)のコントロールビットデータBn-2 により独立に切り替えられるスイッチ回路を介して、低インピーダンスアナログ中点電位または電流出力ラインを通してオペレーショナルトランスコンダクタンスアンプの入力端子に選択的に伝搬される。
これを順次順次繰り返し、最終段の分岐ノードに接続された抵抗値2Rの第2の抵抗素子および抵抗値2Rの第3の抵抗素子に分流され、第2の抵抗素子に流れる電流は、コントロールビットデータB0 により独立に切り替えられるスイッチ回路を介して、低インピーダンスアナログ中点電位または電流出力ラインを通してオペレーショナルトランスコンダクタンスアンプの入力端子に選択的に伝搬される。
一方、第3の抵抗素子に流れる電流は、そのまま低インピーダンスアナログ中点電位へと伝搬される。
積分器容量はオペレーショナルトランスコンダクタンスアンプの入出力端子間に接続され、コントロールビットデータBn〜B0 による接続切り替えを適宜行うことで、トランスコンダクタンスから積分器容量へと流れ込む信号電流、結果として特性周波数をN+1ビットの幅と精度で可変とする。
本発明によれば、総回路規模が著しく増大せず、簡便な方法で、カットオフ周波数、極(pole)、ゼロ(zero)といったフィルタ特性周波数を100倍以上にわたり、しかも信号帯域幅の1%程度の微小な分解能によって可変でき、さらには周波数可変ステップがフィルタ特性周波数に比例する、すなわち、周波数可変ステップがフィルタ特性周波数に対し対数リニアとなる機構も容易に実現できる。
以下に、本発明の実施形態を図面に関連付けて説明する。
<第1実施形態>
図1は、本発明に係るフィルタ回路の第1の実施形態を示す回路図である。
図1は、本発明に係るフィルタ回路の第1の実施形態を示す回路図である。
本フィルタ回路10は、図1に示すように、入力電圧Viに比例した電流iX を出力するトランスコンダクタンス(Gm1)11と、(n+1)ビットの幅の特性周波数設定ビットデータに応じて、上記トランスコンダクタンスの出力電流の特性周波数を(n+1)のビット幅の精度で可変とするR−2R抵抗回路網12と、R−2R抵抗回路網12の電流出力ラインに入力端子が接続されたオペレーショナルトランスコンダクタンスアンプ(0perational Transconductance Amplifier、以下OTAという)13と、OTA13の入力端子(−)と出力端子との間に接続された積分器容量(Cf)14を有している。
ただし、nは1以上の整数である。
ただし、nは1以上の整数である。
R−2R抵抗回路網12は、図1に示すように、トランスコンダクタンス11の出力電流iX を伝搬させる電流伝搬ライン121に形成された(n+1)個の分岐ノード122−n〜122−0と、各分岐ノード122−n〜122−0間にそれぞれ接続されたn個の第1の抵抗素子123−n〜123−1と、対応する分岐ノード122−n〜122−1に一端がそれぞれ接続された(n+1)個の第2の抵抗素子124−n〜124−0と、最終段の分岐ノード122−0と低インピーダンスアナログ中点電位(グランド電位Vss)との間に接続された第3の抵抗素子125と、(n+1)ビットの幅の特性周波数設定ビットデータBn〜B0 の対応するビットデータにより、対応する第2の抵抗素子の他端124−n〜124−0を電流出力ライン127または低インピーダンスアナログ中点電位Vssに接続する(n+1)個のスイッチ回路126−n〜126−0と、を含む。
そして、第1の抵抗素子123−n〜123−1の抵抗値はRに設定され、第2の抵抗素子124−n〜124−0および第3の抵抗素子124の抵抗値は、第1の抵抗素子123−n〜123−1の抵抗値Rの複数倍である2倍の2Rに設定されている。
そして、第1の抵抗素子123−n〜123−1の抵抗値はRに設定され、第2の抵抗素子124−n〜124−0および第3の抵抗素子124の抵抗値は、第1の抵抗素子123−n〜123−1の抵抗値Rの複数倍である2倍の2Rに設定されている。
さらに具体的には、分岐ノード122−nと122−n-1 との間に第1の抵抗素子R123−nが接続され、分岐ノード122−n-1 と122−n-2との間に第1の抵抗素子R123−n-1 が接続され、同様にして、分岐ノード122−2と122−1との間に第1の抵抗素子R123−2が接続され、分岐ノード122−1と122−0との間に第1の抵抗素子R123−1が接続されている。
第2の抵抗素子124−nの一端が分岐ノード122−nに接続され、他端がスイッチ回路126−nの固定接点aに接続されている。第2の抵抗素子124−n-1 の一端が分岐ノード122−n-1 に接続され、他端がスイッチ回路126−n-1 の固定接点aに接続されている。同様にして、第2の抵抗素子124−2の一端が分岐ノード122−2に接続され、他端がスイッチ回路126−2の固定接点aに接続されている。第2の抵抗素子124−1の一端が分岐ノード122−1に接続され、他端がスイッチ回路126−1の固定接点aに接続されている。第2の抵抗素子124−0の一端が分岐ノード122−0に接続され、他端がスイッチ回路126−0の固定接点aに接続されている。
そして、各スイッチ回路126−n〜126−0の各作動接点bが電流出力ライン127に接続され、各作動接点cが低インピーダンスアナログ中点電位(グランド電位)Vssに接続されている。
そして、各スイッチ回路126−n〜126−0の各作動接点bが電流出力ライン127に接続され、各作動接点cが低インピーダンスアナログ中点電位(グランド電位)Vssに接続されている。
このように構成において、トランスコンダクタンス11の出力電流は、第N(N=n)の分岐ノード122−nに接続され抵抗値2Rの第2の抵抗素子124−nおよび抵抗値Rの第1の抵抗素子123−nに分流され、第2の抵抗素子124−nに流れる電流は、第NのコントロールビットデータBnにより独立に切り替えられるスイッチ回路126−nを介して、低インピーダンスアナログ中点電位または電流出力ライン127を通してOTA13の入力端子(−)に選択的に伝搬される。
一方、抵抗値Rの第1の抵抗素子123−nに流れる電流は、さらに次段の第(N−1)の分岐ノード122−n-1 に接続された抵抗値2Rの第2の抵抗素子124−n-1 および抵抗値Rの第1の抵抗素子123−n-1 に分流され、第2の抵抗素子124−n-1 に流れる電流は、第(N−1)のコントロールビットデータBn-1 により独立に切り替えられるスイッチ回路126−n-1 を介して、低インピーダンスアナログ中点電位または電流出力ライン127を通してOTA13の入力端子(−)に選択的に伝搬される。
一方、抵抗値Rの第1の抵抗素子123−n-1 に流れる電流は、さらに次段の第(N−2)の分岐ノード122−n-2 に接続された抵抗値2Rの第2の抵抗素子124−n-2 および抵抗値Rの第1の抵抗素子123−n-2 に分流され、第2の抵抗素子124−n-2 に流れる電流は、第(N−2)のコントロールビットデータBn-2 により独立に切り替えられるスイッチ回路126−n-2 を介して、低インピーダンスアナログ中点電位または電流出力ライン127を通してOTA13の入力端子(−)に選択的に伝搬される。
これを順次繰り返し、第0の分岐ノード122−n-2 に接続された抵抗値2Rの第2の抵抗素子124−0および抵抗値2Rの第3の抵抗素子125に分流され、第2の抵抗素子124−0に流れる電流は、第0のコントロールビットデータB0 により独立に切り替えられるスイッチ回路126−0を介して、低インピーダンスアナログ中点電位または電流出力ライン127を通してOTA13の入力端子(−)に選択的に伝搬される。
一方、第3の抵抗素子125に流れる電流は、そのまま低インピーダンスアナログ中点電位へと伝搬される。
積分器容量14はOTA13の入出力端子間に接続され、第0から第NまでのコントロールビットデータBn〜B0 による接続切り替えを適宜行うことで、トランスコンダクタンス(Gm)11から積分器容量14へと流れ込む信号電流、結果として特性周波数をN+1ビットの幅と精度で可変とする。
一方、抵抗値Rの第1の抵抗素子123−nに流れる電流は、さらに次段の第(N−1)の分岐ノード122−n-1 に接続された抵抗値2Rの第2の抵抗素子124−n-1 および抵抗値Rの第1の抵抗素子123−n-1 に分流され、第2の抵抗素子124−n-1 に流れる電流は、第(N−1)のコントロールビットデータBn-1 により独立に切り替えられるスイッチ回路126−n-1 を介して、低インピーダンスアナログ中点電位または電流出力ライン127を通してOTA13の入力端子(−)に選択的に伝搬される。
一方、抵抗値Rの第1の抵抗素子123−n-1 に流れる電流は、さらに次段の第(N−2)の分岐ノード122−n-2 に接続された抵抗値2Rの第2の抵抗素子124−n-2 および抵抗値Rの第1の抵抗素子123−n-2 に分流され、第2の抵抗素子124−n-2 に流れる電流は、第(N−2)のコントロールビットデータBn-2 により独立に切り替えられるスイッチ回路126−n-2 を介して、低インピーダンスアナログ中点電位または電流出力ライン127を通してOTA13の入力端子(−)に選択的に伝搬される。
これを順次繰り返し、第0の分岐ノード122−n-2 に接続された抵抗値2Rの第2の抵抗素子124−0および抵抗値2Rの第3の抵抗素子125に分流され、第2の抵抗素子124−0に流れる電流は、第0のコントロールビットデータB0 により独立に切り替えられるスイッチ回路126−0を介して、低インピーダンスアナログ中点電位または電流出力ライン127を通してOTA13の入力端子(−)に選択的に伝搬される。
一方、第3の抵抗素子125に流れる電流は、そのまま低インピーダンスアナログ中点電位へと伝搬される。
積分器容量14はOTA13の入出力端子間に接続され、第0から第NまでのコントロールビットデータBn〜B0 による接続切り替えを適宜行うことで、トランスコンダクタンス(Gm)11から積分器容量14へと流れ込む信号電流、結果として特性周波数をN+1ビットの幅と精度で可変とする。
このように、R−2R抵抗回路網12では、各分岐電流がそれぞれ次段の積分器容量14に流れる経路と低インピーダンスアナログ中点電位(グラウンド電位)Vssに流れる経路があり、各分岐電流ごとにディジタルコントロールビットデータBn〜B0 によって経路選択が可能となっている。
ここに設定ビット幅(n+1)は任意であるが、一例として、図において設定ビット幅を5(n=4)とすると、B4=B2=B0=0、B3=B1=1であり、積分器容量14に流れ込む電流iy =(10/32)ix となる。
つまりこの場合、ディジタルコントロールビットデータBn〜B0 の設定により、(1/32)ix から(31/32)ix まで(1/32)ix きざみで設定できることになる。
これはこの積分器のユニティゲイン周波数、ひいてはこの積分器を構成要素とするフィルタの特性周波数が、(1/32)(Gm1)/Cfから(31/32)(Gm1)/Cfまで(1/32)(Gm1)/Cfきざみで可変できることを示している。
ここに設定ビット幅(n+1)は任意であるが、一例として、図において設定ビット幅を5(n=4)とすると、B4=B2=B0=0、B3=B1=1であり、積分器容量14に流れ込む電流iy =(10/32)ix となる。
つまりこの場合、ディジタルコントロールビットデータBn〜B0 の設定により、(1/32)ix から(31/32)ix まで(1/32)ix きざみで設定できることになる。
これはこの積分器のユニティゲイン周波数、ひいてはこの積分器を構成要素とするフィルタの特性周波数が、(1/32)(Gm1)/Cfから(31/32)(Gm1)/Cfまで(1/32)(Gm1)/Cfきざみで可変できることを示している。
一般化すると、積分器のユニティゲイン周波数は次式で表される。
これは、(1/2n+1 )(Gm1)/Cfから((2n+1 −1)/2n+1 ))(Gm1)/Cfまで(1/2n+1 )(Gm1)/Cfきざみで可変できることを示している。
したがって、設定ビット幅を高々7(n=6)とすることで、容易に100倍以上の特性周波数可変幅を実現することができる。
したがって、設定ビット幅を高々7(n=6)とすることで、容易に100倍以上の特性周波数可変幅を実現することができる。
すなわち、上記積分器を要素にフィルタを構成(Gm-R2R-OTA-Cフィルタ)することで、総回路規模が著しく増大せず、簡便な方法で、カットオフ周波数、極(pole)、ゼロ(zero)といったフィルタ特性周波数を100倍以上にわたり、しかも信号帯域幅の1%程度の微小な分解能によって可変できるフィルタが実現できる。
また、ここでは簡単のためシングルエンド構成で示したが、たとえば図2に示すように、等価な差動回路で構成するのが実用的である。
この場合はトランスコンダクタンス(Gm1)11にコモンモードフィードバック回路を設け、トランスコンダクタンス11の出力同相電位、ひいてはR−2R抵抗回路網12およびOTA13の入力同相電位を所望の電位に設定する。
また、差動構成の場合は、R−2R抵抗回路網12の分流経路の一方である、低インピーダンスアナログ中点(グラウンド電位)は正相側分流経路と逆相側分流経路を短絡すれば良く、明示して低インピーダンスDCノードに接続する必要はない。
また、ここでは最も実用的な例として、後述の通りR−2Rを構成する抵抗を絶縁ゲート型電界効果トランジスタであるMOSスイッチのオン抵抗で実現されている。
この場合はトランスコンダクタンス(Gm1)11にコモンモードフィードバック回路を設け、トランスコンダクタンス11の出力同相電位、ひいてはR−2R抵抗回路網12およびOTA13の入力同相電位を所望の電位に設定する。
また、差動構成の場合は、R−2R抵抗回路網12の分流経路の一方である、低インピーダンスアナログ中点(グラウンド電位)は正相側分流経路と逆相側分流経路を短絡すれば良く、明示して低インピーダンスDCノードに接続する必要はない。
また、ここでは最も実用的な例として、後述の通りR−2Rを構成する抵抗を絶縁ゲート型電界効果トランジスタであるMOSスイッチのオン抵抗で実現されている。
図2において、符号MRで示すものがオン抵抗RのMOSスイッチを示している。MOSスイッチは、nチャネルのMOSトランジスタにより構成される。
差動構成の場合、電流伝搬ラインとして121−1,121−2を有し、電流出力ラインとして127−1,127−2を有する。
したがって、分岐ノードも122−n−1〜122−0−1および122−n−2〜122−0−2を有し、第1の抵抗素子も123−n−1〜123−0−1および123−n−2〜123−0−2を有し、第2の抵抗素子も124−n−1〜124−0−1および124−n−2〜124−0−2を有する。
差動構成の場合、電流伝搬ラインとして121−1,121−2を有し、電流出力ラインとして127−1,127−2を有する。
したがって、分岐ノードも122−n−1〜122−0−1および122−n−2〜122−0−2を有し、第1の抵抗素子も123−n−1〜123−0−1および123−n−2〜123−0−2を有し、第2の抵抗素子も124−n−1〜124−0−1および124−n−2〜124−0−2を有する。
そして、各分岐経路に配置されるスイッチ回路および第2の抵抗素子は、アナログスイッチとしても機能する4個のMOSスイッチMRn1〜MRn4を共用するように形成されている。
具体的には、第2の抵抗素子124−nは、電流伝搬ライン121−1の第Nの分岐ノード122−n−1と電流伝搬ライン121−2の第Nの分岐ノード122−n−2間に抵抗値Rの2個のMOSスイッチMRn1,MRn2を直列に接続し、分岐ノード122−n−1と電流出力ライン127−1との間にMOSスイッチMRn3を接続し、分岐ノード122−n−2と電流出力ライン127−2との間にMOSスイッチMRn4を接続している。
そして、ディジタルコントロールビットデータBnを、インバータ128−nを通してMOSスイッチMRn1およびMRn2のゲート端子に供給し、インバータ128−nを通さずに直接にMOSスイッチMRn3およびMRn4のゲート端子に供給している。
これにより、ディジタルコントロールビットデータBnに応じて、MOSスイッチMRn1およびMRn2により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMRn3を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMRn4を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
そして、ディジタルコントロールビットデータBnを、インバータ128−nを通してMOSスイッチMRn1およびMRn2のゲート端子に供給し、インバータ128−nを通さずに直接にMOSスイッチMRn3およびMRn4のゲート端子に供給している。
これにより、ディジタルコントロールビットデータBnに応じて、MOSスイッチMRn1およびMRn2により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMRn3を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMRn4を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
第2の抵抗素子124−n-1 は、電流伝搬ライン121−1の第(N−1)の分岐ノード122−n-1 −1と電流伝搬ライン121−2の第(N−1)の分岐ノード122−n-1 −2間に抵抗値Rの2個のMOSスイッチMR (n-1)1,MR (n-1)2を直列に接続し、分岐ノード122−n-1 −1と電流出力ライン127−1との間にMOSスイッチMR (n-1)3を接続し、分岐ノード122−(n-1) −2と電流出力ライン127−2との間にMOSスイッチMR (n-1)4を接続している。
そして、ディジタルコントロールビットデータBn-1 を、インバータ128−n-1 を通してMOSスイッチMR (n-1)1およびMR (n-1)2のゲート端子に供給し、インバータ128−n-1 を通さずに直接にMOSスイッチMR (n-1)3およびMR (n-1)4のゲート端子に供給している。
これにより、ディジタルコントロールビットデータBn-1 に応じて、MOSスイッチMR (n-1)1およびMR (n-1)2により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR (n-1)3を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR (n-1)4を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
そして、ディジタルコントロールビットデータBn-1 を、インバータ128−n-1 を通してMOSスイッチMR (n-1)1およびMR (n-1)2のゲート端子に供給し、インバータ128−n-1 を通さずに直接にMOSスイッチMR (n-1)3およびMR (n-1)4のゲート端子に供給している。
これにより、ディジタルコントロールビットデータBn-1 に応じて、MOSスイッチMR (n-1)1およびMR (n-1)2により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR (n-1)3を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR (n-1)4を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
同様にして、第2の抵抗素子124−2は、電流伝搬ライン121−1の第2の分岐ノード122−2−1と電流伝搬ライン121−2の第2の分岐ノード122−2−2間に抵抗値Rの2個のMOSスイッチMR21,MR22を直列に接続し、分岐ノード122−2−1と電流出力ライン127−1との間にMOSスイッチMR23を接続し、分岐ノード122−2−2と電流出力ライン127−2との間にMOSスイッチMR24を接続している。
そして、ディジタルコントロールビットデータB2を、インバータ128−2を通してMOSスイッチMR21およびMR22のゲート端子に供給し、インバータ128−2を通さずに直接にMOSスイッチMR23およびMR24のゲート端子に供給している。
これにより、ディジタルコントロールビットデータB2に応じて、MOSスイッチMR21およびMR22により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR23を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR24を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
そして、ディジタルコントロールビットデータB2を、インバータ128−2を通してMOSスイッチMR21およびMR22のゲート端子に供給し、インバータ128−2を通さずに直接にMOSスイッチMR23およびMR24のゲート端子に供給している。
これにより、ディジタルコントロールビットデータB2に応じて、MOSスイッチMR21およびMR22により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR23を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR24を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
第2の抵抗素子124−1は、電流伝搬ライン121−1の第2の分岐ノード122−1−1と電流伝搬ライン121−2の第2の分岐ノード122−1−2間に抵抗値Rの2個のMOSスイッチMR11,MR12を直列に接続し、分岐ノード122−1−1と電流出力ライン127−1との間にMOSスイッチMR13を接続し、分岐ノード122−1−2と電流出力ライン127−2との間にMOSスイッチMR14を接続している。
そして、ディジタルコントロールビットデータB1を、インバータ128−1を通してMOSスイッチMR11およびMR12のゲート端子に供給し、インバータ128−1を通さずに直接にMOSスイッチMR13およびMR14のゲート端子に供給している。
これにより、ディジタルコントロールビットデータB1に応じて、MOSスイッチMR11およびMR12により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR13を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR14を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
そして、ディジタルコントロールビットデータB1を、インバータ128−1を通してMOSスイッチMR11およびMR12のゲート端子に供給し、インバータ128−1を通さずに直接にMOSスイッチMR13およびMR14のゲート端子に供給している。
これにより、ディジタルコントロールビットデータB1に応じて、MOSスイッチMR11およびMR12により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR13を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR14を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
第2の抵抗素子124−0は、電流伝搬ライン121−1の第2の分岐ノード122−0−1と電流伝搬ライン121−2の第2の分岐ノード122−0−2間に抵抗値Rの2個のMOSスイッチMR01,MR02を直列に接続し、分岐ノード122−0−1と電流出力ライン127−1との間にMOSスイッチMR03を接続し、分岐ノード122−0−2と電流出力ライン127−2との間にMOSスイッチMR04を接続している。
そして、ディジタルコントロールビットデータB0を、インバータ128−0を通してMOSスイッチMR01およびMR02のゲート端子に供給し、インバータ128−0を通さずに直接にMOSスイッチMR03およびMR04のゲート端子に供給している。
これにより、ディジタルコントロールビットデータB0に応じて、MOSスイッチMR01およびMR02により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR03を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR04を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
そして、ディジタルコントロールビットデータB0を、インバータ128−0を通してMOSスイッチMR01およびMR02のゲート端子に供給し、インバータ128−0を通さずに直接にMOSスイッチMR03およびMR04のゲート端子に供給している。
これにより、ディジタルコントロールビットデータB0に応じて、MOSスイッチMR01およびMR02により正相側分流経路と逆相側分流経路を短絡して低インピーダンスアナログ中点を実現し、また、MOSスイッチMR03を介して電流伝搬ライン121−1を伝搬する電流を電流出力ライン127−1を通してOTA13の入力端子(−)に選択的に伝搬され、MOSスイッチMR04を介して電流伝搬ライン121−2を伝搬する電流を電流出力ライン127−2を通してOTA13の入力端子(+)に選択的に伝搬される。
そして、第3の抵抗素子125は、電流伝搬ライン121−1の第0の分岐ノード122−0−1と電流伝搬ライン121−2の第0の分岐ノード122−0−2間に抵抗値Rの2個のMOSスイッチMRを接続して構成されている。
すなわち、低インピーダンスアナログ中点(グラウンド電位)は正相側分流経路と逆相側分流経路を2個のMOSスイッチMRで短絡して実現している。
すなわち、低インピーダンスアナログ中点(グラウンド電位)は正相側分流経路と逆相側分流経路を2個のMOSスイッチMRで短絡して実現している。
さらに、OTA−Cの部分については良く知られた問題として、フィードバック容量Cによってフィードフォワード経路ができ、これによるRHP-zero(Right Half Plane-zero)が高域特性を劣化させる。
これは容量フィードバックに共通の問題で、これを解消するため、従来よりPole-Zeroキャンセルを筆頭に様々な方法が考案されており、本発明のOTA−C部分についてもそれらがそのまま適用できる。
たとえば、PavanおよびTsividisは著書”High Frequency Continuous Time Filters in Digital CMOS Processes ”の中で紹介している方式(Figure 3.11-13)が本発明にも当てはめられるので、ここではその詳細は論じない。本発明の本質は、OTA入力の仮想接地を−2R抵抗回路網12からの電流シンクとしていることにある。
これは容量フィードバックに共通の問題で、これを解消するため、従来よりPole-Zeroキャンセルを筆頭に様々な方法が考案されており、本発明のOTA−C部分についてもそれらがそのまま適用できる。
たとえば、PavanおよびTsividisは著書”High Frequency Continuous Time Filters in Digital CMOS Processes ”の中で紹介している方式(Figure 3.11-13)が本発明にも当てはめられるので、ここではその詳細は論じない。本発明の本質は、OTA入力の仮想接地を−2R抵抗回路網12からの電流シンクとしていることにある。
<第2実施形態>
図3は、本発明に係るフィルタ回路の第2の実施形態を示す回路図である。
図3は、本発明に係るフィルタ回路の第2の実施形態を示す回路図である。
本第2の実施形態に係るフィルタ回路10Aが第1の実施形態に係るフィルタ回路10と異なる点は、R−2R抵抗回路網12の電流出力ラインにOTAを接続する代わりにカレントフォロワ15の入力端子を接続し、カレントフォロワ(CF)15の出力端子と低インピーダンスアナログ中点(グラウンド電位)との間に積分器容量14を接続したことにある。
本第2の実施形態において、R−2R抵抗回路網12では各分岐電流がそれぞれ次段のカレントフォロア15に流れる経路と低インピーダンスアナログ中点(グラウンド電位)に流れる経路があり、各分岐電流ごとにディジタルコントロールビットBn〜B0 によって経路選択が可能となっている。ここに設定ビット幅n+1は任意であり、設定法は第1の実施形態と同じである。
すなわち一般化すると、カレントフォロア15の電流ゲインが1の場合、積分器のユニティゲイン周波数は次式で表される。
これは、(1/2n+1 )(Gm1)/Cfから((2n+1 −1)/2n+1 ))(Gm1)/Cfまで(1/2n+1 )(Gm1)/Cfきざみで可変できることを示している。
したがって、設定ビット幅を高々7(n=6)とすることで、容易に100倍以上の特性周波数可変幅を実現することができる。
したがって、設定ビット幅を高々7(n=6)とすることで、容易に100倍以上の特性周波数可変幅を実現することができる。
すなわち、上記積分器を要素にフィルタを構成(Gm-R2R-CF-Cフィルタ)することで、総回路規模が著しく増大せず、簡便な方法で、カットオフ周波数、極(pole)、ゼロ(zero)といったフィルタ特性周波数を100倍以上にわたり、しかも信号帯域幅の1%程度の微小な分解能によって可変できるフィルタが実現できる。
また、カレントフォロアの入出力電流比、すなわち電流ゲインを可変とすることで、更に特性周波数可変幅を広げることが可能である。
また、カレントフォロアの入出力電流比、すなわち電流ゲインを可変とすることで、更に特性周波数可変幅を広げることが可能である。
また、ここでは簡単のためシングルエンド構成で示したが、第1の実施形態と同様に、図4に示すように、シングルエンド構成と等価な差動回路で構成するのが実用的である。この場合はカレントフォロア15の低インピーダンス入力電位で、トランスコンダクタンス(Gm1)11の出力同相電位、R−2R抵抗回路網12の同相電位を設定することができる。
<第3実施形態>
図5は、本発明に係るフィルタ回路の第3の実施形態を示す回路図である。
図5は、本発明に係るフィルタ回路の第3の実施形態を示す回路図である。
本第3の実施形態においては、第1の実施形態と第2の実施形態を合わせた方式を採っている。
すなわち、第2の実施形態の積分器容量部分を、第1の実施形態のようにOTA−Cで実現することもできる(Gm-R2R-CF-OTA-Cフィルタ)。具体的には、カレントフォロワ15の出力端子にOTA13の入力端子を接続し、OTA13の入力端子と出力端子との間に積分器容量14を接続している。
すなわち、第2の実施形態の積分器容量部分を、第1の実施形態のようにOTA−Cで実現することもできる(Gm-R2R-CF-OTA-Cフィルタ)。具体的には、カレントフォロワ15の出力端子にOTA13の入力端子を接続し、OTA13の入力端子と出力端子との間に積分器容量14を接続している。
第3の実施形態の利点は、カレントフォロア(CF)15で入力インピーダンスを十分下げることができ、その上、OTA13によって積分器のDCゲインを極めて大きく設定できること、すなわち第1Pole周波数を低く設定することが可能で、これによってR−2Rの段数を増やし特性周波数を低く設定しても良好な積分器特性を確保できることである。
また、第1〜3の実施形態に共通して、R−2R抵抗回路網12の入力インピーダンスは、Rであることから、トランスコンダクタンス(Gm1)11の等価トランスコンダクタンスは、gm1/((R/ZO1)+1)と表せる。
ここに、ZO1はトランスコンダクタンス(Gm1)11の出力インピーダンスである。このことから、等価トランスコンダクタンスを下げずに、また、出力インピーダンスZO1の変動の影響を回避するために、RはZO1に対して十分小さいことが望ましい。
この結果、R−2R抵抗回路網は明示して抵抗素子をスイッチ切り替えするのではなく、MOSスイッチ自体のオン抵抗のみで実現する方がRの値を低減でき、有利である。
また、このとき、トランスコンダクタンス(Gm1)11の出力ノードでの信号電圧振幅も低減でき、これは同時にMOSスイッチのオン抵抗を線形性の良好な振幅領域で使うことができるという点でも有利である。
ここに、ZO1はトランスコンダクタンス(Gm1)11の出力インピーダンスである。このことから、等価トランスコンダクタンスを下げずに、また、出力インピーダンスZO1の変動の影響を回避するために、RはZO1に対して十分小さいことが望ましい。
この結果、R−2R抵抗回路網は明示して抵抗素子をスイッチ切り替えするのではなく、MOSスイッチ自体のオン抵抗のみで実現する方がRの値を低減でき、有利である。
また、このとき、トランスコンダクタンス(Gm1)11の出力ノードでの信号電圧振幅も低減でき、これは同時にMOSスイッチのオン抵抗を線形性の良好な振幅領域で使うことができるという点でも有利である。
図6は、第1〜3の実施形態それぞれの積分器特性と各特性パラメータを示す図である。図6において、横軸が周波数を、縦軸が相対レベルをそれぞれ示している。
ここで、ω0 はユニティゲイン周波数、ωP1、ωP2、ωP3はそれぞれ第1、第2、第3の実施形態における第1Pole周波数、gm1、ZO1は初段トランスコンダクタのトランスコンダクタンスおよび出力インピーダンス、Rは2−2R抵抗回路網の入力抵抗、ZOCF はカレントフォロア(CF)15の出力インピーダンス、gm2、ZO2はOTA13のトランスコンダクタンスおよび出力インピーダンス、Cfは積分器容量を示している。
なお、この特性図は前出の通り、OTA−Cの高域位相特性をPole-Zeroキャンセルによって改善した例である。
ここで、ω0 はユニティゲイン周波数、ωP1、ωP2、ωP3はそれぞれ第1、第2、第3の実施形態における第1Pole周波数、gm1、ZO1は初段トランスコンダクタのトランスコンダクタンスおよび出力インピーダンス、Rは2−2R抵抗回路網の入力抵抗、ZOCF はカレントフォロア(CF)15の出力インピーダンス、gm2、ZO2はOTA13のトランスコンダクタンスおよび出力インピーダンス、Cfは積分器容量を示している。
なお、この特性図は前出の通り、OTA−Cの高域位相特性をPole-Zeroキャンセルによって改善した例である。
図7は、本発明の積分器によって構成した等化フィルタのゲイン特性を示す図である。図7において、横軸が周波数を、縦軸が相対レベルをそれぞれ示している。
図7からわかるように、特性周波数コントロールビットの設定により容易に100倍以上の特性周波数可変幅が得られている。
なお、図の例は特性周波数コントロールビットの内、順次一つだけを1とし、残りを全て0とした場合で、周波数可変ステップがフィルタ特性周波数に対し対数リニアとなっている。勿論、コントロールビットの設定を任意の組み合わせとすることで、前出の通り、特性周波数を(1/2n+1 )(Gm1)/Cfから((2n+1 −1)/2n+1 ))(Gm1)/Cfまで(1/2n+1 )(Gm1)/Cfきざみで可変できる。
図7からわかるように、特性周波数コントロールビットの設定により容易に100倍以上の特性周波数可変幅が得られている。
なお、図の例は特性周波数コントロールビットの内、順次一つだけを1とし、残りを全て0とした場合で、周波数可変ステップがフィルタ特性周波数に対し対数リニアとなっている。勿論、コントロールビットの設定を任意の組み合わせとすることで、前出の通り、特性周波数を(1/2n+1 )(Gm1)/Cfから((2n+1 −1)/2n+1 ))(Gm1)/Cfまで(1/2n+1 )(Gm1)/Cfきざみで可変できる。
10,10A,10B…フィルタ回路、11…トランスコンダクタンス(Gm1)、R−2R抵抗回路網、121…電流伝搬ライン、122−n〜122−0…分岐ノード、123−n〜123−1…第1の抵抗素子、124−n〜124−0…第2の抵抗素子、125…第3の抵抗素子、126−n〜126−0…スイッチ回路、127…電流出力ライン、13…オペレーショナルトランスコンダクタンスアンプ(OTA)、14…積分器容量、15…カレントフォロワ。
Claims (27)
- 入力電圧に比例した電流を出力するトランスコンダクタンスと、
(n+1)ビットの幅の特性周波数設定ビットデータに応じて、上記トランスコンダクタンスの出力電流の特性周波数を(n+1)のビット幅の精度で可変とする抵抗回路網と、
上記抵抗回路網の電流出力ラインに入力端子が接続されたオペレーショナルトランスコンダクタンスアンプと、
上記オペレーショナルトランスコンダクタンスアンプの入力端子と出力端子との間に接続された積分器容量と、を有し、
上記抵抗回路網は、
上記トランスコンダクタンスの出力電流を伝搬させる電流伝搬ラインに形成された(n+1)個の分岐ノードと、
上記各分岐ノード間にそれぞれ接続されたn個の第1の抵抗素子と、
対応する上記分岐ノードに一端がそれぞれ接続された(n+1)個の第2の抵抗素子と、
最終段の上記分岐ノードと低インピーダンスアナログ中点電位との間に接続された第3の抵抗素子と、
上記(n+1)ビットの幅の特性周波数設定ビットデータの対応するビットデータにより、対応する上記第2の抵抗素子の他端を上記電流出力ラインまたは低インピーダンスアナログ中点電位に接続する(n+1)個のスイッチ回路と、を含み、
上記第2および第3の抵抗素子の抵抗値は、上記第1の抵抗素子の抵抗値の複数倍に設定されている
フィルタ回路。 - 上記トランスコンダクタンス、抵抗回路網、オペレーショナルトランスコンダクタンスアンプ、および積分器容量のすべてが差動構成を有し、
上記トランスコンダクタンスの出力から上記抵抗回路網、および上記オペレーショナルトランスコンダクタンスアンプの入力の同相電位が、上記トランスコンダクタンスの出力部に設けられたコモンモードフィードバック回路により設定される
請求項1記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路は、電界効果トランジスタによるアナログスイッチを含む
請求項1記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路は、電界効果トランジスタによるアナログスイッチを含む
請求項2記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路、並びに第1、第2、および第3の抵抗素子は、電界効果トランジスタによるアナログスイッチおよび当該電界効果トランジスタのオン抵抗によって形成されている
請求項1記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路、並びに第1、第2、および第3の抵抗素子は、電界効果トランジスタによるアナログスイッチおよび当該電界効果トランジスタのオン抵抗によって形成されている
請求項2記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項2記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項4記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項6記載のフィルタ回路。 - 入力電圧に比例した電流を出力するトランスコンダクタンスと、
(n+1)ビットの幅の特性周波数設定ビットデータに応じて、上記トランスコンダクタンスの出力電流の特性周波数を(n+1)のビット幅の精度で可変とする抵抗回路網と、
上記抵抗回路網の電流出力ラインに入力端子が接続されたカレントフォロワと、
上記カレントフォロワの出力端子に接続された積分器容量と、を有し、
上記抵抗回路網は、
上記トランスコンダクタンスの出力電流を伝搬させる電流伝搬ラインに形成された(n+1)個の分岐ノードと、
上記各分岐ノード間にそれぞれ接続されたn個の第1の抵抗素子と、
対応する上記分岐ノードに一端がそれぞれ接続された(n+1)個の第2の抵抗素子と、
最終段の上記分岐ノードと低インピーダンスアナログ中点電位との間に接続された第3の抵抗素子と、
上記(n+1)ビットの幅の特性周波数設定ビットデータの対応するビットデータにより、対応する上記第2の抵抗素子の他端を上記電流出力ラインまたは低インピーダンスアナログ中点電位に接続する(n+1)個のスイッチ回路と、を含み、
上記第2および第3の抵抗素子の抵抗値は、上記第1の抵抗素子の抵抗値の複数倍に設定されている
フィルタ回路。 - 上記トランスコンダクタンス、抵抗回路網、カレントフォロワ、および積分器容量のすべてが差動構成を有し、
上記トランスコンダクタンスの出力から上記抵抗回路網、および上記カレントフォロワの入力の同相電位が、上記カレントフォロワの入力端子の同相電位によって設定される
請求項10記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路は、電界効果トランジスタによるアナログスイッチを含む
請求項10記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路は、電界効果トランジスタによるアナログスイッチを含む
請求項11記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路、並びに第1、第2、および第3の抵抗素子は、電界効果トランジスタによるアナログスイッチおよび当該電界効果トランジスタのオン抵抗によって形成されている
請求項10記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路、並びに第1、第2、および第3の抵抗素子は、電界効果トランジスタによるアナログスイッチおよび当該電界効果トランジスタのオン抵抗によって形成されている
請求項11記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項11記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項13記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項15記載のフィルタ回路。 - 入力電圧に比例した電流を出力するトランスコンダクタンスと、
(n+1)ビットの幅の特性周波数設定ビットデータに応じて、上記トランスコンダクタンスの出力電流の特性周波数を(n+1)のビット幅の精度で可変とする抵抗回路網と、
上記抵抗回路網の電流出力ラインに入力端子が接続されたカレントフォロワと、
上記カレントフォロワの出力端子に入力端子が接続されたオペレーショナルトランスコンダクタンスアンプと、
上記オペレーショナルトランスコンダクタンスアンプの入力端子と出力端子との間に接続された積分器容量と、を有し、
上記抵抗回路網は、
上記トランスコンダクタンスの出力電流を伝搬させる電流伝搬ラインに形成された(n+1)個の分岐ノードと、
上記各分岐ノード間にそれぞれ接続されたn個の第1の抵抗素子と、
対応する上記分岐ノードに一端がそれぞれ接続された(n+1)個の第2の抵抗素子と、
最終段の上記分岐ノードと低インピーダンスアナログ中点電位との間に接続された第3の抵抗素子と、
上記(n+1)ビットの幅の特性周波数設定ビットデータの対応するビットデータにより、対応する上記第2の抵抗素子の他端を上記電流出力ラインまたは低インピーダンスアナログ中点電位に接続する(n+1)個のスイッチ回路と、を含み、
上記第2および第3の抵抗素子の抵抗値は、上記第1の抵抗素子の抵抗値の複数倍に設定されている
フィルタ回路。 - 上記トランスコンダクタンス、抵抗回路網、カレントフォロワ、オペレーショナルトランスコンダクタンスアンプ、および積分器容量のすべてが差動構成を有し、
上記トランスコンダクタンスの出力から上記抵抗回路網、および上記カレントフォロワの入力の同相電位が、上記カレントフォロワの入力端子の同相電位によって設定される
請求項19記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路は、電界効果トランジスタによるアナログスイッチを含む
請求項19記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路は、電界効果トランジスタによるアナログスイッチを含む
請求項20記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路、並びに第1、第2、および第3の抵抗素子は、電界効果トランジスタによるアナログスイッチおよび当該電界効果トランジスタのオン抵抗によって形成されている
請求項19記載のフィルタ回路。 - 上記抵抗回路網のスイッチ回路、並びに第1、第2、および第3の抵抗素子は、電界効果トランジスタによるアナログスイッチおよび当該電界効果トランジスタのオン抵抗によって形成されている
請求項20記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項20記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項22記載のフィルタ回路。 - 上記低インピーダンスアナログ中点電位は、分岐後の正相ノードと逆相ノードとをそれぞれ短絡することで、差動信号における低インピーダンス接続によって形成される
請求項24記載のフィルタ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004111427A JP2005295460A (ja) | 2004-04-05 | 2004-04-05 | フィルタ回路 |
US11/098,256 US7239196B2 (en) | 2004-04-05 | 2005-04-04 | Filter circuit |
KR1020050027939A KR20060045470A (ko) | 2004-04-05 | 2005-04-04 | 필터 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004111427A JP2005295460A (ja) | 2004-04-05 | 2004-04-05 | フィルタ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005295460A true JP2005295460A (ja) | 2005-10-20 |
Family
ID=35096143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004111427A Pending JP2005295460A (ja) | 2004-04-05 | 2004-04-05 | フィルタ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7239196B2 (ja) |
JP (1) | JP2005295460A (ja) |
KR (1) | KR20060045470A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482344B2 (en) | 2010-03-23 | 2013-07-09 | Fujitsu Limited | Frequency-variable filter |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI257202B (en) * | 2005-05-04 | 2006-06-21 | Realtek Semiconductor Corp | Filter of tunable bandwidth |
TWI326156B (en) * | 2007-01-04 | 2010-06-11 | Mstar Semiconductor Inc | Method for tuning tunable filter |
DE102008038573B4 (de) * | 2007-09-28 | 2017-02-09 | Infineon Technologies Ag | Schaltungsanordnung, Integrationsschaltung und Verfahren zum Integrieren eines Spannungssignals |
US7782127B2 (en) * | 2008-01-25 | 2010-08-24 | Broadcom Corporation | Multi-mode reconstruction filter |
KR100952665B1 (ko) * | 2008-06-09 | 2010-04-13 | (주)에프씨아이 | 가변 레지스턴스 어레이 및 채널선택필터 |
US8369817B2 (en) * | 2008-08-22 | 2013-02-05 | Stmicroelectronics S.A. | Analog FIR filter |
JP2010258528A (ja) * | 2009-04-21 | 2010-11-11 | Sony Corp | フィルタ回路及び通信装置 |
US9071219B2 (en) | 2011-04-04 | 2015-06-30 | Brookhaven Science Associates, Llc | Shaper design in CMOS for high dynamic range |
US8436679B1 (en) | 2012-02-13 | 2013-05-07 | King Fahd University Of Petroleum And Minerals | Low frequency notch filter integrated circuit |
US8482343B1 (en) | 2012-04-02 | 2013-07-09 | King Fahd University Of Petroleum And Minerals | Digitally programmable high-order filter |
US9077585B2 (en) * | 2013-01-09 | 2015-07-07 | King Fahd University Of Petroleum And Minerals | Fully integrated DC offset compensation servo feedback loop |
CN104093236B (zh) * | 2014-06-18 | 2016-08-24 | 深圳市安派电子有限公司 | 集成电路积分模块及led恒流驱动集成电路 |
US9374064B1 (en) * | 2015-02-26 | 2016-06-21 | Texas Instruments Incorporated | Micro-step resistance networks |
EP3422569B1 (en) * | 2017-06-30 | 2021-11-10 | Nxp B.V. | An amplifier circuit |
US10644675B2 (en) * | 2017-10-02 | 2020-05-05 | Robert Bosch Gmbh | Switched resistance device with reduced sensitivity to parasitic capacitance |
CN108768401B (zh) * | 2018-08-14 | 2024-04-30 | 西安安森智能仪器股份有限公司 | 一种使用低分辨率dac合成高分辨率dac的装置及方法 |
CN109547026A (zh) * | 2018-11-08 | 2019-03-29 | 东南大学 | 一种基于r-2r电阻网络的电流舵型数模转换器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5028893A (en) * | 1990-03-21 | 1991-07-02 | Delco Electronics Corporation | Switched capacitor filters with continuous time control |
JP3099164B2 (ja) * | 1994-03-09 | 2000-10-16 | 日本プレシジョン・サーキッツ株式会社 | 抵抗網回路装置およびこれを用いた可変利得装置 |
US5793243A (en) * | 1994-12-22 | 1998-08-11 | Medar, Inc. | Method of stabilizing an electronic signal integrator |
US20010033196A1 (en) * | 2000-01-20 | 2001-10-25 | National Instruments Corporation | State variable filter including a programmable variable resistor |
US6806765B2 (en) * | 2002-07-24 | 2004-10-19 | Oki America, Inc. | Method and apparatus for checking the response of a transconductance- capacitance filter |
-
2004
- 2004-04-05 JP JP2004111427A patent/JP2005295460A/ja active Pending
-
2005
- 2005-04-04 KR KR1020050027939A patent/KR20060045470A/ko not_active Application Discontinuation
- 2005-04-04 US US11/098,256 patent/US7239196B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482344B2 (en) | 2010-03-23 | 2013-07-09 | Fujitsu Limited | Frequency-variable filter |
Also Published As
Publication number | Publication date |
---|---|
KR20060045470A (ko) | 2006-05-17 |
US7239196B2 (en) | 2007-07-03 |
US20050232101A1 (en) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20060045470A (ko) | 필터 회로 | |
Mehr et al. | A CMOS continuous-time G/sub m/-C filter for PRML read channel applications at 150 Mb/s and beyond | |
JP3584893B2 (ja) | フィルタ回路 | |
US6335655B1 (en) | Filter circuit | |
JP2801103B2 (ja) | 全差動ユニティ・ゲイン演算増幅器 | |
US20130154740A1 (en) | Techniques for pga linearity | |
US7786916B2 (en) | Digital to analog converter circuits and methods of operation thereof | |
Dehaene et al. | A 50-MHz standard CMOS pulse equalizer for hard disk read channels | |
Rezzi et al. | A 70-mW seventh-order filter with 7-50 MHz cutoff frequency and programmable boost and group delay equalization | |
US8035422B2 (en) | Transconductance amplifier with a filter for rejecting noise outside the useful band | |
JP2001292051A (ja) | トランスコンダクタおよびフィルタ回路 | |
Rothenberg et al. | A 20-Msample/s switched-capacitor finite-impulse-response filter using a transposed structure | |
US6359503B1 (en) | Basic cell for programmable analog time-continuous filter | |
JP2000082937A (ja) | 時分割アナログフィルタ制御方法および磁気ディスクシステム | |
SE508697C2 (sv) | Förfarande och anordning för tidskontinuerlig filtrering i digital CMOS-process | |
Ramachandran | Nonlinearity and noise modeling of operational transconductance amplifiers for continuous time analog filters | |
JP3859572B2 (ja) | 可変ゲインアンプおよびフィルタ回路 | |
JP2008022468A (ja) | トランスコンダクタンス装置 | |
JP2001209901A (ja) | 磁気ディスクメモリ装置 | |
Baki et al. | A low-power, 5-70MHz, 7th-order filter with programmable boost, group delay, and gain using instantaneous companding | |
JP4075369B2 (ja) | アナログフィルタ回路およびこれを用いたディスク装置 | |
Veerendranath et al. | ±0.5 V, 254 μ W Second-Order Tunable Biquad Low-Pass Filter with 7.3 fJ FOM Using a Novel Low-Voltage Fully Balanced Current-Mode Circuit | |
Dadi | Low Voltage High-Frequency CMOS Continuous-Time Low-Pass Filter for Disk-Drive Read Channels | |
Otin et al. | Pseudo-differential integrator for UHF applications in digital CMOS technologies | |
JP3687046B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |