JP3915147B2 - 利得調整回路及び周波数変換回路 - Google Patents

利得調整回路及び周波数変換回路 Download PDF

Info

Publication number
JP3915147B2
JP3915147B2 JP25259696A JP25259696A JP3915147B2 JP 3915147 B2 JP3915147 B2 JP 3915147B2 JP 25259696 A JP25259696 A JP 25259696A JP 25259696 A JP25259696 A JP 25259696A JP 3915147 B2 JP3915147 B2 JP 3915147B2
Authority
JP
Japan
Prior art keywords
circuit
frequency
frequency signal
signal
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25259696A
Other languages
English (en)
Other versions
JPH1098342A (ja
Inventor
比呂志 東谷
幸雄 堺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP25259696A priority Critical patent/JP3915147B2/ja
Publication of JPH1098342A publication Critical patent/JPH1098342A/ja
Application granted granted Critical
Publication of JP3915147B2 publication Critical patent/JP3915147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は移動体通信をはじめとする通信分野で利用される高周波回路用の利得調整回路及び周波数変換回路に関するものである。
【0002】
【従来の技術】
従来の利得調整回路は、温度補償機能を有するものあるいは有さないものが有った。その中で、温度補償機能を有さないものに関しては、それに付随する個々のアンプにおいて温度補償を行っていたので、温度補償用素子であるサーミスタを数個使用しなければいけなかった。また、温度補償機能を合わせ持った利得調整回路においても、低温から高温に至る広い温度範囲でトータル±1.5〜2.0dB以下の補償利得の線形性を有するに過ぎなかった。
【0003】
【発明が解決しようとする課題】
以上のような要因により、温度補償機能を有さない利得調整回路においては利得調整回路以外での回路規模が大きくなるといった問題点を、一方、温度補償機能を有する利得調整回路においては±1.5〜2.0dB以上の補償利得の線形性を保証することが困難であるといった問題点を有していた。
【0004】
本発明は上記問題点に鑑み、広い温度範囲での利得線形性を保証し得る温度補償機能を有する利得調整回路及び周波数変換回路を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するために、本発明の利得調整回路は、制御電圧に応じた損失量を設定し、高周波入力信号の利得を減衰させて出力する電圧可変減衰器と、一定温度下で所定の固定減衰量に対して温度変化時の利得補償量を前記固定減衰量に加算し加算減衰量に相当する制御電圧を抵抗を介して電圧可変減衰器に出力するバイアス電圧設定回路とを備え、前記バイアス電圧設定回路は、電源とグランド間に直列接続された可変抵抗と固定抵抗に対し、前記可変抵抗と固定抵抗の接続点とグランド間に前記固定抵抗と並列接続され温度補償範囲において略一定のサーミスタ定数を有する第1サーミスタと、前記可変抵抗と固定抵抗の接続点とグランド間に前記第1サーミスタと並列接続され温度補償範囲において略一定のサーミスタ定数を有する第2サーミスタとを有し、前記接続点より制御電圧を出力する構成としたことを特徴とするものである。この発明によれば、利得調整回路で温度補償機能を合わせ持ち、温度補償機能において広い温度範囲で利得線形性を実現することが可能となる。
【0006】
【発明の実施の形態】
本発明の請求項1に記載の発明は、制御電圧に応じた損失量を設定し、高周波入力信号の利得を減衰させて出力する電圧可変減衰器と、一定温度下で所定の固定減衰量に対して温度変化時の利得補償量を前記固定減衰量に加算し、その加算減衰量に相当する前記制御電圧を抵抗を介して前記電圧可変減衰器に出力するバイアス電圧設定回路とを有し、前記バイアス電圧設定回路は、電源とグランド間に直列接続された可変抵抗と固定抵抗に対し、前記可変抵抗と固定抵抗の接続点とグランド間に前記固定抵抗と並列接続され温度補償範囲において略一定のサーミスタ定数を有する第1サーミスタと、前記可変抵抗と固定抵 抗の接続点とグランド間に前記第1サーミスタと並列接続され温度補償範囲において略一定のサーミスタ定数を有する第2サーミスタとを有し、前記接続点より制御電圧を出力する構成としたことを特徴とする利得調整回路であり、利得調整機能と温度補償機能の2つの機能を同時に動作するという作用を有する。
【0007】
請求項2に記載の発明は、電圧可変減衰器を信号伝送路方向に2つの抵抗を直列接続し、2つの抵抗の接続点とグランド間にダイオードを接続するように構成した請求項1記載の利得調整回路であり、請求項1記載の発明と同様の作用を有する
【0008】
求項記載の発明は、低周波信号を入力し増幅する低周波信号回路と、低周波信号回路出力を局発発振器より出力される局発信号により周波数変換して高周波信号を出力する乗算回路と、高周波信号を入力し不要信号成分を除去し増幅して周波数変換した信号を出力する回路であって、低周波信号回路内に請求項1記載の利得調整回路を配置させるように構成した周波数変換回路であり、乗算回路前後のf0<f1の周波数関係を有する周波数f0の低周波信号と周波数f1の高周波信号とにおいて周波数の低い回路系に利得調整回路を配置することで、広い可変減衰域を確保する作用を有する。
【0009】
請求項記載の発明は、高周波信号を入力し不要信号成分を除去し増幅する高周波信号回路と、高周波信号回路出力を局発発振器より出力される局発信号により周波数変換して低周波信号を出力する乗算回路と、低周波信号を増幅して周波数変換した信号を出力する回路であって、低周波信号回路内に請求項1記載の利得調整回路を有する周波数変換回路であって、乗算回路前後のf0<f1の周波数関係を有する周波数f0の低周波信号と周波数f1の高周波信号とにおいて周波数の低い回路系に利得調整回路を配置することで、請求項記載の発明と同様の作用を有する。
【0010】
請求項記載の発明は、第1の制御電圧に応じた損失量を設定し、高周波入力信号の利得を減衰させて出力する第1の電圧可変減衰器と、一定温度下で所定の第1の固定減衰量に対して温度変化時の利得補償量を第1の固定減衰量に加算し、その加算減衰量に相当する第1の制御電圧を第1の抵抗を介して第1の電圧可変減衰器に出力する第1のバイアス電圧設定回路と、第2の制御電圧に応じた損失量を設定し第1の電圧可変減衰器の出力信号の利得を減衰させて出力する第2の電圧可変減衰器と、一定温度下で所定の第2の固定減衰量に対して温度変化時の第1の電圧可変減衰器での利得補償量に対して小さい利得補償量を第2の固定減衰量に加算し、その加算減衰量に相当する第2の制御電圧を第2の抵抗を介して第2の電圧可変減衰器に出力する第2のバイアス電圧設定回路とを有し、前記第1又は第2のバイアス電圧設定回路は、電源とグランド間に直列接続された可変抵抗と固定抵抗に対し、前記可変抵抗と固定抵抗の接続点とグランド間に前記固定抵抗と並列接続され温度補償範囲において略一定のサーミスタ定数を有する第1サーミスタと、前記可変抵抗と固定抵抗の接続点とグランド間に前記第1サーミスタと並列接続され温度補償範囲において略一定のサーミスタ定数を有する第2サーミスタとを有し、前記接続点より制御電圧を出力する構成としたことを特徴とする利得調整回路であり、広い温度範囲に対して補償特性の線形性を保持し得る第1の電圧可変減衰器での最大補償可能な補償量に対して、不足する補償量を利得調整回路内に設定することで、請求項記載の発明と同様の作用を有する。
【0011】
請求項記載の発明は、第1あるいは第2の電圧可変減衰器を信号伝送路方向に2つの抵抗を直列に接続点とグランド間にダイオードを接続するように構成した請求項記載の利得調整回路であり、請求項7記載の発明と同様の作用を有する
【0012】
求項記載の発明は、低周波信号を入力し増幅する低周波信号回路と、前記低周波信号回路出力を局発発振器より出力される局発信号により周波数変換して高周波信号を出力する乗算回路と、前記高周波信号を入力し不要信号成分を除去し増幅して周波数変換した信号を出力する回路であって、前記低周波信号回路内に請求項7記載の利得調整回路を配置させるように構成した周波数変換回路であり、前記請求項記載の発明と同様の作用を有する。
【0013】
請求項記載の発明は、高周波信号を入力し不要信号成分を除去し増幅する高周波信号回路と、高周波信号回路出力を局発発振器より出力される局発信号により周波数変換して低周波信号を出力する乗算回路と、低周波信号を増幅して周波数変換した信号を出力する回路であって、周波信号回路内に請求項7記載の利得調整回路を有する周波数変換回路であって、前記請求項記載の発明と同様の作用を有する。
【0014】
以下、本発明の実施の形態について、図1から図12を用いて説明する。
【0015】
(実施の形態1)
図1は、本発明の実施の形態1における利得調整回路を示す。図1において、制御電圧に応じた損失量を設定し、高周波入力信号101の利得を減衰させて出力する電圧可変減衰器11と、一定温度下で所定の固定減衰量に対して温度変化時の利得補償量を固定減衰量に加算し、その加算減衰量に相当した制御電圧を抵抗102を介して前記電圧可変減衰器11に出力するバイアス電圧設定回路12とにより構成される。ここで、前記電圧可変減衰器11は、図2に示すような高周波信号伝送路方向に直列接続した2つの抵抗104,105の接続点とグランド間にダイオード106を、ダイオード106のカソードがグランドにアノードが前記接続点に接続するように接続した構成を有するT型利得減衰器を用いることが可能である。なお、前記ダイオード106のカソードを信号入力側に、アノードを信号出力側になるように接続し、かつ制御電圧入力部とダイオード106のアノード間及びグランドとダイオードのカソード間に固定抵抗を夫々接続する構成を有するπ型利得減衰器を電圧可変減衰器11として用いることも可能であるが、T型利得減衰器を用いた方が制御電圧に対する減衰量の広い線形特性を得ることが可能である。また、前記バイアス電圧設定回路12には、図3に示すように電源とグランド間に可変抵抗108と固定抵抗107を直列接続し、サーミスタ109を可変抵抗108と固定抵抗107の接続点とグランド間に固定抵抗107に対し並列接続した構成を有するものを用いることが可能である。なお、ボルテージフォロアをバイアス電圧設定回路12として用いることも可能であるが、図3に示す可変抵抗と固定抵抗とを用いた回路構成により小型化が可能となる。
【0016】
次に、図9に利得調整回路でのダイオードの抵抗値の温度特性の測定結果と、図9に示した特性を有する利得調整回路を用いて測定した25℃を基準とした場合の温度変化時の利得偏差を図10に示す。図10から明らかなようにダイオードのゼロ負荷抵抗値Rsを小さくするに従って温度変化に対する利得偏差の勾配が大きくなる。しかし、サーミスタと抵抗の温度関係は、
R=R0exp[B(1/T−1/T0)]・・・・・・(1)
ここで、R0は温度T0[°K]の抵抗値、Rは温度T[°K]の抵抗値、Bはサーミスタ定数[°K]であり、サーミスタ定数Bはサーミスタの温度依存性を示す。
【0017】
また、抵抗体の温度係数αは、
α=−B/T2・・・・・・(2)
の関係があり、温度変化率はBとTにより決定される。
【0018】
さらに、図11に利得調整回路のダイオード順方向電圧と利得の関係の一例と、図12に温度と補償利得の関係を示す。図12中、各温度と補償利得に対してダイオードの順方向電圧VFと順方向電流IFが決定される。ここで、IFは式(3)で表す関係を有する。
【0019】
IF=IS[exp(qVF/(kT))−1]・・・・・・(3)
ここで、ISは逆方向飽和電流、q/(kT)≒39(I/V)(T=300°K)である。
【0020】
よって、図3のバイアス電圧設定回路から出力される制御電圧を各温度下で必要とされる補償利得とダイオードの順方向電圧とを式(1)と式(2)と式(3)を満足するように設定することで精度の高い温度補償を実現することが可能となる。
【0021】
(実施の形態2)
図4は、本発明の実施の形態2における利得調整回路で用いるバイアス電圧設定回路を示す。図4において、実施の形態1のバイアス電圧設定回路の一例として図3に示したバイアス電圧設定回路において、固定抵抗107に対してn(n≧2)個のサーミスタ110−1,110−2,……,110−nが並列接続するように構成したものである。
【0022】
先の実施の形態1で示した図9及び図10に、図3に示すサーミスタ109のゼロ負荷抵抗値が、10kΩ、4.3kΩ、3.3kΩの場合の特性をそれぞれA,B,Cに表した。図9中で負荷抵抗値が3.3kΩの場合である特性Cにおいて高温時に利得偏差がリニアに変化せず飽和状態となってしまうことから、正確な温度補償を実現できないという問題が発生する。これは、比抵抗が小さくなるに従ってサーミスタ定数Bが小さくなり、温度に対する変化率が小さくなるためである。これに対して、本実施の形態のように式(1)及び式(2)及び式(3)の関係を満足する条件下でn個のサーミスタの定数を1個の場合に対してより小さい比抵抗値とすることにより、図9あるいは図10中Dで示すような特性を実現し、温度補償範囲の改善を可能とすることができる。ここで、n個のサーミスタ110−1,110−2,……,110−nは同特性のものに限らず、異なった特性のものであっても良い。
【0023】
(実施の形態3)
図5は、本発明の実施の形態3における周波数変換回路を示す。図5において、低周波信号112を入力し増幅する低周波信号回路13と、低周波信号回路出力113を局発発振器115より出力される局発信号118により周波数変換して高周波信号116を出力する乗算回路114と、高周波信号116を入力し不要信号成分を除去し増幅して周波数変換した信号117を出力する高周波信号回路14より構成される。ここで、実施の形態1または実施の形態2の利得調整回路を低周波信号回路13内に配置することにより、高周波信号回路14内に配置した場合より広い利得可変範囲の実現を可能とする。
【0024】
(実施の形態4)
図6は、本発明の実施の形態4における周波数変換回路を示す。図6において、高周波信号119を入力し不要信号成分を除去し増幅する高周波信号回路15と、高周波信号回路出力120を局発発振器122より出力される局発信号123により周波数変換して低周波信号124を出力する乗算回路121と、低周波信号124を増幅して周波数変換した信号125を出力する低周波信号回路16より構成される。ここで、実施の形態1または実施の形態2の利得調整回路を低周波信号回路16内に配置することにより、実施の形態3と同様に高周波信号回路15内に配置した場合より広い利得可変範囲の実現を可能とする。
【0025】
(実施の形態5)
図7は、本発明の実施の形態5における利得調整回路を示す。図7において、第1の制御電圧に応じた損失量を設定し、高周波入力信号128の利得を減衰させて出力する第1の電圧可変減衰器17と、一定温度下で所定の第1の固定減衰量に対して温度変化時の利得補償量を第1の固定減衰量に加算し、その加算減衰量に相当する第1の制御電圧を第1の抵抗126を介して第1の電圧可変減衰器17に出力する第1のバイアス電圧設定回路18と、第2の制御電圧に応じた損失量を設定し第1の電圧可変減衰器17の出力信号129の利得を減衰させて信号130を出力する第2の電圧可変減衰器19と、一定温度下で所定の第2の固定減衰量に対して温度変化時の第1のバイアス電圧設定回路18での利得補償量に対して小さい利得補償量を第2の固定減衰量に加算し、その加算減衰量に相当する第2の制御電圧を第2の抵抗127を介して第2の電圧可変減衰器19に出力する第2のバイアス電圧設定回路20より構成される。ここで、第1及び第2の電圧可変減衰器17,19として図2に示すような高周波信号伝送路方向に直列接続した2つの抵抗104,105の接続点とグランド間にダイオード106を、ダイオード106のカソードがグランドにアノードが前記接続点に接続するように接続した構成を有するT型利得減衰器を用いることが可能である。また、第1のバイアス電圧設定回路18として図2に示すような高周波信号伝送路方向に2つの抵抗104,105を直列に接続し、その接続点とグランド間にダイオード106を、ダイオード106のカソードがグランドにアノードが前記接続点に接続するように接続した構成を有するもの、あるいは、図4に示すような固定抵抗107に対してn(n≧2)個のサーミスタ110が並列接続するように構成したものを用いることが可能である。さらに、第2のバイアス電圧設定回路20として図8に示すような電源とグランド間に可変抵抗131とサーミスタ132と固定抵抗133を直列接続し、可変抵抗131とサーミスタ132の接続点より制御電圧を出力するようにした構成を有するものを用いることが可能である。なお、サーミスタ132と固定抵抗133の接続関係を逆にしても同様の効果を得ることができる。実施の形態は、実施の形態1と実施の形態2より得られる作用を同時に得ることで各々の実施の形態で得られる効果を上回る効果を得ることが可能である。
【0026】
【発明の効果】
以上のように本発明によれば、利得調整機能と温度補償機能の両方の機能を有すると共にサーミスタの線形特性の補償を行うことにより、広い温度範囲において利得偏差を最小とする温度補償特性を実現する有利な効果が得られる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における利得調整回路のブロック図
【図2】 同利得調整回路で用いる電圧可変減衰器の一例を示す回路図
【図3】 同利得調整回路で用いるバイアス電圧設定回路の一例を示す回路図
【図4】 本発明の実施の形態2における利得調整回路で用いるバイアス電圧設定回路の一例を示す回路図
【図5】 本発明の実施の形態3における周波数変換回路のブロック図
【図6】 本発明の実施の形態4における周波数変換回路のブロック図
【図7】 本発明の実施の形態5における利得調整回路のブロック図
【図8】 同利得調整回路で用いるバイアス電圧設定回路の一例を示す回路図
【図9】 本発明の実施の形態2の利得調整回路のサーミスタと従来の利得調整回路で用いるサーミスタの温度特性比較図
【図10】 本発明の実施の形態2の利得調整回路と従来利得調整回路での温度特性比較図
【図11】 本発明の実施の形態1及び実施の形態2及び実施の形態5の利得調整回路の特性図
【図12】 本発明の実施の形態1及び実施の形態2及び実施の形態5の利得調整回路の特性図
【符号の説明】
11 電圧可変減衰器
12 バイアス電圧設定回路
13 低周波信号回路
14 高周波信号回路
15 高周波信号回路
16 低周波信号回路
17 第1の電圧可変減衰器
18 第1のバイアス電圧設定回路
19 第2の電圧可変減衰器
20 第2のバイアス電圧設定回路
101 高周波入力信号
102 固定抵抗
103 高周波信号
104 固定抵抗
105 固定抵抗
106 ダイオード
107 固定抵抗
108 可変抵抗
109 サーミスタ
110 サーミスタ
112 低周波信号
113 低周波信号
114 乗算回路
115 局発発振器
116 高周波信号
117 高周波信号
118 局発信号
119 高周波信号
120 高周波信号
121 乗算回路
122 局発発振器
123 局発信号
124 低周波信号
125 低周波信号
126 固定抵抗
127 固定抵抗
128 高周波信号
129 高周波信号
130 高周波信号
131 可変抵抗
132 サーミスタ
133 固定抵抗

Claims (8)

  1. 制御電圧に応じた損失量を設定し、高周波入力信号の利得を減衰させて出力する電圧可変減衰器と、一定温度下で所定の固定減衰量に対して温度変化時の利得補償量を前記固定減衰量に加算し、その加算減衰量に相当した前記制御電圧を抵抗を介して前記電圧可変減衰器に出力するバイアス電圧設定回路とを有し、前記バイアス電圧設定回路は、電源とグランド間に直列接続された可変抵抗と固定抵抗に対し、前記可変抵抗と固定抵抗の接続点とグランド間に前記固定抵抗と並列接続され温度補償範囲において略一定のサーミスタ定数を有する第1サーミスタと、前記可変抵抗と固定抵抗の接続点とグランド間に前記第1サーミスタと並列接続され温度補償範囲において略一定のサーミスタ定数を有する第2サーミスタとを有し、前記接続点より制御電圧を出力する構成としたことを特徴とする利得調整回路。
  2. 前記電圧可変減衰器は高周波信号伝送路方向に直列接続した2つの抵抗の接続点とグランド間にダイオードを接続した構成を有することを特徴とする請求項1記載の利得調整回路。
  3. 低周波信号を入力し増幅する低周波信号回路と、前記低周波信号回路出力を局発発振器より出力される局発信号により周波数変換して高周波信号を出力する乗算回路と、前記高周波信号を入力し不要信号成分を除去し増幅して周波数変換した信号を出力する回路であって、前記低周波信号回路内に前記請求項1記載の利得調整回路を有する周波数変換回路。
  4. 高周波信号を入力し不要信号成分を除去し増幅する高周波信号回路と、前記高周波信号回路出力を局発発振器より出力される局発信号により周波数変換して低周波信号を出力する乗算回路と、前記低周波信号を増幅して周波数変換した信号を出力する回路であって、前記低周波信号回路内に前記請求項1記載の利得調整回路を有する周波数変換回路。
  5. 第1の制御電圧に応じた損失量を設定し、高周波入力信号の利得を減衰させて出力する第1の電圧可変減衰器と、一定温度下で所定の第1の固定減衰量に対して温度変化時の利得補償量を前記第1の固定減衰量に加算し、その加算減衰量に相当する前記第1の制御電圧を第1の抵抗を介して前記第1の電圧可変減衰器に出力する第1のバイアス電圧設定回路と、第2の制御電圧に応じた損失量を設定し前記第1のバイアス電圧設定回路出力信号の利得を減衰させて出力する第2の電圧可変減衰器と、一定温度下で所定の第2の固定減衰量に対して温度変化時の第1のバイアス電圧設定回路での前記利得補償量に対して小さい利得補償量を前記第2の固定減衰量に加算し、加算減衰量に相当する前記第2の制御電圧を第2の抵抗を介して前記第2の電圧可変減衰器に出力する第2のバイアス電圧設定回路とを有し、
    前記第1又は第2のバイアス電圧設定回路は、電源とグランド間に直列接続された可変抵抗と固定抵抗に対し、前記可変抵抗と固定抵抗の接続点とグランド間に前記固定抵抗と並列接続され温度補償範囲において略一定のサーミスタ定数を有する第1サーミスタと、前記可変抵抗と固定抵抗の接続点とグランド間に前記第1サーミスタと並列接続され温度補償範囲において略一定のサーミスタ定数を有する第2サーミスタとを有し、前記接続点より制御電圧を出力する構成としたことを特徴とする利得調整回路。
  6. 第1及び第2の電圧可変減衰器は信号伝送路方向に直列接続した2つの抵抗の接続点とグランド間にダイオードを接続した構成を有することを特徴とする請求項記載の利得調整回路。
  7. 低周波信号を入力し増幅する低周波信号回路と、前記低周波信号回路出力を局発発振器より出力される局発信号により周波数変換して高周波信号を出力する乗算回路と、前記高周波信号を入力し不要信号成分を除去し増幅して周波数変換した信号を出力する回路であって、前記低周波信号回路内に前記請求項記載の利得調整回路を有する周波数変換回路。
  8. 高周波信号を入力し不要信号成分を除去し増幅する高周波信号回路と、前記高周波信号回路出力を局発発振器より出力される局発信号により周波数変換して低周波信号を出力する乗算回路と、前記低周波信号を増幅して周波数変換した信号を出力する回路であって、前記周波信号回路内に前記請求項記載の利得調整回路を有する周波数変換回路。
JP25259696A 1996-09-25 1996-09-25 利得調整回路及び周波数変換回路 Expired - Fee Related JP3915147B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25259696A JP3915147B2 (ja) 1996-09-25 1996-09-25 利得調整回路及び周波数変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25259696A JP3915147B2 (ja) 1996-09-25 1996-09-25 利得調整回路及び周波数変換回路

Publications (2)

Publication Number Publication Date
JPH1098342A JPH1098342A (ja) 1998-04-14
JP3915147B2 true JP3915147B2 (ja) 2007-05-16

Family

ID=17239577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25259696A Expired - Fee Related JP3915147B2 (ja) 1996-09-25 1996-09-25 利得調整回路及び周波数変換回路

Country Status (1)

Country Link
JP (1) JP3915147B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5881346B2 (ja) * 2011-09-15 2016-03-09 三菱電機照明株式会社 定電流回路及び発光ダイオード駆動定電流回路
JP2016106418A (ja) * 2016-02-02 2016-06-16 三菱電機照明株式会社 定電流回路及び発光ダイオード駆動定電流回路
JP2017201719A (ja) * 2017-07-20 2017-11-09 三菱電機照明株式会社 定電流回路及び発光ダイオード駆動定電流回路

Also Published As

Publication number Publication date
JPH1098342A (ja) 1998-04-14

Similar Documents

Publication Publication Date Title
AU648364B2 (en) Linear gain control amplifier
US6744319B2 (en) Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
JP3041805B2 (ja) 抵抗性結合器および分圧器を有する先行歪ませ等化器
US7944196B2 (en) RF detector with crest factor measurement
US4583049A (en) Feed-forward circuit
US4367443A (en) Radio frequency signal power amplifier
KR100345586B1 (ko) 종속증폭기
US5789978A (en) Ku-band linearizer bridge
JP5526241B2 (ja) 信号感知のための増幅回路および方法
JP3915147B2 (ja) 利得調整回路及び周波数変換回路
US4378536A (en) High power, low frequency, electronically adjustable attenuator
JPH06120748A (ja) マイクロ波電力増幅器
JP2001144568A (ja) 信号減衰器
AU701157B2 (en) Improvements to a logarithmic converter
US5467056A (en) Very high speed precision amplifier
JP2002009555A (ja) 増幅装置およびプリディストータ
JP2799911B2 (ja) フィードフォワード増幅器
JPS646563B2 (ja)
JPH0522993Y2 (ja)
JP2001223549A (ja) 利得制御回路およびこれを用いた無線通信装置
JPH0462489B2 (ja)
JPS5875906A (ja) 高周波直線増幅装置
EP1432121A1 (en) Temperature compensated amplifer circuit
JP2004511942A (ja) 高度線形増幅回路
JPH026449B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050608

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

LAPS Cancellation because of no payment of annual fees