JP2006262265A - 演算増幅器およびそれを用いた増幅回路、ならびに電子機器 - Google Patents
演算増幅器およびそれを用いた増幅回路、ならびに電子機器 Download PDFInfo
- Publication number
- JP2006262265A JP2006262265A JP2005079127A JP2005079127A JP2006262265A JP 2006262265 A JP2006262265 A JP 2006262265A JP 2005079127 A JP2005079127 A JP 2005079127A JP 2005079127 A JP2005079127 A JP 2005079127A JP 2006262265 A JP2006262265 A JP 2006262265A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- inverting input
- current
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】 2組の差動入力端子を備える演算増幅器100において、第1差動対は、それぞれの制御端子が第1非反転入力端子102および第1反転入力端子104に接続された第1、第2トランジスタM1、M2を含む。第2差動対は、それぞれの制御端子が第2非反転入力端子106および第2反転入力端子108に接続された第3、第4トランジスタM3、M4を含む。第5トランジスタM5、第6トランジスタM6は、カレントミラー負荷として第1、第2差動対に共通に設けられる。第1電流源10、第2電流源12は、第1、第2差動対それぞれにバイアス電流を供給する。
【選択図】 図1
Description
第1、第2差動対に供給されるバイアス電流の和を一定とすることにより、カレントミラー負荷に流れる電流が一定値に保たれることになり、安定した差動増幅を行うことができる。
この電流制御部によれば、キャパシタの充放電によってバイアス電流を調節することができる。
上記負荷は、カレントミラー負荷であってもよい。
演算増幅器100は、第1トランジスタM1〜第6トランジスタM6、第1電流源10、第2電流源12、出力増幅段20を含む。
第1トランジスタM1〜第4トランジスタM4は、PチャンネルMOSトランジスタであって、それぞれの制御端子であるゲート端子は、第1非反転入力端子102、第1反転入力端子104、第2非反転入力端子106、第2反転入力端子108となっている。
同様に、第3トランジスタM3、第4トランジスタM4により構成される第2差動対には、テール電流として第2電流源12により第2バイアス電流Ibias2が供給される。
第1電流源10、第2電流源12により生成される第1バイアス電流Ibias1および第2バイアス電流Ibias2の電流値は可変となっている。
また、第5トランジスタM5のドレイン端子は第1トランジスタM1、第3トランジスタM3のドレイン端子と接続され、同様に第6トランジスタM6のドレイン端子は第2トランジスタM2、第4トランジスタM4のドレイン端子と接続される。
第5トランジスタM5、第6トランジスタM6は、第1差動対および第2差動対の定電流負荷として機能する。
第1差動対の相互コンダクタンスgm1は、gm1=√(β×Ibias1)で与えられる。ここで、βは、ゲート幅W、ゲート長L、移動度μ、ゲート酸化膜のキャパシタンスCoxを用いて、β=W/L×μCoxで与えられる。いま、第1非反転入力端子102、第1反転入力端子104に入力される電圧の差、すなわち差動入力電圧をVin1とすると、第1差動対により生成される差動電流Iout1は、Iout1=gm1×Vin1となる。
同様にして第2差動対の相互コンダクタンスgm2は、gm2=√(β×Ibias2)で与えられ、差動入力電圧をVin2とすると、第2差動対により生成される差動電流Iout2は、Iout2=gm2×Vin2となる。
上述のように、差動対の相互コンダクタンスgm1、gm2は、それぞれ第1バイアス電流Ibias1、第2バイアス電流Ibias2の関数として与えられる。したがって、この演算増幅器100においては、第1バイアス電流Ibias1、第2バイアス電流Ibias2を制御することにより、第1差動対および第2差動対に対応したAチャンネル、Bチャンネルのいずれをアクティブとするかを、連続的に切り替えることができる。
たとえば、Ibias1=0、Ibias2=Issとした場合、第2非反転入力端子106、第2反転入力端子108に入力される電圧が差動増幅され、Ibias1=Iss、Ibias2=0とした場合、第1非反転入力端子102、第1反転入力端子104に入力される電圧を差動増幅することができる。第1、第2差動対の両方にバイアス電流を供給した場合、Aチャンネル、Bチャンネルそれぞれの差動入力電圧がバイアス電流の平方根に比例して増幅される。
(第1の実施例)
図2は、第1の実施例に係る増幅回路200の構成を示す回路図である。この増幅回路200は、演算増幅器100、第1抵抗R1、第2抵抗R2、第3抵抗R3、第4抵抗R4、電流制御部30を含む。同図において、演算増幅器100の+A、−Aは、図1における第1非反転入力端子102、第1反転入力端子104であり、+B、−Bは、第2非反転入力端子106、第2反転入力端子108である。
同様に、演算増幅器100の出力端子110と、第2反転入力端子108(+B)の間には、第3抵抗R3、第4抵抗R4が接続される。第3抵抗R3、第4抵抗R4は、第2帰還経路として設けられている。
充放電回路40は、電流源42、44を含み、キャパシタC1を充放電する。この充放電回路40において、電流源42がオンすることによりキャパシタC1が充電され、キャパシタC1の一端に現れる電圧Vxが上昇し、電流源44がオンすることによりキャパシタC1が放電され、電圧Vxが下降する。
トランジスタM10のゲート端子には電圧Vxが入力され、トランジスタM11のゲート端子には所定の基準電圧Vrefが入力されている。トランジスタM10、M11には、テール電流源52が接続されている。トランジスタM12には、電圧Vxに応じた電流Ix1が流れる。
トランジスタM14とトランジスタM15、M18は、カレントミラー回路を構成しており、トランジスタM15、M18には、電流Ix3が増幅された電流Ix4が流れる。
トランジスタM18に流れる電流Ix4は、第1バイアス電流Ibias1として出力される。
トランジスタM18、トランジスタM17は、それぞれ演算増幅器100の第1電流源10、第2電流源12に接続され、第1電流源10、第2電流源12によって生成されるバイアス電流が制御される。
第1バイアス電流Ibias1=Issのとき、Aチャンネルがオンし、Bチャンネルがオフするため、入力信号Vinは、第1利得g1=(1+R2/R1)で増幅される。逆に、第2バイアス電流Ibias2=Issのとき、Bチャンネルがオンし、Aチャンネルがオフするため、入力信号Vinは、第2利得g2=(1+R4/R3)で増幅される。
時刻T2には、Ibias2=Issとなり、Bチャンネルのみがアクティブとなり、増幅回路200の利得は第2利得g2となる。
図5は、第2の実施例に係る増幅回路210の構成を示す回路図である。以降の図において、図1から図3と同一、もしくは同等の構成要素には同一の符号を付し、適宜説明を省略する。
演算増幅器100の出力端子と第1反転入力端子104(−A)の間には、第6抵抗R6が接続される。この第6抵抗R6は、演算増幅器100の出力端子の電圧Voutが第1反転入力端子104(−A)へ帰還する第1帰還経路に相当する。第1反転入力端子104(−A)には、増幅すべき入力信号Vinが、入力抵抗である第5抵抗R5を介して入力される。第1非反転入力端子102(+A)には、所定の基準電圧Vcが入力される。
このように演算増幅器100のAチャンネルおよび第1帰還経路は、利得がg1=−R6/R5で与えられる反転増幅器として機能する。
演算増幅器100のBチャンネルおよび第2帰還経路は、利得がg2=R9/(R9+R10)×(1+R4/R3)で与えられる非反転増幅器として機能する。
また、R5=R6、R9=R10、R3=R4となるように抵抗値を選べば、g1=1、g2=−1となるため、入力信号Vinの位相を任意に制御可能な増幅回路として使用することができる。
図6は、第3の実施例に係る増幅回路220の構成を示す回路図である。この増幅回路220は、可変利得増幅器であり、オーディオ信号を増幅する回路において、ボリューム調節回路として使用することができる。
増幅回路220は、抵抗R20〜R24を含む抵抗群、スイッチSW1a〜SW4aを含む第1スイッチ群SWa、スイッチSW1b〜SW4bを含む第2スイッチ群SWb、スイッチ制御部70、電流制御部30を備える。
抵抗R20〜R24は直列に接続され、その一端が演算増幅器100の出力端子に接続される。抵抗R20〜R24の他端には、増幅すべき入力信号Vinが入力される。
演算増幅器100の第1非反転入力端子102(+A)および第2非反転入力端子106(+B)には、所定の基準電圧Vcが印加される。
この増幅回路220は、スイッチ制御部70によってAチャンネルの利得g1、Bチャンネルの利得g2を切り替えることができる。また、電流制御部30によってAチャンネルとBチャンネルのいずれをアクティブとするかが切り替えられる。
ある時刻にユーザからボリューム変更の指示を受けると、スイッチ制御部70は、現在アクティブでないBチャンネルの利得を、変更後のボリュームに対応した値g2に設定するために、第2スイッチ群SWbのいずれかのスイッチをオンとする。
その後、ユーザから再度ボリューム変更の指示を受けると、スイッチ制御部70は、現在アクティブでないAチャンネルの利得を変更後のボリュームに対応した値g1に設定し、電流制御部30は第1バイアス電流Ibias1を徐々に増加させ、Aチャンネルをアクティブに切り替える。
図7は、第4の実施例に係る増幅回路230の構成を示す回路図である。この増幅回路230は、オーディオ信号を増幅する回路においてスピーカの前段に設けられ、最終段の増幅器として機能するとともに、スピーカやイヤホンから出力される音声を強制的に無音状態とするミュート回路として使用することができる。
一方、演算増幅器100の出力端子と第2非反転入力端子106(+B)の間には帰還抵抗Rmuteが設けられており、出力電圧Voutが全帰還される。演算増幅器100の第2反転入力端子108(−B)には、所定の固定電圧Vcが入力されている。また、帰還抵抗Rmuteには、定電流回路80が接続される。定電流回路80により生成される電流をスロープ電流Islpという。
このBチャンネルは、固定電圧Vcをそのまま出力するボルテージフォロアとして動作する。
時刻T1にスロープ電流Islpが0となり、出力信号Vout=Vcとなる。
時刻T2に、電流制御部30によりバイアス電流の制御が開始され、第1バイアス電流Ibias1が徐々に増加し、第2バイアス電流Ibias2が徐々に減少する。バイアス電流の変化にともなって、増幅回路230は、BチャンネルからAチャンネルへとアクティブなチャンネルが徐々に移行し、オーディオ信号Vinが反転増加され、出力信号Voutにオーディオ信号Vinの成分が現れ始める。時刻T3にIbias1=Issとなると、Aチャンネルが完全にアクティブとなり、オーディオ信号Vinが反転増幅されて出力される。
時刻T5にIbias2=Issとなると、完全にBチャンネルがアクティブとなり、増幅回路230は固定電圧Vcを出力するボルテージフォロアとして動作する。
携帯電話端末600は、処理ユニット510、通信処理部520、操作部530、オーディオマネージメントIC500、第1スピーカSP1、第2スピーカSP2を備える。
操作部530は、ユーザが電話番号や文字等を入力するためのインターフェースであり、ボタンを含む。
通信処理部520は、通信に必要な処理を実行する通信ユニットであって、具体的には外部の電話機やサーバからの着信を検出し、または外部の電話機またはサーバに対して発信する。なお、ここでいう着信は、電話の着呼だけでなく、ネットワーク経由のサーバからのパケット通信の着呼も含む。なお、発信についても同様である。携帯電話システムとしては、PDC(Personal Digital Cellular system)方式を採用したものであってもよく、また、簡易型携帯電話システム、CDMA(Code Division Multiple Access)方式やGSM方式の移動通信システムであってもよい。
オーディオマネージメントIC500には、第1スピーカSP1、第2スピーカSP2が接続されている。第1スピーカSP1は、通話用スピーカであり、第2スピーカSP2は、着信音を再生し、あるいはその他の音声情報を再生するためのスピーカである。
オーディオマネージメントIC500は、通話時においては、通信処理部520から出力されるデジタルデータを、アナログの音声信号に変換し、第1スピーカSP1に出力する。ユーザは、第1スピーカSP1から出力される音声信号を利用して通話相手との会話を行う。
また、通話時以外、たとえば着信音や着信音メロディなどの音声情報を再生する際には、処理ユニット510から出力されるデジタルデータをアナログの音声信号に変換し、第2スピーカSP2から出力する。第1スピーカSP1、第2スピーカSP2から出力される音声信号の音量は、オーディオマネージメントIC500によって、独立に制御される。
アナログのオーディオ信号SIG1は、主として通話時に通話相手から発生される音声がアナログ電気信号に変換されたものであり、また、アナログのオーディオ信号SIG2は、たとえば、着信音などがアナログ電気信号に変換されたものである。
実際の回路においては、第1増幅回路200aや第2増幅回路200bの前段もしくは後段に、利得が固定された増幅器を備えているが、説明の簡略化のため省略している。
Claims (13)
- 2組の差動入力端子を備える演算増幅器であって、
それぞれの制御端子が第1非反転入力端子および第1反転入力端子に接続された第1、第2トランジスタを含む第1差動対と、
それぞれの制御端子が第2非反転入力端子および第2反転入力端子に接続された第3、第4トランジスタを含む第2差動対と、
前記第1、第2差動対に共通に設けられたカレントミラー負荷と、
前記第1、第2差動対それぞれにバイアス電流を供給する第1、第2電流源と、
を備えることを特徴とする演算増幅器。 - 前記第1、第2電流源により前記第1、第2差動対に供給されるバイアス電流を制御する電流制御部をさらに備え、当該電流制御部は、前記第1、第2差動対に供給されるバイアス電流の和が一定値となるよう制御することを特徴とする請求項1に記載の演算増幅器。
- 前記電流制御部は、
キャパシタと、
前記キャパシタを充放電する充放電回路と、
前記キャパシタの一端に現れる電圧を電流に変換する電圧電流変換回路と、
所定の定電流を生成する定電流源と、を備え、
前記電圧電流変換回路により変換された電流を前記第1差動対に供給するバイアス電流とし、前記所定の定電流と前記電圧電流変換回路により変換された電流との差分を前記第2差動対に供給するバイアス電流とすることを特徴とする請求項2に記載の演算増幅器。 - 請求項1から3のいずれかに記載の演算増幅器と、
前記演算増幅器の出力端子と前記第1反転入力端子間に設けられた第1帰還経路と、
前記演算増幅器の出力端子と前記第2反転入力端子間に設けられた第2帰還経路と、
を備え、増幅すべき入力信号が前記第1非反転入力端子および前記第2非反転入力端子に入力されたことを特徴とする増幅回路。 - 請求項1から3のいずれかに記載の演算増幅器と、
前記演算増幅器の出力端子と前記第1反転入力端子間に設けられた第1帰還経路と、
前記演算増幅器の出力端子と前記第2反転入力端子間に設けられた第2帰還経路と、
を備え、増幅すべき入力信号が入力抵抗を介して前記第1反転入力端子および前記第2反転入力端子に入力され、所定の基準電圧が前記第1非反転入力端子および前記第2非反転入力端子に入力されたことを特徴とする増幅回路。 - 請求項1から3のいずれかに記載の演算増幅器と、
前記演算増幅器の出力端子と前記第1反転入力端子間に設けられた第1帰還経路と、
前記演算増幅器の出力端子と前記第2反転入力端子間に設けられた第2帰還経路と、
を備え、増幅すべき入力信号が入力抵抗を介して前記第1反転入力端子および前記第2非反転入力端子に入力され、前記第1非反転入力端子に所定の基準電圧が入力されたことを特徴とする増幅回路。 - 請求項1から3のいずれかに記載の演算増幅器と、
前記演算増幅器の出力端子と前記第1反転入力端子間に設けられた第1帰還経路と、
前記演算増幅器の出力端子と前記第2反転入力端子間に設けられた第2帰還経路と、
を備え、増幅すべき入力信号が入力抵抗を介して前記第1反転入力端子に入力され、前記第1非反転入力端子および前記第2非反転入力端子に所定の基準電圧が入力されたことを特徴とする増幅回路。 - 前記第1帰還経路または第2帰還経路の少なくとも一方は、可変抵抗を含むことを特徴とする請求項4から7のいずれかに記載の増幅回路。
- 請求項1から3のいずれかに記載の演算増幅器と、
複数の抵抗が直列に接続され、その一端が前記演算増幅器の出力端子に接続された抵抗群と、
前記抵抗群に含まれる複数の抵抗の各接続ノードと、前記第1反転入力端子との間に設けられた複数のスイッチを含む第1スイッチ群と、
前記複数の抵抗の各接続ノードと、前記第2反転入力端子との間に設けられた複数のスイッチを含む第2スイッチ群と、
前記第1スイッチ群および前記第2スイッチ群から、それぞれひとつのスイッチを選択してオンするスイッチ制御部と、
を備え、前記第1、第2非反転入力端子に所定の基準電圧が印加され、前記抵抗群の他端に増幅すべき入力信号が印加されることを特徴とする増幅回路。 - 複数の差動対と、
前記複数の差動対に共通に設けられた負荷と、
前記複数の差動対それぞれにバイアス電流を供給する複数の電流源と、
を備えることを特徴とする演算増幅器。 - 前記複数の差動対に供給するバイアス電流を制御する電流制御部をさらに備え、
当該電流制御部は、前記複数の電流源により生成される電流の総和が一定値となるように前記複数の電流源を制御することを特徴とする請求項10に記載の演算増幅器。 - 前記負荷は、カレントミラー負荷であることを特徴とする請求項10に記載の演算増幅器。
- 音声出力部と、
前記音声出力部を駆動する請求項4から7のいずれかに記載の増幅回路と、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079127A JP4689309B2 (ja) | 2005-03-18 | 2005-03-18 | 増幅回路ならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079127A JP4689309B2 (ja) | 2005-03-18 | 2005-03-18 | 増幅回路ならびに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006262265A true JP2006262265A (ja) | 2006-09-28 |
JP4689309B2 JP4689309B2 (ja) | 2011-05-25 |
Family
ID=37100981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005079127A Expired - Fee Related JP4689309B2 (ja) | 2005-03-18 | 2005-03-18 | 増幅回路ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4689309B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141358A (ja) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | 利得可変増幅回路 |
JP2009017045A (ja) * | 2007-07-02 | 2009-01-22 | Toshiba Corp | 集積回路装置及びオーディオシステム |
WO2009042777A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Inductor sharing in radio frequency communications |
WO2009042666A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Load inductor sharing |
JP2009207095A (ja) * | 2008-02-29 | 2009-09-10 | Rohm Co Ltd | オーディオ信号処理回路 |
WO2010060892A1 (en) * | 2008-11-25 | 2010-06-03 | Audioasics A/S | Dynamically biased amplifier |
WO2011142610A2 (en) * | 2010-05-14 | 2011-11-17 | Zinitix Co., Ltd. | Integrator circuit with inverting integrator and non-inverting integrator |
CN103097994A (zh) * | 2010-05-14 | 2013-05-08 | 津尼蒂克斯有限公司 | 具有反相积分器和非反相积分器的积分器电路 |
JP2016521506A (ja) * | 2013-05-01 | 2016-07-21 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 妨害電波耐性ノイズキャンセリング受信機フロントエンド |
WO2023188965A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置、モジュール |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583612U (ja) * | 1981-06-29 | 1983-01-11 | ソニー株式会社 | 増幅回路 |
JPS59148411A (ja) * | 1983-02-14 | 1984-08-25 | Rohm Co Ltd | 増幅回路 |
JPS62272607A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 増幅装置 |
JPH04116480U (ja) * | 1991-03-28 | 1992-10-19 | 三洋電機株式会社 | 映像信号処理回路 |
JPH0974322A (ja) * | 1995-09-04 | 1997-03-18 | Fuji Photo Film Co Ltd | 可変利得増幅器 |
JP2001036361A (ja) * | 1999-07-15 | 2001-02-09 | Mitsubishi Electric Corp | 電子ボリューム |
JP2001068954A (ja) * | 1999-08-31 | 2001-03-16 | Sony Corp | 信号処理回路 |
JP2001156564A (ja) * | 1999-11-30 | 2001-06-08 | Toshiba Corp | 可変利得増幅回路 |
JP2002026670A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | 抵抗ラダー型電子ボリューム |
JP2004015154A (ja) * | 2002-06-04 | 2004-01-15 | Rohm Co Ltd | 音声出力装置を有する電子装置 |
-
2005
- 2005-03-18 JP JP2005079127A patent/JP4689309B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS583612U (ja) * | 1981-06-29 | 1983-01-11 | ソニー株式会社 | 増幅回路 |
JPS59148411A (ja) * | 1983-02-14 | 1984-08-25 | Rohm Co Ltd | 増幅回路 |
JPS62272607A (ja) * | 1986-05-21 | 1987-11-26 | Hitachi Ltd | 増幅装置 |
JPH04116480U (ja) * | 1991-03-28 | 1992-10-19 | 三洋電機株式会社 | 映像信号処理回路 |
JPH0974322A (ja) * | 1995-09-04 | 1997-03-18 | Fuji Photo Film Co Ltd | 可変利得増幅器 |
JP2001036361A (ja) * | 1999-07-15 | 2001-02-09 | Mitsubishi Electric Corp | 電子ボリューム |
JP2001068954A (ja) * | 1999-08-31 | 2001-03-16 | Sony Corp | 信号処理回路 |
JP2001156564A (ja) * | 1999-11-30 | 2001-06-08 | Toshiba Corp | 可変利得増幅回路 |
JP2002026670A (ja) * | 2000-07-04 | 2002-01-25 | Mitsubishi Electric Corp | 抵抗ラダー型電子ボリューム |
JP2004015154A (ja) * | 2002-06-04 | 2004-01-15 | Rohm Co Ltd | 音声出力装置を有する電子装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141358A (ja) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | 利得可変増幅回路 |
JP2009017045A (ja) * | 2007-07-02 | 2009-01-22 | Toshiba Corp | 集積回路装置及びオーディオシステム |
US7705682B2 (en) | 2007-09-27 | 2010-04-27 | Nanoamp Mobile, Inc. | Inductor sharing in radio frequency communications |
WO2009042666A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Load inductor sharing |
US7649416B2 (en) | 2007-09-27 | 2010-01-19 | Nanoamp Mobile, Inc. | Load inductor sharing |
WO2009042777A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Inductor sharing in radio frequency communications |
JP2009207095A (ja) * | 2008-02-29 | 2009-09-10 | Rohm Co Ltd | オーディオ信号処理回路 |
WO2010060892A1 (en) * | 2008-11-25 | 2010-06-03 | Audioasics A/S | Dynamically biased amplifier |
CN102224675B (zh) * | 2008-11-25 | 2014-04-02 | 应美盛股份有限公司 | 动态偏置放大器 |
US8958576B2 (en) | 2008-11-25 | 2015-02-17 | Invensense, Inc. | Dynamically biased amplifier |
WO2011142610A2 (en) * | 2010-05-14 | 2011-11-17 | Zinitix Co., Ltd. | Integrator circuit with inverting integrator and non-inverting integrator |
WO2011142610A3 (en) * | 2010-05-14 | 2012-04-26 | Zinitix Co., Ltd. | Integrator circuit with inverting integrator and non-inverting integrator |
CN103097994A (zh) * | 2010-05-14 | 2013-05-08 | 津尼蒂克斯有限公司 | 具有反相积分器和非反相积分器的积分器电路 |
JP2016521506A (ja) * | 2013-05-01 | 2016-07-21 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 妨害電波耐性ノイズキャンセリング受信機フロントエンド |
WO2023188965A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置、モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP4689309B2 (ja) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4689309B2 (ja) | 増幅回路ならびに電子機器 | |
US11271583B2 (en) | Current digital-to-analog converter with high-impedance output | |
US6782244B2 (en) | Segmented power amplifier and method of control | |
KR100742727B1 (ko) | 가변이득 증폭기와 무선수신기 및 가변이득 증폭방법 | |
EP2002558B1 (en) | High efficiency converter providing switching amplifier bias | |
US7336130B2 (en) | Attenuator, variable gain amplifier using the same, and electronic equipment | |
EP1442518B1 (en) | Operational amplifier with chopped input transistor pair | |
JP5504032B2 (ja) | オーディオ信号増幅回路 | |
CN116488594A (zh) | 音频放大器系统 | |
JP2002092541A (ja) | 指数変換回路及びこれを用いた可変利得回路 | |
EP2132871B1 (en) | Signal processor comprising a reference voltage circuit | |
CN109922410B (zh) | 音频系统 | |
JP4719044B2 (ja) | 増幅回路 | |
JP2006262264A (ja) | 電流制御回路、それを用いた信号増幅装置ならびに電子機器。 | |
US5825244A (en) | Low power class AB integrated circuit amplifier having improved linearity when driving high impedance loads | |
JP5156321B2 (ja) | 音声出力装置 | |
JP5514036B2 (ja) | オーディオ用増幅器およびそれを用いた電子機器 | |
JPWO2005046054A1 (ja) | 半導体装置、無線端末装置及び無線通信機器 | |
US7433477B2 (en) | Audio superpositioning | |
CN110557096A (zh) | 具有改进的线性度的电流导引结构 | |
JPWO2003028210A1 (ja) | 低消費電力の可変利得増幅器 | |
JP2993298B2 (ja) | 電話機の拡声受話用増幅器 | |
JP2006166306A (ja) | 増幅回路 | |
JPS62272607A (ja) | 増幅装置 | |
KR20060096697A (ko) | 이동통신 단말기의 오디오 이득 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |