JP2009017045A - 集積回路装置及びオーディオシステム - Google Patents

集積回路装置及びオーディオシステム Download PDF

Info

Publication number
JP2009017045A
JP2009017045A JP2007174413A JP2007174413A JP2009017045A JP 2009017045 A JP2009017045 A JP 2009017045A JP 2007174413 A JP2007174413 A JP 2007174413A JP 2007174413 A JP2007174413 A JP 2007174413A JP 2009017045 A JP2009017045 A JP 2009017045A
Authority
JP
Japan
Prior art keywords
current
circuit
mute
control signal
time constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007174413A
Other languages
English (en)
Other versions
JP4874881B2 (ja
Inventor
Akira Yamauchi
内 明 山
Hiroyuki Tsurumi
見 博 幸 鶴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007174413A priority Critical patent/JP4874881B2/ja
Priority to US12/165,716 priority patent/US8050423B2/en
Publication of JP2009017045A publication Critical patent/JP2009017045A/ja
Application granted granted Critical
Publication of JP4874881B2 publication Critical patent/JP4874881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

【課題】オーディオ信号のミューティングを行う集積回路装置に関する新たな仕組みを提案する。
【解決手段】制御信号と遅延制御信号とを生成する制御回路と、前記制御信号及び前記遅延制御信号に応じて前記時定数制御端子の充電及び放電を行う充放電回路と、前記時定数制御端子の電位に対応する第２Ｎ−１の電流と中間電位に対応する第２Ｎの電流とを生成する第Ｎの電圧−電流変換回路（Ｎは、１以上の整数）と、前記第２Ｎ−１の電流をコピーして第４Ｎ−３及び第４Ｎ−１の中間電流を生成する第２Ｎ−１のミラー回路と、前記第２Ｎの電流をコピーして第４Ｎ−１及び第４Ｎの中間電流を生成する第２Ｎのミラー回路と、前記第４Ｎ−３及び第４Ｎ−１の中間電流を利用して第２Ｎ−１のミュート制御電流を合成する第２Ｎ−１の選択合成回路と、前記第４Ｎ−２及び第４Ｎの中間電流を利用して第２Ｎのミュート制御電流を合成する第２Ｎの選択合成回路とを具備する集積回路装置。
【選択図】図３

Description

本発明は、集積回路装置及びオーディオシステムに関する。
オーディオシステムの多くは、オーディオ信号のミューティングを行うミューティング回路を備えており、音声出力状態とミュート状態との切り替えが可能である。このようなオーディオシステムでは、音声出力状態とミュート状態との切り替えの際に、ポップ音と呼ばれる耳障りな音が発生する事が知られている。このポップ音を低減するため、このようなオーディオシステムには、音声出力状態とミュート状態との切り替えをゆるやかにするための時定数回路が設けられる事が多い。
時定数回路は一般に、抵抗Ｒ及びキャパシタＣにより構成される。ポップ音を低減するには、１０乃至１００ｍｓｅｃ程度の時定数が必要とされる。しかし、このような時定数をＩＣ（integrated circuit）で実現するのは難しい。そのため、オーディオシステムでは一般に、ミューティング回路がＩＣで実現される一方で、時定数回路は当該ＩＣの外部に設けられる。この場合、時定数回路は、当該ＩＣの時定数制御端子に接続される。
近年、複数ＣＨ（channel）の独立ミューティングが注目されている。例えば、６ＣＨのオーディオシステムで、特定のＣＨだけをミューティングしたい、というような要望が存在する。このような場合、時定数回路及び時定数制御端子がＣＨの数だけ必要となる。しかし、上記のように、時定数回路はＩＣの外部の素子で実現されるため、時定数回路の設置には高いコストがかかる。よって、時定数回路をＣＨの数だけ設置するのは、コストの面から不都合である。そこで、複数のＣＨに１つの時定数回路と１つの時定数制御端子とで対処するようなオーディオシステムが提案されている（例えば特許文献１）。
複数のＣＨに１つの時定数回路と１つの時定数制御端子とで対処するようなオーディオシステムの例について説明する。
このようなオーディオシステムは例えば、音声出力アンプとミュートアンプとを備え、当該オーディオシステムのミューティング回路は例えば、当該音声出力アンプを制御するためのミュート制御電流と、当該ミュートアンプを制御するためのミュート制御電流とを出力することで、オーディオ信号のミューティングを行う。当該ミューティング回路は、第１のＣＨのミューティング用には、第１の音声出力アンプ及びミュートアンプ用のミュート制御電流を出力し、第２のＣＨのミューティング用には、第２の音声出力アンプ及びミュートアンプ用のミュート制御電流を出力する。当該ミューティング回路は、これらのＣＨに共通の時定数制御端子及び時定数回路に接続される。
上記ミューティング回路の構成例について説明する。上記ミューティング回路は、上記時定数制御端子に接続された複数のミュート制御電流生成回路と、上記時定数制御端子の充放電を行う充放電回路と、複数のミュート制御電流生成回路と充放電回路とを制御する制御回路とを備える。各ミュート制御電流生成回路は、上記時定数制御端子の電位と中間電位とを比較して、上記時定数制御端子の電位に対応する電流ＩAと上記中間電位に対応する電流ＩBとを生成するＶ−Ｉ（電圧−電流）変換回路と、電流ＩAと電流ＩBとを選択的に合成して電流Ｉoutを生成するミュート制御電流選択合成回路とを備える。各ミュート制御電流生成回路の後段には、電流Ｉoutを電圧Ｖoutに変換する抵抗と、電圧Ｖoutを利用してミュート制御電流Ｉout-A及びＩout-Bを生成するＶ−Ｉ（電圧−電流）変換回路（Ｇｍアンプとも呼ばれる。以下適宜「後段Ｖ−Ｉ変換回路」と表記する）とが設けられる。ミュート制御信号生成回路は、オーディオシステムのＣＨの数だけ設けられる。
上記ミューティング回路の動作例について説明する。制御回路による制御の下、充放電回路は、時定数制御端子の充電を開始する。時定数制御端子の充電は、時定数制御端子の電位が第１の基準電位から第２の基準電位に変化するまで継続される。時定数制御端子は時定数回路に接続されているため、時定数制御端子の充電はゆるやかに行われる。時定数制御端子の充電期間をｔ1とする。Ｖ−Ｉ変換回路は、このｔ1の間にＩAの電流値とＩBの電流値とを切り替える必要があり、このような切り替えを行うように設計される。そのため、この切り替え期間をｔ2とすると、ｔ1＞ｔ2となる。更に、後段Ｖ−Ｉ変換回路は、このｔ2の間にＩout-Aの電流値とＩout-Bの電流値とを切り替える必要があり、このような切り替えを行うように設計される。そのため、この切り替え期間をｔ3とすると、ｔ2＞ｔ3となる。
時間ｔ3は、音声出力状態とミュート状態との切り替えにかかる時間に相当する。そのため、時間ｔ3が短くなると、音声出力状態とミュート状態との切り替えが急峻になり、ポップ音の低減の効果が弱まってしまう。そのため、時間ｔ3は、できるだけ長いことが望ましい。しかし、ｔ1，ｔ2，ｔ3の間にはｔ1＞ｔ2＞ｔ3という制限があるため、時間ｔ3を長くすることは難しい。上記の制限から、時間ｔ3を長くするには、充電期間ｔ1を長くする必要がある。充電期間ｔ1を長くするには、大容量のコンデンサ等によって、時定数回路の時定数を大きくする必要がある。しかし、これは時定数回路のコストを上昇させてしまう。このように、上記ミューティング回路は、ポップ音の低減を十分に達成することが難しい。
また、上記オーディオシステムでは、音声出力アンプ用のミュート制御電流Ｉout-Aと、ミュートアンプ用のミュート制御電流Ｉout-Bが必要となる。よって、上記ミューティング回路では、電流Ｉout（電圧Ｖout）からミュート制御電流Ｉout-A及びＩout-Bを生成する後段Ｖ−Ｉ変換回路が必要となる。よって、上記ミューティング回路では後段Ｖ−Ｉ変換回路形成によるＩＣチップ面積の増大が問題となる。
特開２００５−２９５０１１号公報
本発明は、オーディオ信号のミューティングを行う集積回路装置に関する新たな仕組みを提案することを課題とする。
本発明の実施例は例えば、オーディオ信号のミューティングを行う集積回路装置であって、音声出力状態とミュート状態との切り替えを制御するための制御信号と、前記制御信号の遅延信号である遅延制御信号とを生成する制御回路と、前記制御信号に応じて時定数制御端子の充電又は放電を行い、前記時定数制御端子の電位を第１の基準電位から第２の基準電位へと変化させ、且つ、前記遅延制御信号に応じて前記時定数制御端子の放電又は充電を行い、前記時定数制御端子の電位を前記第２の基準電位から前記第１の基準電位へと変化させる充放電回路と、前記時定数制御端子の電位と、前記第１の基準電位と前記第２の基準電位との間の電位である中間電位とを比較して、前記時定数制御端子の電位に対応する第２Ｎ−１の電流と、前記中間電位に対応する第２Ｎの電流とを生成する第Ｎの電圧−電流変換回路であって、前記時定数制御端子の充電期間内又は放電期間内に前記第２Ｎ−１の電流の電流値と前記第２Ｎの電流の電流値とを切り替える第Ｎの電圧−電流変換回路（Ｎは１以上の整数）と、前記第２Ｎ−１の電流をコピーして第４Ｎ−３および第４Ｎ−２の中間電流を生成する第２Ｎ−１のミラー回路と、前記第２Ｎの電流をコピーして第４Ｎ−１および第４Ｎの中間電流を生成する第２Ｎのミラー回路と、前記制御信号及び前記遅延制御信号に応じて、前記第４Ｎ−３の中間電流を遮断又は選択し、且つ、前記第４Ｎ−１の中間電流を遮断又は選択することで、第２Ｎ−１のミュート制御電流を合成する第２Ｎ−１の選択合成回路と、前記制御信号及び前記遅延制御信号に応じて、前記第４Ｎ−２の中間電流を遮断又は選択し、且つ、前記第４Ｎの中間電流を遮断又は選択することで、第２Ｎのミュート制御電流を合成する第２Ｎの選択合成回路とを具備することを特徴とする集積回路装置である。
本発明の実施例は例えば、請求項１乃至３のいずれか１項に記載の集積回路装置と、前記第２Ｎ−１のミュート制御電流により制御される第Ｎの音声出力アンプと、前記第２Ｎのミュート制御電流により制御される第Ｎのミュートアンプと、前記第Ｎの音声出力アンプ及びミュートアンプに接続されている第Ｎのスピーカーとを具備することを特徴とするオーディオシステムである。
本発明は、オーディオ信号のミューティングを行う集積回路装置に関する新たな仕組みを提案するものである。
図１は、本実施例のオーディオシステム１０１のシステム図である。図１のオーディオシステム１０１は、本実施例の集積回路装置１１１と、第１のパワーアンプ１１２1と、第２のパワーアンプ１１２2と、第１のスピーカー１１３1と、第２のスピーカー１１３2とを具備する。第１のパワーアンプ１１２1は、第１の音声出力アンプ１２１A1と、第１のミュートアンプ１２１B1とを具備し、第２のパワーアンプ１１２2は、第２の音声出力アンプ１２１A2と、第２のミュートアンプ１２１B2とを具備する。
集積回路装置１１１は、ミューティング回路を備え、オーディオ信号のミューティングを行う。集積回路装置１１１は、第１のＣＨ用のミュート制御信号として、ミュート制御信号Ｉout-A1及びＩout-B1を出力する。ミュート制御信号Ｉout-A1，Ｉout-B1はそれぞれ、第１の音声出力アンプ１２１A1，ミュートアンプ１２１B1を制御するためのミュート制御信号である。集積回路装置１１１は、第２のＣＨ用のミュート制御信号として、ミュート制御信号Ｉout-A2及びＩout-B2を出力する。ミュート制御信号Ｉout-A2，Ｉout-B2はそれぞれ、第２の音声出力アンプ１２１A2，ミュートアンプ１２１B2を制御するためのミュート制御信号である。
第１のパワーアンプ１１２1及びスピーカー１１３1はそれぞれ、第１のＣＨ用のパワーアンプ及びスピーカーである。第１の音声出力アンプ１２１A1は、第１のＣＨを音声出力状態にするためのアンプであり、ミュート制御信号Ｉout-A1により制御される。第１の音声出力アンプ１２１A1の入力には、図１のようにオーディオ信号が入力される。第１のミュートアンプ１２１B1は、第１のＣＨをミュート状態にするためのアンプであり、ミュート制御信号Ｉout-B1により制御される。第１のミュートアンプ１２１B1の入力は、図１のように接地されている。第１のスピーカー１１３1は、第１の音声出力アンプ１２１A1及びミュートアンプ１２１B1に接続されている。図１のオーディオシステム１０１は、第１のＣＨ用のスピーカー、即ち、第１のスピーカー１１３1として、１つのスピーカーを備えていてもよいし、２つ以上のスピーカーを備えていてもよい。
第１のパワーアンプ１１２1及びスピーカー１１３1の回路構成を説明する。
第１の音声出力アンプ１２１A1は、入力端子αA1と、入力端子βA1と、出力端子γA1とを有する。本実施例では、αA1が＋端子でβA1が−端子であるが、αA1が−端子でβA1が＋端子でもよい。第１のミュートアンプ１２１B1は、入力端子αB1と、入力端子βB1と、出力端子γB1とを有する。本実施例では、αB1が＋端子でβB1が−端子であるが、αB1が−端子でβB1が＋端子でもよい。
本実施例において、音声出力アンプ１２１A1の入力端子αA1は、オーディオ信号線Ｌに接続されている。さらに、ミュートアンプ１２１B1の入力端子αB1は、グラウンドに接続されている。さらに、音声出力アンプ１２１A1の出力端子γA1とミュートアンプ１２１B1の出力端子γB1は共に、スピーカー１１３1に接続されている。さらに、音声出力アンプ１２１A1の入力端子βA1とミュートアンプ１２１B1の入力端子βB1は共に、ＲA1（第１の抵抗）を介して音声出力アンプ１２１A1の出力端子γA1とミュートアンプ１２１B1の出力端子γB1とに接続されており、且つ、ＲB1（第２の抵抗）を介してグラウンドに接続されている。音声出力アンプ１２１A1とミュートアンプ１２１B1とＲA1は、互いに並列に接続されている。第１の抵抗は、第１の帰還回路の一例である。第１の帰還回路は、ここでは抵抗帰還であるが、例えば全帰還でもよい。第１の帰還回路は、抵抗以外で構成されていてもよい。
第２のパワーアンプ１１２2及びスピーカー１１３2はそれぞれ、第２のＣＨ用のパワーアンプ及びスピーカーである。第２の音声出力アンプ１２１A2は、第２のＣＨを音声出力状態にするためのアンプであり、ミュート制御信号Ｉout-A2により制御される。第２の音声出力アンプ１２１A2の端子には、図１のようにオーディオ信号が入力される。第２のミュートアンプ１２１B2は、第２のＣＨをミュート状態にするためのアンプであり、ミュート制御信号Ｉout-B2により制御される。第２のミュートアンプ１２１B2の入力は、図１のように接地されている。第２のスピーカー１１３2は、第２の音声出力アンプ１２１A2及びミュートアンプ１２１B2に接続されている。図１のオーディオシステム１０１は、第２のＣＨ用のスピーカー、即ち、第２のスピーカー１１３2として、１つのスピーカーを備えていてもよいし、２つ以上のスピーカーを備えていてもよい。
第２のパワーアンプ１１２2及びスピーカー１１３2の回路構成を説明する。
第２の音声出力アンプ１２１A2は、入力端子αA2と、入力端子βA2と、出力端子γA2とを有する。本実施例では、αA2が＋端子でβA2が−端子であるが、αA2が−端子でβA2が＋端子でもよい。第２のミュートアンプ１２１B2は、入力端子αB2と、入力端子βB2と、出力端子γB2とを有する。本実施例では、αB2が＋端子でβB2が−端子であるが、αB2が−端子でβB2が＋端子でもよい。
本実施例において、音声出力アンプ１２１A2の入力端子αA2は、オーディオ信号線Ｌに接続されている。さらに、ミュートアンプ１２１B2の入力端子αB2は、グラウンドに接続されている。さらに、音声出力アンプ１２１A2の出力端子γA2とミュートアンプ１２１B2の出力端子γB2は共に、スピーカー１１３2に接続されている。さらに、音声出力アンプ１２１A2の入力端子βA2とミュートアンプ１２１B2の入力端子βB2は共に、ＲA2（第３の抵抗）を介して音声出力アンプ１２１A2の出力端子γA2とミュートアンプ１２１B2の出力端子γB2とに接続されており、且つ、ＲB2（第４の抵抗）を介してグラウンドに接続されている。音声出力アンプ１２１A2とミュートアンプ１２１B2とＲA2は、互いに並列に接続されている。第３の抵抗は、第２の帰還回路の一例である。第２の帰還回路は、ここでは抵抗帰還であるが、例えば全帰還でもよい。第２の帰還回路は、抵抗以外で構成されていてもよい。
本実施例のオーディオシステム１０１は、図１のような、２ＣＨのオーディオシステムでもよいし、図２のような、３ＣＨ以上のオーディオシステムでもよい。図２の各ＣＨの構造及び動作はここでは、図１の各ＣＨの構造及び動作と同様であるとする。以下、図１のオーディオシステム１０１を構成する集積回路装置１１１について説明するが、以下の説明は、図２のオーディオシステム１０１を構成する集積回路装置１１１についても適用可能である。なお、図２におけるＮは３以上の整数とする。パワーアンプ１１２Nは第Ｎのパワーアンプ、スピーカー１１３Nは第Ｎのスピーカー、音声出力アンプ１２１ANは第Ｎの音声出力スピーカー、ミュートアンプ１２１BNは第Ｎのミュートスピーカーとなる。ＲANは第２Ｎ−１の抵抗となり、ＲBNは第２Ｎの抵抗となる。第２Ｎ−１の抵抗は、第Ｎの帰還回路の一例である。
図３は、本実施例の集積回路装置１１１の回路ブロック図である。図３の集積回路装置１１１は、図１の集積回路装置１１１に相当する。図３の集積回路装置１１１は、制御回路２０１と、充放電回路２０２と、第１のミュート制御電流生成回路２０３1と、第２のミュート制御電流生成回路２０３2とを備える。以下、第１及び第２のミュート制御電流生成回路２０３1及び２０３2はそれぞれ、第１及び第２の制御電流生成回路２０３1及び２０３2と表記する。図３の集積回路装置１１１には更に、時定数回路１３１に接続された時定数制御端子１４１が設けられている。時定数回路１３１及び時定数制御端子１４１は、第１及び第２のＣＨに共通の時定数回路及び時定数制御端子である。
制御回路２０１は、充放電回路２０２と、第１の制御電流生成回路２０３1と、第２の制御電流生成回路２０３2とを制御する回路である。制御回路２０１は、第１のＣＨ用の信号として、第１のミュート信号（制御信号）Ｍ1と第１の遅延ミュート信号（遅延制御信号）ＤＭ1とを生成し、第２のＣＨ用の信号として、第２のミュート信号（制御信号）Ｍ2と第２の遅延ミュート信号（遅延制御信号）ＤＭ2とを生成する。第１及び第２のミュート信号Ｍ1及びＭ2はそれぞれ、第１及び第２のＣＨについて、音声出力状態とミュート状態との切り替えを制御するための信号である。第１及び第２の遅延ミュート信号ＤＭ1及びＤＭ2はそれぞれ、第１及び第２のミュート信号Ｍ1及びＭ2の遅延信号である。
充放電回路２０２は、時定数制御端子１４１の充放電を行う回路である。充放電回路２０２は、第１又は第２のミュート信号Ｍ1又はＭ2に応じて時定数制御端子１４１の充電を行い、時定数制御端子１４１の電位を第１の基準電位Ｖ1から第２の基準電位Ｖ2へと変化させる。充放電回路２０２は更に、第１又は第２の遅延ミュート信号ＤＭ1又はＤＭ2に応じて時定数制御端子１４１の放電を行い、時定数制御端子１４１の電位を第２の基準電位Ｖ2から第１の基準電位Ｖ1へと変化させる。なお、本実施例ではＶ1＜Ｖ2であり、Ｍ1又はＭ2に連動して充電が行われ、ＤＭ1又はＤＭ2に連動して放電が行われるが、代わりにＶ1＞Ｖ2とし、Ｍ1又はＭ2に連動して放電が行われ、ＤＭ1又はＤＭ2に連動して充電が行われるようにしても構わない。
第１及び第２の制御電流生成回路２０３1及び２０３2は、時定数制御端子１４１に接続されている。第１の制御電流生成回路２０３1は、第１のＶ−Ｉ（電圧−電流）変換回路２１１1と、第１及び第２の電流ミラー回路２１２A1及び２１２B1と、第１及び第２のミュート制御電流選択合成回路２１３A1及び２１３B1とを備える。第２の制御電流生成回路２０３2は、第２のＶ−Ｉ（電圧−電流）変換回路２１１2と、第３及び第４の電流ミラー回路２１２A2及び２１２B2と、第３及び第４のミュート制御電流選択合成回路２１３A2及び２１３B2とを備える。以下、第１乃至第４の電流ミラー回路はそれぞれ、第１乃至第４のミラー回路と表記し、第１乃至第４のミュート制御電流選択合成回路はそれぞれ、第１乃至第４の選択合成回路と表記する。第１の制御電流生成回路２０３1の構成及び動作と第２の制御電流生成回路２０３2の構成及び動作はここでは、同様であるとする。以下、第１の制御電流生成回路２０３1の各回路ブロックについて説明するが、以下の説明は、第２の制御電流生成回路２０３2の各回路ブロックについても適用可能である。
第１のＶ−Ｉ変換回路２１１1は、時定数制御端子１４１の電位ＶAと、第１の基準電位Ｖ1と第２の基準電位Ｖ2との間の電位である中間電位ＶB1とを比較して、時定数制御端子１４１の電位ＶAに対応する第１の電流ＩA1と、中間電位ＶB1に対応する第２の電流ＩB1とを生成する回路である。第１のＶ−Ｉ変換回路２１１1は更に、時定数制御端子１４１の充電期間内に、第１の電流ＩA1の電流値と前記第２の電流ＩB1の電流値とを切り替えるように設計されている。第１のＶ−Ｉ変換回路２１１1は更に、時定数制御端子１４１の放電開始後に、第１の電流ＩA1の電流値及び前記第２の電流ＩB1の電流値を、時定数制御端子１４１の充電開始前の値に戻すように設計されている。Ｖ1とＶ2との関係をＶ1＜Ｖ2ではなくＶ1＞Ｖ2とする場合には、上記文中の「充電期間内」「放電開始後」「充電開始前」がそれぞれ「放電期間内」「充電開始後」「放電開始前」に置き換わる。なお、本段落の説明を第２のＶ−Ｉ変換回路２１１2に適用する場合には、中間電位ＶB1を中間電位ＶB2に、第１及び第２の電流ＩA1及びＩB1をそれぞれ第３及び第４の電流ＩA2及びＩB2に読み替える。中間電位ＶB2は、中間電位ＶB1と同じ値でも異なる値でも構わない。
第１のミラー回路２１２A1は、第１の電流ＩA1をコピーして、第１及び第２の中間電流ＩAA1及びＩAB1を生成する回路である。ＩAA1，ＩAB1は共にＩA1をコピーして生成された電流であるため、ＩA1＝ＩAA1＝ＩAB1が成り立つ。第２のミラー回路２１２B1は、第２の電流ＩB1をコピーして、第３及び第４の中間電流ＩBA1及びＩBB1を生成する回路である。ＩBA1，ＩBB1は共にＩB1をコピーして生成された電流であるため、ＩB1＝ＩBA1＝ＩBB1が成り立つ。なお、本段落の説明を第３及び第４のミラー回路２１２A2及び２１２B2に適用する場合には、第１及び第２の電流ＩA1及びＩB1をそれぞれ第３及び第４の電流ＩA2及びＩB2に、第１乃至第４の中間電流ＩAA1乃至ＩBB1をそれぞれ第５乃至第８の中間電流ＩAA2乃至ＩBB2に読み替える。
第１の選択合成回路２１３A1は、第１の中間電流ＩAA1と第３の中間電流ＩBA1とを選択的に合成して、第１のミュート制御電流Ｉout-A1を生成する回路である。以下に例示するように、第１の選択合成回路２１３A1は、第１のミュート信号Ｍ1及び遅延ミュート信号ＤＭ1に応じて、第１の中間電流ＩAA1を遮断又は選択すると共に、第３の中間電流ＩBA1を遮断又は選択することで、第１のミュート制御電流Ｉout-A1を合成する。第２の選択合成回路２１３B1は、第２の中間電流ＩAB1と第４の中間電流ＩBB1とを選択的に合成して、第２のミュート制御電流Ｉout-B1を生成する回路である。以下に例示するように、第２の選択合成回路２１３B1は、第１のミュート信号Ｍ1及び遅延ミュート信号ＤＭ1に応じて、第２の中間電流ＩAB1を遮断又は選択すると共に、第４の中間電流ＩBB1を遮断又は選択することで、第２のミュート制御電流Ｉout-B1を合成する。
第１の選択合成回路２１３A1は次のように動作する。
当該選択合成回路２１３A1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1が共にＬｏｗレベルのときには、第１，第３の中間電流ＩAA1，ＩBA1を共に遮断する。
当該選択合成回路２１３A1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1がそれぞれＨｉｇｈ，Ｌｏｗレベルのときには、第１，第３の中間電流ＩAA1，ＩBA1をそれぞれ選択，遮断する。
当該選択合成回路２１３A1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1が共にＨｉｇｈレベルのときには、第１，第３の中間電流ＩAA1，ＩBA1を共に選択する。
当該選択合成回路２１３A1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1がそれぞれＬｏｗ，Ｈｉｇｈレベルのときには、第１，第３の中間電流ＩAA1，ＩBA1をそれぞれ遮断，選択する。
当該選択合成回路２１３A1は続いて、選択した中間電流を利用して第１のミュート制御電流Ｉout-A1を合成する。ＩAA1又はＩBA1が選択された場合には、ＩAA1又はＩBA1そのものがＩout-A1となる。ＩAA1及びＩBA1が選択された場合には、ＩAA1とＩBA1とを加算した電流がＩout-A1となる。ＩAA1及びＩBA1が遮断された場合には、Ｉout-A1は０となる。このようにして、第１のミュート制御電流Ｉout-A1が、第１及び第２の電流ＩA1及びＩB1から、第１及び第３の中間電流ＩAA1及びＩBA1を介して生成される。
第２の選択合成回路２１３B1は次のように動作する。
当該選択合成回路２１３B1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1が共にＬｏｗレベルのときには、第２，第４の中間電流ＩAB1，ＩBB1を共に選択する。
当該選択合成回路２１３B1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1がそれぞれＨｉｇｈ，Ｌｏｗレベルのときには、第２，第４の中間電流ＩAB1，ＩBB1をそれぞれ遮断，選択する。
当該選択合成回路２１３B1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1が共にＨｉｇｈレベルのときには、第２，第４の中間電流ＩAB1，ＩBB1を共に遮断する。
当該選択合成回路２１３B1は、第１のミュート信号Ｍ1，遅延ミュート信号ＤＭ1がそれぞれＬｏｗ，Ｈｉｇｈレベルのときには、第２，第４の中間電流ＩAB1，ＩBB1をそれぞれ選択，遮断する。
当該選択合成回路２１３B1は続いて、選択した中間電流を利用して第２のミュート制御電流Ｉout-B1を合成する。ＩAB1又はＩBB1が選択された場合には、ＩAB1又はＩBB1そのものがＩout-B1となる。ＩAB1及びＩBB1が選択された場合には、ＩAB1とＩBB1とを加算した電流がＩout-B1となる。ＩAB1及びＩBB1が遮断された場合には、Ｉout-B1は０となる。このようにして、第２のミュート制御電流Ｉout-B1が、第１及び第２の電流ＩA1及びＩB1から、第２及び第４の中間電流ＩAB1及びＩBB1を介して生成される。
以上の説明から、第１の中間電流ＩAA1が選択されるときには、第２の中間電流ＩAB1が遮断され、第１の中間電流ＩAA1が遮断されるときには、第２の中間電流ＩAB1が選択される事が解る。同様に、第３の中間電流ＩBA1が選択されるときには、第４の中間電流ＩBB1が遮断され、第３の中間電流ＩBA1が遮断されるときには、第４の中間電流ＩBB1が選択される事が解る。従って、第１のミュート制御電流Ｉout-A1と第２のミュート制御電流Ｉout-B1は、振幅が互いに等しく、極性が互いに異なる電流となる。
なお、第１及び第２の選択合成回路２１３A1及び２１３B1に関する以上の説明を、第３及び第４の選択合成回路２１３A2及び２１３B2に適用する場合には、第１のミュート信号Ｍ1を第２のミュート信号Ｍ2に、第１の遅延ミュート信号ＤＭ1を第２の遅延ミュート信号ＤＭ2に、第１乃至第４の中間電流ＩAA1乃至ＩBB1をそれぞれ第５乃至第８の中間電流ＩAA2乃至ＩBB2に読み替える。
本実施例の集積回路装置１１１は、図３のような、２ＣＨのオーディオシステム１０１用の集積回路装置でもよいし、図４のような、３ＣＨ以上のオーディオシステム１０１用の集積回路装置でもよい。図４の各ＣＨの構造及び動作はここでは、図３の各ＣＨの構造及び動作と同様であるとする。以下、図３の集積回路装置１１１の構造及び動作について更に説明するが、以下の説明は、図４の集積回路装置１１１についても適用可能である。なお、図４におけるＮは３以上の整数とする。図４の場合の各回路ブロック及び各信号の名称については、図４に示されている。
図５Ａは、図３の集積回路装置１１１の動作例を説明するための波形図である。図５Ｂは、図５Ａの波形図の領域Ｘを拡大した波形図である。
ミュート状態から音声出力状態への切り替えについて説明する。第１のＣＨがミュート状態のときには、Ｍ1及びＤＭ1は共にＬレベルである。
先ず、制御回路２０１が、Ｍ1をＬレベルからＨレベルに切り替える。Ｍ1の切り替えに連動して、充放電回路２０２は、時定数制御端子１４１の充電を開始する。時定数制御端子１４１の充電は、時定数制御端子１４１の電位ＶAが第１の基準電位Ｖ1から第２の基準電位Ｖ2に変化するまで継続される。時定数制御端子１４１は時定数回路１３１に接続されているため、時定数制御端子１４１の電位ＶAはゆるやかに増加する。
第１のＶ−Ｉ変換回路２１１1は、ＶAがＶ1からＶ2に変化するまでに、ＩA1の電流値とＩB1の電流値とを切り替える。これにより、図５Ａ，Ｂのように、ＩAA1の電流値とＩBA1の電流値とが切り替わると共に、ＩAB1の電流値とＩBB1の電流値とが切り替わる。なお、ＩA1＝ＩB1（ＩAA1＝ＩBA1，ＩAB1＝ＩBB1）となるのは、時定数制御端子１４１の電位ＶAが中間電位ＶB1と等しくなる時点である。
一方、Ｍ1の切り替えに連動して、第１の選択合成回路２１３A1は、ＩAA1，ＩBA1をそれぞれ選択，遮断するようになり、第２の選択合成回路２１３B1は、ＩAB1，ＩBB1をそれぞれ遮断，選択するようになる。これにより、図５Ａ，Ｂのように、Ｉout-A1はＩAA1になり、Ｉout-B1はＩBB1になる。
次に、制御回路２０１は、ＶAがＶ2に到達したことをトリガとして、ＤＭ1をＬレベルからＨレベルに切り替える。図５Ｂのように、Ｍ1の切り替えからＤＭ1の切り替えまでの期間をｔ1とする。後述のように、期間ｔ1は、時定数制御端子１４１の充電開始から放電開始までの期間、即ち、時定数制御端子１４１の充電期間に相当する。
上述のように、第１のＶ−Ｉ変換回路２１１1は、ＶAがＶ1からＶ2に変化するまでに、ＩA1の電流値とＩB1の電流値とを切り替える。即ち、第１のＶ−Ｉ変換回路２１１1は、期間ｔ1の間に、ＩA1の電流値とＩB1の電流値とを切り替える。第１のＶ−Ｉ変換回路２１１1は、このように期間ｔ1の間にＩA1の電流値とＩB1の電流値とを切り替える必要があり、このような切り替えを行うように設計されている。よって、この切り替え期間をｔ2とすると、ｔ1＞ｔ2となる。よって、ＤＭ1の切り替えは、ＩA1の電流値とＩB1の電流値との切り替えが完了した後に行われる。
更には、上述のように、Ｍ1の切り替えに連動して、第１の選択合成回路２１３A1は、ＩAA1，ＩBA1をそれぞれ選択，遮断するようになり、第２の選択合成回路２１３B1は、ＩAB1，ＩBB1をそれぞれ遮断，選択するようになる。そのため、図５Ｂのように、Ｉout-A1の電流値とＩout-B1の電流値との切り替え期間もまたｔ2となる。
以下、ＤＭ1の切り替え後の動作について触れておく。
ＤＭ1の切り替えに連動して、充放電回路２０２は、時定数制御端子１４１の放電を開始する。時定数制御端子１４１の放電は、時定数制御端子１４１の電位ＶAが第２の基準電位Ｖ2から第１の基準電位Ｖ1に変化するまで継続される。時定数制御端子１４１は時定数回路１３１に接続されているため、時定数制御端子１４１の電位ＶAはゆるやかに減少する。
一方、ＤＭ1の切り替えに連動して、第１の選択合成回路２１３A1は、ＩAA1，ＩBA1を共に選択するようになり、第２の選択合成回路２１３B1は、ＩAB1，ＩBB1を共に遮断するようになる。これにより、図５Ａ，Ｂのように、Ｉout-A1はＩAA1＋ＩBA1になり、Ｉout-B1は０になる。
こうして、第１のＣＨがミュート状態から音声出力状態へと切り替わる。期間ｔ2より前の期間がミュート状態の期間、期間ｔ2より後の期間が音声出力状態の期間、期間ｔ2がミュート状態から音声出力状態への切り替え期間に相当する。なお、以上の説明は、第２のＣＨにも適用可能である。
音声出力状態からミュート状態への切り替えについて説明する。第１のＣＨが音声出力状態のときには、Ｍ1及びＤＭ1は共にＨレベルである。
先ず、制御回路２０１が、Ｍ1をＨレベルからＬレベルに切り替える。Ｍ1の切り替えに連動して、充放電回路２０２は、時定数制御端子１４１の充電を開始する。時定数制御端子１４１の充電は、時定数制御端子１４１の電位ＶAが第１の基準電位Ｖ1から第２の基準電位Ｖ2に変化するまで継続される。時定数制御端子１４１は時定数回路１３１に接続されているため、時定数制御端子１４１の電位ＶAはゆるやかに増加する。
第１のＶ−Ｉ変換回路２１１1は、ＶAがＶ1からＶ2に変化するまでに、ＩA1の電流値とＩB1の電流値とを切り替える。これにより、図５Ａのように、ＩAA1の電流値とＩBA1の電流値とが切り替わると共に、ＩAB1の電流値とＩBB1の電流値とが切り替わる。なお、ＩA1＝ＩB1（ＩAA1＝ＩBA1，ＩAB1＝ＩBB1）となるのは、時定数制御端子１４１の電位ＶAが中間電位ＶB1と等しくなる時点である。
一方、Ｍ1の切り替えに連動して、第１の選択合成回路２１３A1は、ＩAA1，ＩBA1をそれぞれ遮断，選択するようになり、第２の選択合成回路２１３B1は、ＩAB1，ＩBB1をそれぞれ選択，遮断するようになる。これにより、図５Ａのように、Ｉout-A1はＩBA1になり、Ｉout-B1はＩAB1になる。
次に、制御回路２０１は、ＶAがＶ2に到達したことをトリガとして、ＤＭ1をＨレベルからＬレベルに切り替える。Ｍ1の切り替えからＤＭ1の切り替えまでの期間をｔ1とする。期間ｔ1は、時定数制御端子１４１の充電開始から放電開始までの期間、即ち、時定数制御端子１４１の充電期間に相当する。
上述のように、第１のＶ−Ｉ変換回路２１１1は、ＶAがＶ1からＶ2に変化するまでに、ＩA1の電流値とＩB1の電流値とを切り替える。即ち、第１のＶ−Ｉ変換回路２１１1は、期間ｔ1の間に、ＩA1の電流値とＩB1の電流値とを切り替える。第１のＶ−Ｉ変換回路２１１1は、このように期間ｔ1の間にＩA1の電流値とＩB1の電流値とを切り替える必要があり、このような切り替えを行うように設計されている。よって、この切り替え期間をｔ2とすると、ｔ1＞ｔ2となる。よって、ＤＭ1の切り替えは、ＩA1の電流値とＩB1の電流値との切り替えが完了した後に行われる。
更には、上述のように、Ｍ1の切り替えに連動して、第１の選択合成回路２１３A1は、ＩAA1，ＩBA1をそれぞれ遮断，選択するようになり、第２の選択合成回路２１３B1は、ＩAB1，ＩBB1をそれぞれ選択，遮断するようになる。そのため、Ｉout-A1の電流値とＩout-B1の電流値との切り替え期間もまたｔ2となる。
以下、ＤＭ1の切り替え後の動作について触れておく。
ＤＭ1の切り替えに連動して、充放電回路２０２は、時定数制御端子１４１の放電を開始する。時定数制御端子１４１の放電は、時定数制御端子１４１の電位ＶAが第２の基準電位Ｖ2から第１の基準電位Ｖ1に変化するまで継続される。時定数制御端子１４１は時定数回路１３１に接続されているため、時定数制御端子１４１の電位ＶAはゆるやかに減少する。
一方、ＤＭ1の切り替えに連動して、第１の選択合成回路２１３A1は、ＩAA1，ＩBA1を共に遮断するようになり、第２の選択合成回路２１３B1は、ＩAB1，ＩBB1を共に選択するようになる。これにより、図５Ａのように、Ｉout-A1は０になり、Ｉout-B1はＩAB1＋ＩBB1になる。
こうして、第１のＣＨが音声出力状態からミュート状態へと切り替わる。期間ｔ2より前の期間が音声出力状態の期間、期間ｔ2より後の期間がミュート状態の期間、期間ｔ2が音声出力状態からミュート状態への切り替え期間に相当する。なお、以上の説明は、第２のＣＨにも適用可能である。
ここで、比較例の集積回路装置１１１を例示する。
図６は、比較例の集積回路装置１１１のブロック図である。図７Ａは、図６の集積回路装置１１１の動作例を説明するための波形図である。図７Ｂは、図７Ａの波形図の領域Ｘを拡大した波形図である。
図６の集積回路装置１１１は、第１乃至第４のミラー回路２１２A1乃至２１２B2、及び第１乃至第４の選択合成回路２１３A1乃至２１３B2の代わりに、第１及び第２の選択合成回路２１３1及び２１３2と、第１及び第２の抵抗３０１1及び３０１2と、第１及び第２のＶ−Ｉ変換回路（Ｇｍアンプ）３０２1及び３０２2とを備える。
図６の第１のＶ−Ｉ変換回路２１１1は、図３の第１のＶ−Ｉ変換回路２１１1と同様、電流ＩA1，ＩB1を生成する。図６の第１の選択合成回路２１３1は、電流ＩA1と電流ＩB1とを選択的に合成して、電流Ｉout-1を生成する。図７Ａ，Ｂのように、比較例における電流Ｉout-1の波形は、実施例における電流Ｉout-A1の波形と同様である。第１の抵抗３０１1は、電流Ｉout-1を電圧Ｉout-1に変換する。第１のＶ−Ｉ変換回路３０２1は、電圧Ｉout-1を利用してミュート制御電流Ｉout-A1，Ｉout-B1を生成する。
図７Ｂには、期間ｔ1，ｔ2，ｔ3が図示されている。期間ｔ1は、時定数制御端子１４１の充電期間である。当該充電は、充放電回路２０２により行われる。期間ｔ2は、ＩA1の電流値とＩB1の電流値との切り替え期間である。当該切り替えは、第１のＶ−Ｉ変換回路２１１1により行われる。当該切り替えはｔ1の間に行われる必要があるため、ｔ1＞ｔ2となる。期間ｔ3は、Ｉout-A1の電流値とＩout-B1の電流値との切り替え期間である。当該切り替えは、第１のＶ−Ｉ変換回路３０２1により行われる。当該切り替えはｔ2の間に行われる必要があるため、ｔ2＞ｔ3となる。よって、ｔ1，ｔ2，ｔ3の間にはｔ1＞ｔ2＞ｔ3の関係が成り立つ。
ここで、図３の実施例と図６の比較例とを比較する。
図６の比較例では、音声出力状態とミュート状態との切り替えにかかる時間は、ｔ3である。当該ｔ3には、ｔ1＞ｔ2＞ｔ3という制限がある。一方、図３の実施例では、音声出力状態とミュート状態との切り替えにかかる時間は、ｔ2である。当該ｔ2には、ｔ1＞ｔ2という制限がある。なお、ｔ1はいずれの場合も充電にかかる時間であり、ｔ2はいずれの場合も選択合成にかかる時間である。
音声出力状態とミュート状態との切り替えにかかる時間は、できるだけ長いことが望ましい。当該切り替え時間が短くなると、音声出力状態とミュート状態との切り替えが急峻になり、ポップ音の低減の効果が弱まるからである。このような観点からして、図３の実施例は図６の比較例よりも優れていると言える。上記切り替え時間に課せられた制限が、上述のように、図３の実施例の方が図６の比較例よりもゆるいからである。
以上のようにして、図３の実施例では、極性が互いに異なるミュート制御電流Ｉout-A1及びＩout-B1が生成される。Ｉout-A1の極性とＩout-B1の極性とが互いに異なることで、第１のＣＨの音声出力状態とミュート状態とが同時出現しないという特性が実現されている。ミュート制御電流Ｉout-A2及びＩout-B2についても同様である。
一方、このような特性は、図６の比較例でも実現されている。しかし、図６の比較例では、このような特性を実現するために、集積回路装置１１１に第１及び第２のＶ−Ｉ変換回路３０２1及び３０２2を設ける必要がある。よって、図６の比較例では、これらＶ−Ｉ変換回路３０２1及び３０２2が、ＩＣチップ面積を増大させてしまう。一方、図３の実施例では、集積回路装置１１１にこのようなＶ−Ｉ変換回路を設ける必要はない。よって、図３の実施例では、ＩＣチップ面積の増大を抑えつつ、ポップ音の低減を促進することができる。
なお、本実施例では、Ｍ1及びＤＭ1に関して、Ｌｏｗレベル，Ｈｉｇｈレベルをそれぞれ第１の論理レベル，第２の論理レベルとしたが、Ｈｉｇｈレベル，Ｌｏｗレベルをそれぞれ第１の論理レベル，第２の論理レベルとしてもよい。Ｍ2及びＤＭ2に関しても同様である。
また、本実施例は、２ＣＨ又は３ＣＨ以上のオーディオシステム及び集積回路装置だけでなく、１ＣＨのオーディオシステム及び集積回路装置にも適用可能である。２ＣＨ又は３ＣＨ以上のオーディオシステム及び集積回路装置では、時定数回路１３１及び時定数制御端子１４１の共通化という利点が得られる。
（第１の回路構成例）
図８Ａは、図３の集積回路装置１１１の回路構成の第１の例を表す。図８Ａには、制御回路２０１と、充放電回路２０２と、第１の制御電流生成回路２０３1と、第２の制御電流生成回路２０３2とが図示されている。図８Ａには更に、時定数回路１３１と、時定数制御端子１４１とが図示されている。
時定数回路１３１は、ここでは集積回路装置１１１に外付けされているとするが、場合によっては集積回路装置１１１に内蔵されていてもよい。時定数回路１３１は、外付けの場合、例えば抵抗素子及びキャパシタ等により構成される。時定数回路１３１の時定数はここでは、１０乃至１００ｍｓｅｃとする。なお、時定数制御端子１４１は、充放電回路２０２が動作していない期間は、第１及び第２の制御電流生成回路２０３1及び２０３2により検出されない電位が与えられている。
図８Ａには更に、第１の制御電流生成回路２０３1の回路構成が示されている。第１の制御電流生成回路２０３1は、第１のＶ−Ｉ変換回路２１１1と、第１及び第２のミラー回路２１２A1及び２１２B1と、第１及び第２の選択合成回路２１３A1及び２１３B1とを具備する。
第１のＶ−Ｉ変換回路２１１1は、第１の電流源Ｃ1と、第１のトランジスタＴ1と、第２のトランジスタＴ2とを具備する。トランジスタＴ1は、電流源Ｃ1とトランジスタＴ2と時定数制御端子１４１とに接続されており、電流ＩA1を出力する。トランジスタＴ2は、電流源Ｃ1とトランジスタＴ1と中間電位ＶB1の端子とに接続されており、電流ＩB1を出力する。第１のＶ−Ｉ変換回路２１１1の回路構成の変形例を図８Ｂに示す。図８Ｂでは、トランジスタＴ1のエミッタと電流源Ｃ1との間に、第１の抵抗素子Ｒ1が介在している。図８Ｂでは更に、トランジスタＴ2のエミッタと電流源Ｃ1との間に、第２の抵抗素子Ｒ2が介在している。
第１のミラー回路２１２A1は、第３のトランジスタＴ3と、第４のトランジスタＴ4と、第５のトランジスタＴ5とを備える。トランジスタＴ3は、トランジスタＴ1と接続されており、トランジスタＴ1から電流ＩA1が入力される。トランジスタＴ4は、中間電流ＩAA1を出力する。トランジスタＴ5は、中間電流ＩAB1を出力する。トランジスタＴ3，Ｔ4，Ｔ5のエミッタにはそれぞれ、第３，第４，第５の抵抗素子Ｒ3，Ｒ4，Ｒ5が接続されている。
第２のミラー回路２１２B1は、第６のトランジスタＴ6と、第７のトランジスタＴ7と、第８のトランジスタＴ8とを備える。トランジスタＴ6は、トランジスタＴ2と接続されており、トランジスタＴ2から電流ＩB1が入力される。トランジスタＴ7は、中間電流ＩBA1を出力する。トランジスタＴ8は、中間電流ＩBB1を出力する。トランジスタＴ6，Ｔ7，Ｔ8のエミッタにはそれぞれ、第６，第７，第８の抵抗素子Ｒ6，Ｒ7，Ｒ8が接続されている。
第１の選択合成回路２１３A1は、第１のスイッチＳ1と、第２のスイッチＳ2とを具備する。スイッチＳ1は、中間電流ＩAA1を選択又は遮断するためのスイッチである。スイッチＳ2は、中間電流ＩBA1を選択又は遮断するためのスイッチである。スイッチＳ1，Ｓ2は、制御回路２０１により制御される。
第２の選択合成回路２１３A1は、第３のスイッチＳ3と、第４のスイッチＳ4とを具備する。スイッチＳ3は、中間電流ＩAB1を選択又は遮断するためのスイッチである。スイッチＳ4は、中間電流ＩBB1を選択又は遮断するためのスイッチである。スイッチＳ3，Ｓ4は、制御回路２０１により制御される。
第１乃至第８のトランジスタＴ1乃至Ｔ8はいずれも、バイポーラトランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ＮＰＮ型トランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ＰＮＰ型トランジスタである。
図８Ｃは、図８Ａの回路構成の変形例である。図８Ｃにおいては、第１乃至第８のトランジスタＴ1乃至Ｔ8はいずれも、電界効果トランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ｎＭＯＳトランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ｐＭＯＳトランジスタである。
図８Ｄは、図８Ａの回路構成の変形例である。図８Ｄにおいては、第１及び第２のトランジスタＴ1及びＴ2はいずれも、バイポーラトランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はいずれも、電界効果トランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ＮＰＮ型トランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ｐＭＯＳトランジスタである。
図８Ｅは、図８Ａの回路構成の変形例である。図８Ｅにおいては、第１及び第２のトランジスタＴ1及びＴ2はいずれも、電界効果トランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はいずれも、バイポーラトランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ｎＭＯＳトランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ＰＮＰ型トランジスタである。
以上のように、第１乃至第８のトランジスタＴ1乃至Ｔ8はそれぞれ、バイポーラトランジスタでも電界効果トランジスタでも構わない。これらのトランジスタの組み合わせは、図８Ａ，図８Ｃ，図８Ｄ，図８Ｅの組み合わせに限定されない。
以上の説明は、第２の制御電流生成回路２０３2にも適用可能である。第２の制御電流生成回路２０３2は、第２の電流源Ｃ2と、第９乃至第１６のトランジスタＴ9乃至Ｔ16と、第９乃至第１６の抵抗素子Ｒ9乃至Ｒ16と、第５乃至第８のスイッチＳ5乃至Ｓ8とを具備する。これら回路素子はそれぞれ、第１の電流源Ｃ1と、第１乃至第８のトランジスタＴ1乃至Ｔ8と、第１乃至第８の抵抗素子Ｒ1乃至Ｒ8と、第１乃至第４のスイッチＳ1乃至Ｓ4とに対応する。
同様に、以上の説明は、第Ｎの制御電流生成回路２０３Nにも適用可能である。第Ｎの制御電流生成回路２０３Nは、第Ｎの電流源ＣNと、第８Ｎ−７乃至第８ＮのトランジスタＴ8N-7乃至Ｔ8Nと、第８Ｎ−７乃至第８Ｎの抵抗素子Ｒ8N-7乃至Ｒ8Nと、第４Ｎ−３乃至第４ＮのスイッチＳ4N-3乃至Ｓ4Nとを具備する。これら回路素子はそれぞれ、第１の電流源Ｃ1と、第１乃至第８のトランジスタＴ1乃至Ｔ8と、第１乃至第８の抵抗素子Ｒ1乃至Ｒ8と、第１乃至第４のスイッチＳ1乃至Ｓ4とに対応する。
（第２の回路構成例）
図９Ａは、図３の集積回路装置１１１の回路構成の第２の例を表す。図９Ａには、制御回路２０１と、充放電回路２０２と、第１の制御電流生成回路２０３1と、第２の制御電流生成回路２０３2とが図示されている。図９Ａには更に、時定数回路１３１と、時定数制御端子１４１とが図示されている。図９Ａの回路構成は、図８Ａの回路構成の変形例であり、図９Ａの回路構成については、図８Ａの回路構成との相違点を中心に説明する。
図９Ａには更に、第１の制御電流生成回路２０３1の回路構成が示されている。第１の制御電流生成回路２０３1は、第１のＶ−Ｉ変換回路２１１1と、第１及び第２のミラー回路２１２A1及び２１２B1と、第１及び第２の選択合成回路２１３A1及び２１３B1とを具備する。
第１のＶ−Ｉ変換回路２１１1は、第１の電流源Ｃ1と、第１のトランジスタＴ1と、第２のトランジスタＴ2とを具備する。第１のＶ−Ｉ変換回路２１１1の回路構成の変形例を図９Ｂに示す。図９Ｂでは、トランジスタＴ1のエミッタと電流源Ｃ1との間に、第１の抵抗素子Ｒ1が介在している。図９Ｂでは更に、トランジスタＴ2のエミッタと電流源Ｃ1との間に、第２の抵抗素子Ｒ2が介在している。
第１のミラー回路２１２A1は、第３のトランジスタＴ3と、第４のトランジスタＴ4と、第５のトランジスタＴ5とを備える。トランジスタＴ3，Ｔ4，Ｔ5のエミッタにはそれぞれ、第３，第４，第５の抵抗素子Ｒ3，Ｒ4，Ｒ5が接続されている。
第２のミラー回路２１２B1は、第６のトランジスタＴ6と、第７のトランジスタＴ7と、第８のトランジスタＴ8とを備える。トランジスタＴ6，Ｔ7，Ｔ8のエミッタにはそれぞれ、第６，第７，第８の抵抗素子Ｒ6，Ｒ7，Ｒ8が接続されている。
第１の選択合成回路２１３A1は、第１のスイッチＳ1と、第２のスイッチＳ2とを具備する。
第２の選択合成回路２１３A1は、第３のスイッチＳ3と、第４のスイッチＳ4とを具備する。
第１乃至第８のトランジスタＴ1乃至Ｔ8はいずれも、バイポーラトランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ＰＮＰ型トランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ＮＰＮ型トランジスタである。
図９Ｃは、図９Ａの回路構成の変形例である。図９Ｃにおいては、第１乃至第８のトランジスタＴ1乃至Ｔ8はいずれも、電界効果トランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ｐＭＯＳトランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ｎＭＯＳトランジスタである。
図９Ｄは、図９Ａの回路構成の変形例である。図９Ｄにおいては、第１及び第２のトランジスタＴ1及びＴ2はいずれも、バイポーラトランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はいずれも、電界効果トランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ＰＮＰ型トランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ｎＭＯＳトランジスタである。
図９Ｅは、図９Ａの回路構成の変形例である。図９Ｅにおいては、第１及び第２のトランジスタＴ1及びＴ2はいずれも、電界効果トランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はいずれも、バイポーラトランジスタである。第１及び第２のトランジスタＴ1及びＴ2はここでは、ｐＭＯＳトランジスタであり、第３乃至第８のトランジスタＴ3乃至Ｔ8はここでは、ＮＰＮ型トランジスタである。
以上のように、第１乃至第８のトランジスタＴ1乃至Ｔ8はそれぞれ、バイポーラトランジスタでも電界効果トランジスタでも構わない。これらのトランジスタの組み合わせは、図９Ａ，図９Ｃ，図９Ｄ，図９Ｅの組み合わせに限定されない。
以上の説明は、第２の制御電流生成回路２０３2にも適用可能である。第２の制御電流生成回路２０３2は、第２の電流源Ｃ2と、第９乃至第１６のトランジスタＴ9乃至Ｔ16と、第９乃至第１６の抵抗素子Ｒ9乃至Ｒ16と、第５乃至第８のスイッチＳ5乃至Ｓ8とを具備する。これら回路素子はそれぞれ、第１の電流源Ｃ1と、第１乃至第８のトランジスタＴ1乃至Ｔ8と、第１乃至第８の抵抗素子Ｒ1乃至Ｒ8と、第１乃至第４のスイッチＳ1乃至Ｓ4とに対応する。
同様に、以上の説明は、第Ｎの制御電流生成回路２０３Nにも適用可能である。第Ｎの制御電流生成回路２０３Nは、第Ｎの電流源ＣNと、第８Ｎ−７乃至第８ＮのトランジスタＴ8N-7乃至Ｔ8Nと、第８Ｎ−７乃至第８Ｎの抵抗素子Ｒ8N-7乃至Ｒ8Nと、第４Ｎ−３乃至第４ＮのスイッチＳ4N-3乃至Ｓ4Nとを具備する。これら回路素子はそれぞれ、第１の電流源Ｃ1と、第１乃至第８のトランジスタＴ1乃至Ｔ8と、第１乃至第８の抵抗素子Ｒ1乃至Ｒ8と、第１乃至第４のスイッチＳ1乃至Ｓ4とに対応する。
オーディオシステムのシステム図である（実施例）。 オーディオシステムのシステム図である（変形実施例）。 集積回路装置の回路ブロック図である（実施例）。 集積回路装置の回路ブロック図である（変形実施例）。 図３の集積回路装置の動作例を説明するための波形図である。 図５Ａの波形図の領域Ｘを拡大した波形図である。 集積回路装置の回路ブロック図である（比較例）。 図６の集積回路装置の動作例を説明するための波形図である。 図７Ａの波形図の領域Ｘを拡大した波形図である。 集積回路装置の回路構成の第１の例を表す。 第１のＶ−Ｉ変換回路の回路構成の変形例である。 図８Ａの回路構成の変形例である。 図８Ａの回路構成の変形例である。 図８Ａの回路構成の変形例である。 集積回路装置の回路構成の第２の例を表す。 第１のＶ−Ｉ変換回路の回路構成の変形例である。 図９Ａの回路構成の変形例である。 図９Ａの回路構成の変形例である。 図９Ａの回路構成の変形例である。
符号の説明
１０１ オーディオシステム
１１１ 集積回路装置
１１２ パワーアンプ
１１３ スピーカー
１２１ 音声出力アンプ、ミュートアンプ
１３１ 時定数回路
１４１ 時定数制御端子
２０１ 制御回路
２０２ 充放電回路
２０３ 制御電流生成回路
２１１ Ｖ−Ｉ変換回路
２１２ ミラー回路
２１３ 選択合成回路
３０１ 抵抗
３０２ Ｖ−Ｉ変換回路

Claims (5)

  1. オーディオ信号のミューティングを行う集積回路装置であって、
    音声出力状態とミュート状態との切り替えを制御するための制御信号と、前記制御信号の遅延信号である遅延制御信号とを生成する制御回路と、
    前記制御信号に応じて時定数制御端子の充電又は放電を行い、前記時定数制御端子の電位を第１の基準電位から第２の基準電位へと変化させ、且つ、前記遅延制御信号に応じて前記時定数制御端子の放電又は充電を行い、前記時定数制御端子の電位を前記第２の基準電位から前記第１の基準電位へと変化させる充放電回路と、
    前記時定数制御端子の電位と、前記第１の基準電位と前記第２の基準電位との間の電位である中間電位とを比較して、前記時定数制御端子の電位に対応する第２Ｎ−１の電流と、前記中間電位に対応する第２Ｎの電流とを生成する第Ｎの電圧−電流変換回路であって、前記時定数制御端子の充電期間内又は放電期間内に前記第２Ｎ−１の電流の電流値と前記第２Ｎの電流の電流値とを切り替える第Ｎの電圧−電流変換回路（Ｎは１以上の整数）と、
    前記第２Ｎ−１の電流をコピーして第４Ｎ−３および第４Ｎ−２の中間電流を生成する第２Ｎ−１のミラー回路と、
    前記第２Ｎの電流をコピーして第４Ｎ−１および第４Ｎの中間電流を生成する第２Ｎのミラー回路と、
    前記制御信号及び前記遅延制御信号に応じて、前記第４Ｎ−３の中間電流を遮断又は選択し、且つ、前記第４Ｎ−１の中間電流を遮断又は選択することで、第２Ｎ−１のミュート制御電流を合成する第２Ｎ−１の選択合成回路と、
    前記制御信号及び前記遅延制御信号に応じて、前記第４Ｎ−２の中間電流を遮断又は選択し、且つ、前記第４Ｎの中間電流を遮断又は選択することで、第２Ｎのミュート制御電流を合成する第２Ｎの選択合成回路とを具備することを特徴とする集積回路装置。
  2. 前記第２Ｎ−１の選択合成回路は、
    前記制御信号，遅延制御信号が共に第１の論理レベルのときには、
    前記第４Ｎ−３，第４Ｎ−１の中間電流を共に遮断し、
    前記制御信号，遅延制御信号がそれぞれ第２，第１の論理レベルのときには、
    前記第４Ｎ−３，第４Ｎ−１の中間電流をそれぞれ選択，遮断し、
    前記制御信号，遅延制御信号が共に第２の論理レベルのときには、
    前記第４Ｎ−３，第４Ｎ−１の中間電流を共に選択し、
    前記制御信号，遅延制御信号がそれぞれ第１，第２の論理レベルのときには、
    前記第４Ｎ−３，第４Ｎ−１の中間電流をそれぞれ遮断，選択することで、
    前記第２Ｎ−１のミュート制御電流を合成し、
    前記第２Ｎの選択合成回路は、
    前記制御信号，遅延制御信号が共に第１の論理レベルのときには、
    前記第４Ｎ−２，第４Ｎの中間電流を共に選択し、
    前記制御信号，遅延制御信号がそれぞれ第２，第１の論理レベルのときには、
    前記第４Ｎ−２，第４Ｎの中間電流をそれぞれ遮断，選択し、
    前記制御信号，遅延制御信号が共に第２の論理レベルのときには、
    前記第４Ｎ−２，第４Ｎの中間電流を共に遮断し、
    前記制御信号，遅延制御信号がそれぞれ第１，第２の論理レベルのときには、
    前記第４Ｎ−２，第４Ｎの中間電流をそれぞれ選択，遮断することで、
    前記第２Ｎのミュート制御電流を合成することを特徴とする請求項１に記載の集積回路装置。
  3. 前記第Ｎの電圧−電流変換回路は、
    前記時定数制御端子と電流源とに接続された、
    前記第２Ｎ−１の電流を出力する第８Ｎ−７のトランジスタと、
    前記中間電位の端子と前記電流源とに接続された、
    前記第２Ｎの電流を出力する第８Ｎ−６のトランジスタとを具備し、
    前記第２Ｎ−１のミラー回路は、
    前記第８Ｎ−７のトランジスタと接続された第８Ｎ−５のトランジスタと、
    前記第４Ｎ−３の中間電流を出力する第８Ｎ−４のトランジスタと、
    前記第４Ｎ−２の中間電流を出力する第８Ｎ−３のトランジスタとを具備し、
    前記第２Ｎのミラー回路は、
    前記第８Ｎ−６のトランジスタと接続された第８Ｎ−２のトランジスタと、
    前記第４Ｎ−１の中間電流を出力する第８Ｎ−１のトランジスタと、
    前記第４Ｎの中間電流を出力する第８Ｎのトランジスタとを具備し、
    前記第８Ｎ−７乃至第８Ｎのトランジスタはそれぞれ、
    バイポーラトランジスタ又は電界効果トランジスタであることを特徴とする請求項１に記載の集積回路装置。
  4. 請求項１乃至３のいずれか１項に記載の集積回路装置と、
    前記第２Ｎ−１のミュート制御電流により制御される第Ｎの音声出力アンプと、
    前記第２Ｎのミュート制御電流により制御される第Ｎのミュートアンプと、
    前記第Ｎの音声出力アンプ及びミュートアンプに接続されている第Ｎのスピーカーとを具備することを特徴とするオーディオシステム。
  5. 前記第Ｎの音声出力アンプの第１の入力端子は、オーディオ信号線に接続されており、
    前記第Ｎのミュートアンプの第１の入力端子は、グラウンドに接続されており、
    前記第Ｎの音声出力アンプの出力端子と前記第Ｎのミュートアンプの出力端子は、前記第Ｎのスピーカーに接続されており、
    前記第Ｎの音声出力アンプの第２の入力端子と前記第Ｎのミュートアンプの第２の入力端子は、第Ｎの帰還回路を介して前記第Ｎの音声出力アンプの前記出力端子と前記第Ｎのミュートアンプの前記出力端子とに接続されていることを特徴とする請求項４に記載のオーディオシステム。
JP2007174413A 2007-07-02 2007-07-02 集積回路装置及びオーディオシステム Expired - Fee Related JP4874881B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007174413A JP4874881B2 (ja) 2007-07-02 2007-07-02 集積回路装置及びオーディオシステム
US12/165,716 US8050423B2 (en) 2007-07-02 2008-07-01 Integrated circuit device and audio system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007174413A JP4874881B2 (ja) 2007-07-02 2007-07-02 集積回路装置及びオーディオシステム

Publications (2)

Publication Number Publication Date
JP2009017045A true JP2009017045A (ja) 2009-01-22
JP4874881B2 JP4874881B2 (ja) 2012-02-15

Family

ID=40221460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174413A Expired - Fee Related JP4874881B2 (ja) 2007-07-02 2007-07-02 集積回路装置及びオーディオシステム

Country Status (2)

Country Link
US (1) US8050423B2 (ja)
JP (1) JP4874881B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172327A (ja) * 1994-12-16 1996-07-02 Sanyo Electric Co Ltd ミューティング回路
JPH09219627A (ja) * 1995-12-30 1997-08-19 Samsung Electron Co Ltd ミュート制御回路
JPH10107550A (ja) * 1996-09-30 1998-04-24 Sanyo Electric Co Ltd ミュート回路
JPH11145731A (ja) * 1997-11-10 1999-05-28 New Japan Radio Co Ltd 増幅装置における雑音抑止回路
JP2004015154A (ja) * 2002-06-04 2004-01-15 Rohm Co Ltd 音声出力装置を有する電子装置
JP2005295011A (ja) * 2004-03-31 2005-10-20 Toshiba Corp ミューティング回路用集積回路及びオーディオシステム
JP2006093975A (ja) * 2004-09-22 2006-04-06 Mitsumi Electric Co Ltd 増幅回路
JP2006262265A (ja) * 2005-03-18 2006-09-28 Rohm Co Ltd 演算増幅器およびそれを用いた増幅回路、ならびに電子機器
JP2006262264A (ja) * 2005-03-18 2006-09-28 Rohm Co Ltd 電流制御回路、それを用いた信号増幅装置ならびに電子機器。
JP2006336129A (ja) * 2005-05-31 2006-12-14 Ichikawa Co Ltd シュープレス用ベルト

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796303A (en) 1996-06-26 1998-08-18 Vinn; Charles L. Popless amplifier
JP4662860B2 (ja) 2006-02-07 2011-03-30 パナソニック株式会社 ポップノイズ低減回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172327A (ja) * 1994-12-16 1996-07-02 Sanyo Electric Co Ltd ミューティング回路
JPH09219627A (ja) * 1995-12-30 1997-08-19 Samsung Electron Co Ltd ミュート制御回路
JPH10107550A (ja) * 1996-09-30 1998-04-24 Sanyo Electric Co Ltd ミュート回路
JPH11145731A (ja) * 1997-11-10 1999-05-28 New Japan Radio Co Ltd 増幅装置における雑音抑止回路
JP2004015154A (ja) * 2002-06-04 2004-01-15 Rohm Co Ltd 音声出力装置を有する電子装置
JP2005295011A (ja) * 2004-03-31 2005-10-20 Toshiba Corp ミューティング回路用集積回路及びオーディオシステム
JP2006093975A (ja) * 2004-09-22 2006-04-06 Mitsumi Electric Co Ltd 増幅回路
JP2006262265A (ja) * 2005-03-18 2006-09-28 Rohm Co Ltd 演算増幅器およびそれを用いた増幅回路、ならびに電子機器
JP2006262264A (ja) * 2005-03-18 2006-09-28 Rohm Co Ltd 電流制御回路、それを用いた信号増幅装置ならびに電子機器。
JP2006336129A (ja) * 2005-05-31 2006-12-14 Ichikawa Co Ltd シュープレス用ベルト

Also Published As

Publication number Publication date
JP4874881B2 (ja) 2012-02-15
US8050423B2 (en) 2011-11-01
US20090010454A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
US7991169B2 (en) Charge/discharge control circuit for audio device
US8525589B2 (en) Pop sound reduction circuit and audio circuit having such pop reduction circuit for use in audio amplifier
US8208658B2 (en) Amplifier apparatus and method
JP2007096731A (ja) ミュート回路
US6762625B1 (en) Programmable differential current mode line driver with multiple classes of circuit operation
US6016070A (en) Pulse extending circuit
US7545220B2 (en) Method for shaping signal pulses
JPS60106223A (ja) ミユ−テイング機能を具えたスイッチ回路
US7859332B2 (en) Amplification circuit and method therefor
JP4874881B2 (ja) 集積回路装置及びオーディオシステム
US20150229300A1 (en) Receiver circuit
US20040239418A1 (en) Mute circuit and BTL audio amplifier apparatus
JP2004015154A (ja) 音声出力装置を有する電子装置
US7560968B2 (en) Output driver capable of controlling a short circuit current
JP5749137B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器
JPH10256914A (ja) Ｄ／ａ変換器
US5889484A (en) Digital-to-analog converter
JP2888200B2 (ja) 半導体装置
US7215160B2 (en) Switched operation amplifier
US20080144857A1 (en) Audio signal output circuit capable of decreasing pop noise
US20040196099A1 (en) Audio amplifier circuit
JP4342245B2 (ja) ショック音抑制回路
US7068200B1 (en) Methods and circuit for suppressing transients in an output driver and data conversion systems using the same
JPH11340759A (ja) オーディオ装置
JP3980937B2 (ja) ボツ音防止回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees