JPH11145731A - 増幅装置における雑音抑止回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な構成により電源投入の際の雑音発生を
抑止でき、増幅出力信号の品質を向上する。 【解決手段】 電源投入直後においては、第２のバイア
ス生成回路８により電流出力型の第２のアンプ２にのみ
第２のバイアス電流Ｉ_B2が供給される一方、第１のバイ
アス生成回７による第１のアンプ１に対する第１のバイ
アス電流Ｉ_B1は零となるため、第１のアンプ１は遮断状
態とされ、スピーカ５には、第２のアンプ２の緩慢な立
ち上がりの出力信号が印加され、その後、第２のバイア
ス電流Ｉ_B2が徐々に減少するに伴い、第１のバイアス電
流Ｉ_B1が増大し、最終的には第２のバイアス電流Ｉ_B2が
零となり、第１のバイアス電流Ｉ_B1は所定値となるた
め、第２のアンプ２に代わって第１のアンプ１が動作す
るようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅装置の雑音抑
止回路に係り、特に、低周波増幅装置の電源投入時にお
ける雑音の発生を抑止するものに関する。

【０００２】

【従来の技術】いわゆる低周波信号を増幅する増幅装置
としては、従来から種々の構成のものがあるが、例え
ば、図３に示されたような構成の低周波増幅装置が公知
・周知となっている。以下、同図を参照しつつその構
成、動作について概略的に説明することとする。この低
周波増幅装置は、差動増幅器によるアンプ１を中心に構
成されたもので、その反転入力端子（−）に第３の抵抗
器２６を介して外部から低周波信号が入力される一方、
非反転入力端子（＋）は、スイッチ４２を介して電源電
圧Ｖccとアースとの間に直列接続された第１及び第２の
抵抗器２４，２５の相互の接続点が接続されたものとな
っており、出力信号のいわゆるＤＣレベルを定める基準
電圧が印加されるようになっている。さらに、第２の抵
抗器２５には、第１のコンデンサ４０が並列接続されて
おり、この基準電圧のいわゆる平滑化が図られている。

【０００３】このため、アンプ１の非反転入力端子に印
加される基準電圧は、電源投入時には、第１及び第２の
抵抗器２４，２５の抵抗値と第１のコンデンサ４０の容
量値によって定まるいわゆる時定数に応じた速度で暫増
して所定電圧に到達するようになっている（図４（Ａ）
及び図４（Ｂ）参照）。また、この低周波増幅装置は、
ON/OFF制御回路４Ａを有し、これによって、次のように
その動作が制御されるようになっている。すなわち、図
示されない電源スイッチが閉成されると、ON/OFF制御回
路４Ａにより、スイッチ４２が閉成されると共に、アン
プ１には必要なバイアス電流が供給されるようになって
いる。そして、第３の抵抗器２６を介してアンプ１の反
転入力端子に印加された低周波入力信号は、アンプ１に
より増幅され、その結果、スピーカ５が鳴るようになっ
ている。

【０００４】

【発明が解決しようとする課題】しかしながら、かかる
従来の装置においては、電源スイッチの投入と同時に、
アンプ１にバイアス電流が供給されても、内部のいわゆ
るバイアス回路が十分に安定した状態に至っていないた
めに、アンプ１の出力レベルは、電源スイッチの投入と
同時に瞬時、あるレベル上昇した後、不安定な暫増状態
を経て、安定した出力が得られるようなこととなり、こ
のような出力状態に起因して、スピーカには雑音が生ず
るという問題がある。

【０００５】本発明は、上記実状に鑑みてなされたもの
で、簡易な構成により電源投入の際の雑音発生を抑止で
き、増幅出力信号の品質を向上することのできる増幅装
置における雑音抑止回路を提供するものである。本発明
の他の目的は、雑音をいわゆるマスクするための特別の
回路を必要とすることのない増幅装置における雑音抑止
回路を提供することにある。

【０００６】

【課題を解決するための手段】請求項１記載の発明に係
る増幅装置における雑音抑止回路は、差動増幅を行う第
１のアンプと、差動増幅を行う電流出力型の第２のアン
プとが、前記第１及び第２のアンプの出力端子同士が接
続される一方、相互の非反転入力端子には、電源投入
後、時間経過に略比例するようにして暫増して所定電圧
となる基準電圧が印加され、相互の反転入力端子には被
増幅信号が印加されるよう設けられてなる増幅装置にお
ける雑音抑止回路であって、電源が投入されてから所定
時間の間、前記第２のアンプに対してのみバイアス電流
を供給し、その後、前記第１のアンプに対してのみバイ
アス電流を供給するよう構成されてなるバイアス手段を
設けてなるものである。

【０００７】かかる構成においては、特に、バイアス手
段を設けて第１のアンプと第２のアンプへ対するバイア
ス電流の供給を制御するようにして、いわゆる電流出力
型の第２のアンプを電源投入の直後に用いるようにし、
その後、本来の第１のアンプを用いるようにしたこと
で、電源投入直後のいわゆる回路の立ち上がりにおいて
は、出力レベルが急激に立ち上がるようなことのない第
２のアンプにより被増幅信号が増幅され、その後、回路
状態が安定したところで、第１のアンプによる増幅がな
される構成であるので、従来と異なり、電源投入直後の
雑音の発生が抑止されることとなるものである。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図１及び図２を参照しつつ説明する。図１には、本発
明の実施の形態における雑音抑止回路を有してなる増幅
装置の回路構成例が示されており、同図を参照しつつ最
初に回路構成について説明する。なお、図３に示された
回路例と同一の構成要素には、同一の符号を付するもの
とする。この低周波増幅装置は、第１のアンプ１と、第
２のアンプ２と、バイアス回路３と、ON/OFF制御回路
（図１においては「ON/OFF CONT」と表記）４とに大別
されて構成されたものとなっている。第１のアンプ１
は、差動増幅器となっているもので、その反転入力端子
には、第３の抵抗器（図１においては「Ｒ3」と表記）
２６を介して入力信号が印加されるようになっている。

【０００９】また、この第１のアンプ１の出力端と反転
入力端子との間には、帰還抵抗としての第４の抵抗器
（図１においては「Ｒ4」と表記）２７が接続されてい
る。さらに、この第１のアンプ１の出力端は、第２のア
ンプ２の出力端と共に、第２のコンデンサ（図１におい
ては「Ｃ2」と表記）４１を介してスピーカ５の一方の
端子に接続されており、スピーカ５の他端はアースされ
ている。一方、第１のアンプ１の非反転入力端子は、第
２のアンプ２の非反転入力端子と共に、電源電圧Ｖccと
アースとの間に第１のスイッチ（図１においては「ＳＷ
１」と表記）４２を介して直列接続されている第１及び
第２の抵抗器（図１においてはそれぞれ「Ｒ1」，「Ｒ
2」と表記）２４，２５の相互の接続点に接続されてお
り、出力信号のいわゆるＤＣレベルを定める基準電圧が
印加されるようになっている。

【００１０】そして、第１及び第２の抵抗器２４，２５
の相互の接続点は、後述するバイアス回路３の第１のト
ランジスタ（図１においては「Ｑ1」と表記）１０のベ
ースに接続されている。さらに、第２の抵抗器２５に
は、第１のコンデンサ（図１においては「Ｃ1」と表
記）４０が並列接続されており、上述した基準電圧の平
滑化が図られるようになっている。一方、第１のアンプ
１の第１のバイアス電流Ｉ_B1及び第２のアンプ２の第２
のバイアス電流Ｉ_B2は、後述するバイアス回路３により
それぞれ供給されるようになっている。第２のアンプ２
は、いわゆるコンダクタンスアンプと称される電流出力
型の差動増幅器が構成されたもので、反転入力端子と出
力端子とが接続されており、いわゆるボルテージフォロ
ア的な回路構成となっている。

【００１１】バイアス回路３は、第１及び第２のトラン
ジスタ１０，１１による差動増幅回路６と、第１のアン
プ１のための第１のバイアス電流Ｉ_B1を生成するため第
１のバイアス生成回路７と、第２のアンプ２のための第
２のバイアス電流Ｉ_B2を生成するための第２のバイアス
生成回路８とに大別されて構成されたものとなってい
る。以下、具体的にその構成を説明すれば、差動増幅回
路６は、ｐｎｐ形の第１及び第２のトランジスタ１０，
１１を用いてなり、第１及び第２のトランジスタ１０，
１１のエミッタは、共に第１の定電流源３０に接続され
ている。

【００１２】また、第１のトランジスタ１０のベース
は、このバイアス回路３の一方の入力端となっており、
先に述べたように第１及び第２の抵抗器２４，２５の相
互の接続点の電圧が印加されるようになっている。ま
た、第２のトランジスタ（図１においては「Ｑ2」と表
記）１１のベースは、このバイアス回路３の他方の入力
端となっており、電源電圧Ｖccとアースとの間に、第２
のスイッチ（図１においては「ＳＷ２」と表記）４３を
介して直列接続されている第５及び第６の抵抗器（図１
においてはそれぞれ「Ｒ5」，「Ｒ6」と表記）２８，２
９の相互の接続点に接続されている。なお、第１のスイ
ッチ４２と第２のスイッチ４３は、いわゆるオン抵抗が
等しいスイッチとし、第１の抵抗器２４の抵抗値と第２
の抵抗器２５の抵抗値とが等しく、また、第５の抵抗器
２９の抵抗値と第６の抵抗器２８の抵抗値とが等しく設
定されたものとなっているとする。

【００１３】一方、第１のトランジスタ１０のコレクタ
側には、第２のバイアス生成回路８が接続された構成と
なっている。すなわち、この第２のバイアス生成回路８
は、いわゆるカレントミラー回路により構成されたもの
となっており、この回路例では、３つのいわゆるカレン
トペア４５〜４７が設けられたものとなっている。第１
のカレントペア４５を構成するｎｐｎ形の第３及び第４
のトランジスタ１２，１３は、相互のベースが接続され
ると共に、相互のエミッタがアースされている。そし
て、第３のトランジスタ（図１においては「Ｑ3」と表
記）１２のベースとコレクタとが第１のトランジスタ１
０のコレクタに接続され、第４のトランジスタ（図１に
おいては「Ｑ4」と表記）１３のコレクタは、次段のカ
レントペア４６を構成する第５のトランジスタ（図１に
おいては「Ｑ5」と表記）１４のコレクタと共に、第２
の定電流源３１に接続されている。

【００１４】第２のカレントぺア４６は、ｎｐｎ形の第
５及び第６のトランジスタ１４，１５により構成され、
第５及び第６のトランジスタ１４，１５は、相互のベー
スが接続されると共に、相互のエミッタがアースされて
いる。そして、第５のトランジスタ１４のベースは、コ
レクタと接続され、第６のトランジスタ（図１において
は「Ｑ6」と表記）１５のコレクタは、次段のカレント
ペア４７を構成する第７のトランジスタ（図１において
は「Ｑ7」と表記）１６のコレクタと共に、第３の定電
流源３２に接続されている。

【００１５】第３のカレントペア４７は、ｎｐｎ形の第
７及び第８のトランジスタ１６，１７により構成され、
第７及び第８のトランジスタ１６，１７は、相互のベー
スが接続されると共に、相互のエミッタがアースされて
いる。そして、第７のトランジスタ１６のベースは、コ
レクタと接続され、第８のトランジスタ（図１において
は「Ｑ8」と表記）１７のコレクタは、第２のアンプ２
のバイアス電流端子に接続されており、後述するように
第２のアンプ２へ第２のバイアス電流Ｉ_B2が供給される
ようになっている。

【００１６】一方、第２のトランジスタ１１のコレクタ
側には、第１のバイアス生成回路７が接続された構成と
なっている。すなわち、第１のバイアス生成回路７も第
２のバイアス生成回路８同様、いわゆるカレントミラー
回路により構成されたものとなっており、この回路例で
は、３つのいわゆるカレントペア４８〜５０が設けられ
たものとなっている。第４のカレントペア４８を構成す
るｎｐｎ形の第９及び第１０のトランジスタ１８，１９
は、相互のベースが接続されると共に、相互のエミッタ
がアースされている。そして、第９のトランジスタ（図
１においては「Ｑ9」と表記）１８のベースとコレクタ
とが第２のトランジスタ１１のコレクタに接続され、第
１０のトランジスタ（図１においては「Ｑ10」と表記）
１９のコレクタは、次段のカレントペア４９を構成する
第１１のトランジスタ（図１においては「Ｑ11」と表
記）２０のコレクタと共に、第４の定電流源３３に接続
されている。

【００１７】第５のカレントペア４９は、ｎｐｎ形の第
１１及び第１２のトランジスタ２０，２１により構成さ
れ、第１１及び第１２のトランジスタ２０，２１は、相
互のベースが接続されると共に、相互のエミッタがアー
スされている。そして、第１１のトランジスタ２０のベ
ースは、コレクタと接続され、第１２のトランジスタ
（図１においては「Ｑ12」と表記）２１のコレクタは、
次段のカレントペア５０を構成する第１３のトランジス
タ（図１においては「Ｑ13」と表記）２２のコレクタと
共に、第５の定電流源３４に接続されている。

【００１８】第６のカレントペア５０は、ｎｐｎ形の第
１３及び第１４のトランジスタ２２，２３により構成さ
れ、第１３及び第１４のトランジスタ２２，２３は、相
互のベースが接続されると共に、相互のエミッタがアー
スされている。そして、第１３のトランジスタ２２のベ
ースは、コレクタと接続され、第１４のトランジスタ
（図１においては「Ｑ14」と表記）２３のコレクタは、
第１のアンプ１のバイアス電流端子に接続されており、
後述するように第１のアンプ１へ第１のバイアス電流Ｉ
_B1が供給されるようになっている。

【００１９】ON/OFF制御回路４は、第１及び第２のスイ
ッチ４２，４３の開閉成と、バイアス回路３の第１乃至
第５の定電流源３０〜３４の動作を制御するもので、図
示されない電源スイッチの投入が検出されると、第１及
び第２のスイッチ４２，４３が閉成されると同時に、第
１乃至第５の定電流源３０〜３４に電圧が印加されて、
これら第１乃至第５の定電流源３０〜３４が動作するよ
うになっている。

【００２０】次に、上記構成におけるバイアス回路３に
より第１及び第２のアンプ１，２に供給されるバイアス
電流Ｉ_B1，Ｉ_B2について解析的に説明する。まず、図示
されない電源スイッチが投入（閉成）されると、ON/OFF
制御回路４により第１及び第２のスイッチ４２，４３が
閉成されると同時に、第１乃至第５の定電流源３０〜３
４に電圧が供給され（図２（Ａ）参照）、これら第１乃
至第５の定電流源３０〜３４は動作状態となる。第１の
スイッチ４２の閉成により、バイアス回路３の第１のト
ランジスタ１０のベース電圧は、第１のコンデンサ４０
のために、いわゆる時定数の大きさに応じて指数関数的
に増大してゆく（図２（Ｂ）参照）一方、第２のトラン
ジスタ１１のベース電圧は、第２のスイッチ４３の閉成
と同時に所定電圧、すなわち、第５及び第６の抵抗器２
８，２９によるいわゆる分圧電圧となる。

【００２１】このため、第１のトランジスタ１０が導通
状態、第２のトランジスタ１１が非導通状態となり、第
１のトランジスタ１０のコレクタ電流Ｉ_C1が、第３及び
第４のトランジスタ１２，１３に供給されることとな
る。ここで、カレントペア４５〜４７を構成する各トラ
ンジスタ１２〜１７の各エミッタ面積を、説明の便宜
上、第３のトランジスタ１２から順に、Ａ３、Ａ４、Ａ
５、Ａ６、Ａ７、Ａ８と、また、第９乃至第１２のトラ
ンジスタ１８〜２１の各エミッタ面積を、第９のトラン
ジスタ１８から順に、Ａ９、Ａ１０、Ａ１１、Ａ１２と
定義する。

【００２２】そして、この発明の実施の形態において
は、各エミッタ面積は、Ａ４／Ａ３＝１（第３及び第４
のトランジスタ１２，１３のエミッタ面積が同一）、Ａ
６／Ａ５＝３（第６のトランジスタ１６のエミッタ面積
は第５のトランジスタ１４のエミッタ面積の３倍）、Ａ
７＝Ａ８（第７及び第８のトランジスタ１６，１７のエ
ミッタ面積が同一）、Ａ１０／Ａ９＝３（第１０のトラ
ンジスタ１９のエミッタ面積は第９のトランジスタ１８
のエミッタ面積の３倍）、Ａ１２／Ａ１１＝１.５（第
１２のトランジスタ２１のエミッタ面積は第１１のトラ
ンジスタ２０のエミッタ面積の１.５倍）のように設定
されているものとする。

【００２３】さらに、第１乃至第５の定電流源３０〜３
４の各出力電流をＩ1、Ｉ2、Ｉ3、Ｉ4、Ｉ5と定義し、
この発明の実施の形態においては、Ｉ1＝Ｉ2＝Ｉ3＝Ｉ4
＝Ｉ5＝Ｉであるとする。かかる前提の下、上述したよ
うに第１のトランジスタ１０のコレクタ電流Ｉ_C1が第３
のトランジスタ１２に流れることにより、第４のトラン
ジスタ１３には下記する式１で表される大きさのコレク
タ電流Ｉ_C4が流れることとなる。

【００２４】 Ｉ_C4＝Ｉ_C1×（Ａ４／Ａ３）・・・（式１）

【００２５】そして、第５のトランジスタ１４のコレク
タには、第２の定電流源３１の出力電流Ｉ2からコレク
タ電流Ｉ_C4を差し引いた電流が流れ込み、同時に、第６
のトランジスタ１６のコレクタには、第５のトランジス
タ１４のコレクタ電流Ｉ_C5に、第５のトランジスタ１４
のエミッタ面積に対する第６のトランジスタ１６のエミ
ッタ面積の比を乗じた電流が流れ込むこととなる。すな
わち、第６のトランジスタ１６のコレクタ電流Ｉ_C6は、
下記する式２で表されるものとなる。

【００２６】 Ｉ_C6＝（Ｉ2−Ｉ_C4）×(Ａ６／Ａ５)・・・（式２）

【００２７】第７のトランジスタ１６のコレクタには、
第３の定電流源３２の出力電流Ｉ3から第６のトランジ
スタ１６のコレクタ電流Ｉ_C6を差し引いた電流が流れ込
み、しかも、第７及び第８のトランジスタ１６，１７の
エミッタ面積は同一であることから、第８のトランジス
タ１７のコレクタ電流Ｉ_C8は、第７のトランジスタ１６
のコレクタ電流と同一となる。すなわち、コレクタ電流
Ｉ_C8は、下記する式３で表されるものとなる。

【００２８】Ｉ_C8＝Ｉ3−Ｉ_C6・・・（式３）

【００２９】この式８を先の式１及び式２を用いて整理
すると、コレクタ電流Ｉ_C8は下記する式４で表される。

【００３０】 Ｉ_C8＝Ｉ3−｛Ｉ2−Ｉ_C1×（Ａ４／Ａ３）｝×(Ａ６／Ａ５)・・・（式４）

【００３１】第２のアンプ２の第２のバイアス電流Ｉ_B2
は、コレクタ電流Ｉ_C8そのものであるので、結局、第２
のアンプ２には、式４で表される大きさの電流が、第２
のバイアス電流Ｉ_B2として供給されることとなる（図２
（Ｃ）参照）。ここで、初期状態において、第１のトラ
ンジスタ１０のコレクタ電流Ｉ_C1が第１の定電流源３０
の出力電流Ｉ1であること、及び先の前提条件で示され
た具体的な数値を式４に代入すると、Ｉ_C8＝Ｉとなり、
第２のアンプ２には、第１乃至第５の定電流源３０〜３
４の出力電流Ｉと同一電流が第２のバイアス電流Ｉ_B2と
して供給されることとなる。

【００３２】そして、この第２のアンプ２へ供給される
第２のバイアス電流Ｉ_B2は、電源スイッチの投入後、第
１のトランジスタ１０のベース電圧が徐々に上昇するに
伴い、第１のトランジスタ１０に代わって第２のトラン
ジスタ１１が動作状態となることから、逆に減少してゆ
くこととなる（図２（Ｃ）参照）。具体的には、第２の
バイアス電流Ｉ_B2としてのＩ_C8が減少し始める条件は、
第６のトランジスタ１６のコレクタ電流Ｉ_C6が正の値に
なるときであり、先の式１及び式２を用いてその条件を
整理すると下記するとおりとなる。

【００３３】Ｉ_C6＝｛Ｉ2−Ｉ_C1×（Ａ４／Ａ３）｝×
(Ａ６／Ａ５)＞０

【００３４】したがって、コレクタ電流Ｉ_C6が正の値を
採るには、上記式中、中括弧の中が零以上となればよい
こととなる。すなわち、Ｉ2−Ｉ_C1×（Ａ４／Ａ３）＞
０が成立すればよいこととなり、これより、下記する式
５を得ることができる。

【００３５】 Ｉ_C1＜Ｉ2×（Ａ３／Ａ４）・・・（式５）

【００３６】すなわち、先に示された前提条件における
具体的数値の下では、Ｉ_C1＜Ｉ1となったときに、第２
のバイアス電流Ｉ_B2としてのＩ_C8が減少し始めることと
なる。そして、この第２のバイアス電流Ｉ_B2としてのＩ
_C8が零となるのは、Ｉ3＜Ｉ_C6が成立するときであり、
この不等式を先の式１及び式２を用いて整理すると下記
するとおりとなる。

【００３７】 Ｉ3＜｛Ｉ2−Ｉ_C1×（Ａ４／Ａ３）｝×(Ａ６／Ａ５)

【００３８】Ｉ_C1×（Ａ４／Ａ３）×(Ａ６／Ａ５)＜Ｉ
2×(Ａ６／Ａ５)−Ｉ3

【００３９】Ｉ_C8が零となるのは、上記不等式の左右が
等しくなるときであるので、上記式を整理して下記する
式６を得ることができる。

【００４０】 Ｉ_C1＝｛Ｉ2−Ｉ3×（Ａ５／Ａ６）｝×（Ａ３／Ａ４）・・・式（６）

【００４１】ここで、Ｉ_C1は、最終的にはＩ1の１／２
の電流値まで減少するために、式６により設定値として
求められるコレクタ電流Ｉ_C1は、それより小さな値に設
定するのが好適である。例えば、先の前提条件の下で
は、Ｉ_C1＝（２／３）×Ｉ1となったときにＩ_C8が零と
なる。

【００４２】次に、第１のアンプ１の第１のバイアス電
流Ｉ_B1について同様に解析する。まず、第２のトランジ
スタ１１のコレクタ電流をＩ_c2とすれば、このコレクタ
電流Ｉ_c2は、第９のトランジスタ１８のコレクタに流れ
込む。したがって、第１０のトランジスタ１９のコレク
タ電流Ｉ_C10としては、下記する式７に表される大きさ
の電流が流れることとなる。

【００４３】 Ｉ_C10＝Ｉ_C2×（Ａ１０／Ａ９）・・・（式７）

【００４４】さらに、第１１のトランジスタ２０のコレ
クタには、定電流Ｉ4から上述のコレクタ電流Ｉ_C10を差
し引いた電流が流れ、したがって、第１２のトランジス
タ２１のコレクタには、第１１のトランジスタ２０のコ
レクタ電流を、（Ａ１２／Ａ１１）倍した電流が流れ込
むこととなる。すなわち、第１２のトランジスタ２１の
コレクタ電流Ｉ_C12は、下記する式８で表されるものと
なる。

【００４５】 Ｉ_C12＝（Ｉ4−Ｉ_C10）×（Ａ１２／Ａ１１）・・・（式８）

【００４６】そして、第１３のトランジスタ２２のコレ
クタには、定電流Ｉ5から上述のコレクタ電流Ｉ_C12を差
し引いた電流が流れ込むことから、第１４のトランジス
タ２３のコレクタ電流Ｉ_C14は、下記する式９で表され
るものとなる。

【００４７】Ｉ_C14＝Ｉ5−Ｉ_C12・・・（式９）

【００４８】したがって、この式９を先の式７及び式８
を用いて整理すれば、下記する式１０を得る。

【００４９】 Ｉ_C14＝Ｉ5−｛Ｉ4−Ｉ_C2×（Ａ１０／Ａ９）｝×（Ａ１２／Ａ１１）・・・ （式１０）

【００５０】すなわち、第１のアンプ１の第１のバイア
ス電流Ｉ_B1として、式１０で表される電流が供給される
こととなる。実際には、電源スイッチの投入時におい
て、Ｉ_C2の初期値は零となり、また、先の前提条件か
ら、式１０は、下記する式１１で表される。

【００５１】Ｉ_C14＝Ｉ5−１.５×Ｉ4・・・（式１１）

【００５２】ここで、先の前提条件からＩ5＝Ｉ4である
ことから、Ｉ5−１.５×Ｉ4＜０であり、このことは、
図示されない電源スイッチ投入時においては、第１のア
ンプ１の第１のバイアス電流Ｉ_B1としての電流Ｉ_C14は
流れないことを意味し（図２（Ｄ）参照）、結局、第１
のアンプ１は、遮断状態とされることとなる。

【００５３】そして、第１のバイアス電流Ｉ_B1としての
電流Ｉ_C14が流れ出す条件は、Ｉ_C14＞０であり、この条
件式を先の式９、式８及び式７を用いて整理すると下記
する式１２を得る。

【００５４】 Ｉ_C2＞｛Ｉ4−Ｉ5×（Ａ１１／Ａ１２）｝×（Ａ９／Ａ１０）・・・（式１２ ）

【００５５】そして、前提条件における数値を代入する
と、具体的には、Ｉ_C2＞Ｉ／９となる。すなわち、Ｉ_C2
＝Ｉ／９に達すると第１のバイアス電流Ｉ_B1としての電
流Ｉ_C14が流れ出すこととなる（図２（Ｄ）参照）。こ
のＩ_C2カ゛最終値に達するのは、先の式８よりＩ_C12＝０
となるときであり、その値は、下記する式１３で表され
る。

【００５６】 Ｉ_C2＝Ｉ4×（Ａ９／Ａ１０）・・・（式１３）

【００５７】最終的には、Ｉ_C2は、定電流Ｉ1の１／２
となるため、式１３による設定値は、それより小さい値
に設定するのが好適である。そして、先の前提条件の下
では、Ｉ_C2＝Ｉ1×（１／３）となる。

【００５８】次に、上記構成における回路動作につい
て、図２を参照しつつ説明する。図示されない電源スイ
ッチが投入されると、ON/OFF制御回路４により、第１及
び第２のスイッチ４２，４３が閉成されると同時に、第
１乃至第５の定電流源３０〜３４が動作状態とされ、回
路は動作状態とされる（図２（Ａ）参照）。

【００５９】第１のスイッチ４２の閉成により、バイア
ス回路３の一方の入力端である第１のトランジスタ１０
のベースの電圧は、指数関数的に上昇する（図２（Ｂ）
参照）一方、バイアス回路３の他方の入力端である第２
のトランジスタ１１のベースの電圧は、第２のスイッチ
４３の閉成と略同時に第５及び第６の抵抗器２８，２９
によるいわゆる分圧電圧となる。

【００６０】このため、ON/OFF制御回路４のオン直後に
あっては、差動増幅回路６を構成する第１のトランジス
タ１０が動作状態となり、第２のトランジスタ１１は非
動作状態となる。したがって、第２のトランジスタ１１
のコレクタ電流は、零であることから第１のバイアス生
成回路７の終段の第１４のトランジスタ２３には電流が
流れず、第１のアンプ１への第１のバイアス電流Ｉ_B1の
供給がなされないため、第１のアンプ１は遮断状態とな
る（図２（Ｄ）参照）。

【００６１】一方、第１のトランジスタ１０のコレクタ
には、定電流Ｉ1がコレクタ電流として流れると同時
に、各カレントぺア４５〜４７の動作により、第２のバ
イアス生成回路８の終段の第８のトランジスタ１７に
は、先の式４で表されるコレクタ電流Ｉ_C8が流れ、これ
が第２のアンプ２の第２のバイアス電流Ｉ_B2として供給
されることとなる（図２（Ｃ）参照）。

【００６２】ON/OFF制御回路４のオン直後にあっては、
第２のアンプ２も第１のアンプ１同様に、いわゆる回路
の立ち上がり状態にあるため、第２のバイアス電流Ｉ_B2
が供給されても、入力される低周波信号の電圧レベルに
対応する本来の出力レベルで電流出力するには至らず、
回路の立ち上がりに応じて徐々に出力レベルが増大する
状態となる（図２（Ｅ）参照）。この点、いわゆる電流
出力型のコンダクタンスアンプではない第１のアンプ１
の場合には、回路が立ち上がり状態であっても、バイア
ス電流が供給されると、出力レベルが急激に立ち上がる
のとは異なる。そのため、第２のアンプ２の場合には、
上述のような動作開始直後の出力状態において、従来と
異なり、雑音を生ずるようなことがない。

【００６３】電源スイッチの投入から時間を経るに伴
い、第１のトランジスタ１０のベース電圧が上昇し、第
１のトランジスタ１０のコレクタ電流が徐々に減少する
一方、第２のトランジスタ１１のコレクタ電流が徐々に
流れ始める。これによって、第２のバイアス電流Ｉ_B2は
徐々に減少する（図２（Ｃ）参照）一方、第１のバイア
ス電流Ｉ_B1が徐々に流れ始める（図２（Ｄ）参照）。そ
して、第１のトランジスタ１０のベース電圧が所定値と
なったところで、第２のバイアス電流Ｉ_B2は零となる一
方、第２のトランジスタ１１には、式１３で表される所
定の電流が流れ、第１のバイアス電流Ｉ_B1が所定値に達
し（図２（Ｄ）参照）、第２のアンプ２に代わって出力
状態が安定した第１のアンプ１により、入力信号が増幅
出力されることとなる（図２（Ｄ）及び図２（Ｅ）参
照）。

【００６４】なお、上述した回路例においては、ｎｐｎ
形のバイポーラトランジスタを用いたが、勿論ｐｎｐ形
であってもよく、さらには、ＦＥＴ等の他の種類のトラ
ンジスタであってもよいものである。

【００６５】

【発明の効果】以上、述べたように、本発明によれば、
電流出力型のアンプを電源投入時に用いるようにし、そ
の後、非電流出力型の従来構成のアンプを用いて増幅出
力を得るように構成することにより、従来と異なり、電
源投入時にあっても出力レベルが緩慢に立ち上がるの
で、電源投入時に従来のような耳障りな雑音を生ずるこ
とがなく、増幅装置の出力信号の品質の向上を図ること
ができる。また、従来のような雑音をマスクするための
擬音を発生するような特別の回路を用いることがないの
で、比較的簡易な構成により実現することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における回路構成例を示す
回路図である。

【図２】図１に示された回路例の動作を説明するための
主要部における波形図であり、図２（Ａ）はON/OFF制御
回路のオン・オフに対するタイミングチャート、図２
（Ｂ）はON/OFF制御回路のオン・オフに対する第１及び
第２の抵抗器の相互の接続点における電圧変化を示す波
形図、図２（Ｃ）はON/OFF制御回路のオン・オフに対す
る第２のアンプに供給されるバイアス電流の変化を示す
波形図、図２（Ｄ）はON/OFF制御回路のオン・オフに対
する第１のアンプに供給されるバイアス電流の変化を示
す波形図、図２（Ｅ）はON/OFF制御回路のオン・オフに
対する増幅出力の変化を示す波形図である。

【図３】従来の低周波増幅装置の回路構成例を示す回路
図である。

【図４】図３に示された回路例の動作を説明するための
主要部における波形図であり、図４（Ａ）はON/OFF制御
回路のオン・オフに対するタイミングチャート、図４
（Ｂ）はON/OFF制御回路のオン・オフに対する差動増幅
器の非反転入力端子に印加される基準電圧の変化を示す
波形図、図４（Ｃ）はON/OFF制御回路のオン・オフに対
する増幅出力の変化を示す波形図である。

【符号の説明】

１…第１のアンプ ２…第２のアンプ ３…バイアス回路 ４…ON/OFF制御回路 ６…差動増幅回路 ７…第１のバイアス生成回路 ８…第２のバイアス生成回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 差動増幅を行う第１のアンプと、差動増
   幅を行う電流出力型の第２のアンプとが、前記第１及び
   第２のアンプの出力端子同士が接続される一方、相互の
   非反転入力端子には、電源投入後、時間経過に略比例す
   るようにして暫増して所定電圧となる基準電圧が印加さ
   れ、相互の反転入力端子には被増幅信号が印加されるよ
   う設けられてなる増幅装置における雑音抑止回路であっ
   て、 電源が投入されてから所定時間の間、前記第２のアンプ
   に対してのみバイアス電流を供給し、その後、前記第１
   のアンプに対してのみバイアス電流を供給するよう構成
   されてなるバイアス手段を設けてなることを特徴とする
   増幅装置における雑音抑止回路。
2. 【請求項２】 バイアス手段は、第２のアンプに対する
   バイアス電流が零となる際、徐々に減少させる一方、第
   １のアンプに対するバイアス電流が徐々に増大されるよ
   う構成されてなるものであることを特徴とする請求項１
   記載の増幅装置における雑音抑止回路。
3. 【請求項３】 バイアス手段は、２つのトランジスタを
   用いてなる差動増幅回路と、前記差動増幅回路の出力電
   流を基にバイアス電流を出力する第１及び第２のバイア
   ス生成回路とを具備し、 前記差動増幅回路を構成する第１のトランジスタのベー
   スには、電源投入後、時間経過に略比例するようにして
   暫増して所定電圧となる基準電圧が印加される一方、前
   記差動増幅回路を構成する第２のトランジスタのベース
   には、電源投入と同時に所定電圧が印加されるよう構成
   され、 前記第１のトランジスタのコレクタ電流がカレントミラ
   ー回路を用いてなる第１のバイアス生成回路を介して第
   ２のアンプのバイアス電流として供給され、前記第２の
   トランジスタのコレクタ電流がカレントミラー回路を用
   いてなる第２のバイアス生成回路を介して第１のアンプ
   のバイアス電流として供給されるよう構成されてなるこ
   とを特徴とする請求項１または２記載の増幅装置におけ
   る雑音抑止回路。