KR100768091B1 - 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로 - Google Patents

넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로 Download PDF

Info

Publication number
KR100768091B1
KR100768091B1 KR1020060081309A KR20060081309A KR100768091B1 KR 100768091 B1 KR100768091 B1 KR 100768091B1 KR 1020060081309 A KR1020060081309 A KR 1020060081309A KR 20060081309 A KR20060081309 A KR 20060081309A KR 100768091 B1 KR100768091 B1 KR 100768091B1
Authority
KR
South Korea
Prior art keywords
transconductor
transistor
transconductance
input
mos transistor
Prior art date
Application number
KR1020060081309A
Other languages
English (en)
Inventor
김영호
박성수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060081309A priority Critical patent/KR100768091B1/ko
Priority to US11/644,066 priority patent/US7492226B2/en
Application granted granted Critical
Publication of KR100768091B1 publication Critical patent/KR100768091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45056—One or both transistors of the cascode stage of a differential amplifier being composed of more than one transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45642—Indexing scheme relating to differential amplifiers the LC, and possibly also cascaded stages following it, being (are) controlled by the common mode signal derived to control a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에서는 저전압 전원 및 단채널 길이(short channel length)를 가지는 차동쌍 입력 트랜지스터를 사용하여도 넓은 선형 입력 범위를 제공할 수 있는 트라이오드 영역형 트랜스컨덕터 회로(triode region type Operational Trans-conductance Amplifier, OTA)를 제공하기 위한 것으로, 이를 위해 본 발명은 제1 입력 트랜지스터를 통해 차동쌍 입력전압을 입력받아 기본 트랜스컨덕턴스를 출력하는 제1 트랜스컨덕터부와, 상기 기본 트랜스컨덕턴스의 선형성을 보상하여 최종 트랜스컨덕턴스의 선형 범위를 확장시키기 위하여 상기 제1 입력 트랜지스터와 병렬 접속된 제2 입력 트랜지스터를 통해 왜곡(distortion) 트랜스컨덕턴스를 생성하는 제2 트랜스컨덕터부를 포함하는 고선형 트라이오드 영역형 트랜스컨덕터 회로를 제공한다.
트랜스컨덕터, 선형성, 트라이오드 영역형 트랜스컨덕터, 왜곡, 트랜스컨덕턴스,

Description

넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터 회로{TRIOD REGION TYPED TRANSCONDUCTOR CIRCUIT WITH WIDE LINEARIZATION RANGE}
도 1은 모스 트랜지스터로 구현되는 종래기술에 따른 트랜스컨덕터의 선형화 구조의 일 예를 도시한 회로도.
도 2는 모스 트랜지스터로 구현되는 종래기술에 따른 트랜스컨덕터의 선형화 구조의 다른 예를 도시한 회로도.
도 3은 모스 트랜지스터로 구현되는 종래기술에 따른 트랜스컨덕터의 선형화 구조의 또 다른 예를 도시한 회로도.
도 4는 도 3에 도시된 선형화 구조의 동작을 설명하기 위하여 도시한 등가 회로도.
도 5는 도 3에 도시된 선형화 구조의 입력전압에 대한 출력전류 및 트랜스컨덕턴스 특성을 도시한 그래프.
도 6은 본 발명의 실시예1에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
도 7은 도 6에 도시된 트랜스컨덕터 회로의 입력전압에 대한 트랜스컨덕턴스 특성을 도시한 그래프.
도 8은 도 6에 도시된 트랜스컨덕터 회로의 입력전압에 대한 출력전류 특성을 도시한 그래프.
도 9는 도 6에 도시된 트랜스컨덕터 회로의 입력전압에 대한 전체 하모닉 왜곡 특성을 도시한 회로도.
도 10은 본 발명의 실시예2에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
도 11은 본 발명의 실시예3에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
도 12는 본 발명의 실시예4에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
도 13은 본 발명의 실시예5에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
도 14는 본 발명의 실시예6에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
도 15는 본 발명의 실시예7에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
도 16은 본 발명의 실시예8에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
61 : 제1 트랜스컨덕터
62 : 제2 트랜스컨덕터
621 : 제1 왜곡 트랜스컨덕턴스 생성부
622 : 제2 왜곡 트랜스컨덕턴스 생성부
611 : 제1 증폭기
612 : 제2 증폭기
613 : 제1 전류원
614 : 제2 전류원
615 : 공통 모드 증폭기
본 발명은 반도체 설계 기술에 관한 것으로, 특히 트라이오드 영역형(triode region type) 트랜스컨덕터(Operational Trans-conductance Amplifier, OTA) 회로에 관한 것이다.
일반적으로, 트랜스컨덕터(Operational Trans-conductance Amplifier)는 입력되는 전압을 비례적인 출력전류로 변환해주는 회로로 능동필터(active filter), 아날로그/디지털 컨버터(analog-digital converter), 델타-시그마 모듈레이터(delta-sigma modulator), 멀티플라이어(multiplier), 발진기(oscillators), 적 분기, 자이레이터(gyrator) 등과 같은 아날로그 회로 등의 다양한 영역에서 사용되고 있다.
이러한 트랜스컨덕터는 다음과 같은 특성들을 갖추어야 한다. 첫째, 부하 효과를 줄이기 위해 매우 큰 입출력 임피던스(impedance)를 가져야 한다. 둘째, 입력 주파수에 무관하여 출력 전류의 크기 및 위상을 일정하게 유지하기 위해 무한대의 동작 주파수 대역을 가져야 한다. 셋째, 전압-전류 변환을 넓은 범위에서 쉽게 튜닝(tuning)할 수 있어야 한다. 넷째, 출력 직류전압이 입력 직류전압 근처로 잡아 줄 수 있도록 동상 신호 제거비(Common Mode Rejection Ratio, CMRR)가 높아야 한다. 다섯번째, 선형 입력 전압 범위 내에서 항상 입력에 일정한 비율로 출력 전류를 흘려야 한다. 이 중에서, 선형 입출력 범위는 트랜스컨덕터의 특성을 결정짓는가장 중요한 파라미터(parameter)이다. 특히, 시스템에서 요구하는 신호대 잡음비(signal/noise ratio) 및 왜곡(distortions)비를 만족시키기 위해서는 선형 입출력 범위가 넓어야 함은 물론이고, 선형 범위 내에서 오차범위 내의 일정한 값을 유지하여야 한다.
현재 시장에서 요구되는 무선통신 SoC 설계 칩들을 보면 고집적화와 저전력화에 주력하고 있다. 이러한 방향은 딥 서브 마이크론(deep sub-micron) 공정 및 1V 이하의 낮은 전원을 사용하는 것이 필수적이다. 그렇지만 시스템 스펙(system spec)을 만족시키기 위한 설계환경은 더욱 열악해졌기 때문에 회로 설계자들은 큰 어려움을 겪게 된다. 따라서 낮은 전원전압으로 동일 잡음 환경에서 넓은 동적영역(dynamic range)을 확보하기 위해서는 넓은 선형 입출력 범위를 가지는 회로연구 가 선행되어야 할 것이다.
지금까지 알려져 있는 트랜스컨덕터의 선형화 방법은 매우 다양하다. 이 중 CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터로 구현된 트랜스컨덕터는 크게 세가지로 분류할 수 있다. 즉, 포화 영역(saturation region)에서 동작하는 트랜지스터를 이용하는 회로 구조, 트라이오드 영역(triode region)에서 동작하는 트랜지스터를 이용하는 회로 구조, 아니면 이들이 조합된 구조를 이용하는 회로 구조로 분류할 수 있다.
먼저, 도 1에 도시된 바와 같이, 포화 영역에서 동작하는 트랜지스터를 이용하는 회로 구조로서, 보통 '축퇴 차동쌍(degenerated differential pairs)' 구조로 불리어진다. 축퇴 차동쌍 구조는 선형성을 유지하기 위하여 포화 영역 입력 MOSFEF(Metal Oxide Semiconductor Field Effect Transistor)(이하, 모스라 함) 트랜지스터(M1, M2)에 튜닝 가능한 저항(미도시) 또는 트라이오드 영역에서 동작하는 모스 트랜지스터로 이루어진 모스 저항(MR)을 연결하여 선형성을 유지하는 방법이다. 그러나, 이 구조는 튜닝이 가능한 저항 성분이 입력 트랜지스터(M1, M2)의 소스(source)에서 바라본 임피던스 '1/Gm1 , 2'보다 작은 경우 선형성이 떨어지는 경향이 있다.
그 다음으로, 도 2에 도시된 바와 같이, 스퀘어 로(square-law) 구조로서, 도 1에 도시된 구조에서 저항 성분이 제거된 대신에 추가로 모스 트랜지스터(M3, M4)가 추가적으로 포함된 구조이다. 모든 트랜지스터(M1, M2, M3, M4)는 포화 영역 에서 동작한다. 이러한 구조는 큰 전류 이득을 얻을 수 있다는 이점 때문에 고주파 시스템에 널리 사용되고 있지만, 선형 특성이 우수하지 못하며, 선형 입력 범위가 좁은 단점이 있다.
마지막으로, 도 3에 도시된 바와 같이, 트라이오드 영역에서 동작하는 트랜지스터를 이용하는 회로 구조로서, 입력 전압에 선형적인 전류 특성을 보이는 트라이오드 영역 동작 모스 트랜지스터를 입력 트랜지스터(M1, M2)로 사용한다. 이때, 입력 트랜지스터(M1, M2)가 항상 트라이오드 영역에 동작할 수 있도록 레귤레이티드 캐스코드(regulated cascode) 회로를 더 포함하며, 레귤레이티드 캐스코드 회로는 증폭기(31, 32)와, 증폭기(31, 32)와 각각 연결된 MOS 트랜지스터(M3, M4)로 이루어진다. 입력 트랜지스터(M1, M2)의 드레인-소스 간 전압(Vds)(이하, 드레인-소스 전압이라 함)은 트랜지스터가 트라이오드 영역에 존재하도록 고정되는 작은 값이며, 이 값에 따라 트랜스컨덕턴스 값과 튜닝 영역이 결정된다. 이때, 드레인-소스 간 전압은 증폭기(31, 32)의 각 정단자(+)로 입력되는 직류전압(Vc)을 이용하여 조절할 수 있다.
전술한 구조 중에서 도 1에 도시된 축퇴 차동쌍 구조의 트랜스컨덕터와 도 2에 도시된 스퀘어 로 구조의 트랜스컨덕터는 고속 동작과 고 이득을 얻기에 유리하지만, 도 3에 도시된 트라이오드 영역에서 동작하는 트랜스컨덕터에 비해 선형 입력 범위를 확장하고 왜곡 성분을 감소시켜야 할 필요가 있다. 또한 포화 영역 동작이라 저전압 회로에 적절하지 못하다는 단점을 가진다. 더욱이, 트라이오드 영역에 동작시키는 방법보다 선형 영역이 좁고, 선형 범위 내에서 트랜스컨덕턴스의 오차 범위도 크다.
한편, 도 3에 도시된 이득-증대 증폭기 궤환(gain-boosting amplifier feedback)을 이용한 트라이오드 영역형 트랜스컨덕터에 있어서, 넓은 선형 특성을 얻기 위해서는 모스 트랜지스터(M1, M2)의 게이트 단자에 입력되는 입력 직류전압을 증가시키면 된다. 그러나, 실제로 게이트 입력 직류전압을 증대시키면 더 이상 넒은 신호범위에서 일정한 트랜스컨덕턴스를 유지하지 못한다. 그 이유는 게이트 전압이 증가함에 따라 전하가 게이트 산화막을 향해 끌려오다가 게이트 산화막의 에너지 장벽에 막혀 다시 채널쪽으로 튕기는 현상, 다시 말하면 반전 캐리어들과 게이트 산화막 사이의 충돌(scattering) 현상이 발생하여 캐리어의 이동 속도(drift velocity)가 감소하기 때문이다.
따라서, 실제적인 상황에서는 출력전류(Io1, Io2)가 입력전압(Vp, Vm)의 증가에 따라 선형적으로 증가하지 못하고, 오히려 감쇠하는 현상이 발생된다. 이와 마찬가지로 트랜스컨덕턴스도 일정한 값으로 유지되지 못하고 감소된다. 도 3에 도시된 바와 같이 차동쌍(differential pairs) 입력을 사용하는 경우에는 단일 입력에 비해 높은 선형성을 확보할 수는 있으나, 완전한 선형성을 얻는데에는 한계가 있다. 그 이유는 전술한 바와 같이, 게이트 입력전압에 의한 이동도(electron mobility)의 변화로 차동쌍 입력 구조에서도 비선형 특성이 여전히 나타나기 때문이다.
도 4 및 도 5에 도시된 바와 같이, 입력신호(Vin)가 커질수록 모스 트랜지스터(M1)(또는, M2)의 전류(I1)(또는, I2)는 상당히 큰 비선형 특성을 나타낸다. 비 록, 단일 입력 구조보다 차동쌍 입력 구조가 비선형성 특성이 개선되고 보다 넓은 선형 전류 범위를 확보할 수는 있으나, 전술한 이유 때문에 제한된 선형범위를 확보할 수 밖에 없다.
한편, 낮은 전원전압에서 트랜스컨덕터의 출력 스윙(swing)이 포화상태에 빠져 신호 왜곡을 초래하지 않기 위해서는 충분한 전압(voltage headroom)을 확보해야 한다. 그러기 위해서는 모스 트랜지스터(M1, M2)의 드레인-소스 전압(Vx, 도 4참조)은 되도록 낮은 값을 가져야 한다. 그러나, 드레인-소스 전압(Vx) 값이 낮아질수록 원하는 트랜스컨덕턴스 값을 만족시키기 위해 모스 트랜지스터의 폭/길이 비(With/Length ratio)는 상대적으로 커지게 된다. 이 경우, 장채널길이(long channel length)를 가진 트랜지스터를 입력 트랜지스터로 사용한다면 폭 또한 상대적으로 큰 값을 가지게 되므로 주파수 특성에 악 영향을 주게 된다. 즉, 입력 트랜지스터 면적 증가로 인해 큰 커패시턴스(capacitance) 값을 생성해서 동작 가능한 주파수 범위가 낮아질 수밖에 없다. 그러므로, 입력 트랜지스터의 채널길이는 원활한 주파수 동작을 위해 단채널길이(short channel length)로 가져 가야한다. 그러나 입력 트랜지스터의 길이가 단채널(0.18㎛ 이하)로 갈수록 장채널과 달리 여러 단채널효과(short-channel effect)들로 인해 입력 선형 범위가 더욱 좁아지는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으 로서, 저전압 전원 및 단채널 길이를 가지는 차동쌍 입력 트랜지스터를 사용하여도 넓은 선형 입력 범위를 제공할 수 있는 트라이오드 영역형 트랜스컨덕터 회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 제1 차동 입력 트랜지스터를 통해 차동쌍 입력전압을 입력받아 기본 트랜스컨덕턴스를 출력하는 제1 트랜스컨덕터부와, 상기 기본 트랜스컨덕턴스의 선형성을 보상하여 최종 트랜스컨덕턴스의 선형 범위를 확장시키기 위한 왜곡 트랜스컨덕턴스를 생성하기 위하여 상기 제1 차동 입력 트랜지스터와 병렬 접속된 제2 차동 입력 트랜지스터를 통해 상기 차동쌍 입력전압을 입력받는 제2 트랜스컨덕터부를 포함하는 트라이오드 영역형 트랜스컨덕터 회로를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 또한 명세서 전체에 걸쳐서 동일한 도면부호(또는, 참조부호)로 표시된 부분은 동일한 요소들을 나타낸다.
실시예1
도 6은 본 발명의 실시예1에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다.
도 6을 참조하면, 본 발명의 실시예1에 따른 트랜스컨덕터 회로는 차동쌍 입력전압(Vp, Vm)을 각각 입력받아 기본 트랜스컨덕턴스를 출력하는 제1 트랜스컨덕터부(61)와, 차동쌍 입력전압(Vp, Vm)을 각각 입력받아 왜곡 트랜스컨덕턴스를 생성하고, 상기 기본 트랜스컨덕턴스와 상기 왜곡 트랜스컨덕턴스를 중첩시키며, 이를 통해 트랜스컨덕터부(61)의 트랜스컨덕턴스의 선형성을 보상하여 넓은 선형 범위 내에서 일정한 크기의 최종 트랜스컨덕턴스를 유지시키기 위한 제2 트랜스컨덕터부(62)를 포함한다.
제1 트랜스컨덕터부(61)는 NMOS 트랜지스터로 이루어진 제1 내지 제4 모스 트랜지스터(M1, M2, M3, M4)와, 제3 및 제4 모스 트랜지스터(M3, M4)와 함께 레귤레이티드 캐스코드 회로를 구성하는 제1 및 제2 증폭기(611, 612)와, PMOS 트랜지스터로 이루어지고, 일정한 전류를 공급하는 제1 및 제2 전류원(613, 614)을 포함한다.
제1 모스 트랜지스터(M1)는 트라이오드 영역에서 동작한다. 이러한 제1 모스 트랜지스터(M1)의 게이트 단자를 통해서는 차동쌍 입력전압(Vp)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제1 노드(N1)에 연결된다. 제2 모스 트랜지스터(M2)는 트라이오드 영역에서 동작한다. 이러한 제2 모스 트랜지스터(M2)의 게이트 단자를 통해서는 차동쌍 입력전압(Vm)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제2 노드(N2)에 연결된다. 제3 모스 트랜지스터(M3)의 게이트 단자는 제1 증폭기(611)의 출력단자에 연결되고, 소스 단자는 제1 노드(N1)에 연결되며, 드레인 단자는 제1 전류원(613)과 연결된다. 제4 모스 트랜 지스터(M4)의 게이트 단자는 제1 증폭기(612)의 출력단자에 연결되고, 소스 단자는 제2 노드(N2)에 연결되며, 드레인 단자는 제2 전류원(614)과 연결된다. 제1 증폭기(611)의 두 입력 단자들 중 하나(정단자(+))는 기준 전압(Vc)이 입력되고, 다른 하나(부단자(-))는 제1 노드(N1)에 연결된다. 이러한 제1 증폭기(611)는 제1 노드(N1) 에서의 노드 전압(Vx)을 기준 전압(Vc)과 비교하여 노드 전압(Vx)을 항상 일정하게 제어한다. 제2 증폭기(612)의 정단자(+)는 기준 전압(Vc)이 입력되고, 부단자(-)는 제2 노드(N2)에 연결된다. 이러한 제2 증폭기(612)는 제2 노드(N2) 에서의 노드 전압(Vx)을 기준 전압(Vc)과 비교하여 노드 전압(Vx)을 항상 일정하게 제어한다.
제2 트랜스컨덕턴스부(62)는 제1 왜곡 트랜스컨덕턴스를 생성하는 제1 왜곡 트랜스컨덕턴스 생성부(621)와, 상기 제1 왜곡 트랜스컨덕턴스와 서로 다른 특성을 갖는 제2 왜곡 트랜스컨덕턴스를 생성하는 제2 왜곡 트랜스컨덕턴스 생성부(622)를 포함한다.
제1 왜곡 트랜스컨덕턴스 생성부(621)는 제1 및 제2 저항(R1A, R2A)과, NMOS 트랜지스터로 이루어진 제5 및 제6 모스 트랜지스터(M1A, M2A)로 이루어진다. 제1 저항(R1A)은 제1 노드(N1)와 제5 모스 트랜지스터(M1A)의 드레인 단자 사이에 연결된다. 제5 모스 트랜지스터(M1A)는 트라이오드 영역에서 동작한다. 이러한 제5 모스 트랜지스터(M1A)의 게이트 단자를 통해서는 차동쌍 입력전압(Vp)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제1 저항(R1A)과 직렬 연결된다. 제2 저항(R2A)은 제2 노드(N2)와 제6 모스 트랜지스터(M2A)의 드레인 단자 사 이에 연결된다. 제6 모스 트랜지스터(M2A)는 트라이오드 영역에서 동작한다. 이러한 제6 모스 트랜지스터(M2A)의 게이트 단자를 통해서는 차동쌍 입력전압(Vm)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제2 저항(R2A)과 직렬 연결된다.
제2 왜곡 트랜스컨덕턴스 생성부(622)는 제3 및 제4 저항(R1B, R2B)과, NMOS 트랜지스터로 이루어진 제7 및 제8 모스 트랜지스터(M1B, M2B)로 이루어진다. 제3 저항(R1B)은 제1 노드(N1)와 제7 모스 트랜지스터(M1B)의 드레인 단자 사이에 연결된다. 제7 모스 트랜지스터(M1B)는 트라이오드 영역에서 동작한다. 이러한 제7 모스 트랜지스터(M1B)의 게이트 단자를 통해서는 차동쌍 입력전압(Vp)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제3 저항(R1B)과 직렬 연결된다. 제4 저항(R2B)은 제2 노드(N2)와 제8 모스 트랜지스터(M2B)의 드레인 단자 사이에 연결된다. 제8 모스 트랜지스터(M2B)는 트라이오드 영역에서 동작한다. 이러한 제8 모스 트랜지스터(M2B)의 게이트 단자를 통해서는 차동쌍 입력전압(Vm)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제4 저항(R2B)과 직렬 연결된다.
이하, 본 발명의 실시예1에 따른 트랜스컨덕터 회로의 동작 특성을 설명하면 다음과 같다.
먼저, 제1 왜곡 트랜스컨덕턴스 생성부(621)의 동작 특성을 설명하기로 한다. 제5 모스 트랜지스터(M1A)의 드레인-소스 전압(V1a)은 제1 저항(R1A)의 저항값에 따라 조절할 수 있으며, 이를 통해, 제1 저항(R1A)과 제5 모스 트랜지스터(M1A) 에 의해 생성된 왜곡 트랜스컨덕턴스의 기울기를 변화시킨다. 이와 마찬가지로, 제6 모스 트랜지스터(M2A)의 드레인-소스 전압(V2a)은 제2 저항(R2A)의 저항값에 따라 조절할 수 있으며, 이를 통해, 제2 저항(R2A)과 제6 모스 트랜지스터(M2A)에 의해 생성된 왜곡 트랜스컨덕턴스의 기울기를 변화시킨다. 즉, 제5 및 제6 모스 트랜지스터(M1A, M2A) 각각의 드레인-소스 전압(V1a, V2a)은 직렬 저항인 제1 및 제2 저항(R1A, R2A)을 흐르는 전류(I1a, I2a)에 의해 결정-저항값과 전류의 곱에 의해 결정-되며, 이를 통해, 제1 왜곡 트랜스컨덕턴스 생성부(621)의 제1 왜곡 트랜스컨덕턴스를 조절할 수 있다.
또한, 제2 왜곡 트랜스컨덕턴스 생성부(622)의 동작 특성을 설명하기로 한다. 제7 모스 트랜지스터(M1B)의 드레인-소스 전압(V1b)은 제3 저항(R1B)의 저항값에 따라 조절할 수 있으며, 이를 통해, 제3 저항(R1B)과 제7 모스 트랜지스터(M1B)에 의해 생성된 왜곡 트랜스컨덕턴스의 기울기를 변화시킨다. 이와 마찬가지로, 제8 모스 트랜지스터(M2B)의 드레인-소스 전압(V2b)은 제4 저항(R2B)의 저항값에 따라 조절할 수 있으며, 이를 통해, 제4 저항(R2B)과 제8 모스 트랜지스터(M2B)에 의해 생성된 왜곡 트랜스컨덕턴스의 기울기를 변화시킨다. 즉, 제7 및 제8 모스 트랜지스터(M1B, M2B) 각각의 드레인-소스 전압(V1b, V2b)은 제3 및 제4 저항(R1A, R2A)을 흐르는 전류(I1b, I2b)에 의해 결정-저항값과 전류의 곱에 의해 결정-되며, 이를 통해, 제2 왜곡 트랜스컨덕턴스 생성부(622)의 제2 왜곡 트랜스컨덕턴스를 조절할 수 있다.
상기에서 설명한 바와 같이, 제1 및 제2 왜곡 트랜스컨덕턴스 생성부(621, 622)는 저항들(R1A, R2A, R1B, R2B)과 모스 트랜지스터들(M1A, M2A, M1B, M2B)의 크기(W/L)를 조절하고, 이를 통해 입력전압에 대한 출력전류를 비 선형적으로 변화시켜 제1 및 제2 왜곡 트랜스컨덕턴스를 생성할 수 있다. 예컨대, 저항들(R1A, R2A, R1B, R2B)을 고정시키고, 모스 트랜지스터들(M1A, M2A, M1B, M2B)의 크기 비(M1A(W/L)/M2A(W/L)=M1B(W/L)/M2B(W/L))를 다르게 하거나, 모스 트랜지스터들(M1A, M2A, M1B, M2B)의 크기 비를 고정시키고, 저항들(R1A, R2A, R1B, R2B)의 저항 비(R1A/R2A=R1B/R2B)를 다르게 하여 입력전압에 대한 출력전류를 비 선형적으로 변화시킬 수 있다.
이러한 방법으로 제1 및 제2 왜곡 트랜스컨덕턴스 생성부(621, 622)는 각각 제1 및 제2 왜곡 트랜스컨덕턴스를 생성하고, 이렇게 생성된 제1 및 제2 왜곡 트랜스컨덕턴스와, 제1 트랜스컨덕터부(61)로부터 생성된 기본 트랜스컨덕턴스를 중첩시켜 비 선형성을 갖는 구간에서의 제1 트랜스컨덕터부(61)의 트랜스컨덕턴스를 선형성을 갖도록 보상하여 줌으로써 전체 트랜스컨덕턴스 값의 선형성을 확장시킬 수 있다.
이하, 도 3에 도시된 종래기술에 따른 트랜스컨덕터 회로(61)와 도 6에 도시된 본 발명의 실시예1에 따른 트랜스컨덕터 회로의 동작 특성을 도 7 내지 도 9를 결부시켜 비교 설명하기로 한다.
도 7 내지 도 9는 주파수 동작영역의 감소를 고려하여 모스 트랜지스터들(M1A, M1B, M2A, M2B)의 크기 비는 고정하고, 저항들(R1A, R1B, R2A, R2B)의 저항비(R1A/ R2A, R1B/R2B)를 다르게 설정하여 측정한 시뮬레이션(simulation) 값이 다. 즉, 도 7 내지 도 9는 'R1A < R2A', 'R1B < R2B' 조건 하에서 측정한 시뮬레이션 값이다.
먼저, 도 7은 도 3에 도시된 종래기술에 따른 트라이오드 영역형 트랜스컨덕터 회로의 트랜스컨덕턴스와 도 6에 도시된 본 발명의 실시예1에 따른 트라이오드 영역형 트랜스컨덕터 회로의 트랜스컨덕턴스를 상호 비교하기 위하여 도시한 특성 그래프이다. 여기서, 'X'축은 입력전압을 나타내고, 'Y'축은 트랜스컨덕턴스를 나타낸다.
도 7에서 '71'는 도 3에 도시된 종래기술에 따른 트라이오드 영역형 트랜스컨덕터 회로의 트랜스컨덕턴스를 나타낸 파형이고, '72'는 도 6에 도시된 본 발명의 실시예1에 따른 트라이오드 영역형 트랜스컨덕터 회로의 트랜스컨덕턴스를 나타낸 파형이다. 또한, '73'은 도 6에 도시된 본 발명의 실시예1에 따른 제1 왜곡 트랜스컨덕턴스 생성부(621)를 통해 얻어진 제1 왜곡 트랜스컨덕턴스를 나타낸 파형이고, '74'는 제2 왜곡 트랜스컨덕턴스 생성부(622)를 통해 얻어진 제2 왜곡 트랜스컨덕턴스를 나타낸 파형이다.
도 7에 도시된 바와 같이, 본 발명의 실시예1에 따른 트랜스컨덕턴스(72)는 도 3에 도시된 종래기술에 따른 트랜스컨덕턴스(71)와, 제1 및 제2 왜곡 트랜스컨덕턴스(73, 74)를 합한 총합으로 얻어진다. 즉, 제1 및 제2 왜곡 트랜스컨덕턴스(73, 74)는 도 3에 도시된 종래기술에 따른 트랜스컨덕터 회로를 통해 얻어지는 비선형 구간에서의 트랜스컨덕턴스(71)의 선형성을 보상하여 주며, 이를 통해 종래기술에 비해 일정한 트랜스컨덕턴스 값을 유지하는 선형영역 구간이 넓게 확장된 것(화살표 참조)을 알 수 있다.
한편, 도 8은 도 3에 도시된 종래기술에 따른 트랜스컨덕터 회로와 도 6에 도시된 본 발명의 실시예1에 따른 트랜스컨덕터 회로의 전압-전류특성을 상호 비교하기 위하여 도시한 특성 그래프이다. 여기서, 'X'축은 입력전압을 나타내고, 'Y'축은 출력전류를 나타낸다.
도 8에서 '81'는 도 3에 도시된 종래기술에 따른 트라이오드 영역형 트랜스컨덕터 회로의 전압-전류 특성 파형을 나타내며, 이에 대한 트랜스컨덕턴스 파형이 도 7의 '71'이 되고, '82'는 도 6에 도시된 본 발명의 실시예1에 따른 트라이오드 영역형 트랜스컨덕터 회로의 전압-전류 특성 파형을 나타내며, 이에 대한 트랜스컨덕턴스 파형이 도 7의 '72'이 된다.
도 8에 도시된 바와 같이, 본 발명의 실시예1에 따른 트랜스컨덕터 회로가 도 3에 도시된 종래기술에 따른 트랜스컨덕터 회로에 비해 더 넓은 선형 입출력 특성을 갖는 것을 알 수 있다.
한편, 도 9는 도 3에 도시된 종래기술에 따른 트랜스컨덕터 회로(61)와 도 6에 도시된 본 발명의 실시예1에 따른 트랜스컨덕터 회로의 입력에 대한 출력전류 왜곡(distrotion) 정도를 알 수 있는 전체 하모니 왜곡(Total Harmonic Distortion, THD) 특성 그래프이다. 여기서, 'X'축은 입력전압을 나타내고, 'Y'축은 전체 하모니 왜곡을 나타낸다.
도 9에서 '91'는 도 3에 도시된 종래기술에 따른 트라이오드 영역형 트랜스컨덕터 회로의 전체 하모니 왜곡 특성 파형을 나타내며, '92'는 도 6에 도시된 본 발명의 실시예1에 따른 트라이오드 영역형 트랜스컨덕터 회로의 전체 하모니 왜곡 특성을 나타낸다.
도 9에 도시된 바와 같이, 1% 오차범위 내에서 종래기술에 따른 트랜스컨덕터 회로는 대략 0.6Vp 선형입력범위를 갖지만, 본 발명의 실시예1에 따른 트랜스컨덕터 회로는 0.75Vp 선형입력범위를 갖는 것을 알 수 있다.
상기에 설명한 도 7 내지 도 9에 도시된 시뮬레이션 결과들을 종합하여 볼 때, 도 6에 도시된 본 발명의 실시예1에 따른 트라이오드 영역형 트랜스컨덕터 회로가 도 3에 도시된 종래기술에 따른 트랜스컨덕터 회로에 비해 선형특성이 개선된 것을 알 수 있다.
실시예2
도 10은 본 발명의 실시예2에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다. 도 10에서 도 6과 동일한 도면 번호는 동일한 요소를 나타낸다. 따라서, 도 6을 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 10을 참조하면, 본 발명의 실시예2에 따른 트랜스컨덕터 회로는 모스 저항으로 구현되는 능동 저항 소자를 사용하였다는 점에서 수동 저항기를 사용한 실시예1과 상이하다. 즉, 본 발명의 실시예2에 따른 트랜스컨덕터 회로는 제1 및 제2 왜곡 트랜스컨덕턴스 생성부(621, 622)는 실시예1과 같이 각각 저항 소자와 모스 트랜지스터가 직렬 연결된 구조가 아니라, 2개의 모스 트랜지스터가 직렬 연결된 구조로 이루어진다.
구체적으로 설명하면 다음과 같다.
제1 왜곡 트랜스컨덕턴스 생성부(621)는 제1 및 제2 저항 소자용 모스 트랜지스터(MR1A, MR2A)(이하, 모스 저항이라 함)과, NMOS 트랜지스터로 이루어진 제5 및 제6 모스 트랜지스터(M1A, M2A)로 이루어진다. 제1 모스 저항(MR1A)은 제1 노드(N1)와 제5 모스 트랜지스터(M1A)의 드레인 단자 사이에 연결된다. 제5 모스 트랜지스터(M1A)는 트라이오드 영역에서 동작한다. 이러한 제5 모스 트랜지스터(M1A)의 게이트 단자를 통해서는 차동쌍 입력전압(Vp)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제1 모스 저항(MR1A)과 직렬 연결된다. 제2 모스 저항(MR2A)은 제2 노드(N2)와 제6 모스 트랜지스터(M2A)의 드레인 단자 사이에 연결된다. 제6 모스 트랜지스터(M2A)는 트라이오드 영역에서 동작한다. 이러한 제6 모스 트랜지스터(M2A)의 게이트 단자를 통해서는 차동쌍 입력전압(Vm)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제2 모스 저항(MR2A)과 직렬 연결된다.
제1 왜곡 트랜스컨덕턴스 생성부(621)와 마찬가지로, 제2 왜곡 트랜스컨덕턴스 생성부(622)는 제3 및 제4 모스 저항(MR1B, MR2B)과, NMOS 트랜지스터로 이루어진 제7 및 제8 모스 트랜지스터(M1B, M2B)로 이루어진다. 제3 모스 저항(MR1B)은 제1 노드(N1)와 제7 모스 트랜지스터(M1B)의 드레인 단자 사이에 연결된다. 제7 모스 트랜지스터(M1B)는 트라이오드 영역에서 동작한다. 이러한 제7 모스 트랜지스터(M1B)의 게이트 단자를 통해서는 차동쌍 입력전압(Vp)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제3 모스 저항(MR1B)과 직렬 연결된다. 제4 모스 저항(MR2B)은 제2 노드(N2)와 제8 모스 트랜지스터(M2B)의 드레인 단자 사이에 연결된다. 제8 모스 트랜지스터(M2B)는 트라이오드 영역에서 동작한다. 이러한 제8 모스 트랜지스터(M2B)의 게이트 단자를 통해서는 차동쌍 입력전압(Vm)이 입력되고, 소스 단자는 접지전압원과 연결되며, 드레인 단자는 제4 모스 저항(MR2B)과 직렬 연결된다.
상기에서 제1 내지 제4 모스 저항(MR1A, MR1B, MR2A, MR2B)의 저항값을 조절하기 위한 게이트 바이어스(gate bias) 전압으로는 상황에 맞게 밴드갭(band gap) 바이어스 회로에서 사용하는 전압을 사용하거나, 전원전압(VDD)을 사용할 수 있으며, PMOS 트랜지스터인 경우에는 접지전압을 사용할 수도 있다. 이 경우, 모스 저항의 오차를 줄이기 위해서 트랜지스터의 채널은 장 채널을 사용하는 것이 바람직하다.
또한, 저전압 전원에서 충분한 동적영역을 확보하기 위해, 즉 큰 입력신호에서도 왜곡없이 원활한 동작을 수행하기 위해서 되도록 'Vx' 전압값은 수십 mV 이하로 설계해야 한다. 이 경우 제1 트랜스컨덕터부(61)의 입력 트랜지스터(M1, M2)의 면적(W×L)에 의해 발생되는 기생 캐패시터 성분이나, 동작 주파수 제한을 고려하여 제1 트랜스컨덕터부(61)의 입력 트랜지스터(M1, M2)는 단 채널 길이로 설계하는 것이 바람직하다.
또한, 1/f(f는 주파수) 잡음과 제1 및 제2 왜곡 트랜스컨덕턴스 생성부(621, 622)의 회로 구성에 의한 기생 캐패시터 성분값을 최소화하기 위해 추가되는 입력 트랜지스터들(M1A, M1B, M2A, M2B)의 면적은 작게 가져가되, 크기 비는 조절해야 한다. 이는 모스 저항과 연동하여 원하는 왜곡 트랜스컨덕턴스를 고려하면 쉽게 설계할 수 있다.
지금까지 설명한 바와 같이, 본 발명의 실시예2에 따른 트랜스컨덕터 회로에 있어서, 제1 내지 제4 모스 저항(MR1A, MR1B, MR2A, MR2B)의 기능은 도 6에 도시된 실시예1의 트랜스컨덕터 회로에 적용된 제1 내지 제4 저항(R1A, R1B, R2A, R2B)의 기능과 사실상 동일하다. 이에 따라, 실시예2는 실시예1과 실질적으로 거의 동일한 효과를 기대할 수 있다.
실시예3
도 11은 본 발명의 실시예3에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다. 도 11에서 도 6과 동일한 도면 번호는 동일한 요소를 나타낸다. 따라서, 도 6을 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 11을 참조하면, 본 발명의 실시예3에 따른 트랜스컨덕터 회로는 제1 및 제2 왜곡 트랜스컨덕턴스 생성부(621, 622)의 구성에 있어서만 실시예1의 트랜스컨덕터 회로와 다른 구성을 갖는다. 구체적으로, 제1 내지 제4 저항(R1A, R1B, R2A, R2B)과 제5 내지 제8 모드 트랜지스터(M1A, M1B, M2A, M2B)의 위치가 서로 바뀐 점에서 서로 상이하다.
구체적으로 설명하면 다음과 같다.
먼저, 제1 왜곡 트랜스컨덕턴스 생성부(621)의 구성은 다음과 같이 이루어진다. 제1 저항(R1A)은 제5 모스 트랜지스터(M1A)의 소스 단자와 접지전압원 사이에 연결된다. 제5 모스 트랜지스터(M1A)는 게이트 단자로 차동쌍 입력전압(Vp)을 입력받고, 소스 단자는 제1 저항(R1A)과 연결되며, 드레인 단자는 제1 노드(N1)과 연결된다. 제2 저항(R2A)은 제6 모스 트랜지스터(M2A)의 소스 단자와 접지전압원 사이에 연결되다. 제6 모스 트랜지스터(M2A)는 게이트 단자로 차동쌍 입력전압(Vm)을 입력받고, 소스 단자는 제2 저항(R2A)와 연결되며, 드레인 단자는 제2 노드(N2)와 연결된다.
제2 왜곡 트랜스컨덕턴스 생성부(622)의 구성은 다음과 같이 이루어진다. 제3 저항(R1B)은 제7 모스 트랜지스터(M1B)의 소스 단자와 접지전압원 사이에 연결된다. 제7 모스 트랜지스터(M1B)는 게이트 단자로 차동쌍 입력전압(Vp)을 입력받고, 소스 단자는 제3 저항(R1B)과 연결되며, 드레인 단자는 제1 노드(N1)와 연결된다. 제4 저항(R2B)은 제8 모스 트랜지스터(M2B)의 소스 단자와 접지전압원 사이에 연결되다. 제8 모스 트랜지스터(M2B)는 게이트 단자로 차동쌍 입력전압(Vm)을 입력받고, 소스 단자는 제2 저항(R2B)와 연결되며, 드레인 단자는 제2 노드(N2)와 연결된다.
이와 같이 본 발명의 실시예3에 따른 트랜스컨덕터 회로는 제1 및 제2 왜곡 트랜스컨덕턴스 생성부(621, 622)를 각각 구성하는 저항들(R1A, R1B, R2A, R2B)과 모스 트랜지스터들(M1A, M1B, M2A, M2B) 간의 배치만이 서로 다르고 다른 구성은 동일함에 따라 실시예1에 따른 트랜스컨덕터 회로와 실질적으로 동일한 효과를 기대할 수 있다.
실시예4
도 12는 본 발명의 실시예4에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다. 도 12에서 도 10과 동일한 도면 번호는 동일한 요소를 나타낸다. 따라서, 도 10을 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 12를 참조하면, 본 발명의 실시예4에 따른 트랜스컨덕터 회로는 실시예3과 마찬가지로, 제1 및 제2 왜곡 트랜스컨덕턴스 생성부(621, 622)의 구성에 있어서만 실시예2의 트랜스컨덕터 회로와 다른 구성을 갖는다. 구체적으로, 제1 내지 제4 저항 소자용 모스 트랜지스터(MR1A, MR1B, MR2A, MR2B)와 제5 내지 제8 모스 트랜지스터(M1A, M1B, M2A, M2B)가 서로 다른 구조로 배치되었다는 점에서 서로 상이하다.
실시예5
도 13은 본 발명의 실시예5에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다. 도 13에서 도 6과 동일한 도면 번호는 동일한 요소를 나타낸다. 따라서, 도 6을 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 13을 참조하면, 본 발명의 실시예5에 따른 트랜스컨덕터 회로는 제1 트랜스컨덕터(61)의 제1 및 제2 전류원(613, 614) 사이에 공통 모드 유지를 위한 공통 모드 증폭기(Common Mode FeedBack, CMFB)(615)가 배치되었다는 점에서 실시예1과 상이하다.
공통 모드 증폭기(615)는 공통 모드 이득(Acm)을 가지며, 공통 모드 전 압(Vcm) 입력 단자를 구비한다. 공통 모드 증폭기(615)에 연결된 제1 트랜스컨덕터부(61)의 제1 출력단자(Iout-)는 공통 모드를 유지한다. 이와 마찬가지로, 공통 모드 증폭기(615)에 연결된 제1 트랜스컨덕터부(61)의 제2 출력단자(Iout+) 또한 공통 모드를 유지한다.
실시예6
도 14는 본 발명의 실시예6에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다. 도 14에서 도 10과 동일한 도면 번호는 동일한 요소를 나타낸다. 따라서, 도 10을 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 14를 참조하면, 본 발명의 실시예6에 따른 트랜스컨덕터 회로는 제1 트랜스컨덕터(61)의 제1 및 제2 전류원(613, 614) 사이에 공통 모드 유지를 위한 공통 모드 증폭기(CMFB)(615)가 배치되었다는 점에서 실시예2와 상이하고, 나머지 구성은 동일하다.
실시예7
도 15는 본 발명의 실시예7에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다. 도 15에서 도 11과 동일한 도면 번호는 동일한 요소를 나타낸다. 따라서, 도 11을 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 15를 참조하면, 본 발명의 실시예7에 따른 트랜스컨덕터 회로는 제1 트랜스컨덕터(61)의 제1 및 제2 전류원(613, 614) 사이에 공통 모드 유지를 위한 공통 모드 증폭기(CMFB)(615)가 배치되었다는 점에서 실시예3과 상이하고, 나머지 구성은 동일하다.
실시예8
도 16은 본 발명의 실시예8에 따른 트라이오드 영역형 트랜스컨덕터 회로를 도시한 회로도이다. 도 16에서 도 12와 동일한 도면 번호는 동일한 요소를 나타낸다. 따라서, 도 12를 참조하여 이미 설명된 내용에 대해서 중복되는 설명은 생략하기로 한다.
도 16에 도시된 바와 같이, 본 발명의 실시예8에 따른 트랜스컨덕터 회로는 제1 트랜스컨덕터(61)의 제1 및 제2 전류원(613, 614) 사이에 공통 모드 유지를 위한 공통 모드 증폭기(CMFB)(615)가 배치되었다는 점에서 실시예4와 상이하고, 나머지 구성은 동일하다.
지금까지, 본 발명의 기술적 사상은 실시예들에 따라 구체적으로 기술되었으나 이러한 실시예들은 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 실시예들에서는 왜곡 트랜스컨덕턴스 생성부가 2개만 설명되었으나, 보다 정밀하고 오차가 적은 트랜스컨덕턴스를 생성하기 위해서는 3개 이상의 왜곡 트랜스컨덕턴스를 병렬로 더 추가할 수도 있다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 기본 트랜스컨덕턴스(gm0)에 다수의 왜곡 트랜스컨덕턴스(gm1, gm2, ···, gmn)를 중첩함으로써 단채널 길이를 가지는 입력 트랜지스터를 이용하여 저전압 전원에서도 넓은 선형 입력 범위를 제공할 수 있다.

Claims (16)

  1. 제1 차동 입력 트랜지스터를 통해 차동쌍 입력전압을 입력받아 기본 트랜스컨덕턴스를 출력하는 제1 트랜스컨덕터부; 및
    상기 기본 트랜스컨덕턴스의 선형성을 보상하여 최종 트랜스컨덕턴스의 선형 범위를 확장시키기 위한 왜곡 트랜스컨덕턴스를 생성하기 위하여 상기 제1 차동 입력 트랜지스터와 병렬 접속된 제2 차동 입력 트랜지스터를 통해 상기 차동쌍 입력전압을 입력받는 제2 트랜스컨덕터부
    를 포함하는 트라이오드 영역형 트랜스컨덕터 회로.
  2. 제 1 항에 있어서,
    상기 제2 트랜스컨덕터는 상기 제1 차동 입력 트랜지스터와 각각 병렬 접속된 복수 개의 상기 제2 차동 입력 트랜지스터를 포함하는 트라이오드 영역형 트랜스컨덕터 회로.
  3. 제 1 항에 있어서,
    상기 제2 트랜스컨덕터부는 상기 제1 차동 입력 트랜지스터의 드레인 단자와 상기 제2 차동 입력 트랜지스터의 드레인 단자 사이에서 직렬 접속된 한쌍의 저항 수단을 더 포함하는 트라이오드 영역형 트랜스컨덕터 회로.
  4. 제 1 항에 있어서,
    상기 제2 트랜스컨덕터부는 상기 제2 차동 입력 트랜지스터의 소스 단자와 접지전압원 사이에서 직렬 접속된 한쌍의 저항 수단을 더 포함하는 트라이오드 영역형 트랜스컨덕터 회로.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 저항 수단은 수동 저항 소자 또는 능동 저항 소자인 트라이오드 영역형 트랜스컨덕터 회로.
  6. 제 5 항에 있어서,
    상기 능동 저항 소자는 모스 트랜지스터로 이루어진 트라이오드 영역형 트랜스컨덕터 회로.
  7. 제 6 항에 있어서,
    상기 모스 트랜지스터는 밴드갭 바이어스 회로로부터 제공되는 바이어스 전압에 의해 동작되는 트라이오드 영역형 트랜스컨덕턴스 회로.
  8. 제 6 항에 있어서,
    상기 모스 트랜지스터는 NMOS 트랜지스터로 이루어지며, 상기 NMOS 트랜지스터는 전원전압원으로부터 공급되는 전원전압에 의해 동작되는 트라이오드 영역형 트랜스컨덕턴스 회로.
  9. 제 6 항에 있어서,
    상기 모스 트랜지스터는 PMOS 트랜지스터로 이루어지며, 상기 PMOS 트랜지스터는 접지전압원으로부터 공급되는 접지전압에 의해 동작되는 트라이오드 영역형 트랜스컨덕턴스 회로.
  10. 제 6 항에 있어서,
    상기 모스 트랜지스터는 저항값의 오차를 감소시키기 위해 장채널길이를 갖고, 상기 제2 차동 입력 트랜지스터는 기생 커패시터 성분이나 동작 주파수 제한을 고려하여 상기 모스 트랜지스터보다 단채널길이를 갖는 트라이오드 영역형 트랜스 컨덕턴스 회로.
  11. 제 3 항 또는 제 4 항에 있어서,
    상기 저항 수단을 통해 흐르는 전류를 결정하기 위하여 상기 제2 차동 입력 트랜지스터의 크기(W/L) 비를 다르게 하거나, 상기 저항 수단의 저항값을 서로 다르게 하는 트라이오드 영역형 트랜스컨덕터 회로.
  12. 제 1 항에 있어서,
    상기 제1 및 제2 차동 입력 트랜지스터는 트라이오드 영역에서 동작하는 트라이오드 영역형 트랜스컨덕터 회로.
  13. 제 1 항에 있어서,
    상기 제1 트랜스컨덕터부는 상기 제1 차동 입력 트랜지스터의 드레인-소스 전압을 일정하게 유지하기 위한 캐스코드 회로를 더 포함하는 트라이오드 영역형 트랜스컨덕터 회로.
  14. 제 11 항에 있어서,
    상기 캐스코드 회로는,
    소스 단자가 상기 제1 차동 입력 트랜지스터의 드레인 단자와 연결되고, 드레인 단자가 출력단자와 연결된 모스 트랜지스터; 및
    제1 입력단이 상기 제1 차동 입력 트랜지스터의 드레인 단자와 연결되고, 출력단이 상기 모스 트랜지스터의 게이트와 연결되며, 제2 입력단으로 기준전압을 입력받아 상기 제1 입력단으로 입력된 전압과 상기 기준전압에 따라 상기 모스 트랜지스터의 동작을 제어하는 증폭기
    를 포함하는 트라이오드 영역형 트랜스컨덕터 회로.
  15. 제 14 항에 있어서,
    상기 제1 트랜스컨덕턴스는 상기 모스 트랜지스터의 드레인 단자로 일정한 전류를 공급하기 위한 전류원을 더 포함하는 트라이오드 영역형 트랜스컨덕터 회로.
  16. 제 14 항에 있어서,
    상기 제1 트랜스컨덕턴스는 상기 전류원을 제어하여 상기 출력단자를 공통 모드로 유지시키는 공통 모드 증폭기를 더 포함하는 트라이오드 영역형 트랜스컨덕 터 회로.
KR1020060081309A 2006-08-25 2006-08-25 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로 KR100768091B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060081309A KR100768091B1 (ko) 2006-08-25 2006-08-25 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로
US11/644,066 US7492226B2 (en) 2006-08-25 2006-12-22 Linearization apparatus of triode region type operational transconductance amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081309A KR100768091B1 (ko) 2006-08-25 2006-08-25 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로

Publications (1)

Publication Number Publication Date
KR100768091B1 true KR100768091B1 (ko) 2007-10-17

Family

ID=38815106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081309A KR100768091B1 (ko) 2006-08-25 2006-08-25 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로

Country Status (2)

Country Link
US (1) US7492226B2 (ko)
KR (1) KR100768091B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE394830T1 (de) * 2004-07-06 2008-05-15 Acp Advanced Circuit Pursuit A Symmetrischer mischer mit fets
WO2017054864A1 (en) 2015-09-30 2017-04-06 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier, filter, communication apparatus and network node
CN106992755B (zh) * 2016-01-20 2020-09-29 晶豪科技股份有限公司 适于宽输入范围应用的跨导运算放大器
US10541675B1 (en) * 2018-11-15 2020-01-21 King Fahd University Of Petroleum And Minerals Multi-gain transconductance amplifier
US10892717B2 (en) * 2019-03-05 2021-01-12 Realtek Semiconductor Corp. Highly linear transconductance amplifier and method thereof
CN110085019B (zh) * 2019-05-29 2019-12-24 金居建设发展股份有限公司 智慧化工地施工环境信号采集发射装置
CN110768645B (zh) * 2019-09-03 2023-08-01 西安电子科技大学 一种反双曲正切预失真电路、跨导器及gm-c低通滤波器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724258B1 (en) 2002-12-04 2004-04-20 Texas Instruments Incorporated Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor
KR20040094242A (ko) * 2003-05-02 2004-11-09 주식회사 에이엠티 트랜스컨덕턴스 증폭기
KR20050026668A (ko) * 2003-09-09 2005-03-15 한국전자통신연구원 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로
KR20050066466A (ko) * 2003-12-26 2005-06-30 한국전자통신연구원 Ｄｃ 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터
KR20060091987A (ko) * 2005-02-17 2006-08-22 삼성전자주식회사 ｄＢ 선형 이득의 제어가 가능한 ＣＭＯＳ 가변 이득 증폭기

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265336B1 (ko) 1997-06-30 2000-09-15 김영환 트랜스컨덕터
US6166592A (en) * 1998-07-31 2000-12-26 Lucent Technologies Inc. Linear CMOS transconductor with rail-to-rail compliance
WO2000013308A1 (en) * 1998-08-31 2000-03-09 Maxim Integrated Products, Inc. Linear and multi-sinh transconductance circuits
US6985035B1 (en) * 1998-11-12 2006-01-10 Broadcom Corporation System and method for linearizing a CMOS differential pair
US6211717B1 (en) 1999-05-28 2001-04-03 Lucent Technologies Inc. Multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology
US7135928B2 (en) * 2003-01-30 2006-11-14 Broadcom Corporation Method for transconductance linearization for DC-coupled applications
KR100554850B1 (ko) * 2004-03-02 2006-02-24 삼성전자주식회사 선형 데시벨 전달 컨덕턴스를 갖는 가변이득 증폭기
US7170349B2 (en) * 2004-09-21 2007-01-30 Scintera Networks, Inc. Low voltage broadband gain cell
KR100618354B1 (ko) * 2005-02-04 2006-08-31 삼성전자주식회사 교차 연결된 트랜지스터를 이용하는 초광대역 필터

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724258B1 (en) 2002-12-04 2004-04-20 Texas Instruments Incorporated Highly-linear, wide-input-range, wide control-range, low-voltage differential voltage controlled transconductor
KR20040094242A (ko) * 2003-05-02 2004-11-09 주식회사 에이엠티 트랜스컨덕턴스 증폭기
KR20050026668A (ko) * 2003-09-09 2005-03-15 한국전자통신연구원 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로
KR20050066466A (ko) * 2003-12-26 2005-06-30 한국전자통신연구원 Ｄｃ 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터
KR20060091987A (ko) * 2005-02-17 2006-08-22 삼성전자주식회사 ｄＢ 선형 이득의 제어가 가능한 ＣＭＯＳ 가변 이득 증폭기

Also Published As

Publication number Publication date
US7492226B2 (en) 2009-02-17
US20080048780A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
KR100768091B1 (ko) 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로
US6753730B2 (en) Differential amplifier and filter circuit using the same
Khateb et al. Bulk-driven current differencing transconductance amplifier
Khateb et al. 0.3-V bulk-driven nanopower OTA-C integrator in 0.18 µm CMOS
Yodprasit et al. A 1.5-V 75-dB dynamic range third-order G/sub m/-C filter integrated in a 0.18-μm standard digital CMOS process
Koli CMOS current amplifiers: speed versus nonlinearity
Ramirez-Angulo et al. A new class AB differential input stage for implementation of low-voltage high slew rate op amps and linear transconductors
Chatterjee et al. A 0.5-V bulk-input fully differential operational transconductance amplifier
Ibrahim et al. Linear input range extension for low-voltage operational transconductance amplifiers in Gm-C filters
KR20050026668A (ko) 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로
Ramirez-Angulo et al. The flipped voltage follower: theory and applications
Stefanelli et al. A 2-mu m CMOS fifth-order low-pass continuous-time filter for video-frequency applications
US9231540B2 (en) High performance class AB operational amplifier
Bocciarelli et al. A class-AB linear transconductor with enhanced linearity
Kinget et al. Ultra-low voltage analog design techniques for nanoscale CMOS technologies
Farouk et al. A low-voltage low-power CMOS fully differential linear transconductor with mobility reduction compensation
KR100618354B1 (ko) 교차 연결된 트랜지스터를 이용하는 초광대역 필터
Song et al. A constant-$ g_ {m} $ constant-slew-rate rail-to-rail input stage with static feedback and dynamic current steering for VLSI cell libraries
Centurelli et al. A very low-voltage differential amplifier for opamp design
Lin et al. Design and analysis of an ultra low-voltage CMOS class-AB VI converter for dynamic range enhancement
Nagulapalli et al. A Linearity Enhancement Technique for Cascode Opamp in 65nm CMOS Technology
Burger et al. A 100 dB, 480 MHz OTA in 0.7/spl mu/m CMOS for sampled-data applications
US11626846B2 (en) Differential amplifier circuitry
Thanachayanont et al. Low-voltage, rail-to-rail, G/sub m/-enhanced pseudo-differential class-AB OTA
JP7468889B2 (ja) 全差動アンプ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111007

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee