JP3482120B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP3482120B2 JP3482120B2 JP05204598A JP5204598A JP3482120B2 JP 3482120 B2 JP3482120 B2 JP 3482120B2 JP 05204598 A JP05204598 A JP 05204598A JP 5204598 A JP5204598 A JP 5204598A JP 3482120 B2 JP3482120 B2 JP 3482120B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transconductance
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
- H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳ型半導体
集積回路に係り、アナログ信号処理を行う場合の基本と
なる発振回路に関する。
集積回路に係り、アナログ信号処理を行う場合の基本と
なる発振回路に関する。
【０００２】
【従来の技術】近年、デジタル機器の増大とデジタル信
号処理技術の進歩によって、デジタル信号処理に適した
ＣＭＯＳ集積回路が半導体市場の大部分を占めるように
なってきている。ところが、映像や音声信号は入出力が
アナログであるためアナログで処理する方が簡単であっ
たり、デジタル処理するにしてもＡ／Ｄ、Ｄ／Ａ変換や
その前後のフィルタ処理およびクロック発生のための発
振器などにアナログ回路が必要である。アナログ回路に
はバイポーラが向いており、ＣＭＯＳはアナログスイッ
チやサンプルホールドなどの一部の回路を除いては不向
きとされてきた。しかし、バイポーラやＢｉＣＭＯＳプ
ロセスはややコスト高になる上、ＣＭＯＳでのデジタル
アナログ混載による１チップ化という要求が強く、近年
ＣＭＯＳでアナログ信号処理を行うための回路開発が盛
んになってきている。
号処理技術の進歩によって、デジタル信号処理に適した
ＣＭＯＳ集積回路が半導体市場の大部分を占めるように
なってきている。ところが、映像や音声信号は入出力が
アナログであるためアナログで処理する方が簡単であっ
たり、デジタル処理するにしてもＡ／Ｄ、Ｄ／Ａ変換や
その前後のフィルタ処理およびクロック発生のための発
振器などにアナログ回路が必要である。アナログ回路に
はバイポーラが向いており、ＣＭＯＳはアナログスイッ
チやサンプルホールドなどの一部の回路を除いては不向
きとされてきた。しかし、バイポーラやＢｉＣＭＯＳプ
ロセスはややコスト高になる上、ＣＭＯＳでのデジタル
アナログ混載による１チップ化という要求が強く、近年
ＣＭＯＳでアナログ信号処理を行うための回路開発が盛
んになってきている。
【０００３】ＣＭＯＳによる「発振回路」は、デジタル
信号処理においてクロック発生器やＰＬＬの要素回路と
して多用されてきた。このような発振回路の代表的なも
のには、ＣＭＯＳインバータをリング状に多段構成とし
た「リング発振回路」がある。そのうち発振周波数の制
御が可能な発振回路の一例が、特開平４−１８８９１０
号公報に記載されており、この発振回路の基本発振部分
は図１３に示す構成となっている。
信号処理においてクロック発生器やＰＬＬの要素回路と
して多用されてきた。このような発振回路の代表的なも
のには、ＣＭＯＳインバータをリング状に多段構成とし
た「リング発振回路」がある。そのうち発振周波数の制
御が可能な発振回路の一例が、特開平４−１８８９１０
号公報に記載されており、この発振回路の基本発振部分
は図１３に示す構成となっている。
【０００４】このリング発振回路は、図１３（ａ）に示
すように、Ｉ１，Ｉ２〜Ｉｎのインバータ回路を順番に
多段につなぎ、最終段のインバータ回路Ｉｎの出力を、
最初のインバータ回路Ｉ１の入力に戻すことによって、
リング状のループを形成してなるものである。
すように、Ｉ１，Ｉ２〜Ｉｎのインバータ回路を順番に
多段につなぎ、最終段のインバータ回路Ｉｎの出力を、
最初のインバータ回路Ｉ１の入力に戻すことによって、
リング状のループを形成してなるものである。
【０００５】各インバータ回路Ｉ１，Ｉ２〜Ｉｎは、図
１３（ｂ）に示すように、４個の電界効果トランジスタ
Ｍ４１〜Ｍ４４から構成されている。トランジスタＭ４
１とＭ４２はＮチャンネルＭＯＳで形成し、トランジス
タＭ４３とＭ４４はＰチャンネルＭＯＳで形成してい
る。トランジスタＭ４２とＭ４３のゲートを接続して入
力端子とし、トランジスタＭ４２とＭ４３のドレインを
接続して出力端子としている。また、トランジスタＭ４
４のドレインとトランジスタＭ４３のソース、トランジ
スタＭ４２のソースとトランジスタＭ４１のドレインを
それぞれ接続するとともに、トランジスタＭ４４のソー
スを電源端子に接続し、トランジスタＭ４１のソースを
接地点に接続している。
１３（ｂ）に示すように、４個の電界効果トランジスタ
Ｍ４１〜Ｍ４４から構成されている。トランジスタＭ４
１とＭ４２はＮチャンネルＭＯＳで形成し、トランジス
タＭ４３とＭ４４はＰチャンネルＭＯＳで形成してい
る。トランジスタＭ４２とＭ４３のゲートを接続して入
力端子とし、トランジスタＭ４２とＭ４３のドレインを
接続して出力端子としている。また、トランジスタＭ４
４のドレインとトランジスタＭ４３のソース、トランジ
スタＭ４２のソースとトランジスタＭ４１のドレインを
それぞれ接続するとともに、トランジスタＭ４４のソー
スを電源端子に接続し、トランジスタＭ４１のソースを
接地点に接続している。
【０００６】各インバータ回路Ｉ１，Ｉ２〜Ｉｎのトラ
ンジスタＭ４１およびＭ４４の各ゲートは、それぞれ周
波数制御端子Ｔ１およびＴ２に接続している。出力は各
インバータ回路Ｉ１，Ｉ２〜Ｉｎのどの出力から取出し
ても良く、別に設けたループ外の出力用インバータを介
して出力する。
ンジスタＭ４１およびＭ４４の各ゲートは、それぞれ周
波数制御端子Ｔ１およびＴ２に接続している。出力は各
インバータ回路Ｉ１，Ｉ２〜Ｉｎのどの出力から取出し
ても良く、別に設けたループ外の出力用インバータを介
して出力する。
【０００７】このリング発振回路において、各インバー
タ回路のトランジスタＭ４１，Ｍ４２の組とトランジス
タＭ４３，Ｍ４４の組とは入力端ＩＮに供給される信号
のレベルにより、相補的にオン／オフする。従って、各
インバータ回路における入力端ＩＮと出力端ＯＵＴにお
ける信号のレベルは反転したものとなる。インバータ回
路は多段に縦続接続されているため、このような反転動
作が次々と伝播していき、リング状の構成により元に戻
ってさらに反転を促進するため、最終的にループ全体の
発振に至る。
タ回路のトランジスタＭ４１，Ｍ４２の組とトランジス
タＭ４３，Ｍ４４の組とは入力端ＩＮに供給される信号
のレベルにより、相補的にオン／オフする。従って、各
インバータ回路における入力端ＩＮと出力端ＯＵＴにお
ける信号のレベルは反転したものとなる。インバータ回
路は多段に縦続接続されているため、このような反転動
作が次々と伝播していき、リング状の構成により元に戻
ってさらに反転を促進するため、最終的にループ全体の
発振に至る。
【０００８】このような発振動作の周波数は、各インバ
ータ回路の入出力間の反転の遅延時間で決まる。インバ
ータ１個当たりの遅延時間をｔｄとすると発振周波数ｆ
ｏｓｃは、 ｆｏｓｃ＝１／（Ｎｔｄ） … （１） となる。トランジスタＭ４１とＭ４４の各ゲート電圧Ｔ
２，Ｔ１はこれらの電界効果トランジスタを流れる電流
を制限する。これによって、インバータ回路の反転時に
トランジスタＭ４４からＭ４１に流れる電流も制限さ
れ、遅延時間ｔｄも変化する。従って、制御端子Ｔ１，
Ｔ２に供給する電圧を変化させれば、各インバータ回路
における反転の遅延時間が一斉に変化する。
ータ回路の入出力間の反転の遅延時間で決まる。インバ
ータ１個当たりの遅延時間をｔｄとすると発振周波数ｆ
ｏｓｃは、 ｆｏｓｃ＝１／（Ｎｔｄ） … （１） となる。トランジスタＭ４１とＭ４４の各ゲート電圧Ｔ
２，Ｔ１はこれらの電界効果トランジスタを流れる電流
を制限する。これによって、インバータ回路の反転時に
トランジスタＭ４４からＭ４１に流れる電流も制限さ
れ、遅延時間ｔｄも変化する。従って、制御端子Ｔ１，
Ｔ２に供給する電圧を変化させれば、各インバータ回路
における反転の遅延時間が一斉に変化する。
【０００９】このように、反転の遅延時間が変化する
と、反転の伝播がループを一巡して戻ってくるまでの時
間も変化するので、（１）式により発振周波数も変化す
ることになる。すなわち、１段当たりの遅延時間ｔｄを
速くすれば周波数が高くなり、遅延時間ｔｄを遅くすれ
ば発振周波数が低くなり、周波数制御が実現する。
と、反転の伝播がループを一巡して戻ってくるまでの時
間も変化するので、（１）式により発振周波数も変化す
ることになる。すなわち、１段当たりの遅延時間ｔｄを
速くすれば周波数が高くなり、遅延時間ｔｄを遅くすれ
ば発振周波数が低くなり、周波数制御が実現する。
【００１０】このようなインバータ回路によるリング発
振回路は、アナログデジタル混載のＣＭＯＳＬＳＩに用
いた場合、 １． 自身でパルス性のノイズを発生して他のアナログ
回路に悪影響を及ぼしやすい。 ２．電源ノイズ等の影響を受けやすいためジッター（位
相ノイズ）が多い。 という欠点がある。インバータ回路は反転の瞬間だけ電
源とＧＮＤ間にかなり大きな電流が流れる。
振回路は、アナログデジタル混載のＣＭＯＳＬＳＩに用
いた場合、 １． 自身でパルス性のノイズを発生して他のアナログ
回路に悪影響を及ぼしやすい。 ２．電源ノイズ等の影響を受けやすいためジッター（位
相ノイズ）が多い。 という欠点がある。インバータ回路は反転の瞬間だけ電
源とＧＮＤ間にかなり大きな電流が流れる。
【００１１】従って、インバータの反転毎に電源ライン
とＧＮＤラインの抵抗分によって電源とＧＮＤにパルス
電圧が発生する。ＬＳＩがアナログ回路を含む場合、電
源ラインを分離する等の対策を施したとしても、このパ
ルス電圧が電源ラインの共通インピーダンス分や基板に
よる容量性の結合等のため、アナログ回路側に回り込
む。これがアナログ回路に何らかの影響を与え、アナロ
グ信号にパルスノイズが乗ってその品位が幾分劣化する
ことは避けられない。
とＧＮＤラインの抵抗分によって電源とＧＮＤにパルス
電圧が発生する。ＬＳＩがアナログ回路を含む場合、電
源ラインを分離する等の対策を施したとしても、このパ
ルス電圧が電源ラインの共通インピーダンス分や基板に
よる容量性の結合等のため、アナログ回路側に回り込
む。これがアナログ回路に何らかの影響を与え、アナロ
グ信号にパルスノイズが乗ってその品位が幾分劣化する
ことは避けられない。
【００１２】特に、発振出力をアナログ信号処理で何ら
かの基準信号として使っていた場合などは、この基準信
号の周波数と上記パルス電圧の周波数とが整数比を持つ
ため、ビート成分として信号に乗ってきて、フィルタ等
では分離できないノイズとなることがある。また、リン
グ発振回路を構成するインバータ回路の波形は電源−Ｇ
ＮＤ間をフルスウィングする矩形波となる。これは強い
エネルギーのスプリアス（高調波成分）を持っているた
め、アナログ回路にインピーダンスの高い部分があった
りすると、輻射波として飛び込んできてやはり信号品位
を劣化させやすい。
かの基準信号として使っていた場合などは、この基準信
号の周波数と上記パルス電圧の周波数とが整数比を持つ
ため、ビート成分として信号に乗ってきて、フィルタ等
では分離できないノイズとなることがある。また、リン
グ発振回路を構成するインバータ回路の波形は電源−Ｇ
ＮＤ間をフルスウィングする矩形波となる。これは強い
エネルギーのスプリアス（高調波成分）を持っているた
め、アナログ回路にインピーダンスの高い部分があった
りすると、輻射波として飛び込んできてやはり信号品位
を劣化させやすい。
【００１３】一方、デジタル回路も状態が遷移する瞬間
に、電源とＧＮＤ間にかなり大きな貫通電流が流れる。
従って、ＬＳＩがデジタル回路を含む場合、デジタル回
路全体としてはクロック信号のエッジのタイミングで様
々な反転が起こり、これによるパルス性のノイズが電源
ラインやＧＮＤラインに乗る。これは前でも述べたよう
に、電源ラインを分離する等の対策を施したとしても、
このパルス電圧が電源ラインの共通インピーダンス分や
基板による容量性の結合等のため、発振回路の電源／Ｇ
ＮＤラインに回り込むことは避けられない。
に、電源とＧＮＤ間にかなり大きな貫通電流が流れる。
従って、ＬＳＩがデジタル回路を含む場合、デジタル回
路全体としてはクロック信号のエッジのタイミングで様
々な反転が起こり、これによるパルス性のノイズが電源
ラインやＧＮＤラインに乗る。これは前でも述べたよう
に、電源ラインを分離する等の対策を施したとしても、
このパルス電圧が電源ラインの共通インピーダンス分や
基板による容量性の結合等のため、発振回路の電源／Ｇ
ＮＤラインに回り込むことは避けられない。
【００１４】リング発振回路は、電源−ＧＮＤ間電圧の
振幅で発振するため、電源電圧に乗るノイズが振幅の一
時的な変化を引き起こし、周波数を決めるインバータの
遅延時間にゆらぎを与える。これが結局は発振周波数の
位相ノイズとなり、発振のスペクトル純度を劣化させる
ことになる。さらにはリング発振回路を構成するインバ
ータ回路自身が発生する反転時のパルス状の貫通電流が
自身で使っている電源／ＧＮＤラインにパルス電圧を発
生させ、これによって発振周波数の位相ノイズを増長さ
せる結果となる。
振幅で発振するため、電源電圧に乗るノイズが振幅の一
時的な変化を引き起こし、周波数を決めるインバータの
遅延時間にゆらぎを与える。これが結局は発振周波数の
位相ノイズとなり、発振のスペクトル純度を劣化させる
ことになる。さらにはリング発振回路を構成するインバ
ータ回路自身が発生する反転時のパルス状の貫通電流が
自身で使っている電源／ＧＮＤラインにパルス電圧を発
生させ、これによって発振周波数の位相ノイズを増長さ
せる結果となる。
【００１５】
【発明が解決しようとする課題】上記した従来のＣＭＯ
Ｓによる発振回路では、自分自身が発生するパルスノイ
ズによるアナログ信号への悪影響とデジタル回路が発生
するパルスノイズに起因する位相ノイズの増大、という
問題があり、特に高精度のアナログ信号処理を含むＣＭ
ＯＳ−ＬＳＩに使える発振回路が切望されていた。
Ｓによる発振回路では、自分自身が発生するパルスノイ
ズによるアナログ信号への悪影響とデジタル回路が発生
するパルスノイズに起因する位相ノイズの増大、という
問題があり、特に高精度のアナログ信号処理を含むＣＭ
ＯＳ−ＬＳＩに使える発振回路が切望されていた。
【００１６】この発明の目的は、自身でノイズを発生し
にくく、また電源ノイズ等の影響を受けにくい、高精度
のアナログ回路を含むＣＭＯＳ−ＬＳＩに適した発振回
路を提供することにある。
にくく、また電源ノイズ等の影響を受けにくい、高精度
のアナログ回路を含むＣＭＯＳ−ＬＳＩに適した発振回
路を提供することにある。
【００１７】
【課題を解決するための手段】上記目的を達成するため
この発明では、入力電圧に対してはそれぞれ高い反転ゲ
インを有するとともにある変換係数で電流出力する第１
および第２のトランスコンダクタンス回路と、前記入力
電圧に対しては前記第１および第２のトランスコンダク
タンス回路の反転ゲインよりは小さい反転ゲインを有す
るアンプ回路とを縦続接続して形成する帰還ループを持
ち、前記第１のトランスコンダクタンス回路の出力端に
第１のコンデンサを、前記第２のトランスコンダクタン
ス回路の出力端に第２のコンデンサをそれぞれ付けてバ
ンドパスフィルタを構成し、前記バンドパスフィルタの
出力を、該バンドパスフィルタの入力に帰還し、前記帰
還ループ上の任意の位置より出力を取り出すことを特徴
とする。
この発明では、入力電圧に対してはそれぞれ高い反転ゲ
インを有するとともにある変換係数で電流出力する第１
および第２のトランスコンダクタンス回路と、前記入力
電圧に対しては前記第１および第２のトランスコンダク
タンス回路の反転ゲインよりは小さい反転ゲインを有す
るアンプ回路とを縦続接続して形成する帰還ループを持
ち、前記第１のトランスコンダクタンス回路の出力端に
第１のコンデンサを、前記第２のトランスコンダクタン
ス回路の出力端に第２のコンデンサをそれぞれ付けてバ
ンドパスフィルタを構成し、前記バンドパスフィルタの
出力を、該バンドパスフィルタの入力に帰還し、前記帰
還ループ上の任意の位置より出力を取り出すことを特徴
とする。
【００１８】また、上記した目的を達成する別の手段と
しては、それぞれ１対の差動入力端子と１対の差動出力
端子を持ち、同相入力電圧に対しては高い反転ゲインを
有し、差動入力電圧に対してはある変換係数で電流出力
する第１および第２のトランスコンダクタンス回路と、
１対の差動入力端子と１対の差動出力端子を持ち、差動
入力電圧に対してはあるゲインを持ってそれを出力し、
同相入力電圧に対しては前記ゲインと同程度の反転ゲイ
ンを有する第１のアンプ回路とを含む構成要素を縦続接
続して形成する帰還ループを持ち、前記第１のトランス
コンダクタンス回路の出力端に第１のコンデンサを、前
記第２のトランスコンダクタンス回路の出力端に第２の
コンデンサをそれぞれ付けてバンドパスフィルタ構成
し、前記バンドパスフィルタの出力をバンドパスフィル
タの入力に帰還し、前記帰還ループ上の任意の位置より
出力を取り出すことを特徴とする。
しては、それぞれ１対の差動入力端子と１対の差動出力
端子を持ち、同相入力電圧に対しては高い反転ゲインを
有し、差動入力電圧に対してはある変換係数で電流出力
する第１および第２のトランスコンダクタンス回路と、
１対の差動入力端子と１対の差動出力端子を持ち、差動
入力電圧に対してはあるゲインを持ってそれを出力し、
同相入力電圧に対しては前記ゲインと同程度の反転ゲイ
ンを有する第１のアンプ回路とを含む構成要素を縦続接
続して形成する帰還ループを持ち、前記第１のトランス
コンダクタンス回路の出力端に第１のコンデンサを、前
記第２のトランスコンダクタンス回路の出力端に第２の
コンデンサをそれぞれ付けてバンドパスフィルタ構成
し、前記バンドパスフィルタの出力をバンドパスフィル
タの入力に帰還し、前記帰還ループ上の任意の位置より
出力を取り出すことを特徴とする。
【００１９】そしてトランスコンダクタンス回路を構成
する電界効果トランジスタに流すバイアス電流と、アン
プ回路を構成する電界効果トランジスタに流すバイアス
電流との比を一定に保ちつつ、その電流値を変えること
により発振周波数を制御できるような手段を有すること
により広い範囲で周波数制御が可能となる。
する電界効果トランジスタに流すバイアス電流と、アン
プ回路を構成する電界効果トランジスタに流すバイアス
電流との比を一定に保ちつつ、その電流値を変えること
により発振周波数を制御できるような手段を有すること
により広い範囲で周波数制御が可能となる。
【００２０】以上のような構成とすることにより、まず
ほとんどの素子がリニア領域で動作し、完全なスイッチ
ング領域で動作する訳ではないので、パルス性のノイズ
は発生しない。また発振振幅は電源電圧とは無関係に決
まり、その振幅値も小さく抑えることができるため、ス
プリアスの発生も少なく、電源ノイズにより発振振幅が
ノイズで振られ結果的にジッター（位相ノイズ）となる
ようなこともない。このような理由により、この発明に
よる発振回路は高精度のアナログ回路を含むＣＭＯＳ−
ＬＳＩに最適なものとなる。
ほとんどの素子がリニア領域で動作し、完全なスイッチ
ング領域で動作する訳ではないので、パルス性のノイズ
は発生しない。また発振振幅は電源電圧とは無関係に決
まり、その振幅値も小さく抑えることができるため、ス
プリアスの発生も少なく、電源ノイズにより発振振幅が
ノイズで振られ結果的にジッター（位相ノイズ）となる
ようなこともない。このような理由により、この発明に
よる発振回路は高精度のアナログ回路を含むＣＭＯＳ−
ＬＳＩに最適なものとなる。
【００２１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。この発明の
第１の実施の形態について図１の回路構成図を用いて説
明する。図中の点線内が次数が２次のＢＰＦ（バンドパ
スフィルタ）である。アンプ回路３の出力電圧は、ＢＰ
Ｆの出力である出力端子Ｖout に接続する。また、アン
プ回路３の出力電圧は、入力電圧に対して高い反転ゲイ
ンを有するとともに、ある変換係数で電流出力するトラ
ンスコンダクタンス回路４の入力に供給する。トランス
コンダクタンス回路４の電流出力は、コンデンサＣ1 を
介して出力端子Ｖoutに供給するとともに、入力電圧に
対して高い反転ゲインを有するとともに、ある変換係数
で電流出力するトランスコンダクタンス回路５の入力に
供給する。トランスコンダクタンス回路５の出力は、コ
ンデンサＣ2 を介して接地するとともに、入力電圧に対
してはトランスコンダクタンス回路４，５の反転ゲイン
よりは小さい反転ゲインを有するアンプ回路３の入力に
供給する。
いて、図面を参照しながら詳細に説明する。この発明の
第１の実施の形態について図１の回路構成図を用いて説
明する。図中の点線内が次数が２次のＢＰＦ（バンドパ
スフィルタ）である。アンプ回路３の出力電圧は、ＢＰ
Ｆの出力である出力端子Ｖout に接続する。また、アン
プ回路３の出力電圧は、入力電圧に対して高い反転ゲイ
ンを有するとともに、ある変換係数で電流出力するトラ
ンスコンダクタンス回路４の入力に供給する。トランス
コンダクタンス回路４の電流出力は、コンデンサＣ1 を
介して出力端子Ｖoutに供給するとともに、入力電圧に
対して高い反転ゲインを有するとともに、ある変換係数
で電流出力するトランスコンダクタンス回路５の入力に
供給する。トランスコンダクタンス回路５の出力は、コ
ンデンサＣ2 を介して接地するとともに、入力電圧に対
してはトランスコンダクタンス回路４，５の反転ゲイン
よりは小さい反転ゲインを有するアンプ回路３の入力に
供給する。
【００２２】コンデンサＣ1 の図中左端子がＢＰＦの入
力端子ＩＮ、アンプ回路３の出力点ＡがＢＰＦの出力端
子ＯＵＴである。このＢＰＦの入力端子ＩＮと出力端子
ＯＵＴを直接接続して発振回路を構成している。
力端子ＩＮ、アンプ回路３の出力点ＡがＢＰＦの出力端
子ＯＵＴである。このＢＰＦの入力端子ＩＮと出力端子
ＯＵＴを直接接続して発振回路を構成している。
【００２３】このように構成された２次のＢＰＦの一般
的な伝達関数は、次式で表わされる。
的な伝達関数は、次式で表わされる。
【００２４】
Ｈ（ｓ）＝ωo ｓ／｛ｓ2 ＋ωo ｓ/ Ｑ＋ωo 2 ｝ … （１）
ここで、ｓは複素周波数、ωは角周波数、ωo はＢＰＦ
の中心周波数、ＱはＢＰＦ特性の尖鋭度を表わす。定常
状態ではｓ＝ｊω（ω＝２πｆ）と置けるので、これを
（１）に代入して次式が求まる。
の中心周波数、ＱはＢＰＦ特性の尖鋭度を表わす。定常
状態ではｓ＝ｊω（ω＝２πｆ）と置けるので、これを
（１）に代入して次式が求まる。
【００２５】
Ｈ（ｊω）＝ｊωo ω／｛（ωo 2 −ω2 ）＋ｊωo ω／Ｑ｝… （２）
これを元にＢＰＦのゲイン位相特性を描くと、ゲインの
周波数特性は図１１のように、位相の周波数特性は図１
２のようになる。すなわち、中心周波数ωo においてゲ
インは最大となりＱ、位相は０°となる。
周波数特性は図１１のように、位相の周波数特性は図１
２のようになる。すなわち、中心周波数ωo においてゲ
インは最大となりＱ、位相は０°となる。
【００２６】このようなＢＰＦの入出力間をショートし
た場合、図１１と図１２のゲイン位相特性がそのまま発
振回路のループ特性となる。中心周波数では位相が０°
なので正帰還となり、Ｑが１以上であればループゲイン
は１以上となるので発振条件を満たして発振することに
なる。
た場合、図１１と図１２のゲイン位相特性がそのまま発
振回路のループ特性となる。中心周波数では位相が０°
なので正帰還となり、Ｑが１以上であればループゲイン
は１以上となるので発振条件を満たして発振することに
なる。
【００２７】図１の回路では、
【数１】
となり、周波数がωo ／２π付近で強く発振する。発振
はＡ点→Ｂ点→Ｃ点→Ａ点のループで発生し、各点は位
相だけが異なり周波数の等しい発振波形が現われるの
で、基本的にはどの位置でも出力を取り出すことができ
る。ただし、比較的低インピーダンスであるため、アン
プ回路３の出力であるＡ点が取出し位置としては望まし
い。
はＡ点→Ｂ点→Ｃ点→Ａ点のループで発生し、各点は位
相だけが異なり周波数の等しい発振波形が現われるの
で、基本的にはどの位置でも出力を取り出すことができ
る。ただし、比較的低インピーダンスであるため、アン
プ回路３の出力であるＡ点が取出し位置としては望まし
い。
【００２８】この回路の各段の構成要素は、トランスコ
ンダクタンス回路かアンプ回路のいずれかとし、それら
の入力電圧対出力電圧はいずれも反転の関係にあるもの
を用いる点が特徴である。図中の構成要素４と構成要素
５は電圧入力、電流出力のトランスコンダクタンス回路
であり、出力端がハイインピーダンスのため入出力間の
電圧ゲインが非常に高い。すなわち直流的には高ゲイン
の反転アンプである。構成要素３は電圧入力、電圧出力
のアンプ回路であり、電圧ゲインとしては１前後（せい
ぜい０．１〜１０までの範囲）の設定のものを用いる。
すなわち直流的には低ゲインの反転アンプとなる。
ンダクタンス回路かアンプ回路のいずれかとし、それら
の入力電圧対出力電圧はいずれも反転の関係にあるもの
を用いる点が特徴である。図中の構成要素４と構成要素
５は電圧入力、電流出力のトランスコンダクタンス回路
であり、出力端がハイインピーダンスのため入出力間の
電圧ゲインが非常に高い。すなわち直流的には高ゲイン
の反転アンプである。構成要素３は電圧入力、電圧出力
のアンプ回路であり、電圧ゲインとしては１前後（せい
ぜい０．１〜１０までの範囲）の設定のものを用いる。
すなわち直流的には低ゲインの反転アンプとなる。
【００２９】このような構成要素にて図１の回路を構成
した場合、直流的には３〜５の各構成要素は入出力間で
反転の関係にあり、かつループを構成する要素数が３個
だから、ループ一巡では直流的に負帰還（１８０°の位
相回り）となる。このようにしてループを構成する各ノ
ードは電源−ＧＮＤ間の中間電位で安定な動作点を持
つ。次にこのループを交流的に考えると、これにコンデ
ンサＣ1 とＣ2 が加わり、トータルのループとして角周
波数ωo 付近で発振条件を満たす状態が生じその周波数
で発振する。
した場合、直流的には３〜５の各構成要素は入出力間で
反転の関係にあり、かつループを構成する要素数が３個
だから、ループ一巡では直流的に負帰還（１８０°の位
相回り）となる。このようにしてループを構成する各ノ
ードは電源−ＧＮＤ間の中間電位で安定な動作点を持
つ。次にこのループを交流的に考えると、これにコンデ
ンサＣ1 とＣ2 が加わり、トータルのループとして角周
波数ωo 付近で発振条件を満たす状態が生じその周波数
で発振する。
【００３０】図２は第１の実施の形態の変形例である。
構成要素の順序を換えただけのわずかな変形なので、図
１と同じ構成要素には同じ番号を付けて対応がとれるよ
うにした。この例は図１のトランスコンダクタンス回路
４とコンデンサＣ1 の組とトランスコンダクタンス回路
５とコンデンサＣ2 との組を入れ替えただけの回路であ
る。ただし、Ｃ点のインピーダンスは高いため、そのま
まトランスコンダクタンス回路４の入力とコンデンサＣ
1 に接続したのでは、コンデンサＣ1 がトランスコンダ
クタンス回路５の負荷となってしまい、図１に対して条
件が大きく変わってしまう。そこでインピーダンス変換
のためのゲイン１のバッファ回路３' を入れてこの部分
の整合をとっている。
構成要素の順序を換えただけのわずかな変形なので、図
１と同じ構成要素には同じ番号を付けて対応がとれるよ
うにした。この例は図１のトランスコンダクタンス回路
４とコンデンサＣ1 の組とトランスコンダクタンス回路
５とコンデンサＣ2 との組を入れ替えただけの回路であ
る。ただし、Ｃ点のインピーダンスは高いため、そのま
まトランスコンダクタンス回路４の入力とコンデンサＣ
1 に接続したのでは、コンデンサＣ1 がトランスコンダ
クタンス回路５の負荷となってしまい、図１に対して条
件が大きく変わってしまう。そこでインピーダンス変換
のためのゲイン１のバッファ回路３' を入れてこの部分
の整合をとっている。
【００３１】このようにすれば、構成要素の順序を入れ
替えてもトータルのループ特性は変わらないため、全体
として図１と全く同じ動作となり、ＢＰＦの中心周波数
ωoで発振することになる。バッファ回路３' をアンプ
回路３と同じゲイン−１の反転アンプに変えれば、アン
プ回路３は除去できるが、これは結果的には図１と全く
同じ回路になる。
替えてもトータルのループ特性は変わらないため、全体
として図１と全く同じ動作となり、ＢＰＦの中心周波数
ωoで発振することになる。バッファ回路３' をアンプ
回路３と同じゲイン−１の反転アンプに変えれば、アン
プ回路３は除去できるが、これは結果的には図１と全く
同じ回路になる。
【００３２】図１、図２に示した第１の実施の形態とそ
の変形例に使用している、トランスコンダクタンス回路
とアンプ回路の実際の回路をそれぞれ図３と図４に示
す。トランスコンダクタンス回路は、図３のようにＭＯ
ＳトランジスタＭ1 で構成し、そのソースをＧＮＤに接
続し、ゲートを入力とし、ドレインには電源より定電流
Ｉo を供給し、ここを出力端子としている。この回路は
直流の入出力特性としては高い反転ゲインを持つ回路と
いう条件を満たすものである。
の変形例に使用している、トランスコンダクタンス回路
とアンプ回路の実際の回路をそれぞれ図３と図４に示
す。トランスコンダクタンス回路は、図３のようにＭＯ
ＳトランジスタＭ1 で構成し、そのソースをＧＮＤに接
続し、ゲートを入力とし、ドレインには電源より定電流
Ｉo を供給し、ここを出力端子としている。この回路は
直流の入出力特性としては高い反転ゲインを持つ回路と
いう条件を満たすものである。
【００３３】アンプ回路は図４のようにＭＯＳトランジ
スタＭ2 ，Ｍ3 で構成し、トランジスタＭ2 のソースを
ＧＮＤに接続し、ゲートを入力とし、ドレインはトラン
ジスタＭ3 のソースと接続してここを出力端子とし、ト
ランジスタＭ3 のゲートはバイアス電圧ＶB に、ドレイ
ンは電源にそれぞれ接続する。この回路のゲインはトラ
ンジスタＭ3 のゲートサイズＷ／Ｌに対するトランジス
タＭ2 のゲートサイズＷ／Ｌの平方根で決まる。素子間
のゲートサイズの比はあまり大きく取れないので、この
ゲインは１前後のせいぜい１桁の範囲（０．３〜３＝−
１０ｄＢ〜１０ｄＢ）でしか変えられない。
スタＭ2 ，Ｍ3 で構成し、トランジスタＭ2 のソースを
ＧＮＤに接続し、ゲートを入力とし、ドレインはトラン
ジスタＭ3 のソースと接続してここを出力端子とし、ト
ランジスタＭ3 のゲートはバイアス電圧ＶB に、ドレイ
ンは電源にそれぞれ接続する。この回路のゲインはトラ
ンジスタＭ3 のゲートサイズＷ／Ｌに対するトランジス
タＭ2 のゲートサイズＷ／Ｌの平方根で決まる。素子間
のゲートサイズの比はあまり大きく取れないので、この
ゲインは１前後のせいぜい１桁の範囲（０．３〜３＝−
１０ｄＢ〜１０ｄＢ）でしか変えられない。
【００３４】従って、ゲインはトランスコンダクタンス
回路のゲインよりは遥かに小さな値になり、直流の入出
力特性としてはトランスコンダクタンス回路よりもずっ
と小さな反転ゲインを持つ回路という条件を満たす。図
１と図２の例ではトランジスタＭ2 とＭ3 のサイズを同
じにして、直流ゲインを「−１」としている。
回路のゲインよりは遥かに小さな値になり、直流の入出
力特性としてはトランスコンダクタンス回路よりもずっ
と小さな反転ゲインを持つ回路という条件を満たす。図
１と図２の例ではトランジスタＭ2 とＭ3 のサイズを同
じにして、直流ゲインを「−１」としている。
【００３５】図５は第１の実施の形態の別の変形例であ
る。この変形例は図１の回路からの変形であり、図１に
対して１２と１３で示す２つのトランスコンダクタンス
回路を追加したものである。トランスコンダクタンス回
路１２は、ＢＰＦの入出力をつないで発振ループを構成
した際に、コンデンサＣ1 が新たにアンプ回路９の負荷
になることにより、発振条件が変わるのを補償するもの
である。
る。この変形例は図１の回路からの変形であり、図１に
対して１２と１３で示す２つのトランスコンダクタンス
回路を追加したものである。トランスコンダクタンス回
路１２は、ＢＰＦの入出力をつないで発振ループを構成
した際に、コンデンサＣ1 が新たにアンプ回路９の負荷
になることにより、発振条件が変わるのを補償するもの
である。
【００３６】ＣＭＯＳで図４に示すようなアンプ回路を
構成する場合、出力インピーダンスをあまり低くできな
い。従って、コンデンサＣ1 が新たな負荷になった場合
の発振条件の変化はかなり大きなものとなる。そこでコ
ンデンサＣ1 に流れる交流電流を全てトランスコンダク
タンス回路１２が供給することにより、アンプ回路９の
出力から見たＡ点のインピーダンスをゼロにする。コン
デンサＣ1 に流れる交流電流は、全てトランスコンダク
タンス回路１０が作っている。その入力であるＡ点の反
転電圧は、Ｃ点なのでここを入力として、トランスコン
ダクタンス回路１０と同じ変換係数「−ｇｍ」で電流に
変換し、コンデンサＣ1 の反対の電極であるＡ点に供給
する。すると、コンデンサＣ1 を流れる電流は変わらな
いが、Ａ点ではコンデンサＣ1 を通って流れてくる交流
電流をトランスコンダクタンス回路１２が供給する電流
で相殺する。
構成する場合、出力インピーダンスをあまり低くできな
い。従って、コンデンサＣ1 が新たな負荷になった場合
の発振条件の変化はかなり大きなものとなる。そこでコ
ンデンサＣ1 に流れる交流電流を全てトランスコンダク
タンス回路１２が供給することにより、アンプ回路９の
出力から見たＡ点のインピーダンスをゼロにする。コン
デンサＣ1 に流れる交流電流は、全てトランスコンダク
タンス回路１０が作っている。その入力であるＡ点の反
転電圧は、Ｃ点なのでここを入力として、トランスコン
ダクタンス回路１０と同じ変換係数「−ｇｍ」で電流に
変換し、コンデンサＣ1 の反対の電極であるＡ点に供給
する。すると、コンデンサＣ1 を流れる電流は変わらな
いが、Ａ点ではコンデンサＣ1 を通って流れてくる交流
電流をトランスコンダクタンス回路１２が供給する電流
で相殺する。
【００３７】このようにして、アンプ回路９が供給しな
ければならない交流電流は全く無くなり、ＢＰＦの入出
力をつないでも発振条件が変化することなく、所望の発
振周波数を得ることができる。
ければならない交流電流は全く無くなり、ＢＰＦの入出
力をつないでも発振条件が変化することなく、所望の発
振周波数を得ることができる。
【００３８】トランスコンダクタンス回路１３は、ＢＰ
ＦのＱの値を設定するためのものである。これが存在し
なければＱは∞となり、かなり強烈な発振となる。Ｑが
大きすぎると発振振幅も大きく、波形的にも矩形波に近
くなり、リングオシレータによる発振に近くなる。この
ため、前述したようにパルス電流やスプリアスによるア
ナログ信号への漏れ込みが問題になる。
ＦのＱの値を設定するためのものである。これが存在し
なければＱは∞となり、かなり強烈な発振となる。Ｑが
大きすぎると発振振幅も大きく、波形的にも矩形波に近
くなり、リングオシレータによる発振に近くなる。この
ため、前述したようにパルス電流やスプリアスによるア
ナログ信号への漏れ込みが問題になる。
【００３９】そこで、トランスコンダクタンス回路１３
により、ＢＰＦのＱを低減してこれらの問題を緩和す
る。トランスコンダクタンス値を「−Ｇｍ／Ｑ」に設定
すれば、ＢＰＦの尖鋭度はＱに抑えることができる。
により、ＢＰＦのＱを低減してこれらの問題を緩和す
る。トランスコンダクタンス値を「−Ｇｍ／Ｑ」に設定
すれば、ＢＰＦの尖鋭度はＱに抑えることができる。
【００４０】図３のトランスコンダクタンス回路と図４
のアンプ回路を、図５に適用して素子レベルの回路に書
き換えたものを図６に示し説明する。この回路において
ＮＭＯＳ素子はトランジスタＭ11とＭ14を除き、全て同
一形状・同一サイズであり、ＰＭＯＳ素子はトランジス
タＭ22を除き、全て同一形状・同一サイズであるとす
る。トランジスタＭ11のＷ／ＬはＮＭＯＳの基本サイズ
の２倍、トランジスタＭ14のＷ／ＬはＮＭＯＳの基本サ
イズの１／２であるとする。トランジスタＭ22のＷ／Ｌ
はＰＭＯＳの基本サイズの３／２であるとする。
のアンプ回路を、図５に適用して素子レベルの回路に書
き換えたものを図６に示し説明する。この回路において
ＮＭＯＳ素子はトランジスタＭ11とＭ14を除き、全て同
一形状・同一サイズであり、ＰＭＯＳ素子はトランジス
タＭ22を除き、全て同一形状・同一サイズであるとす
る。トランジスタＭ11のＷ／ＬはＮＭＯＳの基本サイズ
の２倍、トランジスタＭ14のＷ／ＬはＮＭＯＳの基本サ
イズの１／２であるとする。トランジスタＭ22のＷ／Ｌ
はＰＭＯＳの基本サイズの３／２であるとする。
【００４１】図５のアンプ回路９はトランジスタＭ11と
Ｍ15、トランスコンダクタンス回路１０はトランジスタ
Ｍ12とＭ21、トランスコンダクタンス回路１１はトラン
ジスタＭ13とＭ22、トランスコンダクタンス回路１２は
トランジスタＭ11（アンプ回路９と兼用）とＭ20、トラ
ンスコンダクタンス回路１３はトランジスタＭ14で構成
している。アンプ回路のバイアス電圧として、図のよう
にトランジスタＭ16とＭ17を縦続接続した回路に基準電
流Ｉc をトランジスタＭ19で折り返して供給し、こうし
て得られる電圧をトランジスタＭ15のゲートに与える。
Ｍ15、トランスコンダクタンス回路１０はトランジスタ
Ｍ12とＭ21、トランスコンダクタンス回路１１はトラン
ジスタＭ13とＭ22、トランスコンダクタンス回路１２は
トランジスタＭ11（アンプ回路９と兼用）とＭ20、トラ
ンスコンダクタンス回路１３はトランジスタＭ14で構成
している。アンプ回路のバイアス電圧として、図のよう
にトランジスタＭ16とＭ17を縦続接続した回路に基準電
流Ｉc をトランジスタＭ19で折り返して供給し、こうし
て得られる電圧をトランジスタＭ15のゲートに与える。
【００４２】このようにすれば、すべてのＮＭＯＳトラ
ンジスタにゲートサイズに比例したバイアス電流を与え
ることができ、全ての素子のゲート領域での電流密度を
等しくすることができる。このとき図中の発振ループを
構成するＡ，Ｂ，Ｃの各ノードの動作電圧は全て等しく
なる。また、トランジスタＭ11〜Ｍ14のトランジスタの
ドレイン電流が、 Ｉd ＝ｋ（Ｖgs−Ｖth）２ … （３） と表わされるとすると、トランジスタＭ11〜Ｍ14の各ト
ランジスタのＧｍは、
ンジスタにゲートサイズに比例したバイアス電流を与え
ることができ、全ての素子のゲート領域での電流密度を
等しくすることができる。このとき図中の発振ループを
構成するＡ，Ｂ，Ｃの各ノードの動作電圧は全て等しく
なる。また、トランジスタＭ11〜Ｍ14のトランジスタの
ドレイン電流が、 Ｉd ＝ｋ（Ｖgs−Ｖth）２ … （３） と表わされるとすると、トランジスタＭ11〜Ｍ14の各ト
ランジスタのＧｍは、
【数２】
と表わすことができる。前述したように発振周波数ｆos
c は、
c は、
【数３】
となる。これはバイアス電流Ｉc の平方根に比例して、
発振周波数を変えることができることを意味する。
発振周波数を変えることができることを意味する。
【００４３】このように、バイアス電流Ｉc を変化させ
ることにより発振周波数を簡単に制御することができ
る。
ることにより発振周波数を簡単に制御することができ
る。
【００４４】実際の回路では、発振ループでのループゲ
インが１以上になるので振幅は次第に増えて結局トラン
ジスタの動作限界まで振れてしまう。これは従来のリン
グ発振回路ほどではないがかなりの大振幅になり波形ひ
ずみも大きい。
インが１以上になるので振幅は次第に増えて結局トラン
ジスタの動作限界まで振れてしまう。これは従来のリン
グ発振回路ほどではないがかなりの大振幅になり波形ひ
ずみも大きい。
【００４５】そこで通常は図１に示した発振回路の例で
はバンドパスフィルタの出力であるＡ点と入力ＩＮの間
にリミッタ回路を入れて振幅制限する。図５に示した発
振回路でもバンドパスフィルタの出力であるＡ点と入力
ＩＮの間にリミッタ回路を入れるが、この場合はトラン
スコンダクタンス回路１２の出力はＡ点ではなく、バン
ドパスフィルタの入力ＩＮに接続する。
はバンドパスフィルタの出力であるＡ点と入力ＩＮの間
にリミッタ回路を入れて振幅制限する。図５に示した発
振回路でもバンドパスフィルタの出力であるＡ点と入力
ＩＮの間にリミッタ回路を入れるが、この場合はトラン
スコンダクタンス回路１２の出力はＡ点ではなく、バン
ドパスフィルタの入力ＩＮに接続する。
【００４６】このようにすれば発振回路が従来のインバ
ータ回路を用いたリング発振回路のように電源電圧いっ
ぱいに振れることはなく、リミッタ回路で制限する振幅
にすることができる。
ータ回路を用いたリング発振回路のように電源電圧いっ
ぱいに振れることはなく、リミッタ回路で制限する振幅
にすることができる。
【００４７】また、完全なスイッチング動作ではなく連
続に近い領域で動作するので電源ラインにパルスノイズ
が乗るようなこともない。Ａ〜Ｃ点の波形は振幅が小さ
く、しかも三角波から正弦波に近い波形になっているの
で高調波成分が少ない。
続に近い領域で動作するので電源ラインにパルスノイズ
が乗るようなこともない。Ａ〜Ｃ点の波形は振幅が小さ
く、しかも三角波から正弦波に近い波形になっているの
で高調波成分が少ない。
【００４８】従って、高調波ノイズに敏感なアナログ回
路が近くにあったとしても、電源ラインの共通インピー
ダンスによって漏れ込んでいったり、空間的に飛び込ん
でいったりするノイズは小さい。また、発振周波数は電
源電圧に全く依存しないようにできるため、デジタル回
路が混在する場合でもデジタル回路で発生し電源ライン
に乗ったパルスノイズが干渉してジッター（位相ノイ
ズ）が増大することも少ない。このように、高精度のア
ナログ信号処理を含むアナデジ混載のＣＭＯＳ−ＬＳＩ
に使えば非常に有効である。
路が近くにあったとしても、電源ラインの共通インピー
ダンスによって漏れ込んでいったり、空間的に飛び込ん
でいったりするノイズは小さい。また、発振周波数は電
源電圧に全く依存しないようにできるため、デジタル回
路が混在する場合でもデジタル回路で発生し電源ライン
に乗ったパルスノイズが干渉してジッター（位相ノイ
ズ）が増大することも少ない。このように、高精度のア
ナログ信号処理を含むアナデジ混載のＣＭＯＳ−ＬＳＩ
に使えば非常に有効である。
【００４９】この発明の第２の実施の形態を図７の回路
構成図を用いて説明する。この実施の形態は、第１の実
施の形態のうちの図５の実施例の各構成要素を全て差動
形式の回路に変えて全体を差動化したものである。
構成図を用いて説明する。この実施の形態は、第１の実
施の形態のうちの図５の実施例の各構成要素を全て差動
形式の回路に変えて全体を差動化したものである。
【００５０】トランスコンダクタンス回路は差動電圧入
力、差動電流出力であり、出力端がハイインピーダンス
のため入出力間の同相電圧ゲインは非常に高い。直流同
相電圧に対しては、高ゲインの反転アンプとなる。アン
プ回路は差動電圧入力、差動電圧出力であるが電圧ゲイ
ンとしては差動ゲイン、同相ゲインとも１前後（せいぜ
い０．１〜１０までの範囲）の設定のものを用いる。直
流同相電圧に対しては低ゲインの反転アンプとなる。
力、差動電流出力であり、出力端がハイインピーダンス
のため入出力間の同相電圧ゲインは非常に高い。直流同
相電圧に対しては、高ゲインの反転アンプとなる。アン
プ回路は差動電圧入力、差動電圧出力であるが電圧ゲイ
ンとしては差動ゲイン、同相ゲインとも１前後（せいぜ
い０．１〜１０までの範囲）の設定のものを用いる。直
流同相電圧に対しては低ゲインの反転アンプとなる。
【００５１】このような構成要素にて図７の回路を構成
した場合、同相直流特性としては各構成要素は入出力間
で反転の関係にあり、かつループを構成する要素数が２
２、２３、２５の３個だから、ループ一巡では直流的に
負帰還（１８０°の位相回り）となる。同相ループを構
成する各ノードは、電源−ＧＮＤ間の中間電位で安定な
動作点を持つ。差動的には、基本的に各構成要素は同極
性端子同士で結線し、１ヶ所だけ極性を入れ替えてルー
プ状に結線する。図７においては、２５の要素の出力か
ら２２の要素に入力するところで極性を入れ替えてい
る。
した場合、同相直流特性としては各構成要素は入出力間
で反転の関係にあり、かつループを構成する要素数が２
２、２３、２５の３個だから、ループ一巡では直流的に
負帰還（１８０°の位相回り）となる。同相ループを構
成する各ノードは、電源−ＧＮＤ間の中間電位で安定な
動作点を持つ。差動的には、基本的に各構成要素は同極
性端子同士で結線し、１ヶ所だけ極性を入れ替えてルー
プ状に結線する。図７においては、２５の要素の出力か
ら２２の要素に入力するところで極性を入れ替えてい
る。
【００５２】このように結線することにより、差動直流
特性としては各差動入力と各差動出力の「＋側端子」と
「−側端子」が全て同電位になるように動作する。な
お、図７の発振回路は全て入出力が反転の関係にあるも
のを用いて構成する例を示しているが、帰還ループ上に
入出力が非反転の関係にあるものを幾つ挿入しても発振
回路としての機能が変わらないのは明らかである。従っ
て、ループを構成する要素回路として入出力間が反転関
係にあるものだけに言及し、非反転関係にあるものにつ
いてはこれをいくつ含んでいても良い。
特性としては各差動入力と各差動出力の「＋側端子」と
「−側端子」が全て同電位になるように動作する。な
お、図７の発振回路は全て入出力が反転の関係にあるも
のを用いて構成する例を示しているが、帰還ループ上に
入出力が非反転の関係にあるものを幾つ挿入しても発振
回路としての機能が変わらないのは明らかである。従っ
て、ループを構成する要素回路として入出力間が反転関
係にあるものだけに言及し、非反転関係にあるものにつ
いてはこれをいくつ含んでいても良い。
【００５３】図７において、基本的なＢＰＦ部はトラン
スコンダクタンス回路２３とトランスコンダクタンス回
路２５とアンプ回路２２で構成する帰還ループである。
トランスコンダクタンス回路２３は図５の１０に対応
し、トランスコンダクタンス回路２５は図５の１１に対
応する。アンプ回路２２は図５の９に対応するが、それ
は同相電圧に対してであって、差動電圧に関してはトラ
ンスコンダクタンス回路２５とアンプ回路２２を極性を
変えて結線することにより「−１」を実現している。
スコンダクタンス回路２３とトランスコンダクタンス回
路２５とアンプ回路２２で構成する帰還ループである。
トランスコンダクタンス回路２３は図５の１０に対応
し、トランスコンダクタンス回路２５は図５の１１に対
応する。アンプ回路２２は図５の９に対応するが、それ
は同相電圧に対してであって、差動電圧に関してはトラ
ンスコンダクタンス回路２５とアンプ回路２２を極性を
変えて結線することにより「−１」を実現している。
【００５４】図中に点線で示した２８と２９のトランス
コンダクタンス回路の役割は、それぞれ図５の１３と１
２と全く同じである。すなわち、トランスコンダクタン
ス回路２９は、ＢＰＦの入出力を結線した際の容量負荷
による発振条件ずれを補償するものであり、トランスコ
ンダクタンス回路２８はＢＰＦのＱを低減するものであ
る。
コンダクタンス回路の役割は、それぞれ図５の１３と１
２と全く同じである。すなわち、トランスコンダクタン
ス回路２９は、ＢＰＦの入出力を結線した際の容量負荷
による発振条件ずれを補償するものであり、トランスコ
ンダクタンス回路２８はＢＰＦのＱを低減するものであ
る。
【００５５】図８は図７の実施の形態の変形例である。
図７のアンプ回路２２を図８の２６の位置に移動させた
場合、ＢＰＦの帰還ループを同相負帰還とするために、
アンプ回路２４を追加して帰還ループ上の同相反転の要
素数を３個にしなければならない。
図７のアンプ回路２２を図８の２６の位置に移動させた
場合、ＢＰＦの帰還ループを同相負帰還とするために、
アンプ回路２４を追加して帰還ループ上の同相反転の要
素数を３個にしなければならない。
【００５６】図７と図８の第２の実施の形態に使用して
いるトランスコンダクタンス回路とアンプ回路の実際の
回路をそれぞれ図９と図１０に示す。トランスコンダク
タンス回路は、図９のようにＭＯＳトランジスタＭ31と
Ｍ32とで構成し、そのソース対をＧＮＤに接続し、ゲー
ト対を差動入力端子とし、ドレイン対にはそれぞれ電源
より定電流Ｉo を供給するとともに、ここを差動出力端
子としている。このような回路は直流の同相入力電圧に
対しては高い反転ゲインを持つ回路という条件を満たす
ものである。
いるトランスコンダクタンス回路とアンプ回路の実際の
回路をそれぞれ図９と図１０に示す。トランスコンダク
タンス回路は、図９のようにＭＯＳトランジスタＭ31と
Ｍ32とで構成し、そのソース対をＧＮＤに接続し、ゲー
ト対を差動入力端子とし、ドレイン対にはそれぞれ電源
より定電流Ｉo を供給するとともに、ここを差動出力端
子としている。このような回路は直流の同相入力電圧に
対しては高い反転ゲインを持つ回路という条件を満たす
ものである。
【００５７】アンプ回路は、図１０のようにＭＯＳトラ
ンジスタＭ33〜Ｍ36で構成し、トランジスタＭ33とＭ34
のソースをＧＮＤに接続し、ゲート対を差動入力端子と
し、ドレインはトランジスタＭ35とＭ36のソースにそれ
ぞれ接続してこれを差動出力端子とし、トランジスタＭ
35とＭ36のゲートはバイアス電圧ＶB に、ドレインは電
源にそれぞれ接続する。この回路の差動ゲインおよび同
相ゲインはトランジスタＭ35、Ｍ36のゲートサイズＷ／
Ｌに対するトランジスタＭ33、Ｍ34 のゲートサイズＷ
／Ｌの平方根で決まる。素子間のゲートサイズの比はあ
まり大きく取れないので、このゲインは１前後のせいぜ
い１桁の範囲（０．３〜３＝−１０ｄＢ〜１０ｄＢ）で
しか変えられない。
ンジスタＭ33〜Ｍ36で構成し、トランジスタＭ33とＭ34
のソースをＧＮＤに接続し、ゲート対を差動入力端子と
し、ドレインはトランジスタＭ35とＭ36のソースにそれ
ぞれ接続してこれを差動出力端子とし、トランジスタＭ
35とＭ36のゲートはバイアス電圧ＶB に、ドレインは電
源にそれぞれ接続する。この回路の差動ゲインおよび同
相ゲインはトランジスタＭ35、Ｍ36のゲートサイズＷ／
Ｌに対するトランジスタＭ33、Ｍ34 のゲートサイズＷ
／Ｌの平方根で決まる。素子間のゲートサイズの比はあ
まり大きく取れないので、このゲインは１前後のせいぜ
い１桁の範囲（０．３〜３＝−１０ｄＢ〜１０ｄＢ）で
しか変えられない。
【００５８】図７と図８の例ではトランジスタＭ33〜Ｍ
36のサイズを全て同じにして、直流での同相ゲインを
「−１」、差動ゲインを「１」としている。従って、同
相ゲインはトランスコンダクタンス回路の同相ゲインよ
りは遥かに小さな値になり、直流の同相入力電圧に対し
てはトランスコンダクタンス回路よりもずっと小さな反
転ゲインを持つ回路という条件を満たしている。
36のサイズを全て同じにして、直流での同相ゲインを
「−１」、差動ゲインを「１」としている。従って、同
相ゲインはトランスコンダクタンス回路の同相ゲインよ
りは遥かに小さな値になり、直流の同相入力電圧に対し
てはトランスコンダクタンス回路よりもずっと小さな反
転ゲインを持つ回路という条件を満たしている。
【００５９】図７と図８の全差動型の発振回路の場合、
もう一つ同相での動作を考えなければならない。この回
路は発振回路であるが、発振は差動モードでのみ起こ
り、同相モードでは発振してはならない。同相モードを
考える場合はＧＮＤを基準にしたＡＡ' の平均電圧、Ｂ
Ｂ' の平均電圧、ＣＣ' の平均電圧を考えれば良い。各
構成要素の出力端に付く対ＧＮＤとの容量値はコンデン
サの寄生容量を無視すると、ＢＢ' 点でＣ1A//Ｃ1B、Ａ
Ａ' 点でゼロ、ＣＣ' 点でもゼロとなる。つまり図７と
図８の回路のリング状のループでは、ＢＢ' 点で周波数
の低いところに支配極ができ、ＡＡ' 点とＣＣ' 点に対
応した極は遥か離れた高域にしかできない。従って、Ａ
Ａ' 点とＣＣ' 点の極の影響で位相が回り始める周波数
ではＢＢ'点の支配極によって振幅が十分減衰し、ルー
プゲインが１以下になって発振を回避できることにな
る。
もう一つ同相での動作を考えなければならない。この回
路は発振回路であるが、発振は差動モードでのみ起こ
り、同相モードでは発振してはならない。同相モードを
考える場合はＧＮＤを基準にしたＡＡ' の平均電圧、Ｂ
Ｂ' の平均電圧、ＣＣ' の平均電圧を考えれば良い。各
構成要素の出力端に付く対ＧＮＤとの容量値はコンデン
サの寄生容量を無視すると、ＢＢ' 点でＣ1A//Ｃ1B、Ａ
Ａ' 点でゼロ、ＣＣ' 点でもゼロとなる。つまり図７と
図８の回路のリング状のループでは、ＢＢ' 点で周波数
の低いところに支配極ができ、ＡＡ' 点とＣＣ' 点に対
応した極は遥か離れた高域にしかできない。従って、Ａ
Ａ' 点とＣＣ' 点の極の影響で位相が回り始める周波数
ではＢＢ'点の支配極によって振幅が十分減衰し、ルー
プゲインが１以下になって発振を回避できることにな
る。
【００６０】このように同相動作に対しては、Ｃ1AとＣ
1Bが位相補償容量として働き、同相ループとして位相補
償がなされるため同相発振は起こらない。これはコンデ
ンサＣ2 を差動出力の端子間に入れて、対ＧＮＤには容
量が付かないようにしたことによるものである。
1Bが位相補償容量として働き、同相ループとして位相補
償がなされるため同相発振は起こらない。これはコンデ
ンサＣ2 を差動出力の端子間に入れて、対ＧＮＤには容
量が付かないようにしたことによるものである。
【００６１】なお、図７と図８の第２の実施の形態の場
合も第１の実施の形態の場合と全く同様に、発振回路と
しての発振周波数はバイアス電流Ｉc の平方根に比例し
て変わる。このようにバイアス電流Ｉc を変化させるこ
とにより、発振周波数を容易に制御できる。
合も第１の実施の形態の場合と全く同様に、発振回路と
しての発振周波数はバイアス電流Ｉc の平方根に比例し
て変わる。このようにバイアス電流Ｉc を変化させるこ
とにより、発振周波数を容易に制御できる。
【００６２】また実際の回路ではバンドパスフィルタの
出力と入力との間にリミッタ回路を入れて発振振幅を制
限する。すなわち、このリミッタ回路は図７ではＡ点と
出力端ｏｕｔ−、Ａ´点と出力端ｏｕｔ＋、の位置にそ
れぞれ挿入し、図８ではＡ点とアンプ回路２６の＋出力
端、Ａ´点とアンプ回路２６の−出力端の位置にそれぞ
れ挿入する。
出力と入力との間にリミッタ回路を入れて発振振幅を制
限する。すなわち、このリミッタ回路は図７ではＡ点と
出力端ｏｕｔ−、Ａ´点と出力端ｏｕｔ＋、の位置にそ
れぞれ挿入し、図８ではＡ点とアンプ回路２６の＋出力
端、Ａ´点とアンプ回路２６の−出力端の位置にそれぞ
れ挿入する。
【００６３】このように第２の実施の形態による回路構
成は、自分自身で高調波ノイズを発生しにくいことと、
電源等に乗ったノイズの影響を受けにくい、ということ
は勿論のこと、全差動回路であるため、差動で出力すれ
ば偶数次の高調波ノイズを抑えることができ、さらに電
源ノイズによるジッターをさらに軽減することができ、
高品位の発振信号を得ることができる。
成は、自分自身で高調波ノイズを発生しにくいことと、
電源等に乗ったノイズの影響を受けにくい、ということ
は勿論のこと、全差動回路であるため、差動で出力すれ
ば偶数次の高調波ノイズを抑えることができ、さらに電
源ノイズによるジッターをさらに軽減することができ、
高品位の発振信号を得ることができる。
【００６４】
【発明の効果】以上説明したように、この発明に係るＣ
ＭＯＳで構成する発振回路は、自分自身でノイズを発生
しにくく、また電源ノイズ等の影響を受けにくいという
すぐれた特長を持ち、アナログデジタル混載のＣＭＯＳ
−ＬＳＩにあってジッターの少ない発振回路を実現で
き、しかも低電圧動作が可能で、非常に広い範囲での周
波数制御がバイアス電流を変えるだけで簡単に行うこと
ができる。
ＭＯＳで構成する発振回路は、自分自身でノイズを発生
しにくく、また電源ノイズ等の影響を受けにくいという
すぐれた特長を持ち、アナログデジタル混載のＣＭＯＳ
−ＬＳＩにあってジッターの少ない発振回路を実現で
き、しかも低電圧動作が可能で、非常に広い範囲での周
波数制御がバイアス電流を変えるだけで簡単に行うこと
ができる。
【図１】この発明の第１の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図２】この発明の第１の実施の形態の変形例について
説明するための回路構成図。
説明するための回路構成図。
【図３】図１のトランスコンダクタンス回路を具体的に
説明するための回路図。
説明するための回路図。
【図４】図１のアンプ回路の具体例について説明するた
めの回路図。
めの回路図。
【図５】この発明の第１の実施の形態の別の変形例につ
いて説明するための回路構成図。
いて説明するための回路構成図。
【図６】図５の具体例について説明するための回路図。
【図７】この発明の第２の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図８】この発明の第２の実施の形態のもう一つの変形
例について説明するための回路構成図。
例について説明するための回路構成図。
【図９】この発明の第２の実施の形態で用いるトランス
コンダクタンス回路を具体的に説明するための回路図。
コンダクタンス回路を具体的に説明するための回路図。
【図１０】この発明の第２の実施の形態で用いるアンプ
回路を具体的に説明するための回路図。
回路を具体的に説明するための回路図。
【図１１】図１のＢＰＦのゲイン特性図。
【図１２】図１のＢＰＦの位相特性図。
【図１３】従来の発振回路について説明するための回路
構成図。
構成図。
３，９，２２，２４，２６…アンプ回路、３' …バッフ
ァ回路、４，５，１０〜１３，２３，２５，２８，２９
…トランスコンダクタンス回路、Ｃ1 ，Ｃ2 ，Ｃ1A，Ｃ
1B…コンデンサ。
ァ回路、４，５，１０〜１３，２３，２５，２８，２９
…トランスコンダクタンス回路、Ｃ1 ，Ｃ2 ，Ｃ1A，Ｃ
1B…コンデンサ。
Claims (14)
- 【請求項１】 入力電圧に対してはそれぞれ高い反転ゲ
インを有するとともにある変換係数で電流出力する第１
および第２のトランスコンダクタンス回路と、前記入力
電圧に対しては前記第１および第２のトランスコンダク
タンス回路の反転ゲインよりは小さい反転ゲインを有す
るアンプ回路とを縦続接続して形成する帰還ループを持
ち、前記第１のトランスコンダクタンス回路の出力端に
第１のコンデンサを、前記第２のトランスコンダクタン
ス回路の出力端に第２のコンデンサをそれぞれ付けてバ
ンドパスフィルタを構成し、 前記バンドパスフィルタの出力を、該バンドパスフィル
タの入力に帰還し、前記帰還ループ上の任意の位置より
出力を取り出すことを特徴とする発振回路。 - 【請求項２】 前記第１のトランスコンダクタンス回路
の出力は、前記第２のトランスコンダクタンス回路の入
力に接続し、前記第２のトランスコンダクタンス回路の
出力は前記アンプ回路の入力に接続し、前記アンプ回路
の出力は前記第１のトランスコンダクタンス回路の入力
に接続することにより帰還ループを構成し、 第１のコンデンサの一端を前記バンドパスフィルタの入
力とし、他端を前記第１のトランスコンダクタンス回路
の出力端に接続し、第２のコンデンサの一端をグランド
または定電圧点に接続し、他端を前記第２のトランスコ
ンダクタンス回路の出力端に接続し、前記アンプ回路の
出力端をバンドパスフィルタの出力としたことを特徴と
する請求項１に記載の発振回路。 - 【請求項３】 前記第２のトランスコンダクタンス回路
の出力端に入出力をショートした第３のトランスコンダ
クタンス回路を接続したことを特徴とする請求項２に記
載の発振回路。 - 【請求項４】 入力端は、前記アンプ回路と共通で、出
力端は前記バンドパスフィルタの入力と接続する第４の
トランスコンダクタンス回路を接続し、そのトランスコ
ンダクタンス値の前記第１のトランスコンダクタンス回
路のトランスコンダクタンス値に対する比は、前記アン
プ回路のゲインの絶対値に等しいことを特徴とする請求
項２に記載の発振回路。 - 【請求項５】 前記トランスコンダクタンス回路は、そ
れぞれ１個の電界効果トランジスタで構成し、そのソー
スは共通の定電圧端子に接続し、そのゲートを入力端子
とし、そのドレインを出力端子とし、この出力端子には
定電流源を接続し、 アンプ回路は、前記電界効果トランジスタと同じ導電型
の２個の電界効果トランジスタで構成し、入力側の電界
効果トランジスタのソースは前記定電圧端子に接続し、
そのゲートを入力端子とし、そのドレインを出力側の電
界効果トランジスタのソースに接続してこれを出力端子
とし、そのゲートとドレインはそれぞれ別々の定電圧端
子に接続したことを特徴とする請求項１に記載の発振回
路。 - 【請求項６】 前記各トランスコンダクタンス回路を構
成する電界効果トランジスタに流すバイアス電流と、前
記アンプ回路を構成する電界効果トランジスタに流すバ
イアス電流との比を一定に保ちつつその電流値を変える
ことにより発振周波数を制御できるような手段を有する
ことを特徴とする請求項５に記載の発振回路。 - 【請求項７】 それぞれ１対の差動入力端子と１対の差
動出力端子を持ち、同相入力電圧に対しては高い反転ゲ
インを有し、差動入力電圧に対してはある変換係数で電
流出力する第１および第２のトランスコンダクタンス回
路と、１対の差動入力端子と１対の差動出力端子を持
ち、差動入力電圧に対してはあるゲインを持ってそれを
出力し、同相入力電圧に対しては前記ゲインと同程度の
反転ゲインを有する第１のアンプ回路とを含む構成要素
を縦続接続して形成する帰還ループを持ち、前記第１の
トランスコンダクタンス回路の出力端に第１のコンデン
サを、前記第２のトランスコンダクタンス回路の出力端
に第２のコンデンサをそれぞれ付けてバンドパスフィル
タ構成し、 前記バンドパスフィルタの出力をバンドパスフィルタの
入力に帰還し、前記帰還ループ上の任意の位置より出力
を取り出すことを特徴とする発振回路。 - 【請求項８】 前記第１のトランスコンダクタンス回路
の出力は、前記第２のトランスコンダクタンス回路の入
力に接続し、前記第２のトランスコンダクタンス回路の
出力は、前記第１のアンプ回路の入力に接続し、該アン
プ回路の出力は前記第１のトランスコンダクタンス回路
の入力に接続することにより帰還ループを構成し、第１
のコンデンサ対の一方の端子対を前記バンドパスフィル
タの入力とし、他方の端子対を前記第１のトランスコン
ダクタンス回路の出力端に接続し、第２のコンデンサを
前記第２のトランスコンダクタンス回路の出力端子間に
接続し、前記第１のアンプ回路の出力端を前記バンドパ
スフィルタの出力としたことを特徴とする請求項７に記
載の発振回路。 - 【請求項９】 前記第１のトランスコンダクタンス回路
の出力は、前記第１のアンプ回路の入力に接続し、第１
のアンプ回路の出力は、前記第２のトランスコンダクタ
ンス回路の入力に接続し、前記第２のトランスコンダク
タンス回路の出力は、前記第１のトランスコンダクタン
ス回路の入力に接続することにより帰還ループを構成
し、 第１のコンデンサ対の一方の端子対を前記バンドパスフ
ィルタの入力とし、他方の端子対を前記第１のトランス
コンダクタンス回路の出力端に接続し、第２のコンデン
サを前記第２のトランスコンダクタンス回路の出力端子
間に接続し、前記第２のトランスコンダクタンス回路の
出力を第２のアンプ回路の入力に接続し、第２のアンプ
回路の出力端を前記バンドパスフィルタの出力としたこ
とを特徴とする請求項７に記載の発振回路。 - 【請求項１０】 前記第２のトランスコンダクタンス回
路の出力端に入力出力間で逆極性端子どうしを互いにつ
ないだ第３のトランスコンダクタンス回路を接続したこ
とを特徴とする請求項８または９に記載の発振回路。 - 【請求項１１】 入力は前記第１のトランスコンダクタ
ンス回路と共通で、出力は前記バンドパスフィルタの入
力に接続した第４のトランスコンダクタンス回路を追加
し、その入力端子と出力端子の接続は前記第４のトラン
スコンダクタンス回路の入力か出力のどちらか一方にお
いて前記第１のトランスコンダクタンスに対して逆極性
となるような接続であり、そのトランスコンダクタンス
値の前記第１のトランスコンダクタンス回路のトランス
コンダクタンス値に対する比は前記第１のアンプ回路の
ゲインの絶対値に等しいことを特徴とする請求項８また
は９に記載の発振回路。 - 【請求項１２】 前記各トランスコンダクタンス回路は
１対の電界効果トランジスタで構成し、そのソースは共
通の定電圧端子に接続し、そのゲートを入力端子対と
し、そのドレインを出力端子対とし、この出力端子対に
はそれぞれ定電流源を接続し、前記アンプ回路は前記電
界効果トランジスタと同じ導電型の２対の電界効果トラ
ンジスタで構成し、入力側の電界効果トランジスタ対の
ソースは前記定電圧端子に接続し、そのゲートを入力端
子対とし、そのドレインを出力側の電界効果トランジス
タ対のソースにそれぞれ接続してこれを出力端子対と
し、そのゲートとドレインはそれぞれ別々の定電圧端子
に接続したことを特徴とする請求項７に記載の発振回
路。 - 【請求項１３】 前記各トランスコンダクタンス回路を
構成する電界効果トランジスタ対に流すバイアス電流
と、前記アンプ回路を構成する電界効果トランジスタ対
に流すバイアス電流との比を一定に保ちつつその電流値
を変えることにより発振周波数を制御できるような手段
を有することを特徴とする請求項１２に記載の発振回
路。 - 【請求項１４】 前記バンドパスフィルタの出力と前記
バンドパスフィルタの入力との間に振幅を制限するリミ
ッタ回路を設けたことを特徴とする請求項１、２、７、
８のいずれかに記載の発振回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05204598A JP3482120B2 (ja) | 1998-03-04 | 1998-03-04 | 発振回路 |
| EP99100957A EP0940908B1 (en) | 1998-03-04 | 1999-01-20 | Oscillator |
| DE69911281T DE69911281T2 (de) | 1998-03-04 | 1999-01-20 | Oszillator |
| US09/234,981 US6137370A (en) | 1998-03-04 | 1999-01-22 | Oscillator having loop including transconductor bandpass filter |
| TW088103001A TW439258B (en) | 1998-03-04 | 1999-02-26 | Oscillation circuit |
| KR1019990007048A KR100324163B1 (ko) | 1998-03-04 | 1999-03-04 | 발진 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05204598A JP3482120B2 (ja) | 1998-03-04 | 1998-03-04 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251878A JPH11251878A (ja) | 1999-09-17 |
| JP3482120B2 true JP3482120B2 (ja) | 2003-12-22 |
Family
ID=12903860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05204598A Expired - Fee Related JP3482120B2 (ja) | 1998-03-04 | 1998-03-04 | 発振回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6137370A (ja) |
| EP (1) | EP0940908B1 (ja) |
| JP (1) | JP3482120B2 (ja) |
| KR (1) | KR100324163B1 (ja) |
| DE (1) | DE69911281T2 (ja) |
| TW (1) | TW439258B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9903079D0 (en) * | 1999-02-11 | 1999-03-31 | Koninkl Philips Electronics Nv | Transmitter and an oscillator network for use in the transmitter |
| JP2002148296A (ja) * | 2000-11-13 | 2002-05-22 | Suwa Denshi Kk | 水晶振動子のｃｉ測定方法および水晶発振回路 |
| US6525617B1 (en) * | 2001-08-09 | 2003-02-25 | Lattice Semiconductor Corporation | Buffering for LC-based stage |
| US6587007B2 (en) * | 2001-11-26 | 2003-07-01 | Micrel, Incorporated | Ring topology based voltage controlled oscillator |
| US6909292B1 (en) * | 2002-07-17 | 2005-06-21 | Athena Semiconductors, Inc. | Method for suppressing even order harmonics in a device that utilizes transconductors |
| US6822522B1 (en) * | 2003-05-23 | 2004-11-23 | The United States Of America As Represented By The Secretary Of The Navy | Method and apparatus for an improved nonlinear oscillator |
| DE102004046519B4 (de) * | 2004-09-23 | 2006-07-06 | Micronas Gmbh | Verfahren und Schaltungsanordnung zur Unterdrückung von Schwingungsmoden in Ringoszillatoren |
| DE102005008332B3 (de) | 2005-02-23 | 2006-11-02 | Infineon Technologies Ag | Verstärkerschaltung für einen Oszillator in einem definierten Schwingfrequenzbereich und Oszillatorschaltung |
| CN102231623B (zh) * | 2011-04-15 | 2013-10-23 | 清华大学 | 一种基于正反馈电感替代法的有源低通滤波器 |
| CN102158193B (zh) * | 2011-04-21 | 2013-07-24 | 清华大学 | 一种基于负反馈的二阶带通滤波器 |
| CN104796634B (zh) * | 2015-04-20 | 2018-02-16 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种用于超大面阵cmos图像传感器的像元偏置电路及控制方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206308A (ja) * | 1985-03-11 | 1986-09-12 | Seiko Instr & Electronics Ltd | 電圧制御発振器 |
| JP2519703B2 (ja) * | 1987-02-04 | 1996-07-31 | 株式会社東芝 | 発振回路 |
| JP2616226B2 (ja) * | 1990-11-21 | 1997-06-04 | ヤマハ株式会社 | 電圧制御発振回路 |
| JP3528203B2 (ja) * | 1993-06-30 | 2004-05-17 | ソニー株式会社 | リング発振器および電圧制御発振器 |
| US5444421A (en) * | 1994-02-10 | 1995-08-22 | Racom Systems, Inc. | Low power consumption oscillator using multiple transconductance amplifiers |
| US5576647A (en) * | 1995-06-22 | 1996-11-19 | Marvell Technology Group, Ltd. | Charge pump for phase lock loop |
| US5734299A (en) * | 1996-07-25 | 1998-03-31 | Nortel Networks Corp | Microwave VCO having reduced supply voltage |
| JP3149797B2 (ja) * | 1996-09-18 | 2001-03-26 | 日本電気株式会社 | 電圧制御発振回路 |
| JP3361021B2 (ja) * | 1996-12-16 | 2003-01-07 | 株式会社東芝 | フィルタ回路 |
-
1998
- 1998-03-04 JP JP05204598A patent/JP3482120B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-20 DE DE69911281T patent/DE69911281T2/de not_active Expired - Lifetime
- 1999-01-20 EP EP99100957A patent/EP0940908B1/en not_active Expired - Lifetime
- 1999-01-22 US US09/234,981 patent/US6137370A/en not_active Expired - Fee Related
- 1999-02-26 TW TW088103001A patent/TW439258B/zh not_active IP Right Cessation
- 1999-03-04 KR KR1019990007048A patent/KR100324163B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0940908A2 (en) | 1999-09-08 |
| JPH11251878A (ja) | 1999-09-17 |
| EP0940908A3 (en) | 2000-04-26 |
| US6137370A (en) | 2000-10-24 |
| TW439258B (en) | 2001-06-07 |
| KR100324163B1 (ko) | 2002-02-16 |
| DE69911281T2 (de) | 2004-06-24 |
| KR19990077574A (ko) | 1999-10-25 |
| DE69911281D1 (de) | 2003-10-23 |
| EP0940908B1 (en) | 2003-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185406B1 (ko) | 전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치 | |
| JP3528203B2 (ja) | リング発振器および電圧制御発振器 | |
| KR100299740B1 (ko) | 필터회로 | |
| JP3482120B2 (ja) | 発振回路 | |
| CN109995363B (zh) | 一种自偏置结构的环形压控振荡器 | |
| KR20010012288A (ko) | 능동 위상 분할기 | |
| US20070173218A1 (en) | Offset local oscillator without using frequency divider | |
| JP2000261289A (ja) | アクティブフィルタ回路 | |
| US9008604B1 (en) | Mixer with linearized input | |
| JP2004222015A (ja) | 増幅回路 | |
| US20070159240A1 (en) | Lowpass biquad VGA filter | |
| JP2005160093A (ja) | 制御電流に従う発振信号の生成方法および装置 | |
| JPH1093340A (ja) | 電圧制御発振回路 | |
| JPH10322143A (ja) | Ａｃ結合回路 | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPH11177341A (ja) | 発振回路 | |
| JP2006074380A (ja) | 周波数混合器 | |
| JP3874649B2 (ja) | 平衡回路 | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JP2002330058A (ja) | Ｇｍ−Ｃフィルタ | |
| JPH10322135A (ja) | ミキサ回路 | |
| US7053725B1 (en) | 4X crystal frequency multiplier with op amp buffer between 2X multiplier stages | |
| JPH10224152A (ja) | バランス型ミキサのミキシング方法と回路 | |
| Zhiqiang et al. | A UHF CMOS Gm-C bandpass filter and automatic tuning design | |
| JP2005347828A (ja) | ミキサ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |