TW439258B - Oscillation circuit - Google Patents

Oscillation circuit Download PDF

Info

Publication number
TW439258B
TW439258B TW088103001A TW88103001A TW439258B TW 439258 B TW439258 B TW 439258B TW 088103001 A TW088103001 A TW 088103001A TW 88103001 A TW88103001 A TW 88103001A TW 439258 B TW439258 B TW 439258B
Authority
TW
Taiwan
Prior art keywords
circuit
output
input
transconductance
pair
Prior art date
Application number
TW088103001A
Other languages
English (en)
Inventor
Takeshi Yamamoto
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW439258B publication Critical patent/TW439258B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02Varying the frequency of the oscillations by electronic means

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

J A7 B7 五、發明説明ή ) 發明領域 本發明關於MO S型半導體積體電路*特別關於進行 類比fe號處理之基本之振邊電路。 近年來,隨數位機器之增大及數位信號處理技術之進 步’適合數位信號處理之CMO S積體電路佔半導體市場 之大部分。但是,影像、聲音信號,因輸出入爲類比數以 類比式處理較簡單,即使數位處理時A/D、 D/A轉換 或其前後之濾波處理及時脈產生用振盪器等類比電路爲必 .要。類比電路較適合雙極性,CMOS則除類比開關或取 樣保持等一部分電路以外均不適合。但是,雙極性或Bi CMO S處理,其成本高,而且CMO S之數位類比混載 之單晶片要求強烈,近年來以CMO S進行類比信號處理 之電路開發盛行。 CMO S之振盪電路,於數位信號處理中多作爲時脈 產生器或P L L之要素電路使用。此種振盪電路之代表者 爲以CMO S反相器構成多段環狀之環形振盪電路,其中 振盪頻率之控制可能之振盪電路之一例,例如特開平4 -1 1 8 8 9 1 0號公報之記載,該振盪電路之基本振盪部 分如圖1 4之構成。 此種環形振盪電路,如圖1 4 ( a )所示,將I 1、 I 2〜I η之反相器電路依序連接多段,令最終段反相器 電路I η之輸出成爲最初反相器電路I 1之輸入,以形成 環狀迴路。 各反相器電路I 1、 I 2〜I η,如圖14 (b)所 本纸張尺度適用中國國家揉準(CNS ) Μ規格(210X297公釐) ---------^-- {請先閱讳背而之注意事項再填寫本I)
II 經濟部智M財產局員工消費合作社印製 經濟部智慧財產局W工消費合作社印製 A7 B7_五 '發明説明έ ) 示,係由4個場效電晶體Μ41〜Μ44構成,電晶體 Μ4 1及Μ4 2以Ν通道MO S構成,電晶體4 3及4 4 以Ρ通道MO S構成。電晶體Μ4 2及Μ4 3之閘極連接 作爲輸入端,電晶體Μ4 2、Μ4 3之汲極連接作爲輸出 端。又,將電晶體Μ4 4之汲極及電晶體Μ4 3之源極、 電晶體Μ4 2之源極及電晶體Μ4 1之汲極分別連接之同 時,將電晶體Μ4 4之源極接電源端•將電晶體Μ4 1之 源極接接地點。 各反相器電路II、 12〜111之電晶體皿41及 Μ4 4之各閘極,分別接頻率控制端Τ 1及Τ2。輸出可 由各反相器電路II、 12〜In之任一輸出取出,介由 另設之迴路外輸出用反相器輸出< 該環形振盪電路中,各反相器電路之電晶體M4 1、 Μ 4 2之組及電晶體Μ 4 3、Μ 4 4之組經由供至輸入端 IN之信號位準而至補設爲ON/OFF,因此,各反相 器電路中之輸入端IN各輸出端OUT中之信號位準爲反 轉。反相器電路以多段縱向連接,故此種反轉動作依序傳 遞,因環狀構成而回復至源頭,而更促進反轉,最終及於 迴路全體之振盪。 此種振盪動作之頻率,係由各反相器電路之輸出入間 之反轉延遲時間來決定。相當於反相器電路1個延遲時間 設爲t d,則振盪頻率f 〇 s c爲 f 〇 s c= 1/ (Nt d) …(1) 裝 訂 i ί Μ (請先閲請背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210Χ 297公釐) -5- 磨43925 8 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明6 ) 電晶體M41及M44之各閘極電壓T2、 T1用於 限制流入該場效電晶體之電流。依此,則反相器電路反轉 時由電晶體M4 4流入M4 1之電流亦受限制,延遲時間 td爲變化。因此,變化供至控制端ΤΙ、 T2之電壓, 即可使各反相器電路之反轉之延遲時間一齊變化。 如上述,反轉之延遲時間變化時,反轉之傳送以迴路 爲一巡回復原點前之時間亦變化,故由(1 )式,振盪頻 率亦變化。即,加快1段之延遲時間t d則頻率變高,放 -慢延遲時間t d則頻率變低,可實現頻率控制。 如此反相器電路構成之環形振盪電路,使用於類比數 位混載之C Μ 0 S L S I之場合,有以下缺點: 1 .當自身產生脈衝性雜訊時易影響其他類比電路。 2 .易受電源雜訊等之影響,閃動C相位雜訊)多。 反相器電路,僅於反轉瞬間有大電流流經電源與接地 (G N D )間。 因此,反相器電路之每一反轉因電源線及GND線之 電阻成分,於電源與GND產生脈沖電壓。L S I包含類 比電路之場合,即使採取電源線分離等對策,該脈沖電壓 會因電源線之共同阻抗分或基板之容量性結合等,而混入 類比電路側。此舉對類比電路會有影響,於類比信號混入 脈沖雜訊,其信號品質會有劣化。 特別是,以振盪輸出作爲類比信號處理之任一基準信 號使用時,爲使該基準信號之頻率及上述脈沖電壓之頻率 具整數比,成爲差拍或分混載於信號,.於濾波器等成爲無 |_^---1----^—— (請先閲讀背面之注意事頊再填寫本頁) 訂 i 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) -6- A7 經濟部智慧財產笱員工消費合作社印製 _B7_五、發明説明4 ) 法分離之雜訊。又,構成環形振盪電路之反相器電路之波 形爲令電源一 GND間最大擺動之矩形波。此因具強能量 之スフ¢リアス(高諧波成分),當類比電路混入有高阻抗 部分時,成爲輻射波混入而造成信號品質劣化= 另一方面,數位電路,於狀態遷移瞬間,有相當大之 貫通電流流經電源與G N D間。因此,L S I包含數位電 路之場合,數位電路全體,在時脈信號之邊緣時序會產生 各種反轉,依此使脈沖性雜訊混入電源線或GND線。此 事亦如上述般,即使採電源分離對策,因電源線之共用阻 抗成分或基板之容量性結合等,該脈沖電壓無可避免地會 混入振盪電路之電源/ G N D線。 環形振盪電路,係以電源一 G N D間電壓之振幅作振 盪1故當混入電源電壓之雜訊引起振幅之暫時變化時,將 影響決定頻率之反相器之延遲時間。結果,成爲振盪頻率 之相位雜訊,使振盪之頻譜純度劣化。再者*構成環形振 盪電路之反相器電路本身反轉時之脈沖狀貫通電流對本身 使用之電源/ G N D線產生脈沖電壓時|將造成增長振盪 頻率之相位雜訊。 〔發明槪要〕 本發明目在於提供一種,本身不易產生雜訊,且不易 受電源雜訊之影響。適用於包含高精度類比電路之 CMOS - LS I的振盪電路。 爲達成上述目的之本發明之特徵爲具有將相對於輸入 ---------装------1Τ------4 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標窣(CNS ) Α4規格(210 X 297公釐) A 7 B7 經濟部智惡財產局員工消費合作社印製 五、發明説明6 ) 電壓分別具高反轉增益而且以某一轉換係數作電流輸出之 第1及第2互導電路,及相對於上述輸入電壓具較上述第 1及第2互導電路之反轉增益爲小之反轉增益之放大電路 作縱向連接而形成的回授迴路;於上述第1互導電路之輸 出端附加第1電容器,於上述第2互導電路之輸出端附力口 第2電容器以構成帶通濾波器: 令上述帶通濾波器之輸出,回授於該帶通濾波器之輸 入,從上述回授迴路上之任意位置取出輸出。 又,爲達成上述目的之本發明另一特徵爲,具有將包 含,分別具1對差動輸入端及1對差動輸出端,相對於同 相輸入電壓具高反轉增益,對差動輸入電壓以某一轉換係 數進行電流輸出的第1及第2互導電路;及具1對差動輸 入端及1對差動輸出端,相對於差動輸入電壓具某一增益 並將其輸出,相對於同相輸入電壓具和上述增益同程度之 反轉增益的第1放大電路之構成要素作縱向連接而形成之 回授迴路;於上述第1互導電路之輸出端附加第1電容器 ,於上述第2互導電路之輸出端附加第2電容器以構成帶 通濾波器: 令上述帶通濾波器之輸出回授於帶通濾波器之輸入, 從上述回授迴路上之任意位置取出輸出》 又,具有控制裝置,俾將流入構成上述各互導電路之 場效電晶體之偏壓電流,與流入構成上述放大電路之場效 電晶體之偏壓電流間之比保持一定之同時藉由改變該電流 値來控制振盪頻率。如此則頻率可控制於廣範圍內。 裝------訂------纹 (請先鬩讀背面之注意事項再填寫本頁) 本纸張尺度適用中國围家揉準(CNS ) A4说格(210X297公釐) -8- 經濟部智楚財產局員工消費合作社印製 A7 B7五、發明説明6 ) 如此則,首先大部分之元件動作於線性領域,並非在 完全之開關領域動作,脈沖性雜訊不會產生。又,振盪振 幅之決定與電源電壓無關,振幅値可抑制於較小,寄生容 量之產生少,因電源雜訊使振盪振幅擺動結果造成波動( 相位雜訊)之現象亦不發生。因此,本發明之振盪電路最 適用於包含高精度類比電路之CMOS—LSI 。 (較佳實施例之說明) 以下,參照圖面詳細說明本發明之實施例。 以圖1之電路構成圖說明第1實施例。圖中虛線內爲 次數2次之BPF (帶通濾波器)。放大電路3之輸出電 壓,接BPF之輸出端Vout 。又,放大電路3之輸出電壓 係供至,相對輸入電壓具高反轉增益之同時,以某一轉換 係數作電流輸出之互導電路4之輸入。互導電路4之電流 輸出,係介由電容器C 1供至輸出端Vout之同時,供至相 對於輸入電壓具高反轉增益且以某一轉換係數作電流輸出 之互導電路5之輸入。互導電路5之輸出,介由電容器 C2接地之同時,供至相對輸入電壓具較互導電路4、 5 之反轉增益爲小之反轉增益的放大電路3之輸入。 電容器C 1之圖中左端爲B P F之輸入端I N,放大 電路3之輸出點爲BPF之輸出端OUT。將該BPF之 輸入端I N及輸出端OUT直接連接構成振盪電路。 此種構成之2次B P F之一般傳送函數可以下式表示 (請先閲讀背面之注意事項再填寫本頁) 裝. ?τ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -9- 利申請案 中文說明書修正頁民國89年12月修正A7 B7
經濟部智慧財產局員工消費合作社印製 五、發明說明(7 ) H ( s ) = ω o s / { s2 + 6)o s/Q + ωο2} (2) 其中,s爲複合頻率,ω爲角頻率,ωο爲BPF之 中心頻率,Q爲B P F特性之尖銳度。在正常狀態s == } ω { ω ^ 2 π ί ),將其代入(2 ),則可得 H(j ω )=] ω ο ω I { {ω 〇 2 - ω 2 )+j ω ο ω /Q } (3) 以此爲基礎描繪Β Ρ F之增益相位特性,則增益之頻 率特性如圖1 1所示,相位之頻率特性如圖1 2所示。即 ,在中心頻率ωο,增益最大,Q相位爲0° 。 令如此之BPF之輸入/入間短路時,圖1 1及圖 1 2之增益相位特性或爲振盪電路之迴路特性。於中心頻 率,相位爲0 ',爲正回授,Q爲1以上則迴路增益爲1 以上,故滿足振盪條件進行振盪。 圖1之電路中, o;o=Gin/* (ClC2 ) Q^100 頻率於ω ο / 2 ττ附近強烈振盪。振盪以A點—B點 —C點—Α點之迴路產生,各點僅相位不同’出現頻率相 .等之振盪波形’故基本上任何位置均可取出輸出。但是’ 因較低阻抗之故1以放大電路3之輸出之A點爲取出位置 較好。 本紙張尺度適¥中國國家標準(CNS)A4規格(21〇 X 297公釐1 -1(Γ- --Γ I--_1111--' ^ * I---r---訂--I-----*'" (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產苟員工消費合作社印製 K43 925 8 A7 _B7_ 五、發明説明έ ) 該電路之各段之構成要素,其特徵點在於,不論互導 電路或放大電路之任一,利用其輸入電壓對輸出電壓均具 反轉之關點。圖中之構成要素4及構成要素5爲電壓輸人 ,電流輸出之互導電路電路,輸出端爲高阻抗,輸出入間 之電壓增益極高。即,就直流而言爲高增益之反轉放大電 路。構成要素3爲電壓輸入,電壓輸出之放大電路,電壓 增益使用設定爲1左右(0 . 1〜10之範圍)者。即, 爲直流式低增益之反轉放大電路。 以此種構成要素構成圖1之電路時,就直流而言* 3 〜5之各構成要素於輸出入間具反轉關係,且構成迴路之 要素有3個,故迴路一巡爲直流式負回授(1 8 0°之相 位偏移)如此構成迴路之各節點具備在電源一 G N D間之 中間電位之穩定動作點。以下,考慮交流式迴路時,再附 加電容器C 1及C 2,全體迴路於角頻率ω 〇附近產生滿 足振盪條件之狀態,以該頻率振盪。 圖2爲第1實施例之變形例,爲僅改變構成要素之順 序之變形’故和圖1相同之構成要素附加同一符號。此例 係僅將圖1之互導電路4與電容器C 1之組合,及互導電 路5與電容器2之組合替換而成之電路。但是,因c點之 阻抗高’直接將互導電路4之輸入接電容器C 1時,電容 器C1成爲互導電路5之負荷,相對圖1 ,條件大爲改變 。因此,插入阻抗轉換用之增益1之緩衝電路3 —以整合 該部分。 如此則即使替換構成要素之順序亦不改變全體迴路之 ----.----^----.--1Τ------^ {請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準{ CNS ) Α4規格(210X297公爱) -11 - 經渚部智慧財產局員工消費合作社印製 4 3 2 5 8 A7 B7 五、發明説明6 ) 特性,全體之動作和圖1完全相同,於B P F之中心頻率 ωο振盪。將緩衝電路3 #改爲與放大電路3相同增益-1之反轉放大器時,放大電路3可除去,結果和圖1爲完 全相同之電路。 圖3、圖4分別爲圖1、圖2之第1實施例及其變形 例使用之互導電路及放大電路之實際電路。互導電路,如 圖3所示由Μ ◦ S電晶體Μ 1構成,源極接G N D,閘極 爲輸入,汲極由電源供給定電流I 〇,以之作爲輸出端。 該電路之直流輸出入特性滿足具高反轉增益之電路條件。 放大電路如圖4所示由MOS電晶體M2,M3構成 ,電晶體Μ 2之源極接G N D,閘極爲輸入,汲極接電晶 體Μ 3之源極並作爲輸出端,電晶體Μ 3之閘極接偏壓 V Β,汲極接電源。該電路之增益係由電晶體Μ 2之閘極 尺寸W/L相對於電晶體Μ 3之閘極尺寸W/L之平方根 來決定。元件間之閘極尺寸比無法取太大,故增益充其量 僅能在1左右之1位數範圍(0 . 3〜3 = — 10dB〜 1 0 d B )內變化。 因此,增益爲遠小於互導電路之增益之値=就直流之 輸出入特性而言,爲滿足具較互導電路遠小之反轉增益之 電路之條件。又,圖1及圖2之例中,電晶體M2及M3 之尺寸設爲相同,直流增益設爲「一 1」。 圖5爲第1實施例之另一變形例。此變形例爲圖1之 電路之變形,追加以1 2及1 3表示之2個互導電路。互 導電路1 2爲,當連接B P F之輸出入以構成振盪迴路時 1^^---^-----^------,訂------4 (請先閱请背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS }A4規格(.210X297公釐) -12-
5 B 經濟部智慧財產局S工消費合作社印製 A7 B7 五、發明説明纟0 ) ’電容器c 1新加入爲放大電路9之負荷,以補償振盪條 件之變化者。 以CMOS構成圖4之放大電路時,輸出阻抗無法太 低’因此’以電容器C1爲新加入負荷時之振盪條件之變 化爲極大者。此處’令流經電容器c 1之交流電流全由互 導電路1 2供給’據以使由放大電路9之輸出視之A點之 阻抗設爲零。流入電容器C 1之交流電流全由互導電路 10作成。該輸入之A點之反轉電壓,爲C點數以外爲輸 入,以和互導電路1 0相同較換係數「_gm」轉換爲電 流,供至電容器C 1之相反側之電極之A點。如此則流入 電容器C 1之電流未改變,但在A點令通過電容器C 1流 入之交流電流和互導電路1 2供給之電流抵消。 如此則放大電路9必需供給之交流電流完全不存,即 使連接B P F之輸出入,振盪條件亦未變化,可得所要之 振盪頻率s 互導電路1 3爲設爲BPF之Q値者,其不存在時Q 爲03,爲極強烈振盪。Q太大振盪振幅亦變大波形接近 矩形波,近似環形振盪電路之振盪。因此,如上述脈沖電 流或寄生混入類比信號之洩漏電流爲問題。 此處,藉互導電路1 3減低BPF之Q値以緩和此問 題。互導値設爲「一Gm/Q」,則BPF之尖銳度可抑 制於Q。 圖6爲將圖3之互導電路及圖4之放大電路適用於圖 5以替換元件位準之電路者。此電路中| NMO S元件, ----------装------ir------^ (請先閱讀背面之注意事項再填寫本I) 本紙伕尺度適用中國囷家標準(CNS ) A4規格(2丨0 X 297公釐) -13- 經滴部智1財產局員工消費合作社印製 A7 ____B7五、發明説明“) 除電晶體Ml 1及Ml 4之外,均爲同一形狀,同一尺寸 ’ PMO S元件除電晶體M2 2之外,均爲同一形狀,同 一尺寸。電晶體Μ 1 1之W/L爲NMO S之基本尺寸之 2倍,電晶體Ml 4之W/L爲NMO S之基本尺寸之1 /2。電晶體M2 2之W/L爲PMO S之基本尺寸之3 / 2。 圖5之放大電路9由電晶體Ml 1及Ml 5,互導電 路1 0由電晶體Ml 2及M2 1,互導電路1 1由電晶體 Ml 3及M2 2 ’互導電路1 2由電晶體Ml 2 (兼作放 大電路9 )及M2 0,互導電路1 3由電晶體Ml 4構成 。關於放大電路之偏壓,如圖示於電晶體Μ 1 6及Μ 1 7 縱向連接而成之電路中令電晶體Ml 9反複供給基準電流 I c ,將如此獲得之電壓供至電晶體Μ 1 5之閘極。 如此則可於全由Ν Μ 0 S電晶體供給與閘極尺寸成比 例之偏壓電流,使全元件之閘極領域之電流密度相等。此 時構成圖中振盪迴路之A、 B、 C之各節點之動作電壓均 相等。又,電晶體Μ 1 1〜Μ 1 4之汲極電流及以 Id=k (Vgs—Vth) 2 …(4) 表示時,電晶體Ml 1〜Ml 4之各電晶體之Gm可以 Gm=(5 Id/iVgs^ 2 · (k Ic ) …(5) — n 11— I · 11 i 11 11 I n n n n-^ (诗先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產苟員工消腎合作社印製 A7 _B7 五、發明説明fl2 ) 表示。如上述振邊頻率fosc爲 f 0SC=O«)/2 7Γ = Gm/{2 7T · (ClC2)} =*(kIc)/{7r*(ClC2)} …(6) 此意味著可與偏壓電流I c之平方根成比例地變化振 盪頻率。 如此段藉變化偏壓電流I c可簡單控制振盪頻^。 此電路中振盪波形並非如習知使用反相器電路之環形 振盪電路般爲電源電壓之全擺動。又,並非完全之擺動動 作而是在接近連續之領域動作,故脈沖混入電源線之情況 不存在。A〜C點之波形振幅小,而且由之三角波成接近 正弦波之波形,故諧波成分少。 因此,即使附近存在對諧波雜訊敏感之類比電路時, 因電源線之共用阻抗引起之洩漏,或空間混入之雜訊變小 。又,振盪頻率完全不受電源電壓之影響,而使數位電路 混合之場合,因數位電路產生混入電源線之脈沖干擾而導 致擺動(相位雜訊)增大之現象亦少。如此則使用於包含 高精度類比信號處理之類比數位混合之CM〇 S — L S I 非常有效。 以下,以圖7之電路構成圖說明第2實施例。此實施 例係將第1實施例中之圖5之各構成要素均改爲差動形式 電路以使全體差動化者。 互導電路爲差動電壓輸入、差動電流輸出,輸出端爲 I.^^--r----裝------訂-------4 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國囤家標準(CNS > A4規格(210X297公嫠) -15- «243 92 5 8 經濟部智慧財產笱g:工消費合作社印製 A7 B7五、發明説明¢13 ) 高阻抗故輸出入間之同相電壓增益極高。相對於直流同相 電壓,爲高增益之反轉放大器。放大電路爲差動電壓輸入 ,差動電壓輸出,關於電壓增益,差動增益,同相增益均 使用設爲1左右(0 · 1〜10之範圍)者。相對於直流 同相電壓爲低增益之反轉放大器 以此種構成要素構成圖7之電路時,關於同相直流特 性*各構成要素於輸出入間具反轉關係,且構成迴路之要 素有22、 23、 25等3個,故以迴路一巡成爲直流負 回授(180°之相位偏移)。構成同相迴路之各節點, 具有在電源- G N D間之中間電位之穩定動作點。以差動 方式’基本上各構成要素以同極性端子連接,僅1個位置 更換極性連接成迴路狀。圖7中,由2 5之要素之輸出輸 入22之要素以變換極性。 藉此種連接,就差動直流特性而言,可使各差動輸入 及各差動輸出之「+側端子」.與「-側端子」均成爲同電 位般動作。又,圖7之振盪電路係使用全輸出入具反轉關 係之構成例,但是在回授迴路上插入幾個輸出入具非反轉 關係者時亦不改變振盪電路之機能,此事乃極明顯之事。 因此構成迴路之要素電路雖僅提及輸出入具反轉關係者, 但是包含幾個具非反轉關係者亦可。 圖7中,基本之BPF部爲以互導電路2 3、互導電 路2 5 ’及放大電路2 2構成之回授迴路。互導電路2 3 對應圖5之10,互導電路2 5對應環形振盪電路5之 1 1 ’放大電路22對應圖5之9,但是其爲同相電壓, ΙΓ---„-----^------IT------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) -16- 經濟部智慧財產局員工消費合作社印製 五、發明説明“〉 關於差動電壓則藉將互導電路2 5及放大電路2 2改變其 極性予以連接可實現「一1」。 圖中虛線所示28、 29之互導電路之功能,分別和 圖5之1 3及1 2相同。即,互導電路2 9爲補償連接 B P F之輸出入時之容量負荷引起之振盪條件偏差者,互 導電路2 8則爲減少B P F之Q値者。 圖8爲圖7之變形例。將圖7之放大電路2 2移至圖 8之2 6之位置時,爲將B P F之回授迴路設爲同相負回 授,需追加放大電路2 4將回授迴路上之同相反轉之要素 數設爲3個。 圖9及圖1 0分別爲圖7及圖8之實施例使用之互導 電路及放大電路之實際電路。互導電路,如圖9所示由 MOS電晶體M3 1、M32構成,其源極對接GND, 閘極對爲差動輸入端,汲極對分別由電源供給定電流I 〇 之同時作爲差動輸出端。此種電路滿足相對於直流同相輸 入電壓具高反轉增益之電路條件。 放大電路,如圖1 0所示係由MO S電晶體M3 3〜 Μ 3 6構成,電晶體Μ 3 3及Μ 3 4之源極接G N D,閘 極作爲差動輸入端,汲極分別接電晶體M3 5及M3 6之 源極並作爲差動輸出端,電晶體M3 5及M3 6之閘極接 偏壓V Β *汲極接電源。此電路之差動增益及同相增益係 由電晶體Μ 3 3、Μ 3 4之閘極尺寸W/ L相對電晶體 M3 5、M3 6之閘極尺寸W/L之平方根決定。元件間 之閘極尺寸比無法獲得太大,故該增益僅在1左右之1位 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS )八4祀格(210Χ297公釐) -17- 經濟部智慧財產局員工消費合作社印製 A7 __B7_五、發明説明牦) 數範圍(0 . 3〜3= — 10dB〜10dB)內變化。 圖7及圖8之例中令電晶體M3 3〜M3 6之尺寸均 相同,直流之同相增益爲「_1」,差動增益爲「1」。 因此,同相增益爲遠小於互導電路之同相增益之値,相封 於直流之同相輸入電壓爲滿足具較互導電路遠小之反轉增 益之電路條件。 圖7及圖8之全差動型振盪電路之場合,需考慮在另 一同相之動作。此電路爲振盪電路,振盪僅於差動模式產 生,同相模式不振盪。考慮同相模式之場合需考慮以 GND爲基準之AA ^之平均電壓、BB >之平均電壓、 C C ~之平均電壓即可。附加於各構成要素之輸出端之對 G N D之容量値若忽視電容器之寄生容量,則B B /爲 C 1A//C1B,ΑΑ >點爲零,CC 點亦爲零。即 ,圖7及圖8之電路之環狀迴路中,在ΒΒ #點頻率低之 位置可產生支配極,對應ΑΑ -點及CC /點之極僅存在 極遠離之高頻帶。因此1在ΑΑ>點及CC/點之極之影 響下相位回復至原始頻率時因ΒΒ ~點之支配極使振幅極 度減弱,迴路增益成爲1以下,可避免振盪。 如上述相對於同相動作,C 1 Α及C 1 Β作爲相位補 償容量之功能,就同相迴路而言可予以相位補償,故不產 生同相振盪。此乃由於將電容器C 2插入差動輸出之端子 間*使對G N D不附加容量所造成之結果。 依上述第2實施例之電路構成,本身不易產生諧波雜 訊,不易受混入電源等之雜訊之影響。又,因屬全差動電 ----^-----^------1T------^ {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家棵準(CNS > A4規格(210X297公釐) -18- A7 B7 經濟部智慧財產局R工消費合作社印製 五、 發明说明 &6 ) 1 路 ♦ 差 動 輸出 可 抑制偶數次 諧 波雜 訊 再 者 > 可 減 低 電 源 1 1 雜 訊 引 起 之 擺 動 可 得 高 品 位 之 振 盪 信 號 e I 1 本 發 明 不 限 定 於 上 述 實 施 例 α 例 如 獲 得 圖 1 1 所 示 請 先 1 I B P F 特性 者 在 有 限 之 振 幅 範 圍 內 〇 因 此 > 爲 使 於 I B P F 之 中 心 頻 率 穩 定振 盪 » 需 以 迴 路 上 之 至 少 — 點 界定 讀 背 ιδ 1 I 振 盪 振 幅 0 因 此 如 圖 1 3 所 示 ♦ 於 Β Ρ F 之 輸 出 與 輸 入 JX 1 I 意 \ I 間 配 置 限 制 電 路 1 3 1 以 限 制 振 盪 振 幅 如 此即 可於 事 項 1 1 再 1 B P F 之 中 心 頻 率 進 行 穩 定 振 還 〇 填 寫 本 k - 針 對 圖 7 說 明 之 差 動 構 成 以 各 迴 路 上 之 至 少 —- 點 限 頁 1 I 制 振 盪 振 幅 亦 可得 同 樣 效 果 〇 1 1 1 如 上 述 說 明 般 依 本 發 明 之 以 C Μ 0 S 構 成 之 振 盪 電 壓 1 1 I 本 身 不 易 產 生 雜 訊 且 不 易 受 電 源 雜 訊 等 之 影 響 於 類 1 訂 比 數 位 混 合 之 C Μ 〇 S — L S I 可 實 現 擺 動 少 之 振 盪 電 路 1 1 j 且 低 電 壓 動 作 爲 可 能 在 極 廣 範 圍 之 頻 率控 制 僅 需 變 化 I 1 偏 壓 電 流 即 可 簡 單 進 行 C 1 | 線 I C 圖 式 之 簡 單 說 明 ] 1 1 I 圖 1 本 發 明 第 1 實 施 例 說 明 用 之 電 路 構 成 圖 0 1 1 1 圖 2 ; 本 發 明 第 1 實 施 例 之 變 形 例 說 明 用 之 電 路 構 成 1 1 圖 〇 1 1 圖 3 • 圖 1 之 互 導 電 路之 具 體 說 明 之 電 路 圖 〇 1 I 圖 4 : 圖 1 之放大 電 路 之 具 體 說明 之 電 路 圖 〇 1 I 0 圖 δ 本 發 明 第 1 實 施 例 之 另 變 形例 說 明 用 電 路 圖 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19-
^=43 92 5 B A7 B7
五、發明說明(17 ) 圖 圖 圖 圖。 圖 路圖。 圖 電路圖 圖 圖 圖 圖 6:圖5之具體例說明用之電路圖。 7:本發明之第2實施例說明用之電路構成圖。 8本發明之第2實施例之變形例說明用之電路構成 9 ’·本發明第2實施例使用之互導電路之說明用電 1〇:本發明第2實施例使用之放大電路之說明用 〇 1 1 :圖1之B P F之增益特性圖。 12 :圖1之BPF之相位特性圖。 1 3 :圖1之變形例之電路構成圖。 1 4A,1 4B :習知振盪電路之電路構成圖。 經濟部智慧財產局員工消費合作杜印製 主要元件對照表 3、 9 放大電路 4、 5、 10、 12、 13 互導電路 2 2 放大電路 23、 25、 28、 29 互導電路 3 ^ 緩衝電路c 1、C 2 電容器 M1、M2、M3 MOS電晶體 --.--- -------r I.--訂---I---!梦 (請先閱讀背面之注音?事項再填寫本頁) 本紙張瓦度適用中國國家標準(CNS)A4規格(210 X 297公釐) -20-

Claims (1)

  1. 六、申請專利範圍 1 ·—種振盪電路,其特徵爲: (诗先《讀背面之注意事項再填寫本頁) 具有將相對於輸入電壓分別具高反轉增益而且以某一 轉換係數作電流輸出之第1及第2互導電路,及相對於上 述輸入電壓具較上述第1及第2互導電路之反轉增益爲小 之反轉增益之放大電路作縱向連接而形成的回授迴路:於 上述第1互導電路之輸出端附加第1電容器,於上述第2 互導電路之輸出端附加第2電容器以構成帶通濾波器: 令上述帶通濾波器之輸出,回授於該帶通濾波器之輸 -入,從上述回授迴路上之任意位置取出輸出。 2 .如申請專利範圍第1項之振盪電路,其中 上述第1互導電路之輸出連接上述第2互導電路之輸 入,上述第2互導電路之輸出連接上述放大電路之輸入, 上述放大電路之輸出連接上述第1互導電路之輸入,如此 構成回授迴路: 經濟部中央標隼局員工消费合作社印装 以第1電容器之一端作爲上述帶通濾波器之輸入,另 —端連接上述第1互導電路之輸出端,第2電容器之一端 接地或接定電壓點,另一端接上述第2互導電路之輸出端 ,以上述放大電路之輸出端作爲帶通濾波器之輸出。 3 .如申請專利範圍第2項之振盪電路,其中 於上述第2互導電路之輸出端連接有輸出/輸入爲短 路之第3互導電路。 4 .如申請專利範圍第2項之振盪電路,其中 連接輸入端、輸出端均與上述放大電路共用之第4互 導電路,其互導値之相對於上述第1互導電路之互導値之 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) · 21 · 經濟部中央標準局貝工消费合作社印製 六、申請專利範圍 比’係相等於上述放大電路之增益之絕對値。 5 _如申請專利範圍第1項之振盪電路,其中 上述互導電路,係分別由1個場效電晶體構成*其源 極連接共用之定電壓端子,其閘極作爲輸入端,汲極作爲 輸出端,於該輸出端連接定電流源; 放大電路,係以和上述場效電晶體相同導電型之2個 場效電晶體構成,輸入側之場效電晶體之源極接上述定電 壓端子,其閘極作爲輸入端,汲極連接輸出側之場效電晶 體之源極並作爲輸出端,閘極及汲極分別連接不同之定電 壓端子。 6 .如申請專利範圍第5項之振盪電路,其中· 具有控制裝置,俾將流入構成上述各互導電路之場效 電晶體之偏壓電流,與流入構成上述放大電路之場效電晶 體之偏壓電流間之比保持一定之同時藉由改變該電流値來 控制振盪頻率。 7 . —種振盪電路,其特徵爲: 具有將包含|分別具1對差動輸入端及1對差動輸出 端,相對於同相輸入電壓具高反轉增益,對差動輸入電壓 以某一轉換係數進行電流輸出的第1及第2互導電路;及 具1對差動輸入端及1對差動輸出端,相對於差動輸入電 壓具某一增益並將其輸出,相對於同相輸入電壓具和上述 增益同程度之反轉增益的第1放大電路之構成要素作縱向 連接而形成之回授迴路:於上述第1互導電路之輸出端附 加第1電容器,於上述第2互導電路之輸出端附加第2電 ^^1 I -F I 1 . i HI II- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) A4说格(210X297公釐) 22 - 經濟部中央標準局負工消費合作社印製 Λ8 BS C8 D8_六、申請專利範圍 容器以構成帶通濾波器: 令上述帶通濾波器之輸出回授於帶通濾波器之輸入, 從上述回授迴路上之任意位置取出輸出。 8 .如申請專利範圍第7項之振盪電路,其中 上述第1互導電路之輸出連接上述第2互導電路之輸 入1上述第2互導電路之輸出連接上述第1放大電路之輸 入,該放大電路之輸出連接上述第1互導電路之輸入,如 此構成回授迴路: 以第1電容器對之一方之端子對作爲上述帶通濾波器 之輸入,另一方之端子對連接上述第1互導電路之輸出端 ,第2電容器連接上述第2互導電路之輸出端間,以上述 第1放大電路之輸出端作爲帶通濾波器之輸出。 9 .如申請專利範圍第7項之振盪電路,其中 上述第1互導電路之輸出連接上述第1放大電路之輸 入,第1放大電路之輸出連接上述第2互_電路之輸入, 上述第2互導電路之輸出接上述第1互導電路之輸入以構 成回授迴路 以第1電容器對之一方之端子對爲上述帶通濾波器之 輸入,另一方之端子對接上述第1互導電路之輸出端•第 2電容器連接上述第2互導電路之輸出端子間,上述第2 互導電路之輸出接第2放大電路之輸入,以第2放大電路 之輸出端作爲上述帶通濾波器之輸出。 1 0 .如申請專利範圍第8或9項之振盪電路,其中 在上述第2互導電路之輪出端連接有輸出/輸入端將 本#^張尺度逍用中國國家標準(CNS ) A4说格(210X297公釐) .〇3 - —---------^------ΐτ------4 <讀先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印«. 六、申請專利範圍 逆極性端子互相連接之第3互導電路》 1 1 .如申請專利範圍第8或9項之振盪電路,其中 另具有輸入與上述第1互導電路共用,輸出接上述帶 通濾波器之輸入的第4互導電路,其輸入端與輸出端係連 接成在上述第4互導電路之輸入或輸山之任一方相對於上 述第1互導成爲逆極性,其互導値之相對於上述第1之互 導値之比係相等於上述第1放大電路之增益之絕對値。 12.如申請專利範圍第 7項之振盪電路,其中 上述各互導電路,係由1對場效電晶體構成,其源極 連接共用之定電壓端子,其閘極作爲輸入端子對,汲極作 爲輸出端子對,於該輸出端子對分別連接定電流源; 上述放大電路,係以和上述場效電晶體相同導電型之 2對場效電晶體構成,輸入側之場效電晶體對之源極接上 述定電壓端子,其閘極作爲輸入端子對,汲極分別連接輸 出側之場效電晶體對之源極並作爲輸出端子對,閘極及汲 極分別連接不同之定電壓端子。 1 3 .如申請專利範圍第1 2項之振盪電路,其中 具有控制裝置,俾將流入構成上述各互導電路之場效 電晶體對之偏壓電流,與流入構成上述放大電路之場效電 晶體對之偏壓電流間之比保持一定之同時藉由改變該電流 値來控制振盪頻率。 —--------裝------訂------.V (請先H讀背面之注意事項再填寫本頁) 本紙張尺度適用中國Η家揉率(CNS ) A4規格(210X297公嫠) _ 24 -
TW088103001A 1998-03-04 1999-02-26 Oscillation circuit TW439258B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05204598A JP3482120B2 (ja) 1998-03-04 1998-03-04 発振回路

Publications (1)

Publication Number Publication Date
TW439258B true TW439258B (en) 2001-06-07

Family

ID=12903860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103001A TW439258B (en) 1998-03-04 1999-02-26 Oscillation circuit

Country Status (6)

Country Link
US (1) US6137370A (zh)
EP (1) EP0940908B1 (zh)
JP (1) JP3482120B2 (zh)
KR (1) KR100324163B1 (zh)
DE (1) DE69911281T2 (zh)
TW (1) TW439258B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9903079D0 (en) * 1999-02-11 1999-03-31 Koninkl Philips Electronics Nv Transmitter and an oscillator network for use in the transmitter
JP2002148296A (ja) * 2000-11-13 2002-05-22 Suwa Denshi Kk 水晶振動子のci測定方法および水晶発振回路
US6525617B1 (en) * 2001-08-09 2003-02-25 Lattice Semiconductor Corporation Buffering for LC-based stage
US6587007B2 (en) * 2001-11-26 2003-07-01 Micrel, Incorporated Ring topology based voltage controlled oscillator
US6909292B1 (en) * 2002-07-17 2005-06-21 Athena Semiconductors, Inc. Method for suppressing even order harmonics in a device that utilizes transconductors
US6822522B1 (en) * 2003-05-23 2004-11-23 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for an improved nonlinear oscillator
DE102004046519B4 (de) * 2004-09-23 2006-07-06 Micronas Gmbh Verfahren und Schaltungsanordnung zur Unterdrückung von Schwingungsmoden in Ringoszillatoren
DE102005008332B3 (de) 2005-02-23 2006-11-02 Infineon Technologies Ag Verstärkerschaltung für einen Oszillator in einem definierten Schwingfrequenzbereich und Oszillatorschaltung
CN102231623B (zh) * 2011-04-15 2013-10-23 清华大学 一种基于正反馈电感替代法的有源低通滤波器
CN102158193B (zh) * 2011-04-21 2013-07-24 清华大学 一种基于负反馈的二阶带通滤波器
CN104796634B (zh) * 2015-04-20 2018-02-16 中国航天科技集团公司第九研究院第七七一研究所 一种用于超大面阵cmos图像传感器的像元偏置电路及控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61206308A (ja) * 1985-03-11 1986-09-12 Seiko Instr & Electronics Ltd 電圧制御発振器
JP2519703B2 (ja) * 1987-02-04 1996-07-31 株式会社東芝 発振回路
JP2616226B2 (ja) * 1990-11-21 1997-06-04 ヤマハ株式会社 電圧制御発振回路
JP3528203B2 (ja) * 1993-06-30 2004-05-17 ソニー株式会社 リング発振器および電圧制御発振器
US5444421A (en) * 1994-02-10 1995-08-22 Racom Systems, Inc. Low power consumption oscillator using multiple transconductance amplifiers
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop
US5734299A (en) * 1996-07-25 1998-03-31 Nortel Networks Corp Microwave VCO having reduced supply voltage
JP3149797B2 (ja) * 1996-09-18 2001-03-26 日本電気株式会社 電圧制御発振回路
JP3361021B2 (ja) * 1996-12-16 2003-01-07 株式会社東芝 フィルタ回路

Also Published As

Publication number Publication date
EP0940908A2 (en) 1999-09-08
KR100324163B1 (ko) 2002-02-16
EP0940908B1 (en) 2003-09-17
KR19990077574A (ko) 1999-10-25
JPH11251878A (ja) 1999-09-17
DE69911281T2 (de) 2004-06-24
US6137370A (en) 2000-10-24
DE69911281D1 (de) 2003-10-23
EP0940908A3 (en) 2000-04-26
JP3482120B2 (ja) 2003-12-22

Similar Documents

Publication Publication Date Title
TW439258B (en) Oscillation circuit
KR19980064159A (ko) 필터 회로
US4117415A (en) Bridge amplifiers employing complementary transistors
US7948294B2 (en) Mixer with high linearity
Yesil et al. Electronically controllable bandpass filters with high quality factor and reduced capacitor value: An additional approach
TW202037078A (zh) 正交時脈產生器及其方法
TW201815057A (zh) 降頻混頻器
EP1811662A1 (en) A lowpass biquad VGA filter
TW307955B (zh)
EP1201032A1 (en) Integrated gyrator circuit
KR100298090B1 (ko) 주파수의존저항기
TWI392222B (zh) 可提高信號品質之混頻器
JP3442613B2 (ja) 可変利得増幅器
TW200301620A (en) Multiplier
KR100240640B1 (ko) 능동 발룬 회로
US6239653B1 (en) Biquadratic basic cell for programmable analog time-continuous filter
JP2808927B2 (ja) 周波数ディスクリミネータ
US4644291A (en) Operational amplifier
Mehrmanesh et al. An ultra low-voltage Gm-C filter for video applications
Lopez-Martin et al. A 1.5 V CMOS square-root domain filter
US7423460B2 (en) Sine wave shaper with very low total harmonic distortion
Di Carlo et al. A novel LV LP CMOS internal topology of CCII+ and its application in current-mode integrated circuits
Kumar et al. Design of tunable versatile filter using operational trans-conductance amplifier
JPH04172004A (ja) 差動回路
TWI222270B (en) On-chip high-pass filter with large time constant

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees