TW307955B - - Google Patents

Description

經濟部中夬標準局貝工消費合作社印製 ____B7五、發明説明（1 ) (技術領域） 本發明係有關於一種使用於例如生成各種定時信號時等 有用的可變延遲《路· (背景技術） 在試驗例如各種半導體稹髖電路（I C )的I C試驗 裝置，給與被試驗I C之測試模式，或爲了發生各種控制 信號等而需要各種之定時信號。在爲了發生各種定時信號 之以往的定時信號發生裝置，一般使用縱接連接多數個延 遲元件，而從該縱接連接的延遲元件之各段間或各输出側 得到具有所期望之延遲時間之定時信號所構成的延遲電路 β在各延遲元件，一般使用形成作爲如MO S構造之I C (Μ 0 S I C )的I C的邏辑元件》以往就眾知•例如將 縱接連接之多數個邏輯閘極元件形成作爲CMOS(互補 型MOS)構造之半導體稹體電路（CMOS 1C)，並 從該縱接連接之各邏輯閘極元件之各段間或各输出側取出 延遲時間不相同之信號的延遲電路。從該延運電路取出之 信號係利用作爲各種之定時信號。 然而，因在利用以往之多數個邐輯元件的延遲電路， 給與输入信號之延遲時間係藉由邏輯元件之連接段數所決 定，因此，無法微押地調整延遲時間。故有無法以微細之 分辨力設定延遲時間的不方便° (發明之揭示） m n n i- m n In m i. 士民 I I (請先閱讀背面之注意事項再填寫本頁) 訂 .4 本紙張尺度適用中國國家標準（CNS ) A4规格（210'x 297公釐） 經濟部中央橾準局員工消費合作社印製 A 7 __B7 五、發明説明（2 ) 本發明之一目的，係在於提供一種以微細之分辨力可 設定延遲時間的可變延遲電路》 本發明之另一目的•係在於提供一·種可將延遲時間自 動地維持在一定值的可變延遲電路。 依照本發明之第1項發明，提供一種可變延遲電路， 係屬於從作爲IC所形成之複數個縱接連接的邏輯元件之 各段間或各輸出側取出延遲時間不相同之信號的延遲電路 ，其特徵爲：在縱接連接之複數個邐輯元件之各段間或各 输出側與共用電位點之間，連接藉由場效電晶體與電容元 件所構成的串聯電路，俾可連績地變化延遲時間β 較佳實施例爲複數個縱接連接之邏輯元件係形成作爲 CMOS I C，而在縱接連接的邏輯元件之各段間或各输 出側與共用電位點之間連接有藉由CMO S型場效電晶體 與電容器成的串聯電路。 依照上述第1項發明的可變延遲電路，由於在與電容 元件串聯連接的場效電晶體之酬極給與順時鐘方向之偏壓 ，而變更該順時鐘方向之偏壓，故可變化該場效電晶體之 汲極-源極間的電阻值》因此，與電容元件串聯地連接可 變電阻器之電路構成成爲等效‘而藉由變化該可變電阻器 之電阻值•可微細地調整邏輯元件之延遲時間》 依照本發明之第2項，提供一種可變延遲電路，係屬 於將P通道MO S場效電晶體及η通道MO S場效電晶體 ，共用連接這些汲極彼此間並串聯連接；而且共用連接這 些場效電晶體之閘極並將其連接點作爲輸入端子，將共用 本紙浪尺度適用中國國家標隼（CNS } A4規格（210X297公釐) -ϋ I · ^ . 訂 (請先閱讀背面之注意事項再填寫本頁) -5 - 經濟部中央樣率局貝工消費合作社印製 307S55 A7 ____ B7 _五、發明説明（3 ) 連接之兩汲極之連接點作爲输出端子俾構成極性反轉型的 邏輯電路，並將該邏輯電路使用作爲延遲元件的延遲電路 ，其特徵爲：變更給與P通道MO S場效電晶體及η通道 MO S場效電晶體之各基板電極的偏壓控制延遲時間。 依照上述第2項發明之可變電路，由於變更給與ρ通 道MO S場效電晶體及η通道MO S場效電晶體之各基板 電極的電壓，故可連嫌地變更延遲時間*結果，可微細地 變化延遲時間，而且藉由附加自動控制手段，可提供一種 可將延遲時間自動地維持在一定值的可變延遲電路。 (實施發明所用之最佳形態） 在第1圓表示依本發明的可變延遲電路之第1實施例 。整體以參照記號1所示的可變延遲電路，係包括：縱接 連接於其输入端子2與输出端子3之間的複數個（在本例 子爲兩個）之例如緩衝放大器的邏輯元件L G，及連接於 於這些邏輯元件LG之段間與共用電位點（接地點）G之 間的場效電晶體T r與電容器C所成的串聯電路。該可變 延遲電路係形成作爲C Μ 0 S I C。場效電晶體T r之閘 極係連接於設CMOS I C之外部的控制端子4，在該控 制端子4給與控制電壓並將場效電晶體T r之汲極-源極 間的電阻值設成任意之電阻值。 構成如此時，可變延遲電路1之場效電晶體T r係如 第2圖所示，可視爲可變電阻器VR與等效之電路元件》 因此，變化施加於場效電晶體T r的閘極之控制電壓而變 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ2ν7公jil (請先閱讀背面之注意事項再填寫本頁) τ 裝. 訂 ~ 6 - B? B? 經濟部中央橾羋局員工消費合作社印製 五、發明説明（4 ) 化場效電晶體T r之汲極一源極間的電阻值•因可變化電 容器C的時常數，故可連嫌地且微細地變化输入端子2與 輪出端子3之間韵!連運時間ΐ因此，複數縱接連接如第1 _所示之構成的可變延遲電路1 ，由於從該縱接連接的複 數可變延遲電路之任意段間取出之延遲信號的電路構成， 可得到延遲時間微細地不相同的延遲信號。亦即，可將延 遲時間精度優異地設定在目標值。 第3圖係表示依本發明之可變延遲電路的第2實施例 。將Ρ (通道）MOS場效電晶體PMOS，及η通道Μ 0 S場效電晶體NMO S，藉共用地連接道些之汲極彼此 間成爲串聯電路，而且共用連接閘極G彼此間，將該共用 連接之閘極之連接點連接於輸入端子2，而從共用連接之 汲極D之連接點導出輸出端子3 »該ρ通道MOS場效電 晶體與η通道MO S場效電晶體NMO S之串聯連接電路 係也與稱做反相器之極性反轉放大器等效。又，在共用連 接之汲極D之連接點與共用電位點（接地點）之間連接電 容器C，俾構成可變延遲電路1者。該可變延遲電路1也 形成作爲CMOS I C » 在本實施例，從源極切開P通道MO S場效電晶體 PMOS，及η通道MOS場效電晶體NMOS之各基板

電路5與6 |而在該基板電極5與6給與基板偏壓+ VBP .... ...... 與—y BN :在此，基板偏壓+ V 與—V ^係將給與P型 MO S場效電晶體PMO S之源極的電壓作爲+ 而 將給與η通道MO S場效電晶體NMO S之源極的電壓作 本紙張尺度適用中國國家標準（CNS ) Α4規格（ίϋίϋίΤ" —~" * (請先閱讀背面之注意事項再填寫本頁) - I -1'*衣 1 I 1 ·-- 1 -1 —II 1------I -.....-- 經濟部中央標準局員工消费合作社印製 A? B7 五、發明説明（5 ) 爲一v ^時，則成爲

Vbp=V*DD+ 肩 V bn= v ss- α ......... ( 1 ) 在第4圖表示第3圈之可變延遲電路1的電氣性等效 電路。將供應於共用連接之閘極G的输入電壓由-\^33較 大激勵成爲+ 1 DD時，則P通道MO S場效電晶體 PMO S及η通道MO S場效電晶髓NMC) S係分別如第 4圖所示可看做開關SW與電阻器R的串聯電略。當變化 基板偏壓+ V ΒΡ及一 V ΒΝ時’則各場效電晶體PMO S及 NMO S之閾值電壓會變化，可等效地變更電阻器R之電 阻器。電阻值係在（1)式中，α及/9爲α = 〇 ，沒=〇 時成爲最小值，而α及Θ之絕對值變大時’則可控制成電 阻值增大之方向》 結果，α = 0，沒=0時，隨著場效電晶體成爲導通 與斷開，依電阻器R與連接於輸出端子3之電容器C所引 起的時常數成爲最短時間’當逐漸增大α與Θ之絕對值時 ，則可將時常數控制成增大之方向。因此，可從時常數之 變化連嫌地變化延遲時間。 第5圖係表示第3圖之可變延遲電路的應用例子。在 本例子，防止表示於第3圖之可‘變延遲電路1之延遲時間 受溫度變動等之變化，經常地可維持一定之延遲時間而附 加自動控制的控制電路者。 本紙張尺度適用中國國家標準（CNS ) Α4規格（2Ι0Χ297公釐） — . 1-裝 訂------^ — {請先閲讀背面之注意事項再填寫本頁) *· 8 ~ 307955 Α7 Β7 經濟部中央標準局員工消費合作社印策 五、發明説明（6 ) 在第5圖，以參照記號1 〇之邏輯元件係二段縱接連 接表示於第3圖之極性反轉型可變延遲電路1所構成的同 相放大型（極性非反轉型）的可變延運電路。N個縱接連 接該同相放大型可變延遅電路1 0，俾構成N段可變延遲 電路11。該N段可變延遲電路11係形成作爲 C Μ 0 S I C。 將Ν段可變延遲電路1 1之輸出端子（最終段之同相 放大型可變延遲電路10之输出端子）連接於相位比較器 1 3之其中一方的输入端子》又，在Ν型可變延遲電路 1 1之输入端子1 2 (初級之同相放大型可變延遲電路 1 0的輸入端子）給與脈衝列CLK。在此，給與输入端 子1 2之脈衝列C L Κ之一脈衝的持績時間與Ν段可變延 遲電路1 1的延遲時係互相在接近之數值（不大相差之關 係）者》相位比較器1 3之另一方的輸入端子係連接於Ν 型可變延遲電路1 1的輸入端子1 2 ，將供應於該输入端 子12之脈衝列CLK直接給與相位比較器13 ·而在相 位比較器1 3，比較在Ν型可變延遲電路1 1所延遲之脈 衝與未延遲之脈衝之間的相位《 在濾波器14平順化相位比較器13之相位比較結果 输出，將其平順化之相位比較結果输出給與基板偏壓發生 器1 5，而從該基板偏壓發生器1 5發生在第3圖說明之 基板偏壓+ νβΡ及—VBN，將該基板偏壓+ ¥^及\^ — ΒΝ 分別給與從各同相放大型可變延遲電路10所導出的基板 電極5及6，構成可控制各同相放大型可變延遲電路10 I ,-----J 裝-- (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（2! 0 X 2W公缝） 經濟部中央標準局員工消費合作社印製 ___Β7 _ 五、發明説明（7 ) 之延遲時間。 在該構成，Ν型可變延遲電路1 1之延遲量藉例如溫 度變化向縮短之方向變動時，則其延遲量之變動係出現在 相位比較器13之相位比較結果输出•而藉由該相位比較 結果輸出從基板偏壓發生器1 5所發生的基板偏壓+VBP 及V - BN2絕對值被控制向增大之方向。藉基板偏壓 + V 及V — BN之絕對值控制向增大方向，各同相放大型 可變延遲電路1 0之延遲時間係控制向欒長方向，而回到 原來之躁遲時間。 在N型可變延遲電路11飲延遲時間向變長方向偏離 時，相位比較器1 3之相位比較結果输出係成爲與先前之 情（延遲時間向縮短之方向偏離時）逆極性，由此，基板 偏壓發生器1 5係控制向降低基板偏壓+V ^及V — βΝ2 絕對值的方向。故，藉由該基板偏壓之變化，Ν段可變延 遲電路1 1之延遲時間係控制向縮短之方向。 如此，在表示於第5圖之實施例，由於相位比較器 1 3之相位比較結果經常地自動控制成例如成爲〇的一定 值，因此，Ν段可變延遲電路1 1之延遲時間係成爲經常 維持在一定值。因此如圖示，將構成Ν段WJ變延遲電路 1 1的Ν個同相放大型可變延遲電路1 0之各輸出側，連 接於例如及閘極群G所對應的閘極之其中·-方之輸入端子 ，由於構成可從經由閘極d而構成Ν型可變延遲電路11 的N個同相放大型可變延遲電路10之任何一段間或輸出 側取出延遲信號，可得到具有任意延遲量的延遲脈衝，而 本紙張尺度適用中國國家梯李（CNS ) A4現格（2ΙΟΧ297公)ΪΠ ' -10 - (請先閱讀背面之注意事項再填寫本頁) 装------訂—

J 經濟部中央標準局員工消費合作社印裝 A 7 B7五、發明説明（8 ) 可將該選擇之延遲時間維持在一定值。又•在第5圖，及 閘極群G之各及閘之各一方的輸入端子係構成連接於控制 電路，僅從該控制電路施加有控制信號之及閘極成爲可動 作之狀態。又，及閘極群G之输出係構成綞由邏輯和電路 向外部输出》 在上述各實施例，將可變延遲電路構成作爲--個 CMOS I C，惟藉由CMOS I C以外之其他稹體電路 構成可變延遲電路時也可適用該發明，當然也可得到同樣 之作用效果9 如上所述，依照本發明，利用場效電晶體之電阻變化 而藉變化時常數，構成變化延遲電路之延遲時間，故可連 績地變北延遲時間，可用優異分辨力設定微小之延遲時間 又’如表示於第5圖之實施例，藉由附加自動控制迴 路，可使延遲電路之延遲電路經常自動控制成一定之狀態 。 又，可設定安定之微細的延遲時間。故可精度優異 地得到作爲目的的延遲時間，又’可得到在長期間將該延 遲g間維持在一定值的優點。 〔圖式之簡單說明〕 第1圇係表示依本發明之可變延遲電路之第1實施例 的電路連接圖。 第2圖係表示與表示於第]圚之可變延遲電路電氣上 等效的電路連接圖。 (請先閲讀背面之注意事項再填寫本頁) 裝--- 訂--- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 2<〕ϋ"Τ 11 307855 經濟部中央標準局員工消費合作杜印裝 A7 B7 五、發明説明（9 ) 第3圖係表示本發明之可變延遲電路之第2實施例的 電路連接圖。 第4圖係表示與表示於第3圆之可變延遲電路電氣上 等效的電路連接圖。 第5圖係表示於第3圖之可變延遲電路之應用例的方 塊圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) (請先閲讀背面之注意事項再填寫本頁)

— to —

Claims (1)

1. 經濟部中央搮準局貝工消费合作社印裝 307955 _ C8 D8 々、申請專利範圍 1 . 一種可變延遲電路，係牖於縱接連接作爲半導髏 稹體電路所形成之複數個邏輯元件，構成可得到鼸著這些 邏輯元件之縱接連接段數之延邏時間的延運電路，其特徽 爲· 在上述縱接連接之邏辑元仵之至少各段間與共用電位 點之間連接藉由電晶饅與電容元件所構成的串聯氰路者。 2 ·如申請專利範圍第1項所述之可變延遲電路，其 中，上述半導體積體電路係CMOS I C者= 3 .如申請專利範園第1項所述之可變延遲電路，其 中g述電晶體係MO S場效竄晶體者。 —種可變延遲電路，係屬於將P通道MOS場效 電晶及η通道MOS場效電晶體，共用連接這些汲極 彼此1½並串聯電路，而且共同連接這些之閘極並將其連接 點作爲輸入端子，將上述P通道MOS場效電晶體及上述 η通道MO S場效電晶體之汲極之連接點作爲輸出端子俾 構成極性反轉的邏輯《路，並將該邏輯氰路使用作爲延遲 元件的延遲電路，其特徽爲： 控制給與上述Ρ通道MO S場效MO S電晶髗及上述 η通道MO S場效電晶髏之各基板電極的基板偏壓俾控制 延遲時間者。 5.如申請專利範園第4項所述之可變延遲電路，其 中，複數個縱接連接藉由上述Ρ通道MOS場效電晶體及 η通道MO S場效幫晶體所構成的極性反轉型之通輯電路 俾戶構成延遲電路，控制給與各極性反轉型之钃輯電路之 本紙張尺度適用中國國家梯準（CNS ) Α4規格（210Χ297公f ) I 0 * 士衣 11 - n (請先閱讀背面之注意事項再填寫本頁) 訂 J 307355 A8 88 CS D8 六、申請專利範圍 P通道MO S場效電晶體及η通道MO S場效電晶髓之各 基板電極的基板偏壓俾控制延邏時間者。 6 .如申請專利範園第4項所述之可變延遲電路，其 中，二段縱接連接藉由上述P通道MOS場效電晶體及η 通道MO S場效電晶體所構成的極性反轉型之邏輯電路俾 構成同相放大型之钃輯電路，複數個縱接連接該同相放大 型邏輯《路，俾構成複數段之延遲電路，控制給與各同相 放大型邏輯電路之P通道MO S場效電晶體及η通道 MO S場效電晶體之各基板電極的基板偏壓俾控制延遲時 間者。 7 .如申請專利範圍第4項至第6項中任何一項所述 之可變延遲電路，其中，又包括自動地控制給與上述邏輯 電路之Ρ通道MOS場效電晶體及η通道MOS場效電晶 體之各基板偏壓的控制電路者。 ---------1^------ir------^ (請先間讀背面之注意事項再填寫本頁) 經濟部中央棣準局員工消费合作社印裝 本紙張尺度適用中國困家樣準（CNS〉A4規格（2丨0X 297公；f ) 14