KR970705234A - 가변지연회로 - Google Patents

가변지연회로 Download PDF

Info

Publication number
KR970705234A
KR970705234A KR1019970700673A KR19970700673A KR970705234A KR 970705234 A KR970705234 A KR 970705234A KR 1019970700673 A KR1019970700673 A KR 1019970700673A KR 19970700673 A KR19970700673 A KR 19970700673A KR 970705234 A KR970705234 A KR 970705234A
Authority
KR
South Korea
Prior art keywords
effect transistor
channel mos
mos field
field effect
circuit
Prior art date
Application number
KR1019970700673A
Other languages
English (en)
Inventor
히로 스즈키
도시유키 오카야스
Original Assignee
오오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR970705234A publication Critical patent/KR970705234A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

CMOSㆍIC로서 형성되는 논리소자를 사용하여 지연시간을 연속적으로 변화시킬 수 있는 가변지연회로를 제공한다. 복수의 논리소자(LG)를 종속접속하고, 그 종속접속단계수에 따른 지연시간을 얻는 지연회로를 CMOSㆍIC로 구성하고, 이들 종속접속된 논리소자의 각 단자사이에 또는 각 출력단자와 공통전위점과의 사이에 MOS트랜지스터와 콘덴서(C)로 구성되는 직렬회로를 접속하고, MOS형 트랜지스터의 게이트에 인가하는 바이어스 전압을 제어하여 MOS형 트랜지스터의 드레인 소스간의 저항치를 변화시키고, 이로써 상기 직렬회로의 시정수를 변화시켜서 지연시간을 연속적으로 변화시킨다.

Description

가변지연회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도은 이 발명에 의한 가변지연회로의 제 1실시예를 도시하는 회로접속도이다.
제2도는 도1에 도시한 가변지연회로의 전기적 등가회로접속도이다.
제3도은 이 발명에 의한 가변지연회로의 제2의 실시예를 도시하는 회로접속도이다.
제4도는 도3에 도시한 가변지연회로의 전기적 등가회로접속도이다.

Claims (7)

  1. 반도체 집적회로로서 형성된 복수의 논리소자를 종속접속하고, 이들 논리소자의 종속접속단계수에 따른 지연시간을 얻도록 구성된 지연회로에 있어서, 상기 종속접속된 논리소자의 적어도 각 단자사이와 공통전위점과의 사이에 트랜지스터와 용량소자로 구성되는 직렬회로를 접속한 것을 특징으로 하는 가변지연회로.
  2. 제 1 항에 있어서, 상기 반도체 집적회로는 CMOSㆍIC인 것을 특징으로 하는 가변지연회로.
  3. 제 1 항에 있어서, 상기 트랜지스터는 MOS전계효과 트랜지스터인 것을 특징으로 하는 가변지연회로.
  4. p채널 MOS전계효과 트랜지스터와 n채널 MOS전개효과 트랜지스터를 그들의 드레인 전극을 공통으로 접속하여 직렬접속함과 동시에 이들의 게이트 전극을 공통으로 접속하여 그 접속점을 입력단자로 하고, 상기 p채널 MOS전계효과 트랜지스터와 상기 n채널 MOS 전계효과 트랜지스터드레인 전극의 접속점을 출력단자로 하여 극성반전형의 논리회로를 구성하고, 이 논리회로를 지연소자로서 사용하는 지연회로에 있어서, 상기 p채널 MOS전계효과 트랜지스터와 상기 n채널 mos 전계효과 트랜지스터의 각 기판 전극에 인가하는 기판바이어스 전압을 제어함으로써 지연시간을 제어하는 것을 특징으로 하는 가변지연회로.
  5. 제 4 항에 있어서, 상기p채널 MOS전계효과 트랜지스터와 n채널 MOS 전계효과 트랜지스터로 구성된 극성반전형 논리회로를 복수로 종속접속하여 지연회로를 구성하고, 각 극성반전형 논리회로의 p채널 MOS전계효과 트랜지스터와 n채널 MOS 전계효과 트랜지스터의 각 기판전극에 인가하는 기판바이어스 전압을 제어함으로써 지연시간을 제어하는 것을 특징으로 하는 가변지연회로.
  6. 제 4 항에 있어서, 상기 p채널 MOS전계효과 트랜지스터와 n채널 MOS전계효과 트랜지스터로 구성된 2개의 극성반전형 논리회로를 2단계 종속접속하여 동위상 증폭형 논리회로를 구성하고, 이 동위상 증폭형 논리회로를 복수로 종속접속하여 복수단계의 지연회로를 구성하고, 각 동위상 증폭형 논리회로의 p채널 MOS전계효과 트랜지스터와 n채널 MOS전계효과 트랜지스터의 각 기판전극에 인가하는 기판바이어스 전압을 제어함으로써 지연시간을 제어하는 것을 특징으로 하는 가변지연회로.
  7. 제 4 항 내지 제 6 항중 어느 하나의 항에 있어서, 상기 논리회로의 p채널 MOS전계효과 트랜지스터와 n채널 MOS전계효과 트랜지스터의 각 기판전극에 인가하는 기판바이어스 전압을 자동적으로 제어함으로써 제어회로를 더욱 포함하는 것을 특징으로 하는 가변지연회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970700673A 1995-06-02 1996-05-31 가변지연회로 KR970705234A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7136408A JPH08330921A (ja) 1995-06-02 1995-06-02 可変遅延回路
JP95-136408 1995-06-02
PCT/JP1996/001482 WO1996038912A1 (fr) 1995-06-02 1996-05-31 Circuit a retard variable

Publications (1)

Publication Number Publication Date
KR970705234A true KR970705234A (ko) 1997-09-06

Family

ID=15174470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700673A KR970705234A (ko) 1995-06-02 1996-05-31 가변지연회로

Country Status (5)

Country Link
JP (1) JPH08330921A (ko)
KR (1) KR970705234A (ko)
DE (1) DE19680525T1 (ko)
TW (1) TW307955B (ko)
WO (1) WO1996038912A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489587B1 (ko) * 1997-12-29 2005-08-23 주식회사 하이닉스반도체 시간지연회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100340062C (zh) * 2003-02-25 2007-09-26 松下电器产业株式会社 半导体集成电路
US20050083095A1 (en) * 2003-10-16 2005-04-21 Tsvika Kurts Adaptive input/output buffer and methods thereof
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
US7382117B2 (en) * 2005-06-17 2008-06-03 Advantest Corporation Delay circuit and test apparatus using delay element and buffer
JP4928097B2 (ja) 2005-07-29 2012-05-09 株式会社アドバンテスト タイミング発生器及び半導体試験装置
KR100955682B1 (ko) * 2008-04-28 2010-05-03 주식회사 하이닉스반도체 센싱 지연회로 및 이를 이용한 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272619A (ja) * 1986-05-21 1987-11-26 Hitachi Ltd 遅延回路
JPS63246916A (ja) * 1987-04-02 1988-10-13 Mitsubishi Electric Corp インバ−タ回路
US5352945A (en) * 1993-03-18 1994-10-04 Micron Semiconductor, Inc. Voltage compensating delay element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489587B1 (ko) * 1997-12-29 2005-08-23 주식회사 하이닉스반도체 시간지연회로

Also Published As

Publication number Publication date
JPH08330921A (ja) 1996-12-13
TW307955B (ko) 1997-06-11
WO1996038912A1 (fr) 1996-12-05
DE19680525T1 (de) 1997-07-24

Similar Documents

Publication Publication Date Title
KR930003557B1 (ko) 전송게이트
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
GB1452160A (en) System for eliminating substrate bias effect in field effect transistor circuits
KR960012000A (ko) 부트스트랩회로
KR940017156A (ko) 제어 가능 지연 회로
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
US4219743A (en) Buffer circuit
KR920000177A (ko) 반도체 집적회로장치
KR970031232A (ko) 차동증폭기를 갖는 이득 제어 증폭회로(gain controlled amplification circuit having differential amplifier)
GB2198005A (en) Series-connected fet voltage equalisation
KR20010088371A (ko) 지연 회로
KR970018596A (ko) 반도체 집적회로 장치
JPH05175811A (ja) パワーオンリセット回路
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
KR970705234A (ko) 가변지연회로
KR940003448A (ko) 반도체 기억장치
US3970950A (en) High common mode rejection differential amplifier utilizing enhancement depletion field effect transistors
KR950022052A (ko) 네스티드 캐스코드 입출력단을 가진 절연 게이트 전계효과 트랜지스터 전류 미러 증폭기
KR970077963A (ko) 전류전달회로 및 이를 사용한 전류전압변환회로
KR910003936A (ko) 스위칭 매트릭스 개폐소자
KR960039637A (ko) 집적 버퍼회로
US20030222701A1 (en) Level shifter having plurality of outputs
KR930011274A (ko) 입력회로
KR970024538A (ko) 아날로그 지연회로
JPH079457Y2 (ja) ブレーク・ビフォア・メーク制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application