JPS61126814A - スイツチトキヤパシタフイルタ - Google Patents
スイツチトキヤパシタフイルタInfo
- Publication number
- JPS61126814A JPS61126814A JP24594784A JP24594784A JPS61126814A JP S61126814 A JPS61126814 A JP S61126814A JP 24594784 A JP24594784 A JP 24594784A JP 24594784 A JP24594784 A JP 24594784A JP S61126814 A JPS61126814 A JP S61126814A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- mos
- mos capacitor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、スイッチトキャパシタフィルタ（以下ＳＷＣ
と略する）に関する。
と略する）に関する。
ＳＷＣはトランジスタなどのスイッチとキャパシタと演
算増幅器とにより構成されているもので、基本構成とし
ては、第１図（ａ） （ｂ）に示す構成が知られている
。第１図（ａ）は位相反Ｅ積分器。
算増幅器とにより構成されているもので、基本構成とし
ては、第１図（ａ） （ｂ）に示す構成が知られている
。第１図（ａ）は位相反Ｅ積分器。
同図（ｂ）は位相非反ＦＣ損分器を示し、ＣＡＩ。
ＣＡ２．ＣＢ１．ＣＢ２ はキャパシタ、０ＰＡ１ 。
０ＰＡ２は演算増幅器、８１〜Ｓ４はトランジスタ等の
スイッチであり、スイッチ８１〜Ｓ４は一定周期で切換
動作するものである。
スイッチであり、スイッチ８１〜Ｓ４は一定周期で切換
動作するものである。
従来、第１図（ａ） （ｂ）における入力信号Ｘｉ 、
Ｘ２として交流電圧を扱うため、コンデーンサＣＡ１
゜ＣＡ２の両端の電圧は正負両極性に変化している。し
たがってＳＷＣをＩＣ化するためには、ＩＣ製作用のフ
ォトマスクを２枚程度追加して、キャパシタの両端子が
ほぼ絶縁された、いわゆる７０−ティングキャパシタを
用いていた。詳しくは日経エレクトロニクス、１月２１
日号。
Ｘ２として交流電圧を扱うため、コンデーンサＣＡ１
゜ＣＡ２の両端の電圧は正負両極性に変化している。し
たがってＳＷＣをＩＣ化するためには、ＩＣ製作用のフ
ォトマスクを２枚程度追加して、キャパシタの両端子が
ほぼ絶縁された、いわゆる７０−ティングキャパシタを
用いていた。詳しくは日経エレクトロニクス、１月２１
日号。
（１９８０）における「スイッチト・キャパシタ・フィ
ルタの構成法とそのモノリシックＩＣ化の問題点」と題
する文献で論じられている。
ルタの構成法とそのモノリシックＩＣ化の問題点」と題
する文献で論じられている。
本発明の目的はフローティングキャパシタを必要としな
いスイツチトキャパシタを提供することにある。
いスイツチトキャパシタを提供することにある。
本発明はキャパシタとして、通常のＭＯＳ）ランジスタ
のゲート・ソース間キャパシタ（以下、ＭＯＳキャパシ
タと略す）を用い、常にあるバイアス電圧をＭＯＳキャ
パシタに印加することにより、ＭＯＳキャパシタの容量
値を安定したところで使用する。
のゲート・ソース間キャパシタ（以下、ＭＯＳキャパシ
タと略す）を用い、常にあるバイアス電圧をＭＯＳキャ
パシタに印加することにより、ＭＯＳキャパシタの容量
値を安定したところで使用する。
まず一般的なＭＯＳキャパシタの構造と特性について説
明する。第２図（ａ）にＭＯＳキャパシタの一部断面構
造、同図伽）に該回路図、同図（ｃ）に該ゲート・ソー
ス間電圧ＶＧ８に対するキャパシタの変化特性を示す。
明する。第２図（ａ）にＭＯＳキャパシタの一部断面構
造、同図伽）に該回路図、同図（ｃ）に該ゲート・ソー
ス間電圧ＶＧ８に対するキャパシタの変化特性を示す。
第２図（＆）において１は半導体基板、２はウェルを形
成するＰ形半導体層、３はソースおよびドレインを形成
するＮ形半導体層、４は酸化シリコンで作られる絶縁層
、５は多結晶シリコンで作られる導電性電極を示す０こ
の構造は通常の論理回路に用いられるエンハンスメント
形ＭＯ８）ランジスタである。それを第２図（ｂ）に示
す回路図の如く、ソースとドレインおよびウェルからな
るバックゲートを接続すると、端子Ｙ１とＹ２の間はキ
ャパシタとして動作する。
成するＰ形半導体層、３はソースおよびドレインを形成
するＮ形半導体層、４は酸化シリコンで作られる絶縁層
、５は多結晶シリコンで作られる導電性電極を示す０こ
の構造は通常の論理回路に用いられるエンハンスメント
形ＭＯ８）ランジスタである。それを第２図（ｂ）に示
す回路図の如く、ソースとドレインおよびウェルからな
るバックゲートを接続すると、端子Ｙ１とＹ２の間はキ
ャパシタとして動作する。
その端子間電圧（ゲート・ソース間電圧）に対する特性
はよく知られているとうり第２図（Ｃ）に示すような、
ＭＯＳトランジスタのしきい値電圧ｖＴＨでほぼ最少と
なる変化を示す。したがって従来のように両端Ｙ１．Ｙ
２の電圧の極性が変化すると、キャパシタの値も変化し
、フィルタ特性が著しく悪化する。
はよく知られているとうり第２図（Ｃ）に示すような、
ＭＯＳトランジスタのしきい値電圧ｖＴＨでほぼ最少と
なる変化を示す。したがって従来のように両端Ｙ１．Ｙ
２の電圧の極性が変化すると、キャパシタの値も変化し
、フィルタ特性が著しく悪化する。
そこで、本発明によれば、常にＭＯＳキャパシタの両端
にバイアス電圧（第２図のＶＢ）を印加し、入力信号が
最も小さく々つてもキャパシタの値はほとんど変化しな
い領域で使用するものである。
にバイアス電圧（第２図のＶＢ）を印加し、入力信号が
最も小さく々つてもキャパシタの値はほとんど変化しな
い領域で使用するものである。
以下本発明の詳細を実施例によって説明する。
第３図は本発明の一実施例を示す図でＭＯＳキャパシタ
を用い六位相反転積分器である。ゲートが演算増幅器の
負極性入力端子に接続されたＭＯＳキャパシタＣＭ１の
他端側には該演算増幅器の出力信号にバイアス電圧発生
部Ｅの電圧ＶＢを加算した信号を加える。スイッチＳ１
，８２はそれぞれ同相で動作をする。いまＭＯＳキャパ
シタＣＭ１の値Ｃｔ＋キャパシタＣＡ１の値をＣＡ１．
入力端子Ｘ１の信号電圧をｅｉ、ＭＯ８キャパシタの初
期値をＶＣＭＩ（０”） とするとＭＯＳキャパシタ
ＣＭＩの両端の電圧ＶＣＭｔばＶＣＭＩ ＝ ＶＢ
−Ｅ”−ｅｉ ＋ ＶＣＭ、（ｏ＋）〉■、ｓ となり、常にＭＯＳキャパシタの両端の電圧をしきい値
電圧ＶＴＩｉより大きい状態で使用できる。
を用い六位相反転積分器である。ゲートが演算増幅器の
負極性入力端子に接続されたＭＯＳキャパシタＣＭ１の
他端側には該演算増幅器の出力信号にバイアス電圧発生
部Ｅの電圧ＶＢを加算した信号を加える。スイッチＳ１
，８２はそれぞれ同相で動作をする。いまＭＯＳキャパ
シタＣＭ１の値Ｃｔ＋キャパシタＣＡ１の値をＣＡ１．
入力端子Ｘ１の信号電圧をｅｉ、ＭＯ８キャパシタの初
期値をＶＣＭＩ（０”） とするとＭＯＳキャパシタ
ＣＭＩの両端の電圧ＶＣＭｔばＶＣＭＩ ＝ ＶＢ
−Ｅ”−ｅｉ ＋ ＶＣＭ、（ｏ＋）〉■、ｓ となり、常にＭＯＳキャパシタの両端の電圧をしきい値
電圧ＶＴＩｉより大きい状態で使用できる。
したがって、特別なフローティングキャパシタを用いる
ことなくキャパシタの両端電圧が変化してもキャパシタ
の値は変化せず、安定な位相反転積分器を提供できる。
ことなくキャパシタの両端電圧が変化してもキャパシタ
の値は変化せず、安定な位相反転積分器を提供できる。
また、第４図に本発明の他の実施例である位相非反転積
分器を示す。本実施例の動作は、スイッチ３３．３４は
それぞれ同相で動作し、他の部分は前記実施例と同様な
動作を行なう。したがって、本実施例によれば特別なフ
ローティングキャパシタを用いることなくキャパシタの
両端電圧が変化しても、キャパシタの値が変化せず安定
した位相非反転積分器を提供することができる。
分器を示す。本実施例の動作は、スイッチ３３．３４は
それぞれ同相で動作し、他の部分は前記実施例と同様な
動作を行なう。したがって、本実施例によれば特別なフ
ローティングキャパシタを用いることなくキャパシタの
両端電圧が変化しても、キャパシタの値が変化せず安定
した位相非反転積分器を提供することができる。
さらに、第５図に本発明の他の実施例である位相反転積
分器を示す。同図においてＭＯＳ）ランジスタＭ１．抵
抗Ｒ１はソースホロワを構成する。該ソースホロワによ
りＭＯＳキャパシタＣＭＩは常にＭＯＳ）ランジスタＩ
ＶＩＩのＶＣＳ分だけバイアスされる。以下動作は第３
図の実施例と同様である。本実施例によれば、特別な７
０−ティングキャパシタを用いることなくキャパシタの
値は変化せず、安定な位相反転積分器を提供することが
できる。
分器を示す。同図においてＭＯＳ）ランジスタＭ１．抵
抗Ｒ１はソースホロワを構成する。該ソースホロワによ
りＭＯＳキャパシタＣＭＩは常にＭＯＳ）ランジスタＩ
ＶＩＩのＶＣＳ分だけバイアスされる。以下動作は第３
図の実施例と同様である。本実施例によれば、特別な７
０−ティングキャパシタを用いることなくキャパシタの
値は変化せず、安定な位相反転積分器を提供することが
できる。
さらに、第６図に本発明の他の実施例である位相非反転
積分器を示す。同図は前記実施例の応用であり動作は明
らかである。本実施例によれば、特別な７０−ティング
キャパシタを用いることなくキャパシタの値は変化せず
、安定な位相非反転積分器を提供することができる。
積分器を示す。同図は前記実施例の応用であり動作は明
らかである。本実施例によれば、特別な７０−ティング
キャパシタを用いることなくキャパシタの値は変化せず
、安定な位相非反転積分器を提供することができる。
このように本発明によれば特別なフローティングキャパ
シタを用いることなく、通常の論理素子としてのエンハ
ンスメント形ＭＯＳトランジスタをキャパシタと使用で
きるので、通常の半導体製工程のみで作成でき、経済的
である。
シタを用いることなく、通常の論理素子としてのエンハ
ンスメント形ＭＯＳトランジスタをキャパシタと使用で
きるので、通常の半導体製工程のみで作成でき、経済的
である。
また、第６図、第４図、第５図、第６図の実施例はＮチ
ャネルＭＯＳトランジスタをキャパシタとして用いてい
るが、ＰチャネルＭＯＳトランジスタを用いても同様の
効果があることは明白である。虎だしその場合、ゲート
・ソース間のバイアス電圧の極性はＮチャネルＭＯ８）
う／ジスタのときと逆極性となる。
ャネルＭＯＳトランジスタをキャパシタとして用いてい
るが、ＰチャネルＭＯＳトランジスタを用いても同様の
効果があることは明白である。虎だしその場合、ゲート
・ソース間のバイアス電圧の極性はＮチャネルＭＯ８）
う／ジスタのときと逆極性となる。
第１図は従来の積分器の回路図、第２図はＭＯＳキャパ
シタの構造と特性を表わす図、第５図は本発明の一実施
例を示す回路図、第４図第５図、第６図はそれぞれ本発
明の他の実施例を示す回路図である。 ＣＭＩ・・・ＭＯＳキャパシタ Ｅ・・・バイアス電圧
茶Ｉ 図 第２画 （ｂ） （Ｃ） 第３ 図 第 ４１￥］
シタの構造と特性を表わす図、第５図は本発明の一実施
例を示す回路図、第４図第５図、第６図はそれぞれ本発
明の他の実施例を示す回路図である。 ＣＭＩ・・・ＭＯＳキャパシタ Ｅ・・・バイアス電圧
茶Ｉ 図 第２画 （ｂ） （Ｃ） 第３ 図 第 ４１￥］
Claims (1)
- 演算増幅器と、該演算増幅器の負極性入力端子に一方の
端子が接続されたＭＯＳキヤパシタと、ＭＯＳキヤパシ
タの他端と前記演算増幅器の出力端子との間に接続され
たＭＯＳキヤパシタにバイアス電圧を与えるバイアス電
圧発生部とを備えていることを特徴とするスイツチトキ
ヤパシタフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24594784A JPS61126814A (ja) | 1984-11-22 | 1984-11-22 | スイツチトキヤパシタフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24594784A JPS61126814A (ja) | 1984-11-22 | 1984-11-22 | スイツチトキヤパシタフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61126814A true JPS61126814A (ja) | 1986-06-14 |
Family
ID=17141221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24594784A Pending JPS61126814A (ja) | 1984-11-22 | 1984-11-22 | スイツチトキヤパシタフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61126814A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042197A (ja) * | 2004-07-29 | 2006-02-09 | Ricoh Co Ltd | フィルタ回路及びｄ／ａ変換器 |
| JP2013207676A (ja) * | 2012-03-29 | 2013-10-07 | Canon Inc | 増幅回路、光電変換装置、および撮像システム |
-
1984
- 1984-11-22 JP JP24594784A patent/JPS61126814A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042197A (ja) * | 2004-07-29 | 2006-02-09 | Ricoh Co Ltd | フィルタ回路及びｄ／ａ変換器 |
| JP4596847B2 (ja) * | 2004-07-29 | 2010-12-15 | 株式会社リコー | フィルタ回路及びｄ／ａ変換器 |
| JP2013207676A (ja) * | 2012-03-29 | 2013-10-07 | Canon Inc | 増幅回路、光電変換装置、および撮像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH031609A (ja) | 電源電圧に無関係な周波数を有するリング発振器 | |
| JPH11163647A (ja) | スイッチトキャパシタ回路 | |
| JPH0423447B2 (ja) | ||
| JPS61126814A (ja) | スイツチトキヤパシタフイルタ | |
| JPH09130164A (ja) | Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ | |
| JPH0582741A (ja) | Ｍｏｓキヤパシタ | |
| JPH0234022A (ja) | パルス出力回路 | |
| JP4498507B2 (ja) | 差動増幅回路および高温用増幅回路 | |
| JPS632193A (ja) | センスアンプ回路 | |
| JPS62252594A (ja) | 差動型センスアンプ | |
| JP3551090B2 (ja) | 演算増幅器 | |
| JPS6337711A (ja) | アナログ演算回路 | |
| JPS61126813A (ja) | スイツチトキヤパシタフイルタ | |
| JPH0531381B2 (ja) | ||
| JP2787867B2 (ja) | 定電流回路 | |
| JPS60205264A (ja) | 電圧比較回路 | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JPS639222A (ja) | トランスフアゲ−ト回路 | |
| JPH0312325B2 (ja) | ||
| JPS6359210A (ja) | Ｒｃアクテイブフイルタ | |
| JPS58147234A (ja) | Ｍｏｓ ｆｅｔスイツチ回路 | |
| JPH01298808A (ja) | フィルタ回路 | |
| JPS58148456A (ja) | 信号検出回路 | |
| JPH04256872A (ja) | 電圧比較回路 |