JPH09130164A - Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ - Google Patents

Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ

Info

Publication number
JPH09130164A
JPH09130164A JP8229664A JP22966496A JPH09130164A JP H09130164 A JPH09130164 A JP H09130164A JP 8229664 A JP8229664 A JP 8229664A JP 22966496 A JP22966496 A JP 22966496A JP H09130164 A JPH09130164 A JP H09130164A
Authority
JP
Japan
Prior art keywords
transistor
voltage
source
drain
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8229664A
Other languages
English (en)
Inventor
Peter S Bernardson
スヴァッチ バーナードソン ピーター
Dale H Nelson
ハーヴェイ ネルソン デール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH09130164A publication Critical patent/JPH09130164A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、ＭＯＳ装置を用いた電圧／電流コ
ンバータに関する。 【解決手段】 電圧／電流コンバータは、第一ゲートで
電圧信号を受信し、第一ドレインと第一ソースとの間に
電流信号を転送する第一ＭＯＳトランジスタ（例えば、
４０２）と、第二ゲートでバイアス電圧を受電し、第二
ドレインと第二ソースとの間に該電流信号を転送する第
二ＭＯＳトランジスタ（例えば、４０４）と、該第二ト
ランジスタが１／βＶC の実質上一定なドレイン−ソー
ス抵抗を提供できるよう、該第二ゲートにＶC ＋ＶT ＋
ｋＶDSの該バイアス電圧を印加するバイアス回路（例え
ば、４０６）とを備えてなり、ここで、ＶC は定電圧で
あり、ＶT は該第二トランジスタに対する閾値電圧であ
り、ＶDSは該第二トランジスタに対するドレイン−ソー
ス電圧であり、ｋは１／３−２／３の範囲の定数であ
り、βは該第二トランジスタに対する利得である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概して電圧制御電
流源に関し、更に詳細にはＭＯＳ装置を用いた電圧／電
流コンバータに関する。
【０００２】
【従来の技術】電子回路に於いて、電圧源と電流源は周
知の電子ビルディング・ブロックである。電圧制御電流
源には電圧／電流コンバータが含まれる。電圧／電流コ
ンバータは入力電圧信号を出力電流信号に変換する。こ
の電流信号は比較的、負荷インピーダンスから影響は受
けにくい。線形化電圧／電流コンバータは電圧信号に実
質上一次比例をする電流信号を生成する。線形化電圧／
電流コンバータは例えばコンボルバ、相関器、適応フィ
ルタ、乗算器、除算器、二乗回路、積分器、アナログ／
ディジタル・コンバータ、位相固定ループ及び、別回路
への入力信号に於けるように、電圧信号よりはむしろ電
流信号が必要とされる左記以外の用途に用いられる。
【０００３】線形化電圧／電流コンバータの実施に関し
ては多くの計画がある。例えば、集積回路にあっては、
基準抵抗器に結合した金属酸化膜半導体（ＭＯＳ）トラ
ンジスタを用いて電圧／電流コンバータを提供すること
ができる。例えば、ソースを基準抵抗器に結合したＮチ
ャンネルＭＯＳ（ＮＭＯＳ）トランジスタはゲート電圧
を一次的に関係するドレイン電流に変換することができ
る。ＮＭＯＳトランジスタと基準抵抗器はソースのため
の拡散Ｎ型半導体領域（又はタブ［tub ］）をＮ型基準
抵抗器をも提供し得るよう充分ドーピング処理し、Ｐ型
半導体基板を使用する０．９マイクロメータ技術に従い
製作することができる。
【０００４】
【発明が解決しようとする課題】この製作アプローチは
簡潔な構成ではあるが、若干の欠点を伴う。第一に、Ｎ
型基準抵抗器の抵抗はドーピング・レベルでの処理上の
バラツキのために制御が難しいことがある。更に、Ｎ型
基準抵抗器の抵抗には電圧又は温度の変化に応じて動作
時にドリフトが発生することがある。その結果、Ｎ型基
準抵抗器の抵抗値は２０％も変化することがある。Ｐ型
基準抵抗器にも同じような欠点が伴う。
【０００５】抵抗を充分に制御した抵抗器は使用でき
る。例えば、外部抵抗器は集積回路に相互接続すること
ができるが、この相互接続には集積回路の面上に接着パ
ッドを追加する必要が生じることがある。他方、集積回
路に一体な基準抵抗器はレーザ・トリミング加工や、リ
ンク・ブローイング加工により一層精度の高いものにす
ることができるが、これらの加工技術には付加的な加工
ステップと検査ステップが求められる。
【０００６】極性非反転入力部に電圧信号を入力し、必
要な出力電流を供給するダーリントン・トランジスタ・
ペアを出力で励磁させることで演算増幅器は電圧／電流
コンバータとしても使用することができる。演算増幅器
の欠点は比較的複雑な回路構成が必要なこと、この回路
構成を達成するには有意数量のシリコン領域が求められ
ることである。
【０００７】集積回路を実施するには前文に準拠し、高
精度、線形化をしたコスト効率の高い電圧／電流コンバ
ータが必要になる。
【０００８】
【課題を解決するための手段】本発明の基本的な態様は
抵抗が実質上一定なトランジスタを基準抵抗器として使
用した線形化電圧／電流コンバータにある。好適には、
三極領域で機能するＭＯＳトランジスタには実質上一定
なドレイン−ソース抵抗を備えることである。
【０００９】本発明の一つの態様によれば、電圧／電流
コンバータは電圧信号を受信し、電流信号を転送する第
一トランジスタと、第二ゲートでバイアス電圧を受電
し、この電流信号の少なくとも一部を第二ドレインと第
二ソースとの間に転送する第二ＭＯＳトランジスタと、
前記バイアス電圧を前記第二ゲートに印加するバイアス
回路とから成ることを特徴とする。このバイアス電圧は
第二ドレインと第二ソースとの間の少なくとも電圧ＶDS
と、第二トランジスタが実質上一定なドレイン−ソース
抵抗を提供できるような第二トランジスタのための閾値
電圧ＶT との関数である。
【００１０】一実施例にあって、バイアス電圧は実質上
ＶC ＋ＶT ＋ｋＶDSに等しいため、第二トランジスタは
三極領域内での動作時、実質上１／βＶC なる値の実質
上一定なドレイン−ソース抵抗を有するが、ここで、Ｖ
C は定電圧、ｋは約１／３−２／３の範囲内の定数であ
り、βは第二トランジスタに対する利得である。ドレイ
ン−ソース抵抗は電圧信号の変動に対し比較的影響を受
けない。従って、第二トランジスタは線形化電圧／電流
変換に適した良好な基準抵抗器を提供する。
【００１１】
【発明の実施の形態】本発明を更に完全に理解されるよ
う、図１−図３に数個の電圧／電流コンバータを解説す
る。
【００１２】図１は従来の電圧／電流コンバータとして
構成したしたＭＯＳトランジスタと基準抵抗器を解説す
る回路図である。回路１００は電圧信号Ｖinを電流信号
Ｉout に変換する。回路１００にはソースに於いて基準
抵抗器１０４に結合したＮＭＯＳトランジスタ１０２が
含まれる。トランジスタ１０２は、好適には短チャンネ
ル装置、即ち１ミクロンメートルに近似する、あるいは
それ以下のチャンネル長さを有する装置であるため、飽
和状態にあるドレイン電流はゲートのバイアス電圧に従
い直線的に増加する。基準抵抗器１０４は動作時、回路
１００のノイズ／ジッタ感度を下げる。トランジスタ１
０２と基準抵抗器１０４のソースは例えばＰ型基板の一
つのＮ型領域内に形成することができる。電圧信号Ｖin
はトランジスタ１０２のゲート−ソース電圧ＶGSと同値
であり、電流信号Ｉout はトランジスタ１０２のドレイ
ン−ソース電流ＩDSと同値である。トランジスタ１０２
の閾値電圧はＶT であり、基準抵抗器１０４の抵抗はＲ
である。電源電圧ＶDDとＶSSは本図に記載する回路１０
０と他の回路に印加するが、説明の便宜上ＶSSは接地レ
ベルにした。Ｖinは実質上ＶT 以上であるため、トラン
ジスタ１０２のドレイン−ソース抵抗ＲDSは抵抗Ｒとの
対比で無視できるようになると仮定する。従って、回路
１００の場合の電流／電圧関係は以下に示す簡易化した
第一オーダーの一次方程式に実質上従うことになる： Ｉout＝０ Ｖin≦ＶT （１） Ｉout＝（Ｖin−ＶT）／Ｒ Ｖin＞ＶT （２） 従って、電圧信号Ｖinが閾値電圧ＶT 以上のとき、電流
信号Ｉout は電圧信号Ｖinに一次的に関係する。しか
し、基準抵抗器１０４はＮ型抵抗器であるため、抵抗Ｒ
の値は上述のように制御が難しいことがある。
【００１３】図２は従来の電圧／電流コンバータとして
構成した長チャンネルＭＯＳトランジスタを示す回路図
である。回路２００は電圧信号Ｖinを電流信号Ｉout に
変換する。回路２００には長チャンネルＮＭＯＳトラン
ジスタ２０２が含まれる。トランジスタ２０２のチャン
ネル長さは１ミクロンメートルに近似する値又は、これ
以上で、好適には２５ミクロンメートルのオーダーであ
るため、飽和状態のドレイン電流はゲートのバイアス電
圧に従い二次的に増加する。更に、抵抗器２０２のドレ
イン−ソース抵抗ＲDSは基準抵抗器を提供すべく充分大
きな値である。電圧信号Ｖinはトランジスタ２０２のゲ
ート−ソース電圧ＶGSと同値であり、電流信号Ｉout は
トランジスタ２０２のためのドレイン−ソース電流ＩDS
と同値である。トランジスタ２０２の利得はβ（例え
ば、電流増幅係数）であり、閾値電圧はＶT である。Ｖ
GSとＩDSの変動にも拘わらず利得βと閾値電圧ＶT は共
に実質上一定に維持される。従って、回路２００のため
の電流／電圧関係は以下の簡易化した方程式に実質上従
っている： Ｉout＝０ Ｖin≦ＶT （３） Ｉoutβ［（Ｖin−ＶT）ＶDS−ｋＶDS 2］ Ｖin＞ＶTとＶDS≦Ｖsat （４） Ｉout＝ｋβ（Ｖin−ＶT）2 Ｖin＞ＶTとＶDS＞Ｖsat （５） 上式に於いて、 β＝Ｗεoxμn／Ｌｔox Ｗ＝チャンネル幅 Ｌ＝チャンネル長さ εox＝酸化物誘導体の定数 μn＝電子の移動度定数 ｔox＝酸化物の厚さ Ｖsat＝飽和電圧 ｋ＝定数
【００１４】方程式（４）はトランジスタ２０２の三極
領域（例えば、Ｉ−Ｖ曲線の抵抗領域又は非飽和領域）
に対応するが、これに対し方程式（５）はトランジスタ
２０２の飽和領域（例えば、Ｉ−Ｖ曲線の平坦領域）に
対応する。定数ｋの値は実際には変わることのある若干
数の仮定はもとより、二、三の単純化操作に準拠してい
るが、文献にはしばしば１／２として報じられている。
方程式（５）に於いて１／２はｋに対する適正な近似値
であると考えられる。しかし、方程式（４）では、約１
／３−２／３の範囲はｋに対する適正な近似値であると
考えられる（ＶDSがＶsat に近似するにつれ、ｋは１／
２に近似するけれども）。μn に関連するマイナス符合
は説明の便宜上省略する。方程式（４）と（５）によれ
ば、電圧信号Ｖinが閾値電圧ＶT 以上のとき、電流信号
Ｉout は電圧信号Ｖinに二次的に関係する。従って、回
路２００では線形化電圧／電流変換は行われない。
【００１５】図３は他の従来方式の電圧／電流コンバー
タを示す回路図である。回路３００は電圧信号Ｖinを電
流信号Ｉout に変換する。回路３００には長チャネルＮ
ＭＯＳトランジスタ３０４（トランジスタ２０２に類
似）に結合したＮＭＯＳトランジスタ３０２（トランジ
スタ１０２に類似）が含まれる。ＮＭＯＳトランジスタ
３０６は長チャンネル・トランジスタでもある。電流源
３０８からは電流信号Ｉref がトランジスタ３０６のド
レインに出力される。電圧信号Ｖinはトランジスタ３０
２のゲート−ソース電圧ＶGSと同値であり、電流信号Ｉ
out はトランジスタ３０２と３０４のためのドレイン−
ソース電流ＩDSと同値である。トランジスタ３０４の利
得はβ1 であり、閾値電圧はＶT である。同様に、トラ
ンジスタ３０６の利得はβ2 であり、閾値電圧はＶT2で
ある。便宜上、トランジスタ３０４ためのドレイン−ソ
ース電圧ＶDSは電圧Ｖ2 と定義し、トランジスタ３０４
と３０６のためのゲート−ソース電圧ＶGSは電圧Ｖ3 と
定義する。方程式（４）によれば、三極領域内で動作す
るトランジスタ３０４からは下式が得られる： Ｉout＝β1［（Ｖ3−ＶT1）Ｖ2−ｋＶ2 2］ （６）
【００１６】方程式（６）はＶ2 で除算し、次いで、逆
数化してトランジスタ３０４のためのドレイン−ソース
抵抗ＲDSを誘導することができる： Ｖ2／Ｉout＝１／β1（Ｖ3−ＶT1−ｋＶ2）＝ＲDS （７） 同様にして、方程式（５）によれば、飽和領域内で動作
するトランジスタ３０６からは下式が得られる： Ｉref＝ｋβ2（Ｖ3−ＶT2）2 （８） Ｖ３に関する方程式（８）を解くことにより下式が得ら
れる： Ｖ3＝ＶT2＋（Ｉref／ｋβ2）1/2 （９） ＶT1＝ＶT2を仮定し、方程式（９）を方程式（７）に代
入すると下式が得られる： Ｖ2／Ｉout＝１／β1［（Ｉref／ｋβ2）1/2−ｋＶ2］＝ＲDS （１０）
【００１７】定電流信号Ｉref に関し、トランジスタ３
０４のためのドレイン−ソース抵抗ＲDS抵抗は電圧ｋＶ
2 に応じて変化することが方程式（１０）から示され
る。更に、電圧Ｖ2 は電圧信号Ｖin応じて変化する。従
って、抵抗ＲDSは電圧信号Ｖinに応じて変化する。その
結果、トランジスタ３０４では実質上一定な基準抵抗器
は提供されない。従って、線形化電圧／電流コンバータ
は回路３００では提供されない。
【００１８】本発明の若干数の実施例による電圧／電流
コンバータが図４−図７に記載する回路に示されてい
る。
【００１９】図４は本発明の一実施例による電圧／電流
コンバータを示す回路図である。回路４００は電圧信号
Ｖinを電流信号Ｉout に変換する。回路４００には長チ
ャンネルＮＭＯＳトランジスタ４０４（トランジスタ１
０２に類似）結合したＮＭＯＳトランジスタ４０２（ト
ランジスタ１０２に類似）が含まれる。特に、トランジ
スタ４０２のソースは信号経路に沿いトランジスタ４０
４のドレインに結合されている。バイアス回路４０６は
トランジスタ４０４のゲートに結合されている。電圧信
号Ｖinはトランジスタ４０２ゲート−ソース電圧ＶGSと
同値で、電流信号Ｉout はトランジスタ４０２と４０４
のためのドレイン−ソース電流ＩDSと同値である。トラ
ンジスタ４０４の利得はβ、閾値電圧ＶT 、ドレイン−
ソース抵抗はＲDSである。便宜上、トランジスタ４０４
のためのドレイン−ソース電圧ＶDSはＶ2 として定義
し、トランジスタ４０４のためのゲート−ソース電圧Ｖ
GSはＶ3 として定義する。方程式（７）によれば、三極
領域内で動作するトランジスタ４０４からは下式が得ら
れる： Ｖ2／Ｉout＝１／β（Ｖ3−ＶT−ｋＶ2）＝ＲDS （１１）
【００２０】バイアス回路４０６はトランジスタ４０４
のゲートにバイアス電圧を印加するため、抵抗ＲDSは実
質上一定である。方程式（１１）から、抵抗ＲDSは電圧
Ｖ3、VT とＶ2 の関数であることは明らかである。本発
明によれば、適正なバイアス電圧Ｖ3 は電圧Ｖ3 を電圧
ＶT とＶ2 に関係させることで確定することができる。
抵抗ＲDSを実質上一定に維持するため、バイアス回路４
０６はバイアス電圧Ｖ3 をほぼＶC ＋ＶT ＋ｋＶ2 に設
定するが、ここで、ＶC は定電圧である。便宜上、Ｖ3
＝ＶC ＋ＶT ＋ｋＶ2 と仮定すると、方程式（１１）か
らは下式が得られる： Ｖ2／Ｉout＝１／βＶC＝ＲDS （１２） 方程式（１２）によれば、ドレイン−ソース抵抗ＲDSは
１／βＶC である。
【００２１】方程式（１２）は各種の仮定と簡易化操作
に準拠するため、トランジスタ４０４の実ドレイン−ソ
ース抵抗ＲDSは１／βＶC から僅かに変化することがあ
る。それにも拘わらず、抵抗ＲDSは実質上１／βＶC で
ある。更に、１／βＶC は実質上一定であり、電流信号
Ｉout の変動に対し比較的影響を受けない。その結果、
抵抗ＲDSは実質上一定でもある。従って、トランジスタ
４０４を基準抵抗器として用いると、電流信号Ｉout は
電圧信号Ｖinに実質上一次比例する。
【００２２】実際に、バイアス回路４０６はトランジス
タ４０４のドレイン−ソース電圧ＶDSと閾値電圧ＶT を
トランジスタ４０４に対する適正なゲート−ソース電圧
ＶGSに動的に変換する。トランジスタ４０４が三極領域
内で実質上方程式（１１）に従い動作すると、バイアス
回路４０６は電圧ＶGS（Ｖ3 で表す）を電圧ＶT とＶDS
（Ｖ2 で表す）に一次的に関係させるため、電圧ＶGSは
電圧ＶT とｋＶDSの和以上（電圧値の１／２）の定電圧
ＶC に維持される。閾値電圧ＶT は処理上の変動とドー
ピング・レベルによって制御が難しいことがあり、また
温度の変化に応じて動作時にドリフトが発生することが
ある。同様に、電圧ＶDSはトランジスタ４０４のドレイ
ン−ソース電流ＩDS（Ｉout で表す）の変動に応じて変
化することがある。バイアス回路４０６はトランジスタ
４０４のゲートを少なくともＶTとＶDSの関数として動
的にバイアスさせることでこの問題を解決するため、ト
ランジスタ４０４の実効ドレイン−ソース抵抗ＲDSはＶ
T とＶDSの変動にも拘わらず実質上一定に維持される。
従って、トランジスタ４０４は線形化電圧／電流変換の
ために良好な基準抵抗器を提供する。更に、抵抗ＲDSは
電圧ＶC に適正値を選択することで正確に制御すること
ができる。
【００２３】図５には本発明の他の実施例による電圧／
電流コンバータが開示されている。回路５００は電圧信
号Ｖinを電流信号Ｉout に変換する。回路５００には長
チャンネルＮＭＯＳトランジスタ５０４（トランジスタ
２０２に類似）に結合したＮＭＯＳトランジスタ５０２
（トランジスタ１０２に類似）が含まれる。回路５００
のバイアス回路にはＮＭＯＳトランジスタ５０６、５０
８、５１０及び５１２と電流源５１４が含まれる。この
実施例にあっては、解説のため、ｋをほぼ１／２にす
る。電圧Ｖinはトランジスタ５０２のゲートに印加し、
電流信号Ｉout はトランジスタ５０２と５０４のための
ドレイン−ソース電流ＩDSと同値である。便宜上、トラ
ンジスタ５０４のためのドレイン−ソース電圧ＶDSを電
圧Ｖ2 と定義し、トランジスタ５０６のためのドレイン
−ソース電圧ＶDSを電圧Ｖ4 と定義し、トランジスタ５
０８のためのドレイン−ソース電圧ＶDSを電圧Ｖ3 −Ｖ
4 と定義する。同様に、トランジスタ５０４と５０６の
ためのゲート−ソース電圧ＶGSを電圧Ｖ3 と定義し、ト
ランジスタ５０８のためのゲート−ソース電圧ＶGSを電
圧Ｖ3 −Ｖ4 と定義する。トランジスタ５０４の利得は
β1 、閾値電圧はＶT1、ドレイン−ソース抵抗はＲDS1
である。同様に、トランジスタ５０６の利得はβ2 、閾
値電圧はＶT2、ドレイン−ソース抵抗はＲDS2 であり、
トランジスタ５０８の利得はβ3 、閾値電圧はＶT3、ド
レイン−ソース抵抗はＲDS3 である。好適には、トラン
ジスタ５０４と５０６が同一な電流／電圧特性を有し、
トランジスタ５０４、５０６及び５０８が閾値電圧を同
一にすることである。方程式（７）によれば、ｋをほぼ
１／２とし、三極領域内にで動作するトランジスタ５０
４からは下式が得られる： Ｖ2／Ｉout＝１／β1（Ｖ3−ＶT1−1/2Ｖ2）＝ＲDS1 （１３）
【００２４】トランジスタ５１０と５１２は電流ミラー
の構成で形成されるため、トランジスタ５１２は信号経
路５１６に沿い、定率の電流信号１／２Ｉout を出力す
る。例えば、トランジスタ５１０と５１２のチャネル幅
／長さ比（Ｗ／Ｌ）は従来に於けるように正しく定率に
設定することができる。更に、トランジスタ５１０と５
１２のチャンネルのＷ／Ｌ比を定率で設定し、ｋの他の
値に一致させるため定率の電流信号ＫＩout を生成する
ことができる。トランジスタ５０６のためのドレイン−
ソース電流ＩDSは定率の電流信号１／２Ｉout と基準電
流Ｉref の複合値と同値である。簡易化のため、Ｉref
は１／２Ｉout に比較して小さな値であると仮定する
と、トランジスタ５０６のためのＩDSはほぼ１／２Ｉ
out になる。方程式（７）によれば、ｋをほぼ１／２と
し、三極領域内で動作するトランジスタ５０６からは下
式が得られる： Ｖ4／（1/2）Ｉout＝１／β2（Ｖ3−ＶT2−1/2Ｖ4）＝ＲDS2 （１４）
【００２５】トランジスタ５０４と５０６は実質上整合
させてあるため、β1 はほぼβ2 に等しく、ＶT1はほぼ
ＶT2に等しい。簡易化を目的に、β1 ＝β2 、ＶT1＝Ｖ
T2を仮定し、更に電圧Ｖ2 とＶ4 相互の差を小さいと仮
定すると、ＲDS1 はＲDS2 に類似する。更に、ＲDS1 ＝
ＲDS2 と仮定すると、方程式（１３）と（１４）から下
式が得られる： Ｖ4／（1/2）Ｉout＝Ｖ2／Ｉout （１５） 方程式（１５）は以下のようにＶ4 に関して解くことが
できる。 Ｖ4＝1/2Ｖ2 （１６）
【００２６】方程式（９）によれば、電流源５１６で基
準電流Ｉref を生成し、トランジスタ５０８のソースに
電圧Ｖ4 を印加し、ｋをほぼ１／２とし、飽和領域内で
動作するこのトランジスタ５０８からは下式が得られ
る： Ｖ3＝Ｖ4＋ＶT3＋（２Ｉref／β3）1/2 （１７）
【００２７】方程式（１６）と（１７）を方程式（１
３）に代入し、ＶT1＝ＶT3と仮定すると、下式が得られ
る： Ｖ2／Ｉout＝１／β1（２Ｉref／β3）1/2＝ＲDS1 （１８） 方程式（１８）から抵抗ＲDS1 は電圧Ｖ2 とＶT1の変動
に影響を受けぬことが示される。方程式（１８）からは
また、一定なＩref に関し、抵抗ＲDS1 は電流信号Ｉ
out の変動にも拘わらず実質上一定に維持されることが
示される。更に、ＲDS1 の値は電流源５１６で生成され
るＩref の値を調整することによって調整ができる。Ｉ
ref の好適な値はＩmin ≦Ｉout ≦Ｉmax なる望ましい
直線的範囲、電圧Ｖ2 とＶT2の相対的な大きさ及び回路
５００が使用される用途のような各種要素に従い決ま
る。Ｉref は実質上Ｉmin 以下、例えばＩref ≦１／２
Ｉminであることが一般的に好ましい。
【００２８】図６には本発明の他の実施例による電圧／
電流コンバータが開示されている。回路６００は電圧信
号Ｖinを電流信号Ｉout に変換する。回路６００には長
チャンネルＮＭＯＮトランジスタ６０４と６０６（それ
ぞれトランジスタ２０２に類似）に結合したＮＭＯＮト
ランジスタ６０２（トランジスタ１０２に類似）が含ま
れる。この実施例にあっては、トランジスタ６０４と６
０６は共同して基準抵抗器を提供する。好適には、トラ
ンジスタ６０４と６０６が同一の電流／電圧特性を有す
ることである。回路６００に於けるバイアス回路にはＮ
ＭＯＳトランジスタ６０８と電流源６１０が含まれる。
この実施例にあっては解説の便宜上、ｋはほぼ１／２と
する。電圧信号Ｖinはトランジスタ６０２のゲートに印
加し、電流信号Ｉout はトランジスタ６０２と６０４の
ためのドレイン−ソース電流ＩDSと同値であり、電流信
号Ｉout と基準電流Ｉref の複合値はトランジスタ６０
６のためのドレイン−ソース電流ＩDSと同値である。簡
易化を目的に、Ｉref はＩout に比較し小さな値である
と仮定すると、トランジスタ６０６のためのＩDSはほぼ
Ｉout となる。便宜上、トランジスタ６０４と６０６の
ための複合ドレイン−ソース電圧を電圧Ｖ2 と定義し、
トランジスタ６０６のためのドレイン−ソース電圧ＶDS
を電圧Ｖ4 と定義し、このためトランジスタ６０４のた
めのドレイン−ソース電圧ＶDSは電圧Ｖ2 −Ｖ4 とな
る。同様に、トランジスタ６０４ト６０８のためのゲー
ト−ソース電圧ＶGSを電圧Ｖ3 −Ｖ4 と定義し、トラン
ジスタ６０６のためのゲート−ソース電圧ＶGSを電圧Ｖ
3 と定義する。トランジスタ６０４の利得はβ1 であ
り、閾値電圧はＶT1であり、ドレイン−ソース抵抗はＲ
DS1である。同様に、トランジスタ６０６の利得はβ2
であり、閾値電圧はＶT2であり、ドレイン−ソース抵抗
はＲDS2 であり、トランジスタ６０８の利得はβ3 であ
り、閾値電圧はＶT3であり、ドレイン−ソース抵抗はＲ
DS3 である。好適には、トランジスタ６０４と６０６が
同一な電流／電圧特性を有することであり、トランジス
タ６０４、６０６及び６０８の閾値電圧が同一なことで
ある。方程式（７）によれば、ｋをほぼ１／２とし、三
極領域内で動作するトランジスタ６０４からは下式が得
られる： Ｖ2−Ｖ4／Ｉout＝１／β1〔Ｖ3−Ｖ4−ＶT1−1/2（Ｖ2−Ｖ4）〕＝ＲDS1 （１９） 同様に、ｋをほぼ１／２とし、三極領域内で動作するト
ランジスタ６０６からは下式が得られる： Ｖ4／Ｉout＝１／β2（Ｖ3−ＶT2−1/2Ｖ4）＝ＲDS2 （２０）
【００２９】トランジスタ６０４と６０６は実質上整合
しているため、β1 はほぼβ2 に等しく、ＶT1はほぼＶ
T2に等しい。簡易化を目的に、β1 ＝β2 、ＶT1＝
ＶT2、電圧Ｖ3 −Ｖ4 と電圧Ｖ3 との差が小さく、電圧
Ｖ2 −Ｖ4 と電圧Ｖ4 との差が小さいと仮定すると、Ｒ
DS1 はＲDS2 に類似する。更に、ＲDS1 ＝ＲDS2 と仮定
すると、方程式（１９）と（２０）からは下式が得られ
る： （Ｖ2−Ｖ4）／Ｉout＝Ｖ4／Ｉout （２１） 方程式（２１）はＶ4 に関し以下のように解くことがで
きる： Ｖ4＝1/2Ｖ2 （２２） 方程式（９）によれば、電流源６１０で基準電流Ｉref
を形成し、電圧Ｖ4 をトランジスタ６０８のソースに印
加し、ｋをほぼ１／２とし、飽和領域内で動作するこの
トランジスタ６０８からは下式が得られる： Ｖ3＝Ｖ4＋ＶT3＋（２Ｉref／β3）1/2 （２３）
【００３０】方程式（１９）と（２０）を複合すると、
下式が得られる：（Ｖ2−Ｖ4）／Ｉout＋Ｖ4／Ｉout＝
１／β1〔Ｖ3−Ｖ4−ＶT1−1/2（Ｖ2− Ｖ4）〕＋１／β2（Ｖ3−ＶT2−1/2Ｖ4）＝ＲDS1＋ＲDS2 （２４） 方程式（２２）と（２３）を方程式（２４）代入し、Ｖ
T1＝ＶT2＝ＶT3と仮定すると、下式が得られる： Ｖ2／Ｉout＝１／β1〔（２Ｉref／β3）1/2−1/4Ｖ2〕＋１／β2〔（２Ｉr ef ／β3）1/2＋1/4Ｖ2〕＝ＲDS1＋ＲDS2 （２５）
【００３１】方程式（２５）に公分母を与えると、下式
が得られる： Ｖ2／Ｉout＝｛β1〔（２Ｉref／β3）1/2−1/4Ｖ2〕＋β2〔（２Ｉref／β 3 ）1/2＋1/4Ｖ2〕｝／β1β2〔（２Ｉref／β3）−1/16Ｖ2 2〕＝ＲDS1＋ＲDS2 （２６） β1＝β2と仮定すると、方程式（２６）からは下式が得
られる： Ｖ2／Ｉout＝２〔（２Ｉref／β3）〕1/2／β1〔（２Ｉref／β3）−1/16Ｖ 2 2 〕＝ＲDS1＋ＲDS2 （２７） ＲDS1 とＲDS2 の複合抵抗は電圧ＶT1とＶT2の変動から
影響を受けぬことが方程式（２７）から示される。更
に、ＲDS1 とＲDS2 の複合抵抗は電圧Ｖ2 の値が小さい
とき、電圧値Ｖ2 の変動からの影響を比較的受けない。
従って、回路６００にあっては、電圧Ｖ2 は１Ｖ以内に
あることが好ましく、電圧Ｖ2 は１／２Ｖ以内にあるこ
とがより好ましい。このようにして、１／１６Ｖ2 2項の
影響は殆どなく、電流信号Ｉout は電圧信号Ｖinに実質
上一次比例する。一定の基準電流Ｉref と充分小さな値
の電圧Ｖ2 に関し、ＲDS1 とＲDS2 の複合抵抗は実質上
一定に維持されることも方程式（２７）から提示され
る。簡易化の目的のため、電圧Ｖ2 の値が小さいと仮定
すると（そしてＲDS1 ＝ＲDS2 とβ1 ＝β2 であるとの
仮定を続けると）、方程式（２７）を方程式（１９）と
（２０）に代入して下式が得られる： （Ｖ2−Ｖ4）／Ｉout＝１／β1（２Ｉref／β3）1/2＝ＲDS1 （２８） Ｖ4／Ｉout＝１／β2（２Ｉref／β3）1/2＝ＲDS2 （２９）
【００３２】ＲDS1 とＲDS2 の複合抵抗は電流源６１０
が生成するＩref の値を調整することで調整ができる。
Ｉref の好適な値はＩmin ≦Ｉout ≦Ｉmax なる望まし
い直線的な範囲、電圧Ｖ2 、Ｖ4 、ＶT1及びＶT2の相対
的な大きさ及び回路６００を使用する用途のような各種
の要素に従い決まる。一般的にＩref は実質上Ｉmin以
下、例えばＩref ≦１／２Ｉmin なる関係にあることが
好ましい。回路５００と比較した回路６００の利点は回
路要素の数が少ないことと、信号経路５１６に於ける１
／２Ｉout 電流信号は生成する必要がないため、ワット
損が少ないことである。
【００３３】本発明の他の実施例による電圧／電流コン
バータが図７に開示されている。回路７００はこれに演
算増幅器７１２も含まれていることを除けば本質的に回
路６００と同一である。電圧信号Ｖinはトランジスタ７
０２のゲートに出力ポートを結合した増幅器７１２の極
性非反転入力ポートに印加される。更に、増幅器７１２
の極性反転入力ポートはトランジスタ７０２のソースに
結合されている。従って、Ｖinの増幅された電圧はトラ
ンジスタ７０２のゲートに印加される。このようにし
て、トランジスタ７０２の閾値電圧ＶT1以下の電圧信号
ＶinをＶT1以上に増幅し、次いで電流信号Ｉout に変換
することができる。その結果、回路７００では回路６０
０によるよりも低い範囲の電圧信号に対し線形化電圧／
電流変換が行われるが、拡大されたハードウェアと増幅
器７１２に帰属する電力消費の問題が伴う。
【００３４】図８は図１−図３と図５−図７に記載する
電圧／電流コンバータのための電流／電圧特性について
のコンピュータ・シミュレーションを示すグラフであ
る。電圧信号Ｖinと電流信号Ｉout 相互間の関係は回路
１００では線１で、回路２００では線２で、回路３００
では線３で、回路５００では線５で、回路６００では線
６で、回路７００では線７で表される。約０．８−１．
２Ｖ範囲の電圧信号に関し、回路２００に対応する線２
と回路３００の線３は非線形変換が行われることを表
し、一方、回路５００と回路６００にそれぞれ対応する
線５と線６は実質上線形変換が行われることを表してい
ることに留意されたい。回路７００に対応する線７は線
６に対し左側に移動し、約０．１−０．５Ｖ範囲の電圧
信号に対し実質上線形の変換が行われることを表す。
【００３５】図９は製作プロセスの各パラメータを変化
させたとき、図１と図６に記載する電圧／電流コンバー
タのための電流／電圧特性に生じる変化についてのコン
ピュータ・シミュレーションを示すグラフである。この
シミュレーションには“fastcorner”と“slow corne
r”相互間の各製作プロセス・パラメータを変化させた
ときの効果が示されている。“fast corner” は相互コ
ンダクタンスが大きく、寄生キャパシタンスが小さく
て、比較的高速で動作する装置を形成することになる製
作プロセスの一つのコーナとして定義し、一方、“slow
corner” は相互コンダクタンスが小さく、寄生キャパ
シタンスが大きくて、比較的低速で動作する装置を生み
出すことになる製作プロセスに於けるもので前記一つの
コーナとは対極側にあるコーナとして定義する。回路１
００は線１Ａ，１Ｂ及び１Ｃで表し、線１Ａはfast cor
ner に対応し、線１Ｂはfast cornerとslow corner相互
の中間に対応し、線１Ｃはslow corner に対応する。同
様に、回路６００は線６Ａ，６Ｂ及び６Ｃで表し、線６
Ａはfast corner に対応し、線６Ｂはfast corner とsl
ow corner相互の中間に対応し、６Ｃはslow cornerに対
応する。図に見られるように、線６Ａと６Ｃ相互間の変
分は線１Ａと１Ｃと相互間の変分よりも有意に少ない。
従って、回路６００の性能は回路１００の性能よりも製
作プロセスの変動からの影響をはるかに受けにくい。回
路１００では実質上線形の変換が行われることが提示さ
れているが、抵抗の大幅な変動は多くの用途に許容され
るものではない。
【００３６】図８と図９は回路シミュレーションで示す
理想的な回路動作に準拠しているが、比較的小さな変動
は図に記載する各回路の動作に実質的な影響をもたぬこ
とが理解されよう。方程式（１）−（２９）は説明の便
宜上行った各種の簡易化操作と仮定に準拠しているが、
図に記載する各回路と信号は実質上個々の方程式に従い
機能していることも理解されよう。
【００３７】本発明の電圧／電流コンバータは位相検出
器、ループ・フィルタ、電圧制御発振器及び周波数分割
器を含む例えば位相固定ループに使用することができ
る。特に、電圧制御発振器には、電流制御発振器の時定
数回路複合体に於けるコンデンサの充電又は放電をする
ため、本発明の電圧／電流コンバータを含めることがで
きる。
【００３８】電圧信号（Ｖin）を受信するトランジスタ
（例えば、トランジスタ４０２）はＦＥＴ技術、双極技
術、他の技術で容易に実施することができる。本発明の
ＭＯＳ基準抵抗器は各種の標準ＭＯＳ技術を以て容易に
実施することができる。特に、ＰチャンネルＭＯＳ（Ｐ
ＭＯＳ）基準抵抗器を使用することができる。更に、Ｍ
ＯＳ基準抵抗器は電流信号の少なくとも一部を転送させ
ねばならないが、必ずしも電流信号（Ｉout ）全体を転
送する必要はない。同様に、ＭＯＳ基準抵抗器は電流信
号の他にこれ以外の電流を転送することができる。必要
であれば、付加的な回路複合体（例えば、電流ミラー）
を設備して電流信号に基づく高インピーダンスソース電
流又は高インピーダンス・シンク電流を出力することが
できる。実質上一定なドレイン−ソース抵抗を有するＭ
ＯＳトランジスタの操作はもとより、電圧／電流コンバ
ータを操作する方法は前文から明らかである。
【００３９】最後に、ＭＯＳ基準抵抗器を本明細書に解
説してきたが、各Ｉ−Ｖ曲線の三極領域内で動作する双
極基準抵抗器は本発明に従いベースでバイアスを加え、
実質上一定なコレクタ−エミッタ抵抗を提供することが
できることを認識されたい。
【００４０】本発明は若干の解説を目的とする実施例に
関し説明をしてきたが、それ以外の構成と操作方法につ
いては当該技術に通常の習熟度をもつ者には明らかであ
ろうことは当然のことながら理解されたい。例えば、本
発明の各実施例については個別の機能要素に関して説明
をしたが、一つ又はそれ以上のこうした要素の機能は一
基、あるいはそれ以上の適切にプログラム操作する汎用
プロセッサを用いることで、又は特殊な積分回路を採用
するすることで、あるいはディジタル信号プロセッサを
組み入れることで、あるいは又は左記ディジタル装置の
いずれかのアナログ対応装置、又はハイブリッド対応装
置により達成することができる。本発明は一個の集積回
路又は半導体チップへの組み込みに充分な適正を有す
る。最後に、本発明は特定なシステムへの用途に関して
説明をしたが、発明の概念は電圧／電流の変換が望まれ
る事実上いかなる用途であっても利用することができ
る。従って、本発明は付属の各請求項に示される精神と
技術範囲によってのみ限定されねばならない。
【図面の簡単な説明】
【図１】従来の電圧／電流コンバータとして構成したＭ
ＯＳトランジスタと基準抵抗器を示す回路図である。
【図２】従来の電圧／電流コンバータとして構成した長
チャンネルＭＯＳトランジスタを示す回路図である。
【図３】従来の電圧／電流コンバータとして構成した数
個のＭＯＳトランジスタを示す回路図である。
【図４】本発明の一実施例による電圧／電流コンバータ
を示す回路図である。
【図５】本発明の他の実施例による電圧／電流コンバー
タを示す回路図である。
【図６】本発明の更に他の実施例による電圧／電流コン
バータを示す回路図である。
【図７】本発明の更に他の実施例による電圧／電流コン
バータを示す回路図である。
【図８】図１−図３と、図５−図７に記載する電圧／電
流コンバータのための電流−電圧特性のコンピュータ・
シミュレーションを解説したグラフを示す図である。
【図９】製作プロセスの各パラメータを変化させたとき
の図１と図６に記載する電圧／電流コンバータのための
電流電圧特性の変化についてのコンピュータ・シミュレ
ーションを解説したグラフを示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デール ハーヴェイ ネルソン アメリカ合衆国 19607 ペンシルヴァニ ア，シリングトン，ニュー キャッスル ドライヴ 211

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 電圧／電流コンバータであって、 電圧信号（Ｖin）を受信し、電流信号（Ｉout ）を転送
    する第一トランジスタ（例えば、４０２）と、 第二ゲートでバイアス電圧（Ｖ3）を受電し、該電流信
    号の少なくとも一部を第二ドレインと第二ソースとの間
    に転送する第二ＭＯＳトランジスタ（４０４）と、 該第二トランジスタが該第二ドレインと該第二ソースと
    の間に実質上一定な抵抗を提供できるよう、少なくとも
    該第二ドレインと該第二ソースとの間の電圧ＶDSと該第
    二トランジスタ（例えば、４０４）の閾値電圧ＶT との
    関数である該バイアス電圧（Ｖ3 ）を該第二ゲートに印
    加するバイアス回路（例えば、４０６）とを備えてなる
    電圧／電流コンバータ。
  2. 【請求項２】 該電流信号が該電圧信号に一次比例す
    る、請求項１に記載のコンバータ。
  3. 【請求項３】 該抵抗が実質上１／βＶC であり、ここ
    で、βは該第二トランジスタのための利得であり、ＶC
    は定電圧である、請求項１に記載のコンバータ。
  4. 【請求項４】 該バイアス電圧（Ｖ3 ）がＶC 、ＶT 及
    びＶDSの一次関数である、請求項３に記載のコンバー
    タ。
  5. 【請求項５】 該バイアス電圧は、実質上ＶC ＋ＶT ＋
    ＫＶDSに等しく、ここで、ｋは約１／３−２／３の範囲
    内の定数である、請求項４に記載のコンバータ。
  6. 【請求項６】 ｋが約１／２である、請求項５に記載の
    コンバータ。
  7. 【請求項７】 該第二トランジスタ（例えば、４０６）
    が該第二ドレインと該第二ソースとの間に該電流信号を
    転送する、請求項１に記載のコンバータ。
  8. 【請求項８】 第三ＭＯＳトランジスタが第三ドレイン
    と第三ソースとの間に実質上一定な抵抗を提供できるよ
    う、第三ゲートで該バイアス電圧を受電し、該第三ドレ
    インと該第三ソースとの間に該電流信号を転送する該第
    三ＭＯＳトランジスタをさらに備えてなる、請求項７に
    記載のコンバータ。
  9. 【請求項９】 該第一トランジスタは第一ゲートで該電
    圧信号を受信し、第一ドレインから第一ソースに該電流
    信号を転送するＮＭＯＳトランジスタ（例えば、４０
    ２）であり、該第二トランジスタ（例えば、４０４）は
    該第二ドレインから該第二ソースに該電流信号を転送す
    るＮＭＯＳトランジスタであり、該第一ソースは該第二
    ドレインに結合している、請求項１に記載のコンバー
    タ。
  10. 【請求項１０】 集積回路の一部とする、請求項１に記
    載のコンバータ。
  11. 【請求項１１】 位相固定ループの一部とする、請求項
    １に記載のコンバータ。
  12. 【請求項１２】 集積回路に於ける電圧／電流コンバー
    タであって、 第一ゲートと、第一ドレインと、第一ソースとを含み、
    該第一ゲートで電圧信号を受信し、該第一ドレインと該
    第一ソースとの間に電流信号を転送する第一ＭＯＳトラ
    ンジスタ（例えば、４０２）と、 第二ＭＯＳトランジスタ（例えば、４０４）を含み、該
    電流信号が該電圧信号に実質上一次比例するよう、該電
    流信号に対し実質上一定な基準抵抗を提供する基準抵抗
    器と、 第二ゲートと、第二ドレインと、第二ソースとを含み、
    該第二ゲートでバイアス電圧を受電し、三極領域内での
    動作時、該第二ドレインと該第二ソースとの間に該電流
    信号を転送する該第二ＭＯＳトランジスタ（例えば、４
    ０４）と、 該第二トランジスタが該第二ドレインと該第二ソースと
    の間に実質上１／β2ＶC の実質上一定な第二抵抗を提
    供できるよう、定電圧ＶC と、該第二トランジスタに対
    する閾値電圧ＶT2と、該第二ドレインと該第二ソースと
    の間の電圧ＶDS2 のｋ倍値の総和に実質上等しい該バイ
    アス電圧を該第二ゲートに印加するバイアス回路（例え
    ば、４０６）とを備えてなり、ここで、ｋがほぼ１／３
    −２／３の範囲内にある定数であり、β2 は該第二トラ
    ンジスタに対する利得である、電圧／電流コンバータ。
  13. 【請求項１３】 該基準抵抗が該第二抵抗にほぼ等し
    い、請求項１２に記載の集積回路。
  14. 【請求項１４】 該第二トランジスタ（例えば、４０
    ４）は実質上ＩDS2 ＝β2 〔（ＶGS2 −ＶT2）ＶDS2 −
    ｋＶDS2 2〕に従い動作するためのもので、ここで、Ｉ
    DS2 は該第二ドレインと該第二ソースとの間の該電流信
    号であり、ＶGS2は該第二ゲートと該第二ソースとの間
    の該バイアス電圧である、請求項１２に記載の集積回
    路。
  15. 【請求項１５】 該第一トランジスタ（例えば、４０
    ２）がＮＭＯＳトランジスタであり、該第二トランジス
    タ（例えば、４０４）がＮＭＯＳトランジスタであり、
    該第一ソースが該第二ドレインに結合している、請求項
    １２に記載の集積回路。
  16. 【請求項１６】 該バイアス回路が、 該電流信号の実質上ｋ倍値に等しい第二電流信号（ｋＩ
    out ）を生成する電流ミラー回路（例えば、５１０、５
    １２）と、 基準電流を生成する電流源（例えば、５１４）と、 第三ゲートと、第三ドレインと、第三ソースとを含み、
    第三ＭＯＳトランジスタが該第三ドレインと該第三ソー
    スとの間に実質上１／β3 ＶC の実質上一定な第三抵抗
    を有することができるよう、該第三ゲートで該バイアス
    電圧を受電し、該第三ドレインと該第三ソースとの間に
    該第二電流信号と該基準電流とを複合したものを転送す
    る該第三ＭＯＳトランジスタとをさらに含み、ここで、
    β3 は該第三トランジスタい対する利得であり、ＶT3は
    該第三トランジスタに対する閾値電圧であり、β3 はほ
    ぼβ2 に等しく、ＶT3はほぼＶT2に等しく、 第四ゲートと、第四ドレインと、第四ソースとを含み、
    該第三トランジスタに該基準電流を転送する第四ＭＯＳ
    トランジスタとを含み、該第二、第三、第四ゲートは互
    いに結合している、請求項１２に記載の集積回路。
  17. 【請求項１７】 該基準抵抗器は、第三ＭＯＳトランジ
    スタをさらに含み、 該第三ＭＯＳトランジスタは第三ゲートと、第三ドレイ
    ンと、第三ソースとを含み、該第三ゲートは該第二ゲー
    トに結合され、該第三ドレインと該第三ソースとの間に
    該電流信号を転送するため、該第三トランジスタが該第
    三ドレインと該第三ソースとの間に実質上１／β3 ＶC
    の実質上一定な第三抵抗を提供できるよう、該バイアス
    電圧を該定電圧ＶC と、該第三トランジスタに対する閾
    値電圧ＶT3と、該第三ドレインと該第三ソースとの間の
    電圧ＶDS3 のｋ倍値との総和に実質上等しくし、ここ
    で、β3 は該第三トランジスタに対する利得である、請
    求項１２に記載の集積回路。
  18. 【請求項１８】 該基準抵抗は該第二抵抗と該第三抵抗
    の総和にほぼ等しく、請求項１７に記載の集積回路。
  19. 【請求項１９】 β3 はほぼβ2 に等しく、ＶT3はほぼ
    ＶT2に等しく、該第三抵抗はほぼ該第二抵抗に等しい、
    請求項１７に記載の集積回路。
  20. 【請求項２０】 該バイアス回路は、 基準電流を生成する基準ソースと、 第四ゲートと、第四ドレインと、第四ソースとを備え、
    該第四ドレインと該第四ソースとの間に該基準電流を転
    送する第四ＭＯＳトランジスタとを含み、 該第二、第三、第四ゲートは互いに結合し、 該第三トランジスタは該第三ドレインと該第三ソースと
    の間に該電流信号と、該基準電流と複合したものを転送
    する、請求項１７に記載の集積回路。
  21. 【請求項２１】 該第一ゲートに結合した演算増幅器
    （例えば、７１２）をさらに備えてなる、請求項１７に
    記載の集積回路。
  22. 【請求項２２】 集積回路に於ける線形化電圧／電流コ
    ンバータであって、 第一ゲートと、第一ドレインと、第一ソースとを含み、
    該第一ゲートで電圧信号を受信し、該第一ドレインと該
    第一ソースとの間に電流信号を転送する第一ＮＭＯＳト
    ランジスタと、 第二ゲートと、第二ソース、と第二ドレインとを含み、
    該第二ドレインと該第二ソースとの間に該電流信号を電
    流ＩDSとして転送し、これにより該第二ドレインと該第
    二ソースとの間に電圧ＶDSを形成する第二ＭＯＳトラン
    ジスタと、尚、ここで、βは該第二トランジスタに対す
    る利得であり、ＶT は該第二トランジスタに対する閾値
    電圧であり、ＶGSは該第二ゲートと該第二ソースとの間
    の電圧であり、 該第一ソースから該第二ドレインに該電流信号を転送す
    る信号経路と、 ＶGSをＶC ＋ＶT ＋１／２ＶDSとして動的に印加するバ
    イアス回路とを備えてなり、ここで、ＶC は定電圧であ
    り、ある範囲の該電流信号がある範囲の該電圧信号に実
    質上一次比例するよう、該第二トランジスタが実質上Ｉ
    DS＝β〔（ＶGS−ＶT ）ＶDS−１／２ＶDS 2 〕に従い三
    極領域で動作するとき、該第二トランジスタは該第二ド
    レインと該第二ソースとの間に実質上１／βＶC の実質
    上一定な抵抗ＲDSを提供する、線形化電圧／電流コンバ
    ータ。
  23. 【請求項２３】 該第二トランジスタは、少なくとも約
    １ミクロンメートルのチャンネル長さを有する、請求項
    ２２に記載の集積回路。
  24. 【請求項２４】 該第一トランジスタは該第一ドレイン
    と該第一ソースとの間に実質上１／βＶC 以下の実質上
    一定な抵抗を有する、請求項２２に記載の集積回路。
  25. 【請求項２５】 電圧信号を電流信号に変換する方法で
    あって、 第一トランジスタに電圧信号を印加するステップと、 第二ＭＯＳトランジスタが実質上１／βＶC の実質上一
    定なドレイン−ソース抵抗を有するよう、三極領域で動
    作している該第二トランジスタのゲートにバイアス電圧
    を印加するステップとを含み、ここで、βは該第二トラ
    ンジスタに対する利得であり、ＶC は定電圧であり、こ
    れにより、該第一、第二トランジスタを通過する電流信
    号に対し実質上一定な抵抗を提供する、方法。
  26. 【請求項２６】 該バイアス電圧はＶC ＋ＶT ＋ｋＶDS
    に実質上等しく、ここで、ＶT は該第二トランジスタの
    閾値電圧であり、ＶDSは該第二トランジスタのドレイン
    −ソース電圧であり、ｋは約１／３−２／３の範囲内の
    定数である、請求項２５に記載の方法。
  27. 【請求項２７】 該第二トランジスタは実質上ＩDS＝β
    〔（ＶGS−ＶT ）ＶDS−ｋＶDS 2 〕に従い動作し、ここ
    で、ＩDSは該第二トランジスタに対するドレイン−ソー
    ス電流であり、そして該電流信号であり、ＶGSは該第二
    トランジスタに対するゲート−ソース電圧で、該バイア
    ス電圧である、請求項２６に記載の方法。
  28. 【請求項２８】 三極領域内でトランジスタを動作させ
    る方法であって、 該トランジスタの第一ターミナルにバイアス電圧を印加
    するステップを含み、該トランジスタが第二、第三ター
    ミナル相互間に実質上一定な抵抗を有するよう、該バイ
    アス電圧を少なくとも該トランジスタの閾値電圧と該ト
    ランジスタの該第二、第三ターミナル相互間に亘る電圧
    との関数にしている方法。
  29. 【請求項２９】 ＭＯＳトランジスタが実質上一定なド
    レイン−ソース抵抗を提供し得るよう、三極領域内で該
    ＭＯＳトランジスタを動作させる方法であって、 該トランジスタのドレインとソースとの間に電流信号を
    印加するステップと、 該トランジスタのゲートにバイアス電圧を印加するステ
    ップとを含み、該トランジスタが実質上１／βＶC の実
    質上一定なドレイン−ソース抵抗を有するよう、該バイ
    アス電圧を定電圧ＶC と、該トランジスタに対する閾値
    電圧ＶT と、該トランジスタのドレイン−ソース電圧Ｖ
    DSとの関数にし、ここで、βは該トランジスタに対する
    利得である、方法。
  30. 【請求項３０】 該ゲートと該ソースとの間の該バイア
    ス電圧がほぼＶC ＋ＶT ＋ｋＶDSであり、ここで、ｋは
    ほぼ１／３−２／３の範囲の定数である、請求項２９に
    記載の方法。
JP8229664A 1995-08-31 1996-08-30 Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ Pending JPH09130164A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/522188 1995-08-31
US08/522,188 US5610505A (en) 1995-08-31 1995-08-31 Voltage-to-current converter with MOS reference resistor

Publications (1)

Publication Number Publication Date
JPH09130164A true JPH09130164A (ja) 1997-05-16

Family

ID=24079809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8229664A Pending JPH09130164A (ja) 1995-08-31 1996-08-30 Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ

Country Status (4)

Country Link
US (1) US5610505A (ja)
EP (1) EP0762634A2 (ja)
JP (1) JPH09130164A (ja)
KR (1) KR970013649A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105823B2 (ja) * 1997-06-12 2000-11-06 九州日本電気株式会社 電圧電流変換回路
US5892356A (en) * 1998-05-01 1999-04-06 Burr-Brown Corporation High impedance large output voltage regulated cascode current mirror structure and method
US6218822B1 (en) * 1999-10-13 2001-04-17 National Semiconductor Corporation CMOS voltage reference with post-assembly curvature trim
US6891428B1 (en) * 2003-11-28 2005-05-10 Intel Corporation Single ended controlled current source
US7239184B2 (en) * 2005-04-27 2007-07-03 National Instruments Corporation Low power and high efficiency voltage-to-current converter with improved power supply rejection
US7480126B2 (en) * 2005-04-27 2009-01-20 National Instruments Corporation Protection and voltage monitoring circuit
US7825554B2 (en) * 2005-09-20 2010-11-02 Bastian Family Holdings, Inc. Stabilizing power source for a vehicle
US8841938B2 (en) 2013-01-11 2014-09-23 Hon Hai Precision Industry Co., Ltd. Voltage to current converter
TWI480717B (zh) * 2013-03-20 2015-04-11 Davicom Semiconductor Inc Output voltage is lower than the energy gap reference source and can provide a variety of different low-output voltage level regulator circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0045841B1 (en) * 1980-06-24 1985-11-27 Nec Corporation Linear voltage-current converter
DE3213838A1 (de) * 1982-04-15 1983-10-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Integrierte schaltungsanordung mit einem spannungs-strom-wandler
JPS603098A (ja) * 1983-06-20 1985-01-09 株式会社日立製作所 電圧電流変換回路
US4835487A (en) * 1988-04-14 1989-05-30 Motorola, Inc. MOS voltage to current converter
US5266887A (en) * 1988-05-24 1993-11-30 Dallas Semiconductor Corp. Bidirectional voltage to current converter
NL9100398A (nl) * 1991-03-06 1992-10-01 Philips Nv Regelbare spanning-stroomomzetter met derde graads vervormingsreductie.
US5451859A (en) * 1991-09-30 1995-09-19 Sgs-Thomson Microelectronics, Inc. Linear transconductors
US5317279A (en) * 1992-12-31 1994-05-31 Ohio State University Linear voltage to current converter including feedback network
US5525927A (en) * 1995-02-06 1996-06-11 Texas Instruments Incorporated MOS current mirror capable of operating in the triode region with minimum output drain-to source voltage

Also Published As

Publication number Publication date
EP0762634A2 (en) 1997-03-12
US5610505A (en) 1997-03-11
KR970013649A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US5245273A (en) Bandgap voltage reference circuit
EP0778510B1 (en) Highly symmetrical bi-directional current sources
US4935690A (en) CMOS compatible bandgap voltage reference
US8344793B2 (en) Method of generating multiple current sources from a single reference resistor
JPH03114305A (ja) 電流ミラー回路
JPH0613820A (ja) エンハンスメント／デプリーション・モード・カスコード電流ミラー
US6388507B1 (en) Voltage to current converter with variation-free MOS resistor
US7109785B2 (en) Current source for generating a constant reference current
US7248099B2 (en) Circuit for generating reference current
JPH09130164A (ja) Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ
JPH0640290B2 (ja) 安定化電流源回路
US8736357B2 (en) Method of generating multiple current sources from a single reference resistor
US6812757B2 (en) Phase lock loop apparatus
US20160320790A1 (en) Current mirror with tunable mirror ratio
JPH11511280A (ja) 供給の独立のバイアス電圧および電流を発生するための低電圧バイアス回路
US6144249A (en) Clock-referenced switching bias current generator
US5184087A (en) Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source
US5345118A (en) Precision MOS resistor
JP2003124757A (ja) アーリー効果の影響を低減する方法および装置
US20210250006A1 (en) Output pole-compensated operational amplifier
US6472858B1 (en) Low voltage, fast settling precision current mirrors
JP2550871B2 (ja) Ｃｍｏｓ定電流源回路
JP2637791B2 (ja) ブログラマブル基準電圧発生器
JPH1049244A (ja) 基準電流・電圧回路及び差動増幅装置
US6359499B1 (en) Temperature and process independent CMOS circuit