JPH1093340A - 電圧制御発振回路 - Google Patents

電圧制御発振回路

Info

Publication number
JPH1093340A
JPH1093340A JP8245377A JP24537796A JPH1093340A JP H1093340 A JPH1093340 A JP H1093340A JP 8245377 A JP8245377 A JP 8245377A JP 24537796 A JP24537796 A JP 24537796A JP H1093340 A JPH1093340 A JP H1093340A
Authority
JP
Japan
Prior art keywords
signal
ota
output
bar
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8245377A
Other languages
English (en)
Other versions
JP3149797B2 (ja
Inventor
Masanori Izumikawa
正則 泉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24537796A priority Critical patent/JP3149797B2/ja
Priority to US08/931,962 priority patent/US5852385A/en
Publication of JPH1093340A publication Critical patent/JPH1093340A/ja
Application granted granted Critical
Publication of JP3149797B2 publication Critical patent/JP3149797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/0422Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0444Simulation of ladder networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02Varying the frequency of the oscillations by electronic means

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】 【課題】 位相雑音を低減する。 【解決手段】 差動入力差動出力の低域通過OTA―C
フィルタ1及び2を設け、発振を起こさせるために、n
MOSFET3〜6によって初期値を設定する。 【効果】 発振波形が正弦波となりスイッチング雑音が
低減され、差動動作により同相雑音が除去される。さら
に、素子感度の低減により電源や基板などの雑音の影響
が低減され、発振中はリセット回路の電源からのリーク
電流がカットされる。以上により、位相雑音が低減され
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電圧制御発振回路に
関し、特にCMOS(Complementary M
etal Oxide Semiconductor)
の電圧制御発振回路に関する。
【0002】
【従来の技術】一般に電圧制御発振回路は、位相同期ル
ープやクロックリカバリで用いられている。電圧制御発
振回路のもっとも重要な特性の一つは、位相雑音であ
る。位相雑音は、正弦波等の周期信号の位相に生じる雑
音である。
【0003】例えば、正弦波をsin(wt+θ)と表
すと、位相θは理想的には一定である。しかし、位相θ
は実際には時間変動する。これが位相雑音である。この
位相雑音の原因は、電源や回路基板を介して外部から伝
わるノイズ、トランジスタのスイッチングにより発生す
るノイズ、熱雑音等の素子自体のノイズ等である。
【0004】従来、CMOSの電圧制御発振回路には、
リング発振器やインダクタを用いたものがある。インバ
ータの鎖から構成されるリング発振器は、スイッチング
雑音のために位相雑音が大きい。位相雑音の小さい発振
器としてインダクタを用いた発振回路があるが、Q値の
高いインダクタを集積できない欠点がある。
【0005】ところで、積分器を2つ用いることによっ
て、発振器を実現することができる。この種の発振器
は、発振出力が正弦波となるので、スイッチング雑音が
低減される。ここで、OTA(Operational
Transconductance Amplifi
er)と容量とを用いて構成した正弦波の発振器が、文
献「アイ・イー・イー・イー・トランザクション・オン
・サーキット・アンド・システムズ,第37巻,2号」
(IEEE Transaction on Circ
uits and Systems,Vol.37,N
o.2),(A.Vazquez他,1990年2月発
行)の198〜210ページ(“On the Des
ign of Voltage―Controlled
Sinusoidal Oscillators U
sing OTA′s,”)(以下、文献と称する)
に記載されている。
【0006】また、文献「アイ・イー・イー・イー・ジ
ャーナル・オブ・ソリッド・ステート・サーキット」,
第SC−13巻,6号(IEEE Journal o
fSolid−State Circuits),
(K.Tan,P.Gray,1978年12月発行)
の814〜821ページ(“Fully Integr
ated Analog Filters Using
Bipolar−JFET Technolog
y”)(以下、文献と称する)に記載されているよう
に、OTAと容量素子とを用いることによってフィルタ
を構成できる。
【0007】この文献によれば、図9(a)に示され
ている両抵抗終端LCフィルタは、同図(b)に示され
ている等価回路に置換えることができる。すなわち、同
図(a)を参照すると、キャパシタC1及びC3並びに
インダクタL2で3次のLCフィルタが構成されてい
る。そして、そのフィルタの入力側には抵抗RSが、出
力側には抵抗RLが設けられている。かかる両抵抗終端
LCフィルタは、文献に記載されているように、同図
(b)の3つの積分器91〜93からなるフィルタに置
換えることができる。なお各積分器は、同図(c)に示
されているように、オペアンプ90、キャパシタC及び
抵抗Rから構成される。
【0008】かかるフィルタは、OTA―Cフィルタと
呼ばれている。これらのフィルタのうち、両抵抗終端構
成のLCフィルタから導いたフィルタは素子感度が低い
ことが文献「アイ・イー・イー・エレクトロニクス・レ
ターズ」(IEE Electronics Lett
ers),(H.J.Orchard,1966年6月
発行)の224〜225ページ(“Inductorl
ess Filters”)に記載されている。
【0009】しかし、発振させるには、初期値を適切に
設定することが必要である。また、周波数によらず振幅
を一定に保つ技術が必要である。
【0010】
【発明が解決しようとする課題】ところで従来の電圧制
御発振回路のうち、インバータで構成されるリング発振
器は、自らが発生するスイッチング雑音のために、位相
雑音が大きいという欠点がある。また、文献に記載さ
れているOTAを用いた発振器では、外部から発生する
電源や基板の雑音の影響を受けやすく、やはり位相雑音
が大きいという欠点がある。
【0011】また、文献に記載されている従来のOT
A―C発振器は、入力がシングルエンドであるため、入
力信号の雑音の影響を受け易いという欠点がある。
【0012】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的は位相雑音の小
さい電圧制御発振回路を提供することである。
【0014】
【課題を解決するための手段】本発明による電圧制御発
振回路は、非反転入出力及び反転入出力を有し第M段目
(Mは1〜N−1の全ての数(Nは2以上の整数),以
下同じ)の非反転出力と第M+1段目の非反転入力とが
接続され第M段目の反転出力と第M+1段目の反転入力
とが接続されかつ第N段目の非反転出力と第1段目の反
転入力とが接続され第N段目の反転出力と第1段目の非
反転入力とが接続されたN個のOTA―Cフィルタとを
含み、前記第N段目の反転出力及び非反転出力を発振出
力として導出するようにしたことを特徴とする。
【0015】要するに、本発明の電圧制御発振回路は、
両抵抗終端LCフィルタ回路から変換した差動入力差動
出力の低域通過OTA―Cフィルタを複数有する。そし
て、発振を起こさせるために、n型MOSFET(以
下、nMOSFETと呼ぶ)等によって初期値を設定す
る。
【0016】この電圧制御発振回路では、発振波形が正
弦波となり、スイッチング雑音が低減される。また、差
動動作により同相雑音が除去される。さらに、素子感度
の低減により電源や基板などの雑音の影響が低減され
る。また、発振中はリセット回路の電源からのリーク電
流がカットされる。以上により、位相雑音が低減され
る。
【0017】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0018】図1は本発明による電圧制御発振回路の第
1の実施の形態を示すブロック図である。図において、
本発明の実施の形態による電圧制御発振回路は、入力信
号I1と信号I1の相補な入力信号I1バーとを入力と
し出力信号O1と信号O1の相補な出力信号O1バーと
を出力とする低域通過OTA―Cフィルタ1と、入力信
号I2と信号I2の相補な入力信号I2バーとを入力と
し出力信号O2と信号O2の相補な出力信号O2バーと
を出力とする低域通過OTA―Cフィルタ2とを含んで
構成されている。そして、これらフィルタ1及び2の各
信号については、出力信号O1と入力信号I2、出力信
号O1バーと入力信号I2バー、出力信号O2と入力信
号I1バー、出力信号O2バーと入力信号I1を、夫々
接続する。なお、これらフィルタ1及び2は、図9に示
されているように、両抵抗終端LCフィルタ回路から変
換したフィルタである。
【0019】また、本電圧制御発振回路は、初期値を設
定するためのnMOSFET3〜6を含んで構成されて
いる。すなわち本回路は、ゲート及びソースにリセット
信号7が接続されドレインにOTA―Cフィルタ1の出
力信号O1が接続されたnMOSFET3と、ゲート及
びソースにリセット信号7が接続されドレインにOTA
―Cフィルタ2の出力信号O2が接続されたnMOSF
ET4と、ゲートにリセット信号7が接続されソースに
グランドが接続されドレインにOTA―Cフィルタの出
力信号O1バーが接続されたnMOSFET5と、ゲー
トにリセット信号7が接続されソースにグランドが接続
されドレインにOTA―Cフィルタの出力信号O2バー
が接続されたnMOSFET6とを含んで構成されてい
る。
【0020】ここで、信号CTN9はフィルタ1及び2
の内部のnMOSFETのゲート電圧制御信号、信号C
TP8はフィルタ1及び2の内部のp型MOSFET
(以下、pMOSFETと呼ぶ)のゲート電圧制御信号
である。
【0021】これら端子CTN及びCTPは、本電圧制
御発振回路の制御入力端子となる。そして本発振回路で
は、OTA―Cフィルタ2の出力信号O2及びO2バー
が発振出力信号10及び11として出力端子OUT及び
OUTバーに導出される。
【0022】次に、図1の回路の動作について説明す
る。まず最初に、リセット信号7をハイレベルにする。
これにより、OTA―Cフィルタ1の出力信号O1及び
OTA―Cフィルタ2の出力信号O2をハイレベルに設
定し、OTA―Cフィルタ1の出力信号O1バー及びO
TA―Cフィルタ2の出力信号O2バーをロウレベルに
設定する。このとき、前者のハイレベルは、電源電圧か
らnMOSFET3及びnMOSFET4のしきい値電
圧だけ下がったレベルである。
【0023】次に、リセット信号7をロウレベルにする
と、OTA―Cフィルタ1の入力信号I1がロウレベル
かつ入力信号I1バーがハイレベルであるのでOTA―
Cフィルタ1の出力信号O1はハイレベルからロウレベ
ルヘ、出力信号O1バーはロウレベルからハイレベルへ
とそれぞれ変化する(動作)。
【0024】従って、OTA―Cフィルタ2の入力信号
I1がハイレベルからロウレベルヘ入力信号I1バーが
ロウレベルからハイレベルへと変化するので、OTA―
Cフィルタ2の出力信号O1はハイレベルからロウレベ
ルヘ、出力信号O1バーはロウレベルからハイレベルへ
とそれぞれ変化する(動作)。
【0025】今度は、OTA―Cフィルタ1の入力信号
I1がハイレベルかつ入力信号I1バーがロウレベルで
あるのでOTA―Cフィルタ1の出力信号O1はロウレ
ベルからハイレベルヘ出力信号O1バーはハイレベルか
らロウレベルへとそれぞれ変化する(動作)。
【0026】更に、OTA―Cフィルタ2の入力信号I
1がロウレベルからハイレベルヘ入力信号I1バーがハ
イレベルからロウレベルへと変化するので、OTA―C
フィルタ2の出力信号O1はロウレベルからハイレベル
へ、出力信号O1バーはハイレベルからロウレベルへと
それぞれ変化する(動作)。
【0027】以後は、以上の動作から動作の繰返し
で発振する。この発振中、nMOSFET3及びnMO
SFET4のソースはグランドレベルとなる。よって、
これらの電源からのリーク電流はゼロとなり、OTA―
Cフィルタ1の出力信号O1及びOTA―Cフィルタ2
の出力信号O2に対して影響を及ぼすことはないのであ
る。
【0028】ここで、図1におけるOTA―Cフィルタ
1の内部構成例について説明する。図2は、両抵抗終端
LCフィルタ回路から変換した差動入力差動出力の低域
通過OTA―Cフィルタの構成を示す図であり、図1と
同等部分は同一符号により示されている。なお、図1中
のOTA―Cフィルタ2も同様の構成である。
【0029】図2において、フィルタ1は、3つの差動
信号を入力とし差動信号を出力するOTA12と、2つ
の差動信号を入力とし差動信号を出力するOTA13及
びOTA14と、本フィルタの遮断周波数に応じた容量
値を有する6つのキャパシタ19―1〜19―6とを含
んで構成されている。すなわち、OTA12は、信号I
1及びその相補信号I1バーと信号I2及びその相補信
号I2バーと信号I3及びその相補信号I3バーとを入
力とし信号O1及びその相補信号O1バーを出力として
いる。また、OTA13は、信号I1及びその相補信号
I1バーと信号I2及びその相補信号I2バーとを入力
とし信号O2及びその相補信号O2バーを出力としてい
る。さらにまた、OTA14は、信号I1及びその相補
信号I1バーと信号I2及びその相補信号I2バーとを
入力とし信号O3及びその相補信号O3バーを出力とし
ている。そして、キャパシタ19―1はOTA12の信
号O1バーとグランドとの間に接続されている。キャパ
シタ19―2はOTA12の信号O1とグランドとの間
に接続されている。キャパシタ19―3はOTA13の
信号O1とグランドとの間に接続されている。キャパシ
タ19―4はOTA13の信号O1バーとグランドとの
間に接続されている。キャパシタ19―5はOTA14
の信号O1バーとグランドとの間に接続されている。キ
ャパシタ19―6はOTA14の信号O1とグランドと
の間に接続されている。
【0030】かかるフィルタは、信号IN15及び信号
INバー16を入力信号とし、信号OUT17及び信号
OUTバー18を出力信号としている。信号IN15は
信号I2としてOTA12に入力される。信号INバー
16は信号I2バーとしてOTA12に入力される。O
TA14の出力信号O1が信号OUT17として導出さ
れる。OTA14の出力信号O1バーが信号OUTバー
18として導出される。なお、各OTA12〜14には
内部のnMOSFETのゲート電圧制御信号CTN9及
びpMOSFETのゲート電圧制御信号CTP8が印加
される。
【0031】図3は、図2で用いるOTAの内部構成例
を示す回路図であり、図1及び図2と同等部分は同一符
号により示されている。図3(a)には2入力すなわち
差動入力を2系統有するOTAが示されており、同図
(b)には3入力すなわち差動入力を3系統有するOT
Aが示されている。
【0032】同図(a)に示されているOTAは、ゲー
トに制御信号CTPが接続されソースに電源が接続され
たpMOSFET24と、ゲートに制御信号CTPが接
続されソースに電源が接続されたpMOSFET25
と、ゲートに制御信号CTNが接続されソースにグラン
ドが接続されたnMOSFET41と、ゲートに電源が
接続されソースにグランドが接続されドレインにnMO
SFET41のドレインが接続されたnMOSFET4
0と、ゲートに入力I1が接続されソースにnMOSF
ET41のドレインが接続されドレインにpMOSFE
T24のドレインが接続されたnMOSFET20と、
ゲートに入力I1の相補信号I1バーが接続されソース
にnMOSFET41のドレインが接続されドレインに
pMOSFET25のドレインが接続されたnMOSF
ET21と、ゲートに入力I2が接続されソースにnM
OSFET41のドレインが接続されドレインにpMO
SFET24のドレインが接続されたnMOSFET2
2と、ゲートに入力I2の相補信号I2バーが接続され
ソースにnMOSFET41のドレインが接続されドレ
インにpMOSFET25のドレインが接続されたnM
OSFET23とを含んで構成されている。
【0033】そして、pMOSFET24並びにnMO
SFET20及び22の各ドレイン端子から出力信号O
1バーが導出される。また、pMOSFET25並びに
nMOSFET21及び23の各ドレイン端子から出力
信号O1が導出される。
【0034】一方、同図(b)に示されているOTA
は、ゲートに制御信号CTPが接続されソースに電源が
接続されたpMOSFET32と、ゲートに制御信号C
TPが接続されソースに電源が接続されたpMOSFE
T33と、ゲートに制御信号CTNが接続されソースに
グランドが接続されたnMOSFET41と、ゲートに
電源が接続されソースにグランドが接続されドレインに
nMOSFET41のドレインが接続されたnMOSF
ET40と、ゲートに入力I1が接続されソースにnM
OSFET41のドレインが接続されドレインにpMO
SFET32のドレインが接続されたnMOSFET2
6と、ゲートに入力I1の相補信号I1バーが接続され
ソースにnMOSFET41のドレインが接続されドレ
インにpMOSFET33のドレインが接続されたnM
OSFET27と、ゲートに入力I2が接続されソース
にnMOSFET41のドレインが接続されドレインに
pMOSFET32のドレインが接続されたnMOSF
ET28と、ゲートに入力I2の相補信号I2バーが接
続されソースにnMOSFET41のドレインが接続さ
れドレインにpMOSFET33のドレインが接続され
たnMOSFET29と、ゲートに入力I3が接続され
ソースにnMOSFET41のドレインが接続されドレ
インにpMOSFET32のドレインが接続されたnM
OSFET30と、ゲートに入力I3の相補信号I3バ
ーが接続されソースにnMOSFET41のドレインが
接続されドレインにpMOSFET33のドレインが接
続されたnMOSFET31とを含んで構成されている
【0035】そして、pMOSFET32並びにnMO
SFET26,28及び30の各ドレイン端子から出力
信号O1バーが導出される。また、pMOSFET33
並びにnMOSFET27,29及び31の各ドレイン
端子から出力信号O1が導出される。
【0036】ここで、図2に示されているOTA―Cフ
ィルタは、図4のような低域通過の特性を有する。すな
わち、周波数1[GHz]程度まではフラットなゲイン
が得られるが、それ以降の周波数はゲインが急激に低下
するのである。
【0037】図5は、図1に示されている本電圧制御発
振回路の動作波形を示す図である。図5を参照すると、
最初、リセット信号はハイレベルであり、OTA―Cフ
ィルタ1の出力信号O1はハイレベルに出力信号O1バ
ーはロウレベルに夫々設定される。次に、時刻2[n
s]において、リセット信号がロウレベルになると本発
振回路は発振し、出力信号10及びその相補信号である
出力信号11は同図に示されているように変化する。
【0038】次に、本発明の第2の実施の形態について
図6を参照して説明する。同図では、図1の構成に、振
幅を制御する回路を追加した回路の構成が示されてい
る。図においては、外部制御電圧である制御信号CTN
9によりnMOSFET34及び35に流れる電流が制
御される。そして、pMOSFET36のゲート電圧
は、nMOSFET34の電流に従って決まる。
【0039】このpMOSFET36のゲート電圧は、
図3のOTA中のpMOSFET24及び25並びに3
2及び33の制御電圧となる。よって、nMOSFET
34の電流に従って、これらpMOSFETの電流が加
減されることになる。この結果、図3のOTA中のnM
OSFET20〜23,26〜31においては、ドレイ
ン端子の電位制御に応じてソース端子の電位が制御され
ることになる。したがって、本実施の形態によれば、上
述した第1の実施の形態における効果に加えて、出力振
幅を発振周波数に無関係に一定に保つことができるとい
う効果が得られる。
【0042】また、図7は本発明の第3の実施の形態を
示す図である。同図では、図1のnMOSFET3及び
4の代わりに、pMOSFET38及び39を用いてい
る。そして、これらpMOSFET38及び39のゲー
トには、リセット信号37が接続されている。かかる構
成においても、上述した発振動作を行うことは明らかで
ある。なお、このpMOSFET38及び39には、電
源からのリーク電流が生じる。
【0040】図8は、電圧制御発振回路内のOTA―C
フィルタに用いるOTAの他の構成例を示す図である。
すなわち、図3のOTAの代わりに、この図8のOTA
を用いれば上述したものと同様な電圧制御発振回路を構
成できる。
【0041】同図(a)においては、図3(a)のnM
OSFET40及び41の代わりに、nMOSFET4
2及び43を設けている。また、同図(b)において
は、図3(b)のnMOSFET40及び41の代わり
に、nMOSFET42〜44を設けている。かかるO
TAを用いて電圧制御発振回路を構成した場合において
も、上述した発振動作を行うことは明らかである。
【0043】なお、上述した電圧制御発振回路ではOT
A―Cフィルタを2つ用いて構成しているが、OTA―
Cフィルタを3つ以上用いても同様な発振回路が構成で
きることは明白である。つまり、本電圧制御発振回路
は、第M段目の非反転出力と第M+1段目の非反転入力
とが接続され第M段目の反転出力と第M+1段目の反転
入力とが接続されかつ第N段目の非反転出力と第1段目
の反転入力とが接続され第N段目の反転出力と第1段目
の非反転入力とが接続されたN個のOTA―Cフィルタ
と、これらフィルタ全ての非反転出力を第1のレベルに
設定しかつこれらフィルタ全ての反転出力を第1のレベ
ルの反転レベルである第2のレベルに設定するレベル設
定手段とを含んでおり、第N段目の反転出力及び非反転
出力を発振出力として導出するようにしているのであ
る。
【0044】以上のように、両抵抗終端LCフィルタ回
路から変換した差動入力差動出力の低域通過OTA―C
フィルタを複数設け、発振を起こさせるために、MOS
FETによって初期値を設定することにより、発振波形
が正弦波となりスイッチング雑音が低減され、差動動作
により同相雑音が除去されるのである。さらに、素子感
度の低減により電源や基板などの雑音の影響が低減さ
れ、発振中はリセット回路の電源からのリーク電流がカ
ットされるのである。以上により、位相雑音が低減され
るのである。
【0045】請求項の記載に関連して本発明は更に次の
態様をとりうる。
【0046】(1)一方の反転出力と他方の非反転入力
とが接続されかつ一方の非反転出力と他方の反転入力と
が接続され更に一方の反転出力と他方の反転入力とが接
続されかつ一方の非反転出力と他方の非反転入力とが接
続された第1及び第2のOTA―Cフィルタとを含み、
これらフィルタのうちの一方の反転出力及び非反転出力
を発振出力として導出するようにしたことを特徴とする
電圧制御発振回路。
【0047】(2)前記第1及び第2のOTA―Cフィ
ルタの非反転出力を第1のレベルに設定しかつこれらフ
ィルタの反転出力を前記第1のレベルの反転レベルであ
る第2のレベルに設定するレベル設定手段を更に含むこ
とを特徴とする(1)記載の電圧制御発振回路。
【0048】(3)前記レベル設定手段は、ゲート及び
ソースに外部信号が印加されドレインに前記第1及び第
2のOTA―Cフィルタの非反転出力が夫々印加された
第1及び第2のn型MOSトランジスタと、ゲートに前
記外部信号が印加されソースにグランドレベルが印加さ
れドレインに前記第1及び第2のOTA―Cフィルタの
反転出力が夫々印加された第3及び第4のn型MOSト
ランジスタとを含み、前記第1及び第2のOTA―Cフ
ィルタの非反転出力を前記第1のレベルに設定しかつこ
れらフィルタの反転出力を前記第1のレベルの反転レベ
ルである第2のレベルに設定するように前記外部信号が
設定されることを特徴とする(2)記載の電圧制御発振
回路。
【0049】(4)前記第1及び第2のOTA―Cフィ
ルタは、オペレーショナルトランスコンダクタンス増幅
器と、該フィルタの遮断周波数に応じた容量値を有する
容量素子とを含むことを特徴とする(1)〜(3)のい
ずれかに記載の電圧制御発振回路。
【0050】
【発明の効果】以上説明したように本発明は、アクティ
ブフィルタを用い、初期値を適切に設定することによ
り、正弦波によるスイッチング雑音の低減、差動動作に
よる同相雑音の除去、素子感度の低減による電源や基板
等の雑音の影響の低減及びリセット回路の電源からのリ
ーク電流の低減のために、位相雑音が低減されるという
効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態による電圧制御発振回路の
構成を示すブロック図であり、nMOSFETによりリ
セットする場合の構成例である。
【図2】差動入力差動出力の低域通過OTA―Cフィル
タの構成を示す図である。
【図3】差動入力差動出力のOTA回路の構成を示す図
であり、図(a)は2入力の場合の構成、図(b)は3
入力の場合の構成を示す。
【図4】フィルタのゲイン特性を示す図である。
【図5】電圧制御発振回路の出力波形を示す図である。
【図6】振幅を一定に保つ回路を付加した電圧制御発振
回路の構成を示す図である。
【図7】本発明の他の実施形態による電圧制御発振回路
の構成を示す図である。
【図8】差動入力差動出力のOTA回路の他の構成を示
す図であり、図(a)は2入力の場合の構成、図(b)
は3入力の場合の構成を示す。
【図9】図(a)は一般的な両抵抗終端LCフィルタの
構成を示す図、図(b)は図(a)の等価回路、図
(c)は図(b)における積分器の構成を示す図であ
る。
【符号の説明】
1,2 低域通過OTA―Cフィルタ 3〜6 nMOSFET 12〜14 OTA 19―1〜19―6 キャパシタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 非反転入出力及び反転入出力を有し第M
    段目(Mは1〜N−1の全ての数(Nは2以上の整
    数),以下同じ)の非反転出力と第M+1段目の非反転
    入力とが接続され第M段目の反転出力と第M+1段目の
    反転入力とが接続されかつ第N段目の非反転出力と第1
    段目の反転入力とが接続され第N段目の反転出力と第1
    段目の非反転入力とが接続されたN個のオペレーショナ
    ルトランスコンダクタンス増幅器―Cフィルタ(以下、
    OTA―Cフィルタと呼ぶ)とを含み、前記第N段目の
    反転出力及び非反転出力を発振出力として導出するよう
    にしたことを特徴とする電圧制御発振回路。
  2. 【請求項2】 前記OTA―Cフィルタは、両抵抗終端
    LCフィルタ回路と等価な構成を有することを特徴とす
    る請求項1記載の電圧制御発振回路。
  3. 【請求項3】 前記OTA―Cフィルタは、オペレーシ
    ョナルトランスコンダクタンス増幅器と、該フィルタの
    遮断周波数に応じた容量値を有する容量素子とを含むこ
    とを特徴とする請求項1又は2記載の電圧制御発振回
    路。
  4. 【請求項4】 前記N個のOTA―Cフィルタの全ての
    非反転出力を第1のレベルに設定しかつこれらフィルタ
    全ての反転出力を前記第1のレベルの反転レベルである
    第2のレベルに設定するレベル設定手段を更に含むこと
    を特徴とする請求項1〜3のいずれかに記載の電圧制御
    発振回路。
  5. 【請求項5】 前記レベル設定手段は、ゲート及びソー
    スに外部信号が印加されドレインに前記第1〜第NのO
    TA―Cフィルタの非反転出力が夫々印加されたN個の
    n型MOSトランジスタと、ゲートに前記外部信号が印
    加されソースにグランドレベルが印加されドレインに前
    記第1〜第NのOTA―Cフィルタの反転出力が夫々印
    加されたN個のn型MOSトランジスタとを含み、前記
    第1〜第NのOTA―Cフィルタの非反転出力を前記第
    1のレベルに設定しかつこれらフィルタの反転出力を前
    記第1のレベルの反転レベルである第2のレベルに設定
    するように前記外部信号が設定されることを特徴とする
    請求項4記載の電圧制御発振回路。
  6. 【請求項6】 前記N個のOTA―Cフィルタの各々
    は、 第1入力信号及びその相補信号である第1入力信号バー
    と第2入力信号及びその相補信号である第2入力信号バ
    ーと第3入力信号及びその相補信号である第3入力信号
    バーとを入力とし第1出力信号及びその相補信号である
    第1出力信号バーを出力とする第1のOTA回路と、 第1入力信号及びその相補信号である第1入力信号バー
    と第2入力信号及びその相補信号である第2入力信号バ
    ーとを入力とし第2出力信号及びその相補信号である第
    2出力信号バーを出力とする第2のOTA回路と、 第1入力信号及びその相補信号である第1入力信号バー
    と第2入力信号及びその相補信号である第2入力信号バ
    ーとを入力とし第3出力信号及びその相補信号である第
    3出力信号バーを出力とする第3のOTA回路と、 前記第1出力信号とグランドとの間に接続された第1の
    容量素子と、 前記第1出力信号バーとグランドとの間に接続された第
    2の容量素子と、 前記第2出力信号とグランドとの間に接続された第3の
    容量素子と、 前記第2出力信号バーとグランドとの間に接続された第
    4の容量素子と、 前記第3出力信号とグランドとの間に接続された第5の
    容量素子と、 前記第3出力信号バーとグランドとの間に接続された第
    6の容量素子と、を含み、前記第1のOTA回路の第1
    入力信号と前記第1のOTA回路の第1出力信号バーと
    が接続され、前記第1のOTA回路の第1入力信号バ−
    と前記第1のOTA回路の第1出力信号とが接続され、
    前記第1のOTA回路の第2入力信号が自フィルタの非
    反転入力端子に接続され、前記第1のOTA回路の第2
    入力信号バ−が自フィルタの反転入力端子バ−に接続さ
    れ、前記第1のOTA回路の第3入力信号と前記第2の
    OTA回路の第2出力信号バーとが接続され、前記第1
    のOTA回路の第3入力信号バーと前記第2のOTA回
    路の第2出力信号とが接続され、前記第2のOTA回路
    の第1入力信号と前記第1のOTA回路の第1出力信号
    とが接続され、前記第2のOTA回路の第1入力信号バ
    ーと前記第1のOTA回路の第1出力信号バーとが接続
    され、前記第2のOTA回路の第2入力信号と前記第3
    のOTA回路の第3出力信号バーとが接続され、前記第
    2のOTA回路の第2入力信号バーと前記第3のOTA
    回路の第3出力信号とが接続され、前記第3のOTA回
    路の第1入力信号と前記第2のOTA回路の第2出力信
    号とが接続され、前記第3のOTA回路の第1入力信号
    バーと前記第2のOTA回路の第2出力信号バーとが接
    続され、前記第3のOTA回路の第2入力信号と前記第
    3のOTA回路の第3出力信号バーとが接続され、前記
    第3のOTA回路の第2入力信号バーと前記第3のOT
    A回路の第3出力信号とが接続され、前記第3のOTA
    回路の第3出力信号が自フィルタの非反転出力端子OU
    Tに接続され、前記第3のOTA回路の第3出力信号バ
    ーが自フィルタの反転出力端子OUTバーに接続されて
    なることを特徴とする請求項1〜5のいずれかに記載の
    電圧制御発振回路。
  7. 【請求項7】 前記OTA回路の各々は、ゲートに第1
    制御信号が接続されソースに電源が接続された第1のp
    MOSFETと、ゲートに第1制御信号が接続されソー
    スに電源が接続された第2のpMOSFETと、ゲート
    に第2制御信号が接続されソースにグランドが接続され
    た第1のnMOSFETと、ゲートに電源が接続されソ
    ースにグランドが接続されドレインに前記第1のnMO
    SFETのドレインが接続された第2のnMOSFET
    と、ゲートに第1入力信号が接続されソースに前記第1
    のnMOSFETのドレインが接続されドレインに前記
    第1のpMOSFETのドレインが接続された第3のn
    MOSFETと、ゲートに第1入力信号の相補信号であ
    る第1入力信号バーが接続されソースに前記第1のnM
    OSFETのドレインが接続されドレインに前記第2の
    pMOSFETのドレインが接続された第4のnMOS
    FETと、ゲートに第2入力信号が接続されソースに前
    記第1のnMOSFETのドレインが接続されドレイン
    に前記第1のpMOSFETのドレインが接続された第
    5のnMOSFETと、ゲートに第2入力信号の相補信
    号である第2入力信号バーが接続されソースに前記第1
    のnMOSFETのドレインが接続されドレインに前記
    第2のpMOSFETのドレインが接続された第6のn
    MOSFETとを含むことを特徴とする請求項6記載の
    電圧制御発振回路。
  8. 【請求項8】 ゲートに前記第2制御信号が接続されソ
    ースにグランドが接続された第7のnMOSFETと、
    ゲートに電源が接続されソースにグランドが接続されド
    レイン前記第1のnMOSFETのドレインが接続され
    た第8のnMOSFETと、ゲート及びドレインに前記
    第7のnMOSFETのドレインが接続されソースに電
    源が接続された第3のpMOSFETとを更に含み、前
    記第3のpMOSFETのゲートを前記第1制御信号に
    接続したことを特徴とする請求項7記載の電圧制御発振
    回路。
JP24537796A 1996-09-18 1996-09-18 電圧制御発振回路 Expired - Fee Related JP3149797B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24537796A JP3149797B2 (ja) 1996-09-18 1996-09-18 電圧制御発振回路
US08/931,962 US5852385A (en) 1996-09-18 1997-09-17 Voltage controlled oscillator circuit composed of OTA-C filters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24537796A JP3149797B2 (ja) 1996-09-18 1996-09-18 電圧制御発振回路

Publications (2)

Publication Number Publication Date
JPH1093340A true JPH1093340A (ja) 1998-04-10
JP3149797B2 JP3149797B2 (ja) 2001-03-26

Family

ID=17132762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24537796A Expired - Fee Related JP3149797B2 (ja) 1996-09-18 1996-09-18 電圧制御発振回路

Country Status (2)

Country Link
US (1) US5852385A (ja)
JP (1) JP3149797B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1298256B1 (it) * 1998-02-17 1999-12-20 Sgs Thomson Microelectronics Dispositivo elettronico per cancellare un picco di corrente di carica in stadi rlc di uscita di regolatori switching step-up
JP3482120B2 (ja) * 1998-03-04 2003-12-22 株式会社東芝 発振回路
US6900699B1 (en) 2001-11-14 2005-05-31 Berkana Wireless, Inc. Phase synchronous multiple LC tank oscillator
US7005930B1 (en) * 2001-11-14 2006-02-28 Berkana Wireless, Inc. Synchronously coupled oscillator
FR2844117A1 (fr) * 2002-08-30 2004-03-05 St Microelectronics Sa Generateur de frequence sinusoidale et convertisseur de signaux periodiques utilisant le meme
US6822522B1 (en) * 2003-05-23 2004-11-23 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus for an improved nonlinear oscillator
US8264289B2 (en) * 2009-04-20 2012-09-11 Chung Yuan Christian University Nth-order arbitrary-phase-shift sinusoidal oscillator structure and analytical synthesis method of making the same
CN103201952B (zh) 2010-07-26 2016-02-03 麦里普大学 基于ota的电流模式滤波器和振荡器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093634A (en) * 1990-10-31 1992-03-03 At&T Bell Laboratories Merged current clamp in triple-input transconductor, for use in oscillator
US5564089A (en) * 1993-04-20 1996-10-08 Motorola, Inc. Current controlled variable frequency oscillator having an improved operational transconductance amplifier
US5576647A (en) * 1995-06-22 1996-11-19 Marvell Technology Group, Ltd. Charge pump for phase lock loop

Also Published As

Publication number Publication date
JP3149797B2 (ja) 2001-03-26
US5852385A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
US5600280A (en) Differential amplifier and variable delay stage for use in a voltage controlled oscillator
US7737795B2 (en) Voltage controlled oscillator
EP2251977B1 (en) Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
US5808498A (en) At frequency phase shifting circuit for use in a quadrature clock generator
Veeravalli et al. A CMOS transconductance amplifier architecture with wide tuning range for very low frequency applications
US4918338A (en) Drain-biassed transresistance device for continuous time filters
US6239654B1 (en) Filter circuit
JP5009123B2 (ja) 広い電圧範囲と温度範囲で振幅が制御可能な水晶発振器
JPH02262714A (ja) デューティ制御回路装置
US6344767B1 (en) Switched-opamp technique for low-voltage switched capacitor circuits
US6075419A (en) High speed wide tuning range multi-phase output ring oscillator
US9847763B2 (en) Self-regulated reference for switched capacitor circuit
US20080315950A1 (en) Integrated Circuit Amplifiers Having Switch Circuits Therein that Provide Reduced 1/f Noise
JP3149797B2 (ja) 電圧制御発振回路
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
KR101455638B1 (ko) 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기
US6369622B1 (en) Clock doubler circuit with RC-CR phase shifter network
JPS5997220A (ja) 電圧比較回路
JP3482120B2 (ja) 発振回路
Steyaert et al. Low-voltage analog CMOS filter design
WO2003061124A2 (en) Differential inverter circuit
US20070171112A1 (en) Robust reference generation circuit for D/A converter
US5923206A (en) Charge injection cancellation technique
US20060218212A1 (en) Random sequence generator
JP2884896B2 (ja) 差動演算増幅器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees