JP5423875B2 - 周波数可変フィルタ - Google Patents

周波数可変フィルタ Download PDF

Info

Publication number
JP5423875B2
JP5423875B2 JP2012506657A JP2012506657A JP5423875B2 JP 5423875 B2 JP5423875 B2 JP 5423875B2 JP 2012506657 A JP2012506657 A JP 2012506657A JP 2012506657 A JP2012506657 A JP 2012506657A JP 5423875 B2 JP5423875 B2 JP 5423875B2
Authority
JP
Japan
Prior art keywords
ota
frequency
input
pseudo
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012506657A
Other languages
English (en)
Other versions
JPWO2011117911A1 (ja
Inventor
和明 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2011117911A1 publication Critical patent/JPWO2011117911A1/ja
Application granted granted Critical
Publication of JP5423875B2 publication Critical patent/JP5423875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H03F3/45201—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H03H11/1252—Two integrator-loop-filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Superheterodyne Receivers (AREA)

Description

本発明は，周波数可変フィルタに関する。
無線通信の受信装置は，アンテナで受信した高周波受信信号を中間周波数またはベースバンドまでダウンコンバートするミキサと，ミキサの出力信号から高周波成分をカットするローパスフィルタ（LPF）とを有する高周波回路を有する。高周波回路でダウンコンバートされた受信信号はデジタル受信信号に変換され，デジタル受信信号はデジタルベースバンド回路にて復調，誤り訂正などが行われる。
無線通信では高速データ通信及びより多くの端末との通信が求められている。そのため，端末数に応じて１つの端末に割り当てられる帯域幅が変更されることがある。たとえば，端末数が増大したときは各端末に割り当てる帯域幅を狭くして多数の端末の使用を可能にし，端末数が減少したときは各端末に割り当てる帯域幅を広くして高速データ通信を可能にするように制御される。
それに伴って，LPFはそのカットオフ周波数を可変制御することが必要になる。LPFには，RCフィルタと，GmCフィルタ（相互コンダクタンス（またはトランスコンダクタンス）・容量フィルタ）などが広く利用されている。RCフィルタでは，オペアンプのフィードバック抵抗やフィードバック容量を可変制御することでカットオフ周波数を可変制御する。また，GmCフィルタは，RCフィルタの入力抵抗とフィードバック抵抗の代わりにGm（相互コンダクタンス）を可変制御できるOTA(Operational Transconductance Amplifier)が設けられた構成を有し，このOTAのGmまたはフィードバック容量を可変制御してカットオフ周波数を可変制御する。
特開２００５−２９５４６０号公報 特開２０００−３４１０８９号公報 特開平０８−１３９６０７号公報
GmCフィルタにおいて，カットオフ周波数を可変制御するために，OTAのGmを可変制御またはフィードバック容量の容量値を可変制御する。そのために，多数のOTAを設けて使用するOTAの数をスイッチにより増減させることが行われる。または，多数のフィードバック容量を設けて使用する容量の数をスイッチにより増減させることが行われる。
しかし，そのいずれの方法であっても，可変制御の分解能を大きくしようとすると多数のOTAや容量を形成しておく必要があり，LSIのレイアウト面積が増大する。したがって，限られた面積でGmCフィルタを構成すると，カットオフ周波数の可変制御できる分解能が小さくなる。
そこで，本発明の目的は，小面積で可変制御される周波数の刻みを小さくできる周波数可変フィルタを提供することにある。
周波数可変フィルタの第１の側面によれば，
複数のOTAと容量を有するGmCフィルタと，
所定時間内の平均値が入力設定値に応じた擬似ランダム値を出力する１または複数の擬似ランダム値生成器とを有し，
前記複数のOTAのうち，少なくともカットオフ周波数を決定するOTAは，その相互コンダクタンスが前記擬似ランダム値にしたがって可変制御され，前記カットオフ周波数が前記入力設定値に基づいて可変制御される。
この周波数可変フィルタによれば，高分解能でカットオフ周波数を可変制御することができる。
受信装置の構成例の図である。 無線通信におけるローパスフィルタの特性を示す図である ローパスフィルタの周波数特性の制御例である。 本実施の形態における周波数可変フィルタの構成図である。 本実施の形態における擬似ランダム値生成回路２０の出力例を示す図である。 本実施の形態の周波数可変フィルタであるGmCフィルタの構成例を示す図である。 本実施の形態におけるOTAの構成を示す図である。 本実施の形態における擬似ランダム値生成回路の一例であるΣΔモジュレータの構成例の図である。 本実施の形態におけるデコーダのコード表の例を示す図である。 本実施の形態における周波数可変フィルタのGmCフィルタの構成図である 本実施の形態の２次のLPFにおけるシミュレーションによる周波数特性を示す図である。 第２の実施の形態におけるGmCフィルタの構成図である 本実施の形態のLPFを有する無線受信装置の構成図である。 第１のGmCフィルタ例とその特性を示す図である。 第２のGmCフィルタ例とその特性を示す図である。 第３のGmCフィルタ例を示す図である。 図１６の第３のGmCフィルタの周波数・利得特性を示す図である。
以下，図面にしたがって本発明の実施の形態について説明する。
図１は，受信装置の構成例の図である。受信装置は，無線の場合はアンテナで受信した高周波受信信号を増幅するローノイズアンプLNAと，その増幅された高周波受信信号の周波数をダウンコンバートするダウンコンバートミキサMIXと，ミキサ出力の高周波成分をカットし低周波成分を通過させるローパスフィルタLPFと，ローパスフィルタの出力を増幅する可変ゲインアンプVGAとを有する。可変ゲインアンプVGAの出力はデジタル信号に変換され，図示しないデジタルベースバンド信号処理部に入力される。
図２は，無線通信におけるローパスフィルタの特性を示す図である。無線通信において限られた周波数帯域内でできるだけ多数の端末に周波数帯域を割り当てるとともに，端末に可能な限り広い周波数帯域を割り当てて高速データ通信を可能にすることが要求されている。そこで，図２（Ａ）のように，通信する端末数が少数の場合は各端末に広い周波数帯域を割り当て高速データ通信を可能にし，図２（Ｂ）のように，通信する端末数が多数の場合は各端末に狭い周波数帯域を割り当てて端末数をできるだけ多くすることが行われる。
図２において，ある端末に割り当てられた周波数帯域の中心周波数をｆ0とすると，ダウンコンバートされた受信信号はその中心周波数f0がゼロまたは中間周波数になっている。そして，図２（Ａ）の場合には，受信装置内のLPFの特性は破線の特性LPF-1のように制御され，図２（Ｂ）の場合には，LPFの特性は破線の特性LPF-2のように制御される。したがって，LPFは，特性LPF-1の場合はカットオフ周波数を高く制御され，特性LPF-2の場合はカットオフ周波数を低く制御される必要がある。
図３は，ローパスフィルタの周波数特性の制御例である。図３は，横軸が周波数，縦軸が利得である。ローパスフィルタLPFのカットオフ周波数を，図示されるとおり細かい分解能で可変制御できれば，図２のような端末数に対応して与える周波数帯域を細かい分解能で制御することができる。
[第１の実施の形態]
図４は，第１の実施の形態における周波数可変フィルタの構成図である。この周波数可変フィルタは，入力端子Iｐ，Inの入力信号の低周波成分を通過し高周波成分を除去して出力端子Op,Onに出力するGmCフィルタと，カットオフ周波数の設定信号CONTfcに応じた擬似ランダム値SRを生成する擬似ランダム値生成回路２０と，擬似ランダム値SRを制御コードCODEに変換するデコーダ２２とを有する。
このGmCフィルタ１０は，一次のLPFであり，入力端子Ip,Inの差動入力電圧を差動電流に変換する第１の入力側OTA１２と，入力側OTA１２の差動出力電流に基づいて差動出力電圧を出力端子Op,Onに生成する第１のキャパシタC1p,C1nと，出力端子Op,Onと第１の入力側OTA１２との間に設けられた第１のフィードバック側OTA１４とを有する。
図４の例のGmCフィルタ１０は，入力側OTA１２の出力電流とフィードバック側OTA14の出力電流とを加算する加算器１６を有する。ただし，単に，両OTAの出力端子を接続するだけでも出力電流を加算することができるので，加算器１６は単なる両OTAの出力同士を接続することでもよい。
また，図４の例のGmCフィルタ１０は，加算器１６で加算された電流に基づいて出力端子Op,Onに出力電圧を生成するオペアンプAMP1を有する。加算器１６からの電流はフィードバックキャパシタC1p,C1nで蓄積され，出力Op,Onに電圧となって出力される。これは，オペアンプAMP1の入力は仮想接地電位となるため，フィードバックキャパシタC1p,C1nの反対側の端子であるOp,Onに電圧が発生するためである。
ただし，オペアンプAMP１を設ける代わりに，キャパシタ対C1ｐ，C1ｎを出力端子対とグランドとの間に設けても良い。この例は後で詳述する。
このGmCフィルタ１０は，第１のフィードバック側OTA14の相互コンダクタンスGmと第１のキャパシタC1p,C1nの容量値Cとに応じたカットオフ周波数ｆｃを有する。また，GmCフィルタ１０は，第１の入力側OTA１２と第１のフィードバック側OTA14のGmの比に応じた利得を有する。
すなわち，カットオフ周波数ｆｃはGm/Cに比例する。これは，Gm=1/Rであることから，RCフィルタの場合にカットオフ周波数ｆｃが1/RCに比例することと同等である。つまり，フィードバック側OTA14のGmが小さい（高抵抗）かキャパシタC1p,C1nが大きいと，オペアンプとフィードバック側OTAとキャパシタC1p,C1nとが高周波入力に追従できず，カットオフ周波数ｆｃは低くなると考えられる。また，GmCフィルタの利得についても，RCフィルタでは入力抵抗とフィードバック抵抗の比に応じた利得を有することと同等である。
擬似ランダム値生成回路２０は，入力設定値CONTfcに応じた擬似ランダム値SRを高周波で生成し，当該擬似ランダム値の所定時間内の平均値が入力設定値に応じた値をとる。また，擬似ランダム値のノイズ成分がカットオフ周波数より高い周波数側により多く拡散していることが望ましい。このような性質を有する擬似ランダム値生成器として，ΣΔモジュレータが知られている。本実施の形態でも，後述するΣΔモジュレータにより擬似ランダム値を生成する。
そして，少なくともフィードバック側OTA14は，その相互コンダクタンスGmが擬似ランダム値にしたがって可変制御され，カットオフ周波数がΣΔモジュレータの入力設定値に基づいて可変制御される。具体的には，第１のフィードバック側OTA14は，並列に接続された複数のユニットOTAを有し，複数のユニットOTAの出力電流が擬似ランダム値SRにしたがって正相または逆相に可変制御され，複数のユニットOTAの出力電流が加算され，それによりOTA14の相互コンダクタンスが可変制御される。
図４の例では，擬似ランダム値SRがデコーダ２２により制御コードCODEに変換され，その制御コードCODEがフィードバック側OTA14に与えられる。この制御コードCODEによりOTA14内の複数のユニットOTAの出力電流が正相または逆相に制御され，OTA14の相互コンダクタンスGmが可変制御される。
また，図４の例では，入力側OTA１２も並列に接続された複数のユニットOTAを有し，制御コードCODEが入力側OTA１２にも与えられ，入力側OTA１２の相互コンダクタンスGmも可変制御される。両OTAに同じ制御コードを与えることで，両OTAの相互コンダクタンスGmが同様に可変制御され，両OTAのGmの比が一定に保たれる。このことは，カットオフ周波数を可変制御しながらしかし利得が一定に保たれることを意味する。この点についても，後で詳述する。
図５は，本実施の形態における擬似ランダム値生成回路２０の出力例を示す図である。擬似ランダム値生成回路の出力値は擬似ランダム値になり，設定信号CONTfcが大きくなれば出力値の平均値が大きくなり，逆に小さくなれば出力値の平均値は小さくなる。
図５の例では，クロックに同期して，出力値は１，−１，０，１，−１，１，０，−１，２，−１，−１，２，−２，２，０，−２，２，−１，１，０，−１と変化している。そして長い時間での平均値は０．６２５である。このように，出力の擬似ランダム値が２，１，０，−１，−２と少ない離散値しかとらず低分解能であっても，クロックに同期して高速に変化することで，所定時間内の平均値は出力の離散値よりも高い分解能を有する。これを利用することで，OTA内のユニットOTAの数を少なく構成しても，それを制御する信号に擬似ランダム値を利用することで，OTAの数の相互コンダクタンスGmの平均値をユニットOTAの数よりも高い分解能で可変制御することができる。
したがって，フィードバック側OTAのユニットOTAの数を少なくしてレイアウト面積を小さくしたとしても，OTAのGmは高分解能で可変制御できるので，フィルタのカットオフ周波数を高分解能で可変制御できることになる。なお，キャパシタC1p,C1nは，レイアウト面積を小さくするために，固定容量にすることが望ましい。
また，擬似ランダム生成回路に，ΣΔモジュレータを使用すると，そのノイズ成分が高い周波数帯域に偏ることが知られている。したがって，ΣΔモジュレータにより生成される擬似ランダム値でフィードバック側OTA14を制御すれば，高周波で変換する擬似ランダム値のノイズ成分のうちフィルタのカットオフ周波数より高い周波数成分はLPFの機能により除去される。
図６は，本実施の形態の周波数可変フィルタであるGmCフィルタの構成例を示す図である。図６（Ａ）は，図４と同じ１次のGmCフィルタ１０とそのGmを制御する制御コードCODEを生成する擬似ランダム値生成回路２０とデコーダ２２とを示している。図６（Ｂ）は，このGmCフィルタ１０内の第１のフィードバック側OTA14と第１の入力側OTA12の構成例を示している。擬似ランダム値によりカットオフ周波数ｆｃを可変制御するためには，少なくとも第１のフィードバック側OTA14がこの構成を有することが必要である。ただし，図６（Ａ）の実施の形態では，両方のOTA12,14が図６（Ｂ）の構成を有する。
図６（Ｂ）のOTA14,12は，差動の入力電圧を差動の出力電流に変換するものであり，入力端子I1p,I1nと出力端子O1n,O1pとの間に，８個のユニットOTA（U-OTA）とそれらの出力電流をそれぞれ正相または逆相に切り替える８個のミキサMIXとが，互いに並列に接続されている。各ユニットOTA（U-OTA）は，差動の入力電圧に応じて差動の出力電流を生成する。そして，各ミキサMIXが擬似ランダム値SRから生成された８ビットの制御コードCODE（D0〜D7）に基づいて，差動の出力電流を正相または逆相に切り替える。ミキサによって正相または逆相に切り替えられた差動出力電流は，出力端子O1p,O1nで加算される。その結果，８個のユニットOTAからなるOTA14,12は，８つの離散的な差動出力電流を出力端子O1n,O1pから出力することができる。このことは，OTA14,12は，８つの離散的な相互コンダクタンスGmに可変制御されることを意味する。
図７は，本実施の形態におけるOTAの構成を示す図である。図７（Ａ）は，ユニットOTA（U-OTA）の構成を示す。ユニットOTA(U-OTA)は，ディゼネレーション型の差動トランジスタ対P3,P4であり，ソースが電源Vddに接続されゲートにバイアス電圧Vbiasが印加され電流源となるPチャネルトランジスタP1,P2と，ソースがトランジスタP1，P2にゲートが入力端子I2p,I2nにドレインが出力端子O2n,O2pにそれぞれ接続された差動対のPチャネルトランジスタP3,P4と，トランジスタP3,P4のソース間に設けられた抵抗R1を有する。入力端子I2p,I2nの差動入力電圧がI2p>I2nの場合にトランジスタP4側にP3側より多くの電流が流れ，出力端子O2p,O2nに出力される差動の出力電流はO2p>O2nの関係になる。
図７（Ｂ）は，ミキサMIXの構成を示す。ミキサMIXは，PチャネルトランジスタP10〜P13を有する。ミキサMIXは，制御コードがDn=H,XDn=LのときにトランジスタP11,P12が導通し，入力端子I3p,I3nの電流を出力端子O3p,O3nにそれぞれ流して，差動電流を正相で出力する。一方，制御コードがDn=L,XDn=HのときにトランジスタP10,P13が導通し，入力端子I3p,I3nの電流を出力端子O3n,O3pにそれぞれ流して，差動電流を逆相で出力する。つまり，ミキサMIXは，制御コードに基づいて，ユニットOTAの差動の出力電流を正相または逆相に切り替える。
図７（Ｃ）は，加算回路１６の構成例を示す。図６（Ａ）に示されるとおり，加算回路１６は，入力側OTA12とフィードバック側OTA14の出力電流を加算する。加算回路１６は，定電流源L1,L2とグランドGNDとの間にゲートが所定電圧Vbias1,Vbias2にそれぞれバイアスされカスケード接続されたNチャネルトランジスタ対N20,N22とN21,N23とを有する。そして，加算回路の入力端子I4p,I4nはカスケード接続されたトランジスタ対の接続端子n20,n21にそれぞれ接続されている。キャパシタC20,C21は入力の高周波ノイズをカットする。
入力端子I4p,I4nから所定量の入力電流が流入する場合，定電流源L1,L2の電流はトランジスタ対N20,N22とN21,N23にそれぞれ流れ，入力電流はトランジスタN22,N23に流れ，バランスした状態になり，出力端子O4p,O4nには出力電流は発生しない。トランジスタ対N20,N22とN21,N23は，それぞれ固定バイアス電圧でゲートがバイアスされているので，固定電流を流している。
そして，入力端子I4pまたはI4nからより多くの入力電流が流入すれば，トランジスタN20またはN21にはその分少ない電流が流れる。これは，トランジスタN22,23が定電流源となっているため，トランジスタN20またはN21に流れる電流と入力電流I4pまたはI4nの和が一定電流(N22,23の電流)となるためである。定電流源L2, L3も一定電流を流しているため，トランジスタN20またはN21の電流が減少すると，その差分の電流がO4pまたはO4n端子から出力される。逆に，入力端子I4pまたはI4nにより少ない入力電流が流入されれば，トランジスタN20またはN21に流れる電流が増加し，この電流とL1, L2の電流の差がO4pまたはO4n端子から流入される。
図７（Ｄ）は，ユニットOTAとミキサMIXと加算回路１６とを接続した図である。このように，ユニットOTA(U-OTA)で差動の入力電圧から変換された差動の出力電流は，ミキサMIXで制御コードDn,XDnにより正相または逆相に切り替えられ，８個のミキサMIXの出力が加算回路１６に集められ加算される。したがって，８個のユニットOTAを有するOTA12,14は，制御コードDn,XDnにより，出力電流量が可変制御されて，相互コンダクタンスGmが可変制御される。
図７のOTAは加算回路を除いて全てPチャネルトランジスタで構成されている。しかし，これらを全てNチャネルトランジスタで構成することもできる。その場合は，図７（Ｄ）において，電源Vddがグランドに，グランドGNDが電源Vddに置き換えられる。また，加算回路もPチャネルトランジスタで構成される。
図８は，本実施の形態における擬似ランダム値生成回路の一例であるΣΔモジュレータの構成例の図である。ΣΔモジュレータは，クロックに同期して設定信号CONTfcを加算しその桁あふれに基づいて出力値を生成する。このΣΔモジュレータは，３次の構成であり，デジタル値である入力設定値CONTfcをクロックに同期して加算する加算器２１と，加算器２１の加算値を１クロック遅れて加算する加算器２２と，同様にその加算値を１クロック遅れて加算する加算器２３とを有する。Z-1はそれぞれ１クロック遅延回路である。一方，加算器２３の桁あふれ（オーバーフロー）は，微分回路２７により微分されて加算器２２のオーバーフローと加算器２６で加算され，その加算値は微分回路２５で微分されて加算器２１のオーバーフローと加算器２４で加算される。これが出力値であり擬似ランダム値である。微分回路２５，２７は，１クロック前の値を減算して差分を求める構成になっている。ΣΔモジュレータの動作は，当業者に知られている。
図９は，本実施の形態におけるデコーダのコード表の例を示す図である。図９には，２種類のコード表が示されている。図９（Ａ）のコード表では，入力の擬似ランダム値ＳＲに対する出力コードＤ０〜Ｄ７が示されている。８つの入力値ＳＲ４〜−３に対して，出力コードＤ０〜Ｄ７は，全て「１」から１つの「１」と７つの「−１」まで順に異なっている。出力コードＤ０〜Ｄ７が「１」の場合は高電位信号Ｈが，「−１」の場合は低電位信号Ｌが出力されるものとする。そして，合計値８，６，４，２，０，−２，−４，−６はOTA12,14の出力端子O4p,O4nの出力電流量を示している。合計８が差動の出力電流が正側で最も大きく，合計−６が差動の出力電流が負側で最も大きい。つまり，入力値SRから生成された制御コードD0〜D7によりOTAのミキサを制御することで，OTAは入力値SRに応じた離散した出力電流を出力する。
図９（Ｂ）のコード表では，同様に，８つの入力値ＳＲ４〜−３に対して，出力コードＤ０〜Ｄ７は，全て「１」から１つの「１」と７つの「−１」まで順に異なっている。
この表は，説明のため，入力値DRが，4,3,2,1,0,-1,-2,-3と出力された場合の例を示している。一つ前の出力コードが1から-1に変わる点から，その回の1を出力し始めている。たとえば，SR=2のときは，D3とD4の境で１と-1を切り替えているが，その次の回であるSR=1のときは，前回-1となり始めたD4から1を出力し始めてD5,D6,D7,D0と5つの1を出力し，D1からD2,D3と-1を出力している。これにより，それぞれユニットOTAがもつ固有のオフセットが適宜キャンセルされる。図９（Ａ）の例のように出力コードD7のミキサが常時同じ状態になると，それに対するユニットOTAのオフセット成分が常時存在することになる。なお，この例では，説明のため，入力SRが4,3,2,1,0,-1,-2,-3と順に変わった場合を示したが，実際の回路では，入力SRは擬似ランダム値となる。
図６（Ａ）のフィルタに戻り，上記説明したとおり，フィードバック側OTA14は，８個と比較的少ない個数のユニットOTA(U-OTA)を有する構成にし，それらの出力電流を擬似ランダム値SRから変換された制御コードCODE（D0〜D7）により正相または逆相に切り替え，出力電流を加算する。これにより，フィードバック側OTA14のGm値（Gm=Iout/Vin）は，擬似ランダム値に応じた８つの離散値に可変制御される。そして，擬似ランダム値は高周波で変化する８ビットのコードであり，ユニットOTAの個数が少なく瞬間的に制御されるGm値の数が少なくても，所定時間長内でのGm値の平均値はより高い分解能を有する。フィードバック側OTA14のGm値が高い分解能で可変制御されれば，フィルタのカットオフ周波数ｆｃも高い分解能で可変制御できる。
図６（Ａ）のフィルタにおいて，入力側OTA12もフィードバック側OTA14と同様の構成を有し，同じ制御コードCODEによりそのGm値が可変制御される。その結果，入力側OTA12のGm値がフィードバック側OTA14のGmと一定比率に保たれる。このことは，カットオフ周波数ｆｃが可変制御されるが，利得は一定に保たれることを意味する。この特性については後に詳述する。
図１０は，本実施の形態における周波数可変フィルタのGmCフィルタの構成図である。図６（Ａ）が１次のLPFであったのに対して，図１０のGmCフィルタは２次のLPFである。２次のLFPは，図６（Ａ）の１次のLPFを構成する第１の入力側OTA12と，第１のオペアンプAMP1と，第１のフィードバック側OTA14と，第１のフィードバックキャパシタC1p,C1nと，加算器１６に加えて，第２の入力側OTA32と，第２のオペアンプAMP2と，第２のフィードバック側OTA34と，第２のフィードバックキャパシタC2p,C2nと，第２の加算器３６とを有する。これら４つのOTAは，図６，７に示されたOTAと同じ構成を有する。
１次のLPFではカットオフ周波数近傍の利得が周波数の１乗で低下するのに対して，２次のLPFの場合，周波数特性においてカットオフ周波数近傍の利得が周波数の２乗で低下する。また，周波数に対する利得の変化特性を様々に制御可能である。
図１０の例では，全てのOTA12,14,32,36に，擬似ランダム値SRをデコードして生成した制御コードCODE(D0〜D7)が同じように与えられる。カットオフ周波数は，OTA14,32,36のGm値に応じて変化する。これら４つのOTAに対しては，それぞれ別々の制御コードを与えて，個別にGm値を制御するようにしてもよい。その場合は，各OTA毎に擬似ランダム値生成回路とデコーダが必要になる。
図１１は，本実施の形態の２次のLPFにおけるシミュレーションによる周波数特性を示す図である。横軸が周波数，縦軸が利得である。図１０の２次のLPFにおいて，入力OTA１２をΣΔモジュレータで制御せず一般的な可変OTAを使用した場合である。ΣΔモジュレータが擬似ランダム値を出力し，ΣΔモジュレータへの設定値CONTfcと，フィードバック容量C1,C2の容量とを可変設定した場合の３つの周波数特性が示されている。それぞれカットオフ周波数fcが１００ＫＨｚ，５．５ＭＨｚ，２２ＭＨｚに制御されていることが示されている。
[第２の実施の形態]
図１２は，第２の実施の形態におけるGmCフィルタの構成図である。図１２（Ａ）は１次のＬＰＦを，図１２（Ｂ）は２次のＬＰＦを示している。図１２（Ａ）の１次のＬＰＦは，図６（Ａ）と比較すると，オペアンプＡＭＰ１がなく，その代わりにキャパシタC1p,C1nが出力端子Op,Onとグランドとの間に設けられ，それらのキャパシタは，入力側OTA12の差動の出力電流を差動の出力電圧に変換し出力端子Op,Onに出力する。また，加算器１６の代わりに接続ノード１６が設けられているのみである。また，図１２（Ａ）の例では，両方のOTA12,14に制御コードCODEが与えられている。これらのOTA12,14に対して別々の制御コードCODEが与えられても良い。
図１２（Ｂ）の２次のＬＰＦも，図１０の１次のＬＰＦと比較すると，オペアンプがなく，その代わりにキャパシタC1p,C1nが第２の入力側OTA32の入力とグランドGNDとの間に設けられ，それらのキャパシタは，入力側OTA12の差動の出力電流を差動の出力電圧に変換し第２の入力側OTA32にOp,Onに出力する。同様に，キャパシタC2p,C2nが出力端子Op,Onとグランドとの間に設けられ，それらのキャパシタは，入力側OTA32の差動の出力電流を差動の出力電圧に変換し出力端子Op,Onに出力する。また，加算器１６，３６の代わりに接続ノード１６，３６が設けられているのみである。また，図１２（Ｂ）の例では，４つのOTA12,1432,34に制御コードCODEが与えられている。これらのOTA12,14,32,34に対して別々の制御コードCODEが与えられても良い。
図１０の２次のLPFと図１２（Ｂ）の２次のLPFとは，OTA14,32,34の相互コンダクタンスGmに応じて，カットオフ周波数fcとカットオフ周波数近傍の利得特性が決まる。したがって，それらのOTAにのみ制御コードCODEを与えてそのGmを可変制御する一方で，第１の入力側OTA12のGmは固定にしたり，または別の制御コードでそのGmを可変制御するようにしてもよい。
図１３は，本実施の形態のLPFを有する無線受信装置の構成図である。この受信装置は，アンテナATと，ローノイズアンプLNAと，ダウンミキサMIXと，ローパスフィルタLPFと，可変ゲインアンプVGAと，ベースバンド処理部40と，フィルタ帯域選択回路42とを有する。ローパスフィルタLPFに，本実施の形態のLPFが使用されていて，ベースバンド処理部４０からの信号に基づいてフィルタ帯域選択回路４２がローパスフィルタLPFの入力設定値CONTfcを出力する。つまり，ベースステーションからの周波数帯域の割り当て信号に応じて，フィルタ帯域選択回路４２が，ダウンコンバータのローカル周波数ｆLと，ローパスフィルタLPFのカットオフ周波数を設定する入力設定値CONTfcとを制御する。
図１４は，第１のGmCフィルタ例とその特性を示す図である。図１４（Ａ）に示したGmCフィルタは１次のLPFであるが，デコーダ２２からの制御コードCODEはフィードバック側OTA14にしか与えられず，フィードバック側OTA14のGm値は入力設定値CONTfcに応じて高い分解能で可変制御されるが，入力側OTA12のGm値は固定値である。
このようなGmCフィルタの場合，その周波数・利得特性は，図１４（Ｂ）に示されるとおり，入力設定値CONTfcに応じてカットオフ周波数fc1,fc2,fc3と可変制御されるが，利得が入力側OTA12とフィードバック側OTA14のGm値の比に比例するので，入力側OTA12のGm値が固定であれば，それぞれの利得はG1,G2,G3と変化する。
図１４（Ｂ）の周波数・利得特性は，図１０，１２（Ｂ）の２次のＬＰＦにおいて，第１の入力側OTA12を除く３つのOTA14,32,34を共通の制御コードCODEで制御し，第１の入力側OTA12のGm値を固定にした場合も同様に得られる。
図１５は，第２のGmCフィルタ例とその特性を示す図である。図１５（Ａ）に示したGmCフィルタは１次のLPFであり，デコーダ２２からの制御コードCODEは入力側OTA12とフィードバック側OTA14に与えられている。そのため，入力設定値CONTfcに従って，両OTA12,14のGm値が可変制御され，フィードバック側OTA14のGm値の可変制御によりカットオフ周波数ｆｃが可変制御され，ただし，両OTA12,14のGm値によって決まる利得は固定値G1に保たれる。すなわち，図１５（Ｂ）の周波数・利得特性に示されるとおりである。利得は一定のG1に保たれつつ，カットオフ周波数fc1,fc2,fc3が可変制御されている。
図１５（Ｂ）の周波数・利得特性は，図１０，図１２（Ｂ）の２次のLPFにおいても，全てのOTAを共通の制御コードCODEで制御することで同様に得ることができる。
図１６は，第３のGmCフィルタ例を示す図である。図１６（Ａ）は１次のLPFの例であり，図１６（Ｂ）は２次のLPFの例である。いずれも，入力側OTA12の出力とフィードバック側OTA14の出力とを接続する接続ノードが，加算器１６の機能を有する。これらのGmCフィルタの構成は，加算器を除くと，図４，６（Ａ），１０に示したGmCフィルタと同じである。また，全てのOTA12,14,32,34は，図６，７に示した８個または数個のユニットOTAを並列に設けた構成である。
そして，図１６（Ａ），（Ｂ）の１次のLPFと２次のLPFは，いずれも，入力側OTA12のGm値は，Gm制御回路２３からの制御コードCODE12によって制御される。それ以外のOTA14,32,34は，ΣΔモジュレータ２０が入力設定値CONTfcに応じて生成する擬似ランダム値SRをデコードした制御コードCODEによりそのGm値が制御される。すなわち，OTA14,32,34は，擬似ランダム値SRに基づきそのGm値が高分解能に制御される。一方，入力側OTA12は，Gm制御回路23による制御コードCODE12により，８種類または数種類のGm値に可変制御される。
図１７は，図１６の第３のGmCフィルタの周波数・利得特性を示す図である。ΣΔモジュレータが生成する擬似ランダム値SRに基づく制御コードCODEでOTA14,32,34のGm値が可変制御されることで，カットオフ周波数fc1,fc2,fc3は高分解能で可変制御される。その場合に，入力側OTA12のGm値が一定に保たれていると，図１４（Ｂ）に示したとおり，利得はG1,G2,G3とカットオフ周波数fc1,fc2,fc3に伴って変化する。そこで，Gm制御回路23からの制御コードCODE12により，それぞれの利得G1,G2,G3を図中矢印に示されるとおり上下に８段階または数段階に可変制御することができる。
図１７の周波数・利得特性は，図６，図１０の形態でのGmCフィルタでも，図１２の第２の実施の形態でのGmCフィルタでも，図１６と同様に各OTAのGm値を可変制御することにより，同様に得ることができる。
また，図６，図１０，図１６，図１２のGmCフィルタにおいて，入力側OTA12のGm値を専用の擬似ランダム生成回路（例えばΣΔモジュレータ）で生成した擬似ランダム値に基づいて可変制御してもよい。その場合は，利得も高い分解能で制御することができる。
さらに，図６，１０，１２，１６の各OTAをそれぞれ異なる擬似ランダム生成器が生成する擬似ランダム値によって制御する構成にすると，オフセット周波数，フィルタのQ値，利得を自由に設定することができる。
以上説明したとおり，本実施の形態におけるGmCフィルタは，OTAを構成する回路規模を小さくしてチップ上の専有面積を小さくしたとしても，LPFとしてカットオフ周波数を高い分解能で可変制御することができる。
本発明の周波数可変フィルタは，高い分解能で周波数特性を可変制御することができ，例えば，受信回路のLPFとして利用性が高い。
１２：入力側OTA １４：フィードバック側OTA
１６：加算器 AMP1:オペアンプ
C1p,C1n：キャパシタ ２０：擬似ランダム値生成回路
SR:擬似ランダム値 ２２：デコーダ
CODE:制御コード U-OTA:ユニットOTA

Claims (11)

  1. 複数のOTAと容量を有するGmCフィルタと，
    所定時間内の平均値が入力設定値に応じた擬似ランダム値を出力する１または複数の擬似ランダム値生成器とを有し，
    前記複数のOTAのうち，少なくともカットオフ周波数を決定するOTAは，その相互コンダクタンスが前記擬似ランダム値にしたがって可変制御され，前記カットオフ周波数が前記入力設定値に基づいて可変制御される周波数可変フィルタ。
  2. 請求項１において，
    前記GmCフィルタは，
    前記周波数可変フィルタの入力端子の入力電圧を電流に変換する第１の入力側OTAと，
    前記入力側OTAの出力電流に基づいて出力電圧を出力端子に生成する第１のキャパシタと
    ，
    前記出力端子と前記第１の入力側OTAとの間に設けられた第１のフィードバック側OTAと，
    を有し，
    前記第１のフィードバック側OTAの相互コンダクタンスに応じたカットオフ周波数を有する周波数可変フィルタ。
  3. 請求項１または２において，
    擬似ランダム信号生成器は，ΣΔモジュレータである周波数可変フィルタ。
  4. 請求項１乃至３のいずれかにおいて，
    前記擬似ランダム値に従って可変制御されるOTAは，並列に接続された複数のユニットOTAを有し，前記複数のユニットOTAの出力が前記擬似ランダム値にしたがって正相または逆相に可変制御され，それにより前記相互コンダクタンスが可変制御される周波数可変フィルタ。
  5. 請求項１において，
    前記GmCフィルタは，前記第１のキャパシタと前記第１のフィードバック側OTAとを入出力間に有する第１のオペアンプを有する周波数可変フィルタ。
  6. 請求項１において，
    前記GmCフィルタは，さらに，前記第１のオペアンプの出力電圧を電流に変換する第２の入力側OTAと，前記第２の入力側OTAの出力電流に基づいて出力電圧を出力端子に生成し第２のキャパシタを入出力間に有する第２のオペアンプと，前記第２のオペアンプの出力と前記第１のオペアンプとの間に設けられた第２のフィードバック側OTAとを有し，
    前記第２の入力側OTAと第２のフィードバック側OTAは，並列に接続された複数のユニットOTAを有し，当該複数のユニットOTAの極性が前記擬似ランダム値にしたがって可変制御されて両OTAの相互コンダクタンスが可変制御される周波数可変フィルタ。
  7. 請求項１において，
    前記Gmフィルタは，さらに，前記第１のキャパシタの出力電圧を電流に変換する第２の入力側OTAと，前記第２の入力側OTAの出力電流に基づいて出力電圧を前記出力端子に生成する第２のキャパシタと，前記第２のキャパシタと前記第１のキャパシタとの間に設けられた第２のフィードバック側OTAとを有し，
    前記第２の入力側OTAと第２のフィードバック側OTAは，並列に接続された複数のユニットOTAを有し，当該複数のユニットOTAの極性が前記擬似ランダム値にしたがって可変制御されて両OTAの相互コンダクタンスが可変制御される周波数可変フィルタ。
  8. 請求項４において，
    利得を決定している入力側OTAも，並列に接続された複数のユニットOTAを有し，前記複数のユニットOTAの出力が前記擬似ランダム値にしたがって正相または逆相に可変制御され，それにより当該第１の入力側OTAの相互コンダクタンスが可変制御される周波数可変フィルタ。
  9. 請求項３において，
    利得を決定している入力側OTAも，並列に接続された複数のユニットOTAを有し，前記複数のユニットOTAの出力が前記擬似ランダム値とは別の利得制御値にしたがって正相または逆相に可変制御され，それにより当該第１の入力側OTAの相互コンダクタンスが可変制御される周波数可変フィルタ。
  10. 請求項１または２において，
    擬似ランダム信号で可変制御される複数のOTAは，複数の異なった擬似ランダム信号を生成する複数の擬似ランダム生成器で制御される周波数可変フィルタ。
  11. 請求項１乃至１０のいずれかに記載の周波数可変フィルタと，
    高周波受信信号をダウンコンバートし，前記周波数可変フィルタにダウンコンバートされた受信信号を出力するダウンコンバートミキサと，
    前記ダウンコンバートされた受信信号を処理して前記周波数可変フィルタに前記入力設定値を供給する受信信号処理部とを有する受信装置。
JP2012506657A 2010-03-23 2010-03-23 周波数可変フィルタ Expired - Fee Related JP5423875B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/002025 WO2011117911A1 (ja) 2010-03-23 2010-03-23 周波数可変フィルタ

Publications (2)

Publication Number Publication Date
JPWO2011117911A1 JPWO2011117911A1 (ja) 2013-07-04
JP5423875B2 true JP5423875B2 (ja) 2014-02-19

Family

ID=44672514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012506657A Expired - Fee Related JP5423875B2 (ja) 2010-03-23 2010-03-23 周波数可変フィルタ

Country Status (3)

Country Link
US (1) US8482344B2 (ja)
JP (1) JP5423875B2 (ja)
WO (1) WO2011117911A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8982741B2 (en) 2012-05-11 2015-03-17 Intel Corporation Method, system and apparatus of time-division-duplex (TDD) uplink-downlink (UL-DL) configuration management
US8872580B2 (en) 2012-07-16 2014-10-28 King Fahd University Of Petroleum And Minerals Reconfigurable high-order integrated circuit filters
US9647638B2 (en) 2014-07-15 2017-05-09 Qualcomm Incorporated Architecture to reject near end blockers and transmit leakage
US10267896B1 (en) * 2014-08-21 2019-04-23 National Technology & Engineering Solutions Of Sandia, Llc Variable bandwidth filter
JP6560053B2 (ja) * 2015-08-04 2019-08-14 ラピスセミコンダクタ株式会社 フィルタ回路及び無線受信機
JP2019041155A (ja) * 2017-08-22 2019-03-14 富士通株式会社 Ｏｔａ回路及びフィルタ
CN110311650B (zh) * 2019-06-26 2023-05-02 湖南国科微电子股份有限公司 低通滤波电路、低通滤波器以及cmos芯片
CN113067663B (zh) * 2021-03-23 2023-03-10 海能达通信股份有限公司 一种通信方法、系统及相关设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359543A (ja) * 2001-06-01 2002-12-13 Matsushita Electric Ind Co Ltd フィルタ回路及びそれを用いた移動体通信装置
US20050179505A1 (en) * 2004-02-13 2005-08-18 Infineon Technologies Ag Method and apparatus for tuning a filter
WO2007058012A1 (ja) * 2005-11-17 2007-05-24 Mitsumi Electric Co., Ltd. フィルタ調整方法及びフィルタ調整装置並びにフィルタ回路
JP2008085454A (ja) * 2006-09-26 2008-04-10 Nec Electronics Corp 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139607A (ja) 1994-11-14 1996-05-31 Sanyo Electric Co Ltd デルタシグマ変調器のａｌｃ回路
JP3361021B2 (ja) * 1996-12-16 2003-01-07 株式会社東芝 フィルタ回路
JP2000341089A (ja) 1999-05-28 2000-12-08 Mitsubishi Electric Corp フィルタ回路
JP2005295460A (ja) 2004-04-05 2005-10-20 Sony Corp フィルタ回路
JP4193066B2 (ja) * 2005-04-28 2008-12-10 日本電気株式会社 無線用フィルタ回路およびノイズ低減方法
JP2009033323A (ja) * 2007-07-25 2009-02-12 Fujitsu Microelectronics Ltd カットオフ周波数調整方法、ＧｍＣフィルタ回路及び半導体装置
US7876147B1 (en) * 2008-06-09 2011-01-25 Marvell International Ltd. Background offset cancellation scheme for continuous time gm-C filters
US7852147B1 (en) * 2009-07-09 2010-12-14 Broadcom Corporation Autocalibrated controlled MOS switches and applications thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359543A (ja) * 2001-06-01 2002-12-13 Matsushita Electric Ind Co Ltd フィルタ回路及びそれを用いた移動体通信装置
US20050179505A1 (en) * 2004-02-13 2005-08-18 Infineon Technologies Ag Method and apparatus for tuning a filter
WO2007058012A1 (ja) * 2005-11-17 2007-05-24 Mitsumi Electric Co., Ltd. フィルタ調整方法及びフィルタ調整装置並びにフィルタ回路
JP2008085454A (ja) * 2006-09-26 2008-04-10 Nec Electronics Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPWO2011117911A1 (ja) 2013-07-04
US20130009699A1 (en) 2013-01-10
US8482344B2 (en) 2013-07-09
WO2011117911A1 (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5423875B2 (ja) 周波数可変フィルタ
US7002403B2 (en) Transconductance/C complex band-pass filter
US6917789B1 (en) Adaptive radio transceiver with an antenna matching circuit
US8565349B2 (en) Frequency and Q-factor tunable filters using frequency translatable impedance structures
US8014719B2 (en) Adaptive radio transceiver with a power amplifier
US9124246B2 (en) Baseband processing circuitry
US7266351B2 (en) Transconductance / C complex band-pass filter
US9013234B2 (en) Transconductance adjustment circuit, circuit device, and electronic apparatus
US7826565B2 (en) Blocker performance in a radio receiver
JP2019041155A (ja) Ｏｔａ回路及びフィルタ
JP3720333B2 (ja) スイッチトキャパシタ・フィルタおよびディジタル無線受信機
Stehr et al. A fully differential CMOS integrated 4th order reconfigurable GM-C lowpass filter for mobile communication
US20120049920A1 (en) Iq signal generation circuit
JP2014060620A (ja) コンプレックスバンドパスフィルタ
JP2014204286A (ja) 多段能動フィルタ、及び受信装置
JP2010021826A (ja) 半導体集積回路
Moritz et al. Programmable analogue baseband filters for software defined and cognitive radio
JP4618759B2 (ja) 単一チップｃｍｏｓ送信機／受信機およびその使用方法
JP4705443B2 (ja) 受信システム
Hizon et al. A reconfigurable FGMOS based OTA-C filter
Yoo Design of analog baseband circuits for wireless communication receivers
Matei et al. A programmable band-select filter for digital if software defined radio receivers
JP5053312B2 (ja) ミキサ回路
JP2004312544A (ja) 周波特性制御回路及びそれを備える半導体回路装置
JP2005287078A (ja) スイッチトキャパシタ・フィルタおよびディジタル無線受信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Ref document number: 5423875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees