WO1995004401A1 - Circuit filtrant - Google Patents

Circuit filtrant Download PDF

Info

Publication number
WO1995004401A1
WO1995004401A1 PCT/JP1994/001234 JP9401234W WO9504401A1 WO 1995004401 A1 WO1995004401 A1 WO 1995004401A1 JP 9401234 W JP9401234 W JP 9401234W WO 9504401 A1 WO9504401 A1 WO 9504401A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
emitter
source
grounded
circuit
Prior art date
Application number
PCT/JP1994/001234
Other languages
English (en)
French (fr)
Inventor
Takuji Yamamoto
Naoki Kuwata
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to EP94921821A priority Critical patent/EP0663723B1/en
Priority to DE69426061T priority patent/DE69426061T2/de
Publication of WO1995004401A1 publication Critical patent/WO1995004401A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45018—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors have added cross couplings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45034—One or more added reactive elements, capacitive or inductive elements, to the amplifying transistors in the differential amplifier

Definitions

  • the present invention relates to a filter circuit suitable for integrated circuit formation, for example, comprising a transistor or a field effect transistor for controlling a frequency band in a signal receiver amplifier circuit in an optical communication system.
  • a plurality of filter circuits are used according to purposes.
  • an equalizing amplifier circuit requires a low-pass filter circuit to obtain an optimum frequency band and an optimum cutoff characteristic determined by a balance between waveform interference and a noise band
  • a timing clock amplifier circuit requires a low-pass filter circuit. Therefore, a low-pass filter circuit, a high-pass filter circuit, and a band-pass filter circuit are needed to suppress jitter caused by circuit noise and to prevent malfunction due to harmonic components.
  • the transmission speed of optical communication systems has been increased, 2.4 Gb / s systems have already been put into practical use, and development of systems of about 5 GbZs to 1 O GbZs has been urgently required.
  • the operable frequency of the filter circuit applied to the above-mentioned amplifier circuit also needs to be from several GHz to 10 GHz.
  • the cutoff frequency and A filter circuit with a variable center frequency is required.
  • the circuits that make up the optical communication system have evolved from discrete circuits to integrated circuits, and the technology of integrating analog and digital circuits on the same semiconductor chip has also been put into practical use. It is desirable that the filter circuit be compatible with such technology. An active filter circuit can meet such a demand.
  • the first active filter circuit was developed with an operational amplifier and a CR circuit. This is because the circuit can be easily designed by taking advantage of the high gain of the operational amplifier and the characteristics of very high input impedance and low output impedance.
  • the operational amplifier has a narrow usable band and cannot be applied to the high-speed system described above. Therefore, the importance of the technology of constructing an active filter circuit using a broadband active element is increasing.
  • a filter circuit that can change the frequency band of the circuit over a wide range is required.
  • FIG. 48 is a diagram showing a configuration example of an optical signal receiving unit in the optical communication system as described above.
  • 1 is a light receiving element
  • 2 is an equalizing amplifier
  • 3 is a slice amplifier.
  • 4 are timing extraction circuits
  • 5 is a filter
  • 6 is a limiter amplifier circuit
  • 7 is an identification circuit.
  • the light receiving element 1 converts an optical signal into an electric signal
  • the equalizing amplifier circuit 2 linearly amplifies the electric signal converted by the light receiving element 1 to a predetermined amplitude.
  • the circuit 3 is for slicing the signal amplified by the equalizing amplifier circuit 2.
  • the timing extraction circuit 4 extracts the frequency timing of the signal amplified by the equalization amplification circuit 2 and outputs a clock, and the filter 5 ′ reduces noise included in the clock. Is the limit
  • the evening amplifier circuit 6 amplifies the mouthpiece that has passed through the filter 5 to a predetermined amplitude.
  • the discrimination circuit 7 discriminates the data signal amplified by the slice amplification circuit 3 using the clock signal amplified by the limiter amplification circuit 6, and outputs data.
  • optical signal receiving section By configuring the optical signal receiving section as described above, it is possible to amplify a signal that has been degraded due to transmission over a long distance in an optical communication system.
  • the equalizing amplifier circuit 2 if the frequency band is too wide, the noise band will be widened and the S / N ratio will be poor. Conversely, if the frequency band is too narrow, waveform interference will increase. However, the receiving sensitivity deteriorates.
  • the equalizing amplifier circuit 2 has an optimum frequency band according to the applied transmission speed due to the balance between the noise band and the waveform interference, so that the equalizing amplifier circuit 2 has good characteristics in the integrated circuit.
  • An active low-pass filter is required.
  • the limiter amplifier circuit 6 is designed to suppress jitter caused by noise of the limiter amplifier circuit and to prevent malfunction of the circuit due to harmonic components accompanying the limiter amplification.
  • a tuning characteristic is required, and an active filter circuit such as a low-pass filter circuit, a high-pass filter circuit, or a band-pass filter circuit is required to realize the tuning characteristic in the integrated circuit.
  • a frequency band variable filter circuit capable of changing the characteristics so as to cope with the fluctuation of the band due to the fluctuation of the manufacturing of the integrated circuit constituting each of the above-described amplifier circuits or unexpected peaking is required. become.
  • FIG. 49 shows a conventional active low-pass filter circuit.
  • T 17 a and T 17 b are transistors serving as input transistors
  • T 18 a and T 18 18b is a transistor that forms a resistor that determines the cutoff characteristic and is an output transistor.
  • T19a and T1'9b are transistors that form a capacitor that determines the cutoff characteristic.
  • R18a and R1 8b is a resistor for converting an input voltage to a current
  • R19a and R19b are resistors for converting a current to a voltage to generate an output voltage.
  • the circuit shown in FIG. 49 is composed of the first order of RC based on the resistance with the transistors 18a and T18b and the capacitance with the transistors T19a and Tl9b. A filter circuit having a cutoff characteristic is obtained.
  • the resistance in view of the transistors T18a and T18b is the current amplification constant of the transistor T18a and T18b / 3. If T is large enough, the emitter resistance is re, and the capacitance that allows for the transistors T19a and T19b is the connection point of the emitters of the transistors T19a and T19b. since but a virtual ⁇ over scan, the junction capacitance C JE junction capacitance C JC :, E Mi jitter junction of the collector junction, and since the sum of E Mi jitter diffusion capacitance C d, the cutoff frequency f c following Is given by
  • the filter circuit shown in FIG. 49 uses the fact that C d (C D »C JE, C JC holds in a normal bias) is proportional to the emitter current.
  • This circuit is a balanced circuit that applies an input voltage between the bases of the transistor Tl7a and the transistor T17b, and takes out the output from the collector of the transistor T18a and the transistor T18b.
  • transistor Apply an input voltage between the base of T17a or the transistor T17b and the ground; apply an input voltage between the collector of the transistor T18a or the transistor T18b and the ground and obtain an unbalanced circuit.
  • one of the input and output can be used as a balanced circuit and the other as an unbalanced circuit.
  • the circuit shown in Fig. 49 is a primary filter circuit (having primary cutoff characteristics)
  • a secondary filter circuit having secondary cutoff characteristics
  • a circuit having the same configuration as that shown in Fig. 49 is connected in cascade, or a coil (L) and a capacitor (C) are used to realize a second-order characteristic with an LCR filter circuit.
  • the primary active filter circuit is cascaded as in the former case, there is a problem that the cut-off frequency is reduced.
  • the filter shown in FIG. Since it is necessary to add a voltage shift circuit to the circuit, there is a problem that the circuit scale of the filter circuit becomes large.
  • FIG. 50 to FIG. 52 are diagrams showing configuration examples of a conventional band variable filter circuit.
  • the bases of transistors 501a and 501b forming a differential pair are connected to the emitters of the cascode transistors 401a and 401b, and the cascode The frequency band is obtained by using the emitter resistance of the transistors 401 a and 401 b and the rejection of the differential pair transistors 501 a and 501 b by the emitter diffusion capacitance C d (c IE).
  • Configuration example of the circuit that controls It is. .
  • the frequency band of the filter circuit can be controlled by controlling the emitter current IE of the differential pair transistors 501 a 501 b by the variable current source 70 1 b.
  • the frequency band f of this filter circuit which is indicated by a band reduced by 3 dB, is the frequency band f of the circuit without a frequency band control circuit. It is determined by RC and the frequency band f CNTL with the frequency band control circuit.
  • C JE is the base of the differential pair transistor 501 a 501 b, and is the coupling capacitance between the emitters.
  • C JC is the base collector of the differential pair transistor 501 a 501 b. is between coupling capacitance
  • r e is the cascode transistor
  • the maximum frequency band f CNTL (MAX) and the minimum frequency band ⁇ CNTL ( M1N ) of the frequency band control circuit can be expressed by the following equations, respectively.
  • the frequency band control circuit is configured such that CNTCNT L (MIN) f ORG and f CNTL (MA) from these equations, the frequency band f of the entire circuit can be expressed as
  • FIG. 51 shows an example of a result obtained by simulating the frequency band variable characteristics of the above-described circuit by SPIC E, and FIG.
  • the frequency band can be narrowed by increasing the emitter current IE.
  • the filter circuit shown in Fig. 52 uses the transistor transition frequency ⁇ ⁇ ⁇ (frequency at which the current amplification factor when the emitter is grounded is 1) Is dependent on the collector current of the transistor, the two differential pairs are connected in parallel, and the distribution ratio of the current flowing through both is controlled by the current value variable circuit, thereby reducing the frequency band. It is a configuration example in which control is performed.
  • the frequency band f of the entire circuit becomes ⁇ ⁇ f ⁇ f CNTL (MA x). ( ⁇ F. RC ), and the maximum frequency band deteriorates compared to the case without the control circuit, and the frequency band variable width There is a problem that it is difficult to control over a wide range.
  • the present invention has been made in view of the above problems, and is applicable to an integrated circuit having a secondary cutoff characteristic that can stably change a frequency band over a wide range without deteriorating a maximum frequency band of the entire circuit.
  • the purpose is to provide a filter circuit. Disclosure of the invention
  • the present invention is configured such that one end is connected to the first transistor whose base or gate is grounded at a high frequency via the first resistor, and the other end is connected to the emitter or source of the first transistor.
  • High frequency grounded second resistor And a capacitor, and a circuit that receives a current at a connection point between the second resistor, the capacitor and the first transistor, and outputs a collector or drain current of the first transistor.
  • the present invention provides a method in which a base or a gate is connected to one end of a first resistor, a collector or a drain is grounded at a high frequency through an impedance including zero ohms, and a current equivalent to an emitter or a source is provided.
  • a first transistor connected to a power source, a second resistor and a capacitor connected at one end to an emitter or source of the first transistor and the other end to a high frequency ground.
  • the circuit has a circuit in which a voltage applied to the other end of the resistor is input and a voltage of an emitter or a source of the first transistor is output.
  • the present invention provides a first transistor in which a base or a gate is grounded at a high frequency via a first resistor, and a collector or a drain is grounded at a high frequency via an impedance including zero ohms; One end is connected to the emitter or source of the first transistor and the other end is connected to the second resistor whose other end is grounded at high frequency and the emitter or source of the first transistor It is characterized by comprising a circuit having a capacitor and having a current at a connection point between the emitter and the source of the second resistor and the first transistor as an input, and a current at the other end of the capacitor as an output.
  • the present invention provides a circuit in which a base or a gate is grounded at a high frequency via a first resistor, a collector or a drain is grounded at a high frequency via an impedance including zero ohms, and is equivalent to an emitter or a source.
  • a capacitor having one end connected to the emitter or source of the evening, and a voltage applied to the other end of the capacitor as an input. It has a circuit that outputs the source voltage or the source voltage.
  • the present invention provides a first transistor having a base or gate grounded at a high frequency via a first resistor, and a collector or drain grounded at a high frequency via an impedance including zero ohms.
  • a capacitor connected at one end to the emitter or source of the first transistor and grounded at the other end at high frequency, and a second resistor connected at one end to the emitter or source of the first transistor And a circuit that receives a current at a connection point between the capacitor and the emitter or source of the first transistor as an input and outputs a current at the other end of the second resistor.
  • the present invention provides a base or gate grounded at a high frequency via a first resistor, a collector or a drain grounded at a high frequency via an impedance including zero ohms, and an equivalent of an emitter or a source.
  • a first transistor connected to a current source, a capacitor connected at one end to an emitter or source of the first transistor, and the other end grounded at a high frequency;
  • a second resistor having one end connected to the emitter or the source of the first transistor, the voltage applied to the other end of the second resistor as an input, and the emitter or the source of the first transistor being input. It is characterized by having a circuit that outputs voltage.
  • the present invention provides a first transistor in which a base or a gate is grounded at a high frequency via a first resistor, and a collector or a drain is grounded at a high frequency via an impedance including zero ohms, A capacitor connected at one end to the emitter or source of the first transistor and having the other end grounded at a high frequency; and providing a current at the connection point between the capacitor and the emitter or source of the first transistor.
  • the circuit is characterized by having a circuit that takes as input an output of an emitter or source voltage of the first transistor.
  • the present invention also provides a first transistor having a base or a gate grounded at a high frequency via a first resistor, and an equivalent current source connected to an emitter or a source, and a first transistor. And a capacitor having one end connected to the emitter or the source of the first transistor, and a circuit that receives the voltage applied to the other end of the capacitor as an input and outputs the collector or drain current of the first transistor as an output.
  • collector or drain and the base or gate are grounded at a high frequency to the base or gate of the first transistor through an impedance including zero-mode, and are equivalent to the emitter or source.
  • the emitter or source of the second transistor to which a variable current source is connected may be connected.
  • the collector or drain is grounded at a high frequency to the base or gate of the first transistor by impedance including zero ohms, and an equivalent variable current source is connected to the emitter or source.
  • the emitter or source of the second transistor may be connected, and the voltage applied to the base or source of the second transistor may be used as the input.
  • the present invention relates to a frequency band variable filter circuit used in a signal receiving unit or the like of an optical communication system, wherein the signal path switching unit switches a signal transmission path of an input signal by changing an applied control voltage;
  • the transmission path is characterized by comprising a frequency band control unit having a different band variable width, and a cascode transistor whose emitter or source is connected to the signal path switching unit via the frequency band control unit.
  • the present invention provides a signal path switching unit comprising: an emitter or a source-grounded transistor having an emitter or a source grounded through a resistor including zero ohm; and a collector or a drain of the emitter or the source-grounded transistor.
  • a frequency band control unit connected to the collector or drain of the transistor, and a frequency band control circuit connected to the collector or drain of the transistor.
  • the cascode transistor consists of an emitter or a source connected to the collector or drain of the transistor via a resistor, and an emitter or a source grounded. It is characterized in that a signal voltage is applied to the base or gate of the transistor and a control voltage is applied to each base or gate of the transistor.
  • the present invention provides an emitter or a source-grounded transistor whose emitter or source is grounded via a resistor including zero ohms, a transistor, a resistor, a frequency band control circuit, and a cascode transistor.
  • a constant current source connected to the junction between the transistor and the resistor, an emitter or a source connected to the emitter or the source via a resistor, a transistor, a resistor, and a frequency band control circuit, respectively.
  • a cascode transistor differential pair configuration is whose emitter or source is grounded via a resistor including zero ohms, a transistor, a resistor, a frequency band control circuit, and a cascode transistor.
  • the present invention provides a signal path switching unit comprising an emitter or a source-grounded transistor grounded via a resistor including zero ohm, and a base or gate for each of the emitter or the source-grounded transistor. It is characterized in that a signal voltage and a control voltage are applied to the control unit.
  • the present invention provides an emitter or a source-grounded transistor whose emitter or source is grounded via a resistor including zero ohms, a resistor, a frequency band control circuit, and a cascode transistor. It is characterized by an emitter or a source-grounded transistor connected to the constant current source via an emitter or source, a resistor, a frequency band control circuit, and a differential pair of cascode transistors.
  • a signal path switching unit is connected to a common emitter or a source of a transistor that forms a differential pair, and a collector or a drain is connected to a common emitter or a source of the transistor, respectively.
  • a collector or a drain is connected to a common emitter or a source of the transistor, respectively.
  • the collector or the drain is commonly connected to the emitter or the source of the cascode transistor, respectively, and the emitter or the source is connected to the collector or the drain of the transistor and the resistor, respectively, and A configuration having a cascade transistor in which a base or a gate is commonly connected to a bias power supply may be adopted.
  • an emitter or source-grounded transistor grounded through a resistor including zero ohms, a transistor, a resistor, a frequency band control circuit, and a power scat transistor are connected to the emitter or the source via a resistor, respectively.
  • a differential pair configuration of a constant current source, a transistor, a resistor, a frequency band control circuit, and a cascode transistor connected to a connection point between an emitter or a source-grounded transistor connected to a source and a resistor may be used.
  • each collector or drain is commonly connected to the emitter or source of the cascode transistor, and the emitter or source is connected to the collector or drain of the emitter or source grounded transistor, respectively.
  • a configuration having a cascode transistor connected to a resistor and having a base or a gate commonly connected to a bias power supply may be adopted.
  • an emitter or a source-grounded transistor having an emitter or a source grounded through a resistor including zero ohms, a resistor, a frequency band control circuit, and a cascode transistor are each fixed via a resistor.
  • a differential pair configuration of an emitter or source grounded transistor connected to the current source or emitter, a resistor, a frequency band control circuit, and a cascode transistor may be used.
  • the collector or the drain is connected in common to the emitter or the source of the power transistor of the differential pair configuration, and the emitter or the source is respectively connected to the emitter or the source of the differential pair configuration.
  • a cascade transistor having a differential pair configuration in which the collector or drain of the common source transistor is connected to a differential pair resistor and the base or gate is commonly connected to a bias power supply. Is also good.
  • the frequency band control units may be frequency band control units having different cutoff orders.
  • control voltage that enables a plurality of signal transmission paths to operate simultaneously may be applied to the control voltage applied to the frequency band variable circuit.
  • the frequency band variable circuits may be connected in cascade to control each band independently.
  • the frequency band control unit is a frequency band control unit having a different cutoff order, and a control voltage applied to the frequency band variable circuit is applied so that a plurality of signal transmission paths can operate simultaneously. You may do it.
  • frequency band control units may be frequency band control units having different cutoff orders, and frequency band variable circuits may be connected in cascade to control each band independently.
  • the frequency band control unit is a frequency band control unit having a different cutoff order, and a frequency band variable circuit is cascaded, and a plurality of signal transmission paths are simultaneously connected to a control voltage applied to the frequency band variable circuit.
  • an active second-order low-pass filter is provided. This makes it possible to configure a filter circuit, a second-order high-pass filter circuit, a second-order band-pass filter circuit, and a resonance circuit, which has the effect of making the cutoff frequency and resonance frequency variable over a wide range.
  • the use of the input capacitance of the transistor whose collector and emitter are grounded at a high frequency eliminates the need for using a capacitor of an individual component. Since this can be easily realized by an integrated circuit, the size of the system can be reduced and the performance of the system can be greatly improved.
  • FIGS. 1 (a) and 1 (b) are diagrams for explaining the first embodiment of the portion relating to the active filter in the present invention
  • FIGS. 2 (a) and 2 (b) are FIGS. 3A and 3B are diagrams for explaining a second mode of a portion related to the active filter in the present invention
  • FIGS. 3A and 3B are diagrams illustrating the active filter in the present invention, respectively.
  • FIGS. 4A and 4B are diagrams for explaining a third embodiment of the portion
  • FIGS. 4A and 4B are diagrams for explaining a fourth embodiment of the portion relating to the active filter in the present invention.
  • FIGS. 5 (a) and 5 (b) are diagrams for explaining the fifth embodiment of the part relating to the active filter in the present invention
  • FIGS. 6 (a) and 6 (a) (b) is a diagram for explaining the sixth embodiment of the portion related to the active filter in the present invention
  • FIGS. 7 (a) and (b) are the active type filters of the present invention, respectively.
  • the seventh state of the part of Phil FIGS. 8 (a) and 8 (b) are diagrams for explaining an eighth aspect of the portion relating to the active filter in the present invention
  • FIGS. FIG. 9 is a diagram for explaining a first embodiment of a portion relating to the active filter circuit of the present invention
  • FIG. 10 is a diagram illustrating a portion relating to the active filter circuit of the present invention.
  • FIG. 11 is a diagram for explaining a second embodiment of the present invention, and FIG. 11 is a diagram for explaining a third embodiment of a portion related to the active filter circuit of the present invention.
  • FIG. 12 is a diagram for explaining a fourth embodiment of the portion relating to the active filter circuit of the present invention, and FIG. 13 is a fifth embodiment of the portion relating to the active filter circuit of the present invention.
  • FIG. 14 is a diagram for explaining the embodiment, FIG. 14 is a diagram showing the original configuration of the circuit of FIG. 13, FIG. 15 is an active filter circuit of the present invention;
  • FIG. 16 is a diagram for explaining a sixth embodiment of such a portion, and FIG.
  • FIG. 16 is a diagram for explaining a seventh embodiment of a portion relating to an active filter circuit of the present invention.
  • G.17 is a diagram for explaining an eighth embodiment of the portion relating to the active filter circuit of the present invention
  • FI G.18 is a diagram which relates to the active filter circuit of the present invention.
  • FIG. 19 is a diagram for explaining a ninth embodiment of the portion, and FIG. 19 is a diagram for explaining a tenth embodiment of the portion relating to the active filter circuit of the present invention.
  • FIG. 20 is a diagram for explaining a first embodiment of the portion relating to the active filter circuit of the present invention, and
  • FIG. 21 is a diagram illustrating the first embodiment of the portion relating to the active filter circuit of the present invention.
  • FIG. 22 is a diagram for explaining an embodiment, and FIG. 22 is a diagram for explaining a thirteenth embodiment of a portion related to an active filter circuit of the present invention.
  • Fig. 24 is a diagram showing an equivalent circuit for obtaining impedance in anticipation of the emitter,
  • Fig. 24 is a diagram showing a first simulation result, and
  • Fig. 25 is a diagram showing a second simulation result.
  • FIG. 26 is a block diagram for explaining an aspect of a portion related to the frequency band variable filter circuit of the present invention.
  • FIG. 27 is a first embodiment of the frequency band variable filter circuit of the present invention.
  • FIG. 28 is a block diagram of a portion according to a second embodiment of the frequency band variable filter circuit of the present invention, and
  • FIG. Fig. 30 is a block diagram of a portion of a frequency band variable filter circuit according to a third embodiment of the present invention;
  • FIG. 30 is a block diagram of a portion of the frequency band variable filter circuit of the present invention according to a fourth embodiment;
  • FIG. 31 is a block diagram of a part of the fifth embodiment of the frequency band variable filter circuit of the present invention, and FIG.
  • FIG. 32 is a block diagram of the frequency band variable filter circuit of the present invention.
  • FIG. 33 is a block diagram of a portion according to the sixth embodiment, FIG. 33 is a block diagram of a portion of the frequency band variable filter circuit according to the seventh embodiment of the present invention, and
  • FIG. 34 is a block diagram of the present invention.
  • FIG. 35 is a block diagram of a portion of the frequency band variable filter circuit according to the eighth embodiment of the present invention, and FIG. 35 is a block diagram of a portion of the frequency band variable filter circuit of the ninth embodiment of the present invention.
  • FI G. 36 is the frequency band variable filter of the present invention.
  • FIG. 37 is a block diagram of a portion related to the tenth embodiment of the evening circuit, and FIG.
  • FIG. 38 is a diagram for explaining frequency characteristics as an embodiment.
  • FIG. 38 is a circuit configuration diagram of a first embodiment of a frequency band variable filter circuit of the present invention
  • FIG. ), (b) and (c) are diagrams for explaining the frequency characteristics of the frequency band variable filter circuit according to the first and second embodiments of the present invention.
  • FIG. 38 is a diagram showing a specific configuration example of a cascade connection of the embodiment shown in 38
  • FIG. 41 is a diagram showing a specific example of a second embodiment of the frequency band variable filter circuit of the present invention
  • FIG. 42 is a diagram showing an example of a result of a simulation by SPI CE.
  • FIG. 43 is a diagram showing a fifth embodiment of the frequency band variable filter circuit of the present invention.
  • FIG. 44 is a diagram showing a specific example, and FIG. 44 is a diagram showing an example of a result obtained by simulating the circuit shown in FIG. 43 by SPI CE, and FIG. This is a specific example of the 10th embodiment of the frequency band variable filter circuit.
  • Fig. 47 is a diagram showing an example of the result obtained by simulating the circuit shown in G.45 by SPICE.
  • FI G.47 (a) and (b) are diagrams each showing a configuration example of the current source.
  • FIG. 48 is a diagram showing a configuration example of an optical signal receiving unit in an optical communication system
  • FIG. 49 is a diagram showing an example of a conventional active filter circuit
  • FIG. 5 is a diagram showing a first conventional example related to a frequency band variable filter circuit
  • FIG. 51 is a diagram showing a result of simulation by SPICE
  • FIG. 52 is a diagram showing a frequency band variable filter circuit.
  • FIG. 9 is a diagram showing a second conventional example.
  • FIG. 1 is a diagram for explaining a first embodiment of the present invention
  • FIG. 1 (a) is a diagram showing a configuration of a second-order low-pass filter circuit
  • FIG. 1 (b) is a diagram. It is a figure showing the equivalent circuit.
  • T1 is a transistor that forms an inductance
  • 13 ⁇ 41 and 13 ⁇ 42 are resistors
  • C1 is a capacitor.
  • the current flowing into the resistor R2 and the capacitor C1 is input, and the current flowing out of the collector of the transistor T1 is output, and the current transfer function of the circuit shown in FIG. Determine using G.23.
  • FIG. 23 is an illustration of an equivalent circuit for obtaining an impedance in anticipation of the emission of the transistor T1 in FIG. 1 (a).
  • R 1 is the same resistance as R 1 in FI G. 1 (a)
  • Z 7 ⁇ is the base resistor in the 7 ⁇ equivalent circuit of the transistor. It is the impedance of the sunset.
  • g m is the transconductance of the transistor
  • V is the terminal voltage of the Z 7 ⁇
  • g m ⁇ V is the collector current source transistor.
  • Is the emitter current amplification factor, and R is the resistance value of the resistor R1.
  • Rn the resistance value of the resistor RN Rn, the capacitance of the capacitor CN and C n.
  • Equation (1) R is set to 1 / g m , and usually holds 1> 1 // 3.
  • equation (2) By applying, the following equation is approximately established in the frequency range of 1 >> ( ⁇ / ⁇ ) 2 .
  • the equivalent element forming Z E in FIG. 23 is the equivalent inductance of the value given by the following equation.
  • the circuit shown in FIG. 1 (a) is a low-pass filter circuit having a secondary cut-off characteristic using current as input and output.
  • the filter circuit of the first aspect of the present invention by realizing the characteristics of the coil by the transistor, the LCR low band having the second-order cut-off characteristics using current as input / output is provided.
  • the filter circuit can be configured without using the individual component coil (L), which has the advantage that a secondary low-pass filter circuit that inputs and outputs current can be very easily integrated.
  • the equivalent circuits shown in FIGS. 2 (b) to 8 (b) used in the following description are the circuits shown in FIGS. 2 (a) to 8 (a), respectively.
  • the transistor is replaced with an equivalent inductance.
  • FIG. 2 is a diagram for explaining the second embodiment of the present invention.
  • FIG. 2A is a diagram illustrating a configuration of a second-order low-pass filter circuit
  • FIG. 2B is a diagram illustrating an equivalent circuit thereof.
  • T7 is a transistor that forms an inductance
  • R10 and R11 are resistors
  • C5 is a capacitor
  • CCS3 is a constant current source.
  • the circuit shown in FIG. 2 (a) is a low-pass filter circuit having a second-order cutoff characteristic using voltage as input and output.
  • the filter circuit according to the second aspect of the present invention similarly to the first aspect, by realizing the characteristic of the coil by the transistor, the secondary cutoff using the voltage as the input / output
  • An LCR low-pass filter circuit with characteristics can be configured without using individual component coils, which makes it possible to very easily integrate a secondary low-pass filter circuit that uses voltage as input and output.
  • the collector of the transistor T7 is connected to the power supply V CC.
  • a second-order low-pass filter circuit is possible even if impedance is interposed.
  • the equivalent inductance is no longer R! OZWT, so the band that can be used as a second-order low-pass filter is narrow.
  • FIG. 3 is a diagram for explaining a third embodiment of the present invention
  • FIG. 3 (a) is a diagram showing a configuration of a secondary high-pass filter circuit.
  • (b) is a diagram showing an equivalent circuit thereof.
  • T 2 is a transistor that forms an inductance
  • R 3 and R 4 are resistors
  • C 2 is a capacitor.
  • the circuit shown in FIG. 3 (a) is a high-pass filter circuit having a secondary cut-off characteristic using current as input and output.
  • the LCR high-pass filter circuit having the secondary cut-off characteristics with current input / output is provided. This is advantageous in that a high-pass filter circuit using current as input and output can be very easily integrated into a circuit.
  • a certain impedance may be interposed between the collector of the transistor T2 and the power supply or GND, but it should be noted that the usable band is narrowed.
  • FIG. 4 is a diagram for explaining a fourth embodiment of the present invention
  • FIG. 4 (a) is a diagram showing a configuration of a second-order high-pass filter circuit.
  • T 8 forms an inductance In Rungis, R12 and R13 are resistors, C6 is a capacitor, and CCS4 is a constant current source.
  • circuit shown in FIG. 4 (a) is a high-pass filter circuit with secondary cut-off characteristics using voltage as input and output.
  • the LCR high-pass filter circuit having a secondary cut-off characteristic using voltage as input / output.
  • the LCR high-pass filter circuit can be configured without using individual component coils, and this has the advantage that a high-frequency filter circuit that inputs and outputs voltage can be very easily integrated.
  • a certain impedance may be interposed between the collector of the transistor T8 and the power supply V CC, but it should be noted that the usable band is narrowed.
  • FI G. 5 is a diagram for explaining a fifth aspect of the present invention
  • FI G. 5 (a) is a diagram showing a configuration of a second-order band-fill ⁇ evening circuit
  • FI G. 5 (b) is a diagram showing an equivalent circuit thereof.
  • T3 is a transistor that forms an inductance
  • R5 and R6 are resistors
  • C3 is a capacitor.
  • the circuit shown in FIG. 5 (a) is a band-pass filter circuit having a second-order cutoff characteristic that inputs and outputs currents.
  • the LCR bandpass filter circuit having the secondary cut-off characteristic with the current input / output can be individually realized. It can be configured without using component coils, and this has the advantage that a second-order bandpass filter circuit that inputs and outputs current can be very easily integrated.
  • a certain impedance may be interposed between the collector of the transistor T3 and the power supply V CC, but it should be noted that the usable band is narrowed.
  • FIG. 6 is a diagram for explaining a sixth embodiment of the present invention
  • FIG. 6 (a) is a diagram showing a configuration of a secondary bandpass filter circuit
  • FIG. 6 (b) is a diagram showing an equivalent circuit thereof.
  • T 9 is the inductance forming inductance.
  • R14 and R15 are resistors
  • C7 is a capacitor
  • CCS5 is a constant current source.
  • the circuit shown in FIG. 6 (a) is a band-pass filter having secondary cut-off characteristics using voltage as input and output.
  • the LCR band filter circuit having a second-order cut-off characteristic using voltage as input / output.
  • the LCR band filter circuit having a second-order cut-off characteristic using voltage as input / output.
  • a certain impedance may be interposed between the collector of the transistor T9 and the power supply V CC, but it should be noted that the usable band is narrowed.
  • FIG. 7 is a diagram for explaining a seventh embodiment of the present invention
  • FIG. 7 (a) is a diagram showing a circuit constituting a resonator
  • FIG. 7 (b) is a diagram It is a figure showing the equivalent circuit.
  • T 4 is a transistor that forms inductance
  • R 7 is a resistor
  • C 4 is a capacitor.
  • circuit shown in FIG. 7 (a) is a resonator that inputs current and outputs voltage.
  • the filter circuit of the seventh aspect of the present invention by realizing the characteristics of the coil with the transistor, the current input-voltage output LCR resonator can be used as the coil of the individual component. This has the advantage that a current input-voltage output resonator can be very easily integrated into an integrated circuit.
  • a certain impedance may be interposed between the collector of the transistor T4 and the power supply V CC, but it should be noted that the usable band is narrowed.
  • FIG. 8 is a diagram for explaining an eighth embodiment of the present invention
  • FIG. 8 (a) is a diagram showing a circuit constituting a resonator
  • FIG. It is a figure showing an equivalent circuit.
  • T 10 is a transistor that forms an inductance
  • R 16 is a resistor
  • C 8 is a capacitor
  • CCS 6 is a constant current source. It is.
  • the circuit shown in FIG. 8 (a) is a resonator in which a voltage is input and a current is output, contrary to the resonator circuit shown in FIG. 7 (a).
  • the voltage-input / current-output LCR resonator can be used as the coil of the individual component.
  • the resonator can be configured without using it, and this has the advantage that the resonator can be very easily integrated.
  • FIG. 9 is a diagram for explaining a first embodiment of a portion related to the active filter circuit of the present invention.
  • T5 is an input transistor
  • T6 is an output transistor
  • R8 and R9 are resistors.
  • the input terminal of the FI G.1 (a), FI G.3 (a), or FI G.5 (a) circuit is connected to the collector of the transistor T5, and FI is connected to the emitter of the transistor T6.
  • the output terminal of the circuit of G.1 (a) or FI G.3 (a) or FI G.5 (a) is connected.
  • the directions of I in and I out are ignored,
  • a second-order low-pass filter circuit, a second-order high-pass filter circuit, and a second-order band-pass filter circuit can be represented by the following current transfer function. Can be easily realized by a practical circuit by converting to a voltage transfer function, which can greatly improve the performance of systems such as optical communication systems and reduce the size of the system. There is.
  • FIG. 10 is a diagram for explaining a second embodiment of the portion relating to the active filter circuit of the present invention.
  • T 5 is an input transistor
  • T 4 is Transistors forming inductance
  • R8 and R7 are resistors
  • C4 is a capacitor.
  • the circuit shown in FIG. 10 is obtained by connecting the input terminal of the circuit shown in FIG. 7 (a) to the collector of the transistor T5.
  • the resonance circuit represented by the transfer impedance equation (22) can be converted from a transfer function to a voltage transfer function as described above.
  • the above-described resonance circuit can be easily realized by a practical circuit.
  • FIG. 11 is a diagram for explaining a third embodiment of the active filter circuit of the present invention.
  • T 10 is a transistor forming inductance and T 11 is a transistor.
  • R 16 and 17 are resistors
  • C 8 is a capacitor
  • CCS 6 is a constant current source.
  • the transmission admittance of the resonance circuit in the above-mentioned eighth aspect of the present invention is expressed by the following equation (22). It can be converted to a function, which makes it possible to easily realize the above-described resonance circuit with a practical circuit.
  • FIG. 12 is a diagram for explaining the fourth embodiment of the active filter circuit of the present invention.
  • T5a and T5b denote input transistor circuits and T6 a and T6b are output transistors, R8a, R8b, R9a and R9b are resistors, and CCS1a, CCS1b and CCS2 are constant current sources.
  • the input terminals of the circuit shown in FIG. 1 (a), FIG. 3 (a), or FIG. 5 (a) are connected to the collectors of the transistors T5a and T5b.
  • the output terminals of the circuits shown in Fig. 1 (a), Fig. 3 (a), or Fig. 5 (a) are connected to the emitter of 6b, respectively.
  • the circuit shown in FIG. 1 (a), FIG. 3 (a), or FIG. 5 (a) are connected to the emitter of 6b, respectively.
  • the collector currents of the transistor T5a and the transistor T5b also have the same amplitude and opposite phases, and the collector voltage Vout of the transistor T6a and the collector voltage Vout * of the transistor T6b have the same amplitude and opposite phases. Therefore,
  • the circuit shown in FIG. 12 converts the current transfer function into a voltage transfer function in the same manner as the circuit shown in FIG. Since the second-order low-pass filter circuit, second-order high-pass filter circuit, and second-order band filter circuit described in Sections 3 and FI G.5 can be easily realized with practical circuits, optical communication systems, etc. This has the effect of greatly improving the performance of the amplifier installed in the system and reducing the size of the system.
  • the circuit shown in FIG. 12 uses the bases of the transistors T5a and T5b as input terminals and the collectors of the transistors T6a and T6b as output terminals as described above. If a balanced filter circuit can be configured, and the base of the transistor T5a or T5b is used as the input terminal and the collector of the transistor T6a or T6b is used as the output terminal, balanced input-unbalance An output fill circuit can be configured.
  • a balanced output filter circuit can be configured, and the transistor T5a or transistor If one of the bases of the transistor T5b is used as an input terminal and the other base is alternately grounded, and the collector of the transistor T6a or the transistor T6b is used as the output terminal, unbalance-unbalance will occur.
  • a balanced filter circuit can be configured.
  • the constant current sources CCS 1 a and CCS 1 b supply a bias current to the output transistor and the transistor that forms the inductance in the black box in the circuit shown in FI G. 12. This is to expand the dynamic range of the circuit shown in G.12.
  • FIG. 13 is a diagram for explaining the fifth embodiment of the active filter circuit of the present invention.
  • T4a and T4b form the inductance of the transistor
  • R8a, R8b, R7a and R7b are resistors
  • C4 ' is a capacitor
  • CCS la, CCS 1b and CCS 2 is a constant current source.
  • the circuit shown in FIG. 13 is a circuit in which the input terminals of the circuit of FIG. 7 are connected to the collectors of the input transistors T 5 a and T 5 b.
  • the circuit shown in FIG. 14 is the same as that shown in FIG. 14, considering that the input transistors T 5 a and T 5 b are a differential amplifier driven by the constant current source CCS 2. Circuits of the capacitors C 4 a and C 4 b in 14 are circuit-converted.
  • the AC components of the collector voltage between the input transistor T5a and the input transistor T5b in FIG. 14 become equal in phase and opposite in phase, and flow through the capacitor C4a and the capacitor C4b.
  • the AC component also has the same amplitude and opposite phase. Therefore, no current flows between the connection point of the capacitors C4a and C4b and the ground, and the current distribution of the circuit does not change even if this connection point is not connected to the ground.
  • the portions of capacitors C 4 a and C 4 b in 14 can be replaced with capacitors C 4 ′ in FIG. 13. Here, capacitors C 4 a and C 4 b in FI G. If the sum of the quantities is C 4.
  • the capacitance of the capacitor C 4 ′ in FIG. 13 is C 42, then the voltage transfer function of the circuit shown in FIG. 13 and the voltage transfer function of the circuit shown in FIG.
  • the transmission impedance will have the same frequency characteristics.
  • the resonator described in FIG. 7 can be easily realized with a practical circuit, particularly an integrated circuit.
  • the circuit shown in Fig. 13 is also used as a balanced filter circuit, a balanced-unbalanced filter circuit, an unbalanced-balanced filter circuit, and an unbalanced filter circuit, like the circuit shown in Fig. 12 It is possible.
  • the constant current sources CCS 1a and CCS 1b are for expanding the dynamic range of the circuit shown in FIG.
  • FIG. 15 is a diagram for explaining a sixth embodiment of a portion related to the active filter circuit of the present invention.
  • T 7 a and T 7 b are R10a
  • R10b and R1 ⁇ are resistors
  • C5 ' is a capacitor
  • CCS3a and CCS3b are transistors that serve as both an input transistor and a transistor that forms an inductance. It is a constant current source.
  • the circuit shown in FIG. 15 uses two circuits shown in FIG. 2 and applies a voltage of opposite phase with equal amplitude to the base of each transistor, and emits the emitter of each transistor. This is a circuit conversion of the parallel circuit part of the capacitor C5 and the resistor R11 in FIG. 2 using the fact that the evening potential has the same amplitude and the opposite phase.
  • the capacitance of the capacitor C 5 ′ is set to 1 Z2 of the capacitance of the capacitor C 5 and the resistance of the resistor R 11 ′ is twice the resistance of the resistor R 11, the FI G. 15 can be obtained.
  • the voltage transfer function of the circuit shown and the voltage transfer function of the circuit shown in FIG. 2 have the same frequency characteristics.
  • a secondary low-pass filter circuit using no coil can be easily realized by a practical circuit such as an integrated circuit.
  • the performance of the amplifier provided in a communication system is greatly improved, and the effect of miniaturizing the system is obtained.
  • FIG. 16 is a diagram for explaining a seventh embodiment of a portion related to the active filter circuit of the present invention.
  • T 8 a and T 8 b are Transistors forming inductance
  • C6a and C6b are capacitors
  • CCS4a and CCS4b are constant current sources.
  • the circuit shown in FIG. 16 uses two of the circuits shown in FIG. 4 (a) and performs circuit conversion similar to that described above in FIG.
  • the circuit configuration shown in FIG. 16 makes it possible to easily realize the secondary high-frequency filter circuit using voltage as input and output shown in FIG. 4 with a practical circuit. It is.
  • a secondary high-pass filter circuit that does not use a coil can be easily realized by a practical circuit such as an integrated circuit, so that the performance of an amplifier provided in an optical communication system and the like can be greatly improved, and the size of the system can be reduced. This has the effect of making it possible.
  • FIG. 17 is a diagram for explaining the eighth embodiment of the portion relating to the active filter circuit in the present invention.
  • T 9 a and T 9 b are Transistors that form inductance
  • R14a, R14b, R15a, and R15b are resistors
  • CCS5a and CCS5b are constant current sources.
  • the circuit shown in FIG. 17 is obtained by performing the same circuit conversion as described above in FIG. 14 using two circuits shown in FIG.
  • the capacitance of the capacitor C 7 ′ in this FIG. 17 is set to 1 / th of the capacitance of the capacitor C 7 in FIG. 6, the voltage transfer function of the circuit shown in FIG. The frequency characteristics of the voltage transfer function of the circuit shown in Fig. 6 are the same.
  • circuit configuration shown in FIG. 17 makes it possible to easily realize the secondary bandpass filter circuit shown in FIG. 17
  • a secondary bandpass filter circuit that does not use a coil can be easily realized by a practical circuit such as an integrated circuit.
  • the performance of the amplifier provided in the system etc. is greatly improved, and the effect of miniaturization of the system is achieved. is there.
  • FIG. 18 is a diagram for explaining a ninth embodiment of a portion related to the active filter circuit of the present invention.
  • T 5 denotes an input transistor
  • T 1 denotes an input transistor.
  • T12 is a transistor that is connected to the base of T1
  • a transistor is a transistor
  • T6 is an output transistor
  • R8, R2, and R9 are resistors
  • C1 is a capacitor
  • CCS 1 is a constant current source
  • VCS 1 is a variable current source that supplies an emitter current of the transistor T 12.
  • the circuit shown in FIG. 18 is equivalent to the circuit shown in FIG. 9 using the circuit shown in FIG. 1 in the black box in the circuit shown in FIG. 9.
  • the resistor R 1 in 1, in FI G. 1 8 are those substituted with preparative Rungis evening T 1 2 of e Mi jitter resistance r e.
  • the circuit shown in FIG. 18 allows the resistance R 1, which was a fixed resistance value in the circuit shown in FIG. 1, to be variable by the emitter current of the transistor T 12. become.
  • the circuit shown in FIG. 18 uses a variable current source VCS 1 to vary the emitter current of the transistor T 12, so that the low-pass filter has a secondary cut-off characteristic and a variable cut-off frequency.
  • VCS 1 variable current source
  • Evening circuits can be realized with practical circuits
  • a secondary low-pass filter circuit whose cutoff frequency can be varied can be easily realized with a practical circuit, particularly an integrated circuit.
  • a low-pass filter circuit whose cut-off frequency band can be controlled can be realized with a single integrated circuit, which further improves the performance of amplifiers provided in optical communication systems and the like, and achieves system downsizing. There is.
  • the resistance connected to the base of the transistor that forms the inductance is changed by the resistance of the transistor driven by the variable current source.
  • An example is shown in which the resistor is replaced with a resistor r e , but the same replacement can be applied to the third to eighth aspects of the portion relating to the active filter circuit in the present invention. Wear.
  • FIG. 19 is a diagram for explaining a tenth embodiment of a portion related to an active filter circuit of the present invention.
  • T 13 is a function as an input transistor.
  • the circuit shown in FIG. 19 is obtained by replacing the resistor R10 in the circuit shown in FIG. 2 with the emitter resistor of the transistor T13.
  • the transistor T13 is an emitter-follower amplifier stage for the signal flow, the AC potential at the base of the transistor T13 becomes equal to the AC potential at the base of the transistor T7. See G. 19
  • the frequency characteristics of the circuit are the same as the frequency characteristics of the circuit shown in FIG.
  • the circuit shown in FIG. 19 is also a low-pass filter circuit having secondary cutoff characteristics, and its cutoff frequency can be made variable by the current of the variable current source VCS2.
  • a second-order low-pass filter circuit capable of changing the cutoff frequency is practically used. Since this circuit can be easily realized with an integrated circuit, particularly an integrated circuit, a low-pass filter circuit capable of controlling a cutoff frequency band can be realized with one integrated circuit, thereby further improving the performance of an amplifier provided in an optical communication system or the like. This has the effect of improving the size and miniaturizing the system. Note that FI G.18 and FI G.19 show single-input / single-output circuits, but the above replacement with a variable resistor also applies to differential amplifier circuits. be able to.
  • FIG. 20 is a diagram for explaining a first embodiment of a portion related to an active filter circuit of the present invention.
  • T 5 is an input transistor
  • T 1 Is a transistor forming an inductance
  • T6 is an output transistor
  • T14 is a transistor forming a capacitor
  • R8, R1, R9 and R2 are resistors
  • C9 is an emitter of the transistor T14.
  • CCS 1 is a constant current source that expands the dynamic range of the circuit
  • VCS 3 is a variable current source that makes the emitter current of the transistor T 14 variable.
  • the circuit shown in FIG. 20 uses the circuit shown in FIG. 1 as the black box of the circuit shown in FIG. 9 and replaces the capacitor C 1 in FIG. In FIG. 20, this is replaced by the input capacitance of the transistor T14. Therefore, the frequency characteristics of the circuit shown in FIG. 20 are similar to the frequency characteristics given by equation (5), and the circuit shown in FIG. It becomes the area fill circuit.
  • the transistor T 14 has the collector and the emitter grounded in an AC manner, so that the input capacitance of the transistor T 14 is C d + C JE + C JC .
  • the input capacitance of the transistor T14 can be varied almost in proportion to the current of the variable current source VCS3, and the second-order low-pass filter circuit shown in FIG. It can be made variable by the current of the source VCS3.
  • the capacitance of the capacitor is realized by the input capacitance due to the high-frequency grounding of the transistor. Since a second-order low-pass filter circuit with variable cutoff frequency can be easily realized with practical circuits, especially integrated circuits, a low-pass filter circuit with controllable cutoff frequency band can be realized with a single integrated circuit. As a result, the performance of an amplifier provided in an optical communication system or the like can be further improved, and the size of the system can be reduced.
  • the circuit shown in Fig. 20 also shows a single-input / single-output type circuit.
  • the replacement of the capacitor with a variable capacitor as described above also applies to a differential amplifier type circuit. Applicable.
  • FIG. 21 is a diagram for explaining a 12th embodiment of a portion related to the active filter circuit of the present invention.
  • T5a, ⁇ 5b are input transistors
  • Tla, Tib are transistors forming inductance
  • T6a, T6b are output transistors
  • T15a, T15b are variable capacitors.
  • Transistors to be formed R8a, R8b, R2 ', Rla, Rib, R9a and R9b are resistors
  • CCS2 is a constant current source
  • CCSla CCS1b
  • VCS 3 is a variable current source that supplies a variable bias current to T15a and T ⁇ 5b.
  • the circuit shown in Fig. 21 applies the circuit shown in Fig. 1 in the black box of the circuit shown in Fig. 12 and the capacitor C in Fig. 1
  • the capacitor corresponding to 1 is replaced with the input capacitance of the transistor T15a and the transistor T15b.
  • the transfer function of the circuit shown in FIG. 21 is the same as the transfer function of the circuit shown in FIG. 1, and the circuit shown in FIG. 21 has a second-order cutoff characteristic. It is a low-pass filter circuit.
  • the input capacitance of the transistor T15a and the transistor T15a is determined by the connection point of the emitter of the transistor T15a and the transistor T15b. Since this is a virtual earth, the sum of the capacitances at each transistor is given by C d + C JE + C JC , so the second-order low-pass filter circuit shown in FIG. It can be made variable by the current of the source VCS3.
  • a secondary low-pass filter circuit capable of making the cutoff frequency variable can be easily realized by a practical circuit, particularly an integrated circuit. Therefore, a low-pass filter circuit capable of controlling the cut-off frequency band can be realized by one integrated circuit, thereby further improving the performance of an amplifier provided in an optical communication system and the like.
  • FIG. 22 is a diagram for explaining a thirteenth embodiment of a portion related to an active filter circuit of the present invention.
  • T 5 a and T 5 b are input transistors
  • T1a and T1b are transistors that form an inductance
  • T16a and T16b are transistors that form a resistor with their emitter resistance
  • T6a and T6b are output transistors
  • R8a , R 8 b, R 2 ', R la, R lb, R 9 a and R 9 b are resistors
  • CCS 2 is a constant current source
  • CCS 1 b is a circuit It is a constant current source to expand the dynamic range.
  • the transistor T5a—Tla—T6a (the same applies to the suffix b) is obtained by applying the circuit shown in FIG. 1 to the black box of the circuit shown in FIG. Therefore, a low-pass filter circuit with second-order cutoff characteristics is constructed.
  • the side of the transistor T5a—T16a-T6a (the same applies to suffixes) is basically a low-pass filter circuit with the first-order cutoff characteristics shown in FIG. 49. The same is true.
  • the circuit shown in FIG. 22 is based on the setting of the base bias voltage V2 of the transistor Tla and the transistor T1b, and the base bias voltage V1 of the transistor T16a and the transistor T16b. In addition, it is possible to switch between a second-order low-pass filter circuit and a first-order low-pass filter circuit.
  • the circuit shown in FIG. 22 sets the base bias voltage V1 low. And cut off the transistors Ti6a and T16b, and set the base bias voltage V2 high to allow current to flow through the transistors T1a and Tib to reduce the secondary low-pass. A filter circuit is formed. Conversely, if the transistors T1a and Tib are cut off and current is supplied to the transistors T16a and T16b, a first-order low-pass filter circuit is obtained.
  • the same integrated circuit in addition to the above-described effects of the secondary low-pass filter circuit, the same integrated circuit can have different functions. This has the advantage of increased flexibility in circuit design.
  • the resistor R 1 a replacing the R 1 b at r e of the transistor is supplied with current from the variable current source also Oh Rui capacitor C, and C 1 "variable It is also possible to replace with a capacity that allows for the base of the transistor supplied with current from the current source.
  • a circuit in which the primary low-pass filter circuit and the secondary low-pass filter circuit are combined and used by switching is described as an example, but the combined filter circuit is limited to the above.
  • a combination of filter circuits having arbitrary characteristics is possible, and the present invention is not limited to the differential amplifier type.
  • FIG. 24 shows that the resistor R 1 in the circuit shown in FIG. 2 shows the characteristics of the high frequency fill evening circuit obtained by substituting r e of the transistor to be supplied with current from the variable current source, as shown in FI G. 24, by increasing the current of the variable current source yuku If (since r e is small) it can be seen that the cut-off frequency increases.
  • FI G.25 is a feature of the low-pass filter circuit shown in FI G.21. As shown in Fig. 25, when the emitter current of a transistor that forms a variable capacitor is increased (because C d increases in proportion), the cutoff frequency may decrease. I understand.
  • the active filter circuit using a bipolar transistor which is usually called a transistor
  • a bipolar transistor which is usually called a transistor
  • an electric field effect circuit is used.
  • a similar circuit can be formed by using a transistor.
  • the g m is a relatively low damage, the characteristics of the fill evening circuit is undeniable that inferior to the case of using the evening transistors, very easily digital circuit There is an advantage that a filter circuit can be formed on the same chip as the above.
  • FIG. 26 is a diagram showing an aspect of a portion related to the frequency band variable filter circuit in the present invention.
  • 21 is a signal path switching unit
  • 51, 52,. , 5N are frequency band controllers
  • 401 is a cascode transistor
  • 81 is a resistor
  • VB1 is a bias power supply
  • a, b, ..., n are signal transmission paths.
  • the frequency band variable filter circuit used in the signal receiving section of the optical communication system shown in FIG. 26 changes the control voltage to be applied, and transmits signal transmission paths a, b, and , N, and signal transmission paths a, b,..., N are provided in frequency band control sections 51, 52,. N and Emmits
  • the cascode transistor 401 is connected to the signal path switching unit 21 via the frequency band control units 51, 52,..., 5N.
  • the signal path switching unit 21 is connected to an emitter grounding transistor 101 which grounds the emitter via a resistor 91. , 20N connected to the collector of the emitter-grounded transistor 101.
  • the frequency band control circuits 501, 52,..., 5N connect the collectors of the transistors 201, 202,. , 50N, and resistors 302,..., 3ON having different impedances R2,..., RN connected to the collectors of the transistors 202,.
  • the cascode transistor 401 is connected to the emitter of the transistor 101 via the collector of the transistor 101 and the resistors 302,..., 3ON. Configure to connect to 0 N collector. Then, a signal voltage Vin is applied to the base of the emitter-grounded transistor 101, and the control voltages VI, V are applied to the bases of the transistors 201, 202,. 2,.., VN are applied, the transmission path of the collector signal current of the emitter-grounded transistor 101 is switched, and the frequency band variable circuit 501, 500, , 5 ON should be controlled.
  • an emitter grounded transistor 101 grounded via a resistor 901 and a transistor 201, , 20 N, resistors 30 2,..., 30 N, frequency band control circuits 50 1, 50 2,. 1 is connected to emitter via resistors 901a and 901b, respectively. Connection of emitter ground transistor 10la, 10lb and resistors 901a and 901b is connected.
  • a differential pair consisting of 0 Na, 30 Nb, frequency band control circuits 501, 502,... 5 ON, and cascode transistors 401 a, 401 b may be used. .
  • the signal path switching unit 21 is connected to an emitter grounded transistor 101 grounded via a resistor 91 and to resistors 90 2,. It consists of grounded emitter transistors 102,..., And 10N.
  • the signal voltage Vin and the control voltage V are applied to the bases of the emitter grounded transistors 101, 102,..., And 100N to apply V2,.
  • the signal path may be switched to control the frequency band control circuits 501, 502,..., 5 ON.
  • the emitter grounded transistors 101, 102,..., 1 ON, the resistors 300,. , 50 N and the cascode transistor 401 are connected to the resistors 901a, 902a, ⁇ , 90Na and 901b, 902, respectively.
  • 90 Nb via an emitter connected to a constant current source 70 1 via an emitter emitter transistor 1 ⁇ 1 a, 101 b, 102 a, 102 b , ⁇ , 10 N a, 10 Nb, resistors 30 2 a, 30 2 b, ⁇ ⁇ , 3 ON a, 3 O Nb, and frequency band control circuits 50 1, 50 2,. , 5 ON and a differential pair of cascode transistors 401a and 401b.
  • the signal path switching constituted by the emitter grounded transistors 101 a, 102 a,..., L ONa and 101 b, 102 b, ⁇ ′, l ONb is performed.
  • Unit 21 is composed of transistors 101a, 101b, 102a, 102b, ..., 10Na, lONb, which form a differential pair. Connect to the common emitters of 101 a, 101 b, 102 a, 102 b, ..., 110 Na, and 100 Nb, and connect the emitters to each other. .., 20 N connected in common to transistors 201, 202,..., 20 N and a current source connected to a common emitter of transistors 201, 202,. And
  • a common signal is applied to the bases of the transistors 101a, 102a,..., 10Na and 101b, 102b,.
  • a voltage V in is applied, and control voltages V 1, V 2,..., VN are applied to respective bases of the transistors 201, 202,.
  • the signal path may be switched by setting V2,..., VN to control any of the frequency band control circuits 501, 502,.
  • each collector is connected in common to the cascode transistor 401 emitter, and each collector is connected to the transistor collector 201 resistor and resistor 302 ,..., 40 N * and a cascode transistor 401 ′, 402 ′,..., 40 N * whose base is commonly connected to the bias power supply VB 2. .
  • an emitter grounded transistor 101 grounded via a resistor 91, and transistors 201, 202,. ., 30 N, the frequency band control circuit 501, 502,..., 50 N, and the cascode transistor 40. , 40 2 ',..., 40 ⁇ ' are respectively connected to resistors 90 1 a,
  • Emitter grounded transistor whose emitter is grounded via 91b b Constant current source connected to the junction of 101a, 101b and resistor 90la, 90b ., 20 ⁇ a, 20 Nb, and transistors 30 2 a, 30 2 b,--3 0 N a, 3 O Nb, frequency band control circuits 501, 500,..., 5 ON, and cascode transistors 410 a, 400 b, 0 1 a ', 0 1 b ., 40 ⁇ a ', 40 Nb'.
  • each collector is connected to the emitter of the cascode transistor 401 in common, and each emitter is connected to the emitter grounding transistor 10.
  • Cascode transistors 40 ⁇ ⁇ , 402 ′,..., 40 N ′ connected to the collector of 1 and resistors 302,..., 3 ON and the base is commonly connected to the bias power supply VB 2. May be provided.
  • the emitter grounded transistors 101, 102,..., 10 and N and the resistors 302,. ., 50 N, and the cascode transistors 401 and 401 ′, 402 ′,..., 40 N ′. Respectively, connected to the constant current source 701 via the resistors 901a, 901b, 902a, 902b,..., 90Na, 9ONb , Grounded transistors 101 a, 102 a,..., 10 Na and 101 b,
  • the collector is connected to the emitters of the cascode transistors 401a and 401b in common, and the collectors are respectively connected to the collectors. Are connected to the collectors of the emitter-grounded transistors 101a, 101b and the resistances 302a, ...
  • a plurality of signal transmission paths are connected to the control voltages V, V2,..., VN applied to the frequency band variable filter circuit.
  • a control voltage that enables operation at the same time may be applied.
  • the frequency band variable filter circuits are cascaded, and the frequency bands of the respective frequency band variable filter circuits are controlled independently. You may. Further, in the thirteenth method, in the first to tenth methods described above, the control voltages V 1, V 2,... And a cascade connection of frequency band variable filter circuits so that the frequency bands of the respective frequency band variable filter circuits can be controlled independently. In the method, in the above-described first to tenth methods, the frequency band control units (5 to 52,..., 5N) are changed to the frequency band control units (5 to 52) having different cutoff orders. , ⁇ ⁇ , 5 N).
  • the frequency band control units (5, 52, ..., 5N) are replaced by frequency band control units (51, 52, ..., 5N) having different cutoff orders.
  • a control voltage may be applied to the control voltages V 1, V 2,..., VN applied to the band variable filter circuit so that a plurality of signal transmission paths can operate simultaneously.
  • the frequency band control units (51, 52,..., 5N) are controlled by the frequency bands having different cutoff orders.
  • the frequency band variable filter circuits are connected in cascade, and the frequency bands of the respective frequency band variable filter circuits are controlled independently. It may be.
  • the frequency band control units (51, 52, ⁇ , 5N) are controlled by the frequency bands having different cutoff orders.
  • the control unit (51, 52, ..., 5N) multiple signal transmission paths can operate simultaneously for the control voltages V1, V2, ..., VN applied to the frequency band variable filter circuit. It is also possible to cascadely connect frequency band variable filter circuits for applying a control voltage such that the following equation is satisfied, and to independently control the frequency bands of the respective frequency band variable filter circuits.
  • the input signal changes the control voltage to be applied to the signal transmission paths a, b,. , N via the signal path switching section 21 and the signal transmission paths a, b,... Connected to the frequency band control sections 51, 52,. , N, and then output from cascode transistor 401
  • the control voltage must be changed (the signal transmission paths a, b,..., N through which the input signal passes can be switched, and the frequency band control for the input signal must be performed). Can be.
  • the signal path switching section 21 is connected to an emitter grounded emitter 101 via a resistor 901, and an emitter grounded transistor 101, .., 20 N connected to the collector of emitter transistor 101.
  • 5N are connected to the collectors of the transistors 201, 202,..., 2 ON, and the frequency band control circuits 501, 502,. , 50N, and resistors 302,..., 30N having different impedances R2,..., RN connected to the collectors of the transistors 202,.
  • the cascode transistor 401 connects the emitter to the collector of the emitter-grounded transistor 101 and the transistors 202,..., 2 via resistors 302,. Connect to any of the 0 N collectors.
  • the signal voltage Vin is applied to the base of the emitter grounded transistor 101, and the base of each of the transistors 201, 202,. Apply voltages V1, V2,..., VN.
  • control voltages VI, V2,..., VN are controlled so that the transmission path of the collector signal current of the emitter-grounded transistor ⁇ 01 1 flows through the signal transmission path.
  • Routes a, b,..., And n can be switched to the optimal route with the required variable bandwidth.
  • an emitter grounded transistor 10 is obtained by grounding the emitter via the resistor 91. 1, transistors 201, 202,..., 20 N, resistors 302,..., 3 ON, and frequency band control circuits 501, 502,.
  • the cascode transistor 401 is connected to an emitter grounded transistor 101a, 101b with the emitter grounded through resistors 90la and 90b, respectively, and the resistor 91a, A current source 70 1 connected to the connection point of 90 1 b and transistors 201 a, 20 1 b, 20 2 a, 20 2 b,..., 20 Na, 20 Nb ., 30Na, 3ONb, frequency band control circuits 501, 502,..., 5ON, cascode transistor 4 0 1 a, b differential pair configuration.
  • the input signal Vin and the inverted sign Vin are input to the bases of the emitter grounded transistors 101a and 101b, respectively, and the control signals V1, V2,. Applied to transistors 201 a, 202 a,..., 20 Na and 201 b, 202 b,.
  • the collector signal currents of the emitter-grounded transistors 101a and 101b and the transmission path through which the inverted signal flows can be controlled by the signal transmission path. Among them, it is possible to switch to the optimal path having a required frequency band variable width.
  • a signal path switching section 21 is connected to an emitter grounded transistor 101 having an emitter grounded via a resistor 91, and a resistor 90 ,..., And 100 N are grounded via the N, 102,.
  • the emitter grounded transistors 101, 102,... A signal voltage Vin and control voltages V1, V2,..., VN are applied to each base.
  • the emitter-grounded transistors 101, 102,. , 3 ON, frequency band control circuits 501, 502,..., 50N, and cascode transistor 401 are connected to constant current source 701, respectively, by an emitter.
  • the input and control signals are connected to the emitter grounded transistors 101a, 102a,..., 1ONa and 101b, 102b,. Are superimposed and applied.
  • the emitter grounded transistors 101a, 102a,..., 10Na and 101b, 102b The signal path switching section 21 composed of 10 Nb is connected to the transistors 101 a, 101 b, 102 a, 102 b,. 0 N a, l O Nb and the collector are the common emitters of transistors 101 a, 101 b, 102 a, 102 b,. , 20N, and transistors 201, 202,..., 20N, which are connected to each other and the emitters are connected in common.
  • a current source 701 connected to the common emitter of .
  • a signal voltage is commonly applied to the bases of the transistors 101a, 101b, 102a, 102b, ..., 100Na, and 100Nb that constitute the differential pair. Apply V in and apply control voltages V 1, V 2,..., VN to the bases of the transistors 201, 202,.
  • the collector is connected in common to the emitter of the cascode transistor 411, and the emitter is connected to the transistor 20 in the first method. 1 and the cascade transistors connected to the other signal transmission path resistors 302,..., And 3ON, and the bases are commonly connected to the bias power supply VB2. , 40 N ', the required voltages are set by setting the control voltages VI, V2,..., VN in the same manner as in the first embodiment of the present invention. It is possible to switch to an optimal path having a variable frequency bandwidth.
  • the first method is configured as a differential pair of the second method. ., 20 N, 401, 410 ', 402',..., 4 ON 'are configured as a differential pair.
  • the control voltages VI, V2,..., VN it is possible to switch to the optimum path having the required frequency bandwidth variable width.
  • the collector is connected to the emitter of the cascode transistor 401 in common, and the emitter is connected to the emitter.
  • Ground transistor .., 4 ON 'connected to the collector and the resistors 302,..., 30N and the base is commonly connected to the bias power supply VB2. Since the configuration is adopted, as in the case of the third method, by setting the control voltages VI, V2,..., And VN, it is possible to switch to the optimum path having the required frequency bandwidth variable width.
  • each transistor is provided in the same manner as the configuration in the third method is replaced with the configuration of the differential pair in the fourth method. Since the circuits of 101, 102,..., 1 ON, 410, 401, 412,,..., 40N ′ are configured as a differential pair, the control voltage VI , V 2,..., VN, it is possible to switch to the optimal path having the required variable frequency bandwidth.
  • each collector is commonly connected to an emitter of a cascode transistor 410 a, 401 b, Connect the emitters to the collectors of emitter transistors 101a, b and resistors 302a, 302b, ..., 30Na, 3ONb respectively.
  • a cascode transistor whose base is commonly connected to a bias power supply VB 2, 410 a ', 410 b', 402 a ', 402 b', ..., 40 Na ', 4 0 Nb ', the control voltage V and V2,..., VN are set in the same way as in the fifth invention to obtain an optimal path having a required frequency bandwidth variable width. Can be switched.
  • a plurality of signal transmission paths are simultaneously connected to the control voltages VI, V2,..., VN. Since a voltage that enables operation is applied, the frequency band control circuits 501, 502,..., 5 can be controlled by the control voltages VI, V2,. Flow through multiple operating transmission paths The frequency band can be controlled by controlling the ratio of the signal currents.
  • the frequency band variable circuits are connected in cascade, and each band is controlled independently. Therefore, similarly to the above-described first to tenth methods, the signal path can be switched to the optimal path, and the frequency band of the selected path can be made variable.
  • a plurality of signal transmission paths are simultaneously connected to the control voltages VI, V2,.
  • a voltage that enables operation is applied, and a frequency band variable circuit is cascaded so that each band is controlled independently, so the signal path is switched to the optimal path and the selected path is
  • the frequency band can be controlled and the frequency band can be varied, and a sharper frequency characteristic can be obtained.
  • the frequency band control unit (5 to 52,..., 5N) Since the frequency band controllers (51, 52,..., 5N) having different cutoff orders may be used, the frequency band controllers (51, 52,. Can be switched to
  • the frequency band control unit (51, 52,..., 5N) Is a frequency band control unit (51, 52,..., 5N) having different cutoff orders, and a plurality of signal transmission paths are simultaneously connected to the control voltages V1, V2,. Since a voltage enabling operation may be applied, the frequency band control section (51, 52,..., 5N) can be switched to a desired cutoff order, and the frequency band control circuit 5 0 1, , 50N without controlling the ratio of the signal current flowing through a plurality of transmission paths operated by the control voltages V1, V2,..., VN. .
  • the frequency band control unit (51, 52,..., 5N) Are frequency band controllers (51, 52, ..., 5N) with different cutoff orders, and variable frequency band circuits are connected in cascade to control each band independently.
  • switching the frequency band controller (51, 52, ..., 5N) to the desired cutoff order switching the signal path to the optimal path and controlling the frequency band of the selected path.
  • the frequency band can be made variable.
  • the frequency band control unit (51, 52,- ⁇ , 5N) , And 5N each having a different cutoff order, and multiple signal transmission paths operating simultaneously for the control voltages V 1, V 2,..., VN Since a voltage that can be applied is applied and frequency band variable circuits are cascaded to control each band independently, the frequency band control unit (51, 52, ..., 5N) Can be switched to the desired cutoff order, and the control voltage V1, V2,..., VN can be used without controlling the frequency band control circuits 501, 502,. It is possible to control the ratio of the signal current flowing through a plurality of operating transmission paths, and to switch the signal path to the optimum path, Controls frequency band of the road, can be a frequency band variable.
  • FIG. 27 An embodiment of a portion related to the frequency band variable filter circuit of the present invention will be described using FIGS. 27 to 47.
  • FIG. 27 An embodiment of a portion related to the frequency band variable filter circuit of the present invention will be described using FIGS. 27 to 47.
  • 100 and 200 indicate frequency band variable filter circuits
  • 101 , 101 a, 100 b, 102, 102 a, 100 b, 110 N, 100 Na, and 100 Nb are emitter-grounded transistors
  • TR 71 and TR 72 are transistors, 3 0 1, 3 O la
  • 30 lb, 30 2, 30 2 a, 30 2 b, 30 N, 30 N a, 30 N b are resistors (or diodes), 40 1, 4 0 1 a, 4 0 1 a ', 4 0 1 b, 4 0 1 b', 4 0 2, 4 0 2 a, 4 0 2 a ', 4 0 2 b, 4 0
  • FIG. 27 is a diagram showing a configuration of a frequency band variable filter circuit according to the first embodiment of the present invention.
  • the signal path switching section 21 in the middle is connected to the emitter grounded transistor 101 with the emitter grounded via the resistor 901 and the collector grounded transistor 101 with the emitter grounded.
  • 20N. ., 5N are connected to the collectors of the transistors 201, 202,..., 20N. , 50 N and resistors 30 2,..., 3 ON with different impedances R 2,..., RN connected to the collectors of transistors 202,.
  • the cascode transistor 401 is connected to the emitter of the transistor 101 through the collector of the transistor 101 and the resistors 302,. , And 20 N collectors.
  • the transmission path of the collector signal current of the emitter-grounded transistor 101 changes according to the control voltages V1, V2,..., VN.
  • the frequency band ⁇ ⁇ of the control unit is the same as the conventional circuit because f CNTL (MIN) ⁇ f ⁇ f.
  • N ⁇ 1 the frequency band ⁇ of the control unit ⁇ CNTL is
  • the frequency band can be made variable over a wide range.
  • the frequency band of the amplifier circuit provided in the receiving device of the optical communication system can be adjusted to the optimal frequency band corresponding to the transmission speed of the received signal, thereby effectively amplifying the signal by the amplifier circuit. There is an effect that can be done.
  • FIG. 28 is a diagram showing a configuration of a frequency band variable filter circuit according to the second embodiment of the present invention.
  • FIG. 28 In the circuit shown in FIG. 28, FIG. In the circuit shown, an emitter grounded transistor 101 grounded via a resistor 901, transistors 201, 202,..., 2 ON, and resistors 302,. ., 50N, and the cascode transistor 401 are connected to the emitter via resistors 901a and 901b, respectively.
  • the circuit shown in FIG. 28 uses the collector signal current of the differential pair transistors 101 a and 101 b similarly to the first embodiment described above in FIG.
  • the transmission path changes according to the control voltages VI, V2,..., VN.
  • the minimum frequency band i CNTL control unit ( M, Runode can be determined by the resistance value R N of the N) resistor RN, appropriately select the resistance RN, the control voltage VI, V 2,.., heat at VN By switching the arrival path, it is possible to make the frequency band variable over a wide range without deteriorating the maximum band.
  • the circuit can be easily integrated by making the fill circuit a differential configuration like the differential pair transistors 101a and 101b.
  • the frequency band variable filter circuit As described above, according to the frequency band variable filter circuit according to the second embodiment of the present invention, similar to the first embodiment, for example, the frequency band of the amplifier circuit provided in the receiver of the optical communication system is received. Since the frequency band can be adjusted to the optimum frequency band corresponding to the transmission speed of the signal, there is an advantage that the signal amplification processing of the amplifier circuit can be performed effectively.
  • FIG. 29 is a diagram showing a configuration of a frequency band variable filter circuit according to a third embodiment of the present invention.
  • the signal path switching section 21 in FIG. 26 is connected to an emitter grounded transistor 101, which is grounded via a resistor 901, and resistors 902,.
  • FIG. 30 is a diagram showing a configuration of a frequency band variable filter circuit according to a fourth embodiment of the present invention. As shown in FIG. .., 1 ON, the resistors 302,..., 3 ON, and the frequency band control circuits 501, 502,.
  • the cascode transistor 401 is connected to a constant current via resistors 901a, 901b, 902a, 902b,..., 90Na, and 90Nb, respectively.
  • Emitter grounded transistor connected to emitter 70 1 101 a, 10 lb, 10 2 a, 10 2 b, ⁇ , 10 Na,
  • FIG. 31 is a diagram showing a configuration of a frequency band variable filter circuit according to a fifth embodiment of the present invention.
  • 10Na and 101b, 102b,..., 10Nb are connected to the signal path switching section 21 by transistors 1 0 1 a, 101b, 102a, 102b,..., 1 ONa, l ONb, and collectors of transistors 101a, 101b, 102a, 102b,.
  • Transistors 201, 202,..., 20N connected to the common emitters of ONa, l ONb, and the emitters commonly connected, and transistors 201, 202 ,..., 2 Current source 701 connected to the common emitter of ON.
  • the emitter-grounded transistor or the differential pair transistor ′ operated by the control voltages VI, V2,..., VN can be switched.
  • the control voltages VI, V2,..., And VN are superimposed on the input voltage Vin, the transistors 101 for signal input in FIG. 2 and the transistors in FIG. It is possible to omit 10 la and 101 b.
  • the amplifier circuit provided in the receiver of the optical communication system is provided. Since the frequency band can be adjusted to the optimal frequency band corresponding to the transmission speed of the received signal, there is an advantage that the amplifier circuit can effectively amplify the signal. There is an advantage that the integration can be easily performed. Furthermore, since the control voltage is superimposed on the input voltage and applied, the configuration of the filter circuit can be simplified, thereby providing an advantage that the filter circuit can be more easily integrated. The expansion of the bandwidth control range is the same as in the case of FIG. 27 and FIG. 28.
  • FIG. 32 shows a configuration of a frequency band variable filter circuit according to the sixth embodiment of the present invention.
  • each collector is commonly connected to the emitter of the cascode transistor 401, and each emitter is connected to the collector of the transistor 201. .., 40 N ′ connected to the resistors 300,..., 3 ON and the base is connected to the bias power supply VB2 in common. I have to.
  • FIG. 34 shows the configuration of the frequency band variable filter circuit according to the eighth embodiment of the present invention.
  • each collector is commonly connected to the emitter of the cascode transistor 401, and each emitter is connected to the emitter of the emitter transistor 101.
  • the emitter is connected to the resistor RN, and the collector is connected to the emitter of the cascode transistor 401.
  • the maximum bandwidth is prevented from deteriorating.
  • the amplifier circuit provided in the receiving device of the optical communication system has Since the frequency band can be adjusted to the optimal frequency band corresponding to the transmission speed of the received signal, there is the advantage that the signal can be amplified effectively by the amplifier circuit.
  • the cascode transistors 40 ⁇ , 402 ′ In addition to the advantage that the integration of the cascode transistors can be easily performed, the cascode transistors 40 ⁇ , 402 ′,. This has the advantage that the bandwidth can be widened.
  • FIG. 33, FIG. 34, and FIG. 36 are figures showing the configurations of the seventh, ninth, and tenth embodiments of the present invention (the configuration of such a frequency band variable filter circuit, respectively).
  • the emitter is connected to the resistor RN
  • the collector is connected to the circuit configuration shown in FIG. 28, FIG. 30, and FIG. 31 in FIG. .., 40 N connected to the emitters of the cascode transistors 401 a and 401 b, the cascode transistors 401 a ', 40 lb', 402 a ', 402 b',. a ', 40Nb' is inserted to avoid the deterioration of the maximum frequency band.
  • the cascode transistors 40 4 and 4 02 ',..., 40N' Since the deterioration of the maximum band can be avoided, there is an advantage that the above-mentioned optimum frequency band can be set in a wide range.
  • FIG. 37 (a), (b) and (c) all show the present invention.
  • FIG. 14 is an explanatory diagram of the operation of the portion related to the frequency band variable filter circuit as the first embodiment.This operation will be described using the circuit shown in FIG. 28 in the second embodiment as an example.
  • the circuit configuration shown in FIG. 28 is an example in which two signal transmission paths are provided.
  • the transistors 201 a and 202 a are used as the control voltages V 1 and V 2.
  • the first embodiment for example, uses the first signal transmission path
  • the bandwidth control section of the second signal transmission path is set to a narrow band as shown in Fig.
  • control voltages V 1 and V 2 are such that the transistors 201 a and 202 a are turned on and the transistors 20 lb and 202 b are both turned on, as shown in FIG. 37 (c), Since the combined frequency characteristics of the two paths are shown, the control of the frequency band is performed between the minimum band and the maximum band by arbitrarily setting the control voltages V 1 and V 2.
  • the second embodiment has been described as an example, but the same applies to the other first embodiment and the third to tenth embodiments.
  • FIG. 38 is a diagram for explaining a 12th embodiment of a portion relating to a frequency band variable filter circuit of the present invention.
  • the frequency band variable filter circuit according to the 12th embodiment of the present invention, by independently controlling each frequency band, it is possible to set the frequency band and the order of cutoff. If the number of stages in the cascade connection is N, the order of cutoff can be switched between the 1st and Nth orders, so that a filter circuit having different characteristics can be configured in one integrated circuit. This has the effect of minimizing the circuit scale and greatly improving the performance of the amplifier circuit.
  • FIG. 40 shows an example of a connection configuration when the above-mentioned frequency band variable filter circuit 100, 200 is cascaded in two stages.
  • the signal output of the frequency band variable filter circuit 100 is shown in FIG.
  • FIG. 3 is a diagram mainly showing a connection between signal inputs of a frequency band variable filter circuit 200.
  • FI G.41 is a diagram showing a specific example of the second embodiment of the portion related to the frequency band variable filter circuit of the present invention shown in FIG. 28, in the case where there are two signal transmission paths. And the signal transmission path is switched by the voltage applied to the control voltages V 1 and V 2.
  • the frequency band control circuit of the first signal transmission path is composed of cascode transistors 401a and 401b and differential pair transistors 510a and 501b.
  • the frequency band of the first signal transmission path is defined by the cascode transistor 410a, the emitter resistance of 401b, the differential resistance re and the differential pair transistor 501a, 510b the emitter of the transistor. It can be controlled by controlling the current IE that is determined by the diffusion capacitance Cd and flows through the differential pair transistors 501a and 501b.
  • the bandwidths ⁇ CNTL, ⁇ CNTL (MAX), and ⁇ CNTL (MIN) of the control unit can be expressed by the following equations, respectively.
  • the frequency band control circuit of the second signal transmission path includes a diode connected in series with the cascode transistors 40 la and 40 lb and the emitters of the cascode transistors 401 a and 401 b. It is composed of 302 a, 302 b and differential pair transistors 502 a, 502 b. For this reason, the frequency band of the second signal transmission path is determined by the cascode transistor 40 la, 40 lb emitter resistor re and the cascode transistor.
  • Diodes connected in series with the emitter resistors r e of the 4 0 1 a and 4 0 1 b — the output resistors r d of the 3 0 2 a and 3 0 2 b and the differential pair transistors 5 0 2 a,
  • T1T region f CNT L, ⁇ CNT L (MAX), and I CNT L (M) N of the control unit can be expressed by the following equations, respectively.
  • FIG. 42 is a diagram showing a simulation result of the circuit shown in FIG. 41.
  • the solid line is the simulation result of controlling the current of the variable current source 71b when the signal is set to pass through the first signal transmission path, and the variable current source 70
  • the frequency band can be made variable.
  • the dotted line is a simulation result of controlling the current of the current source 701 b when the signal is set to pass through the second signal transmission path.
  • Transistors 501a, 501b By controlling the emitter currents of the transistors 502a, 502b, the frequency band can be made variable.
  • the frequency band can be controlled in the frequency range indicated by the solid line and the dotted line.
  • FIG. 43 is a specific example of the fifth embodiment of the present invention shown in FIG. 31 and is an example in which there are two signal transmission paths.
  • the voltage V is switched by the voltage applied to V2. Note that the frequency band control circuit performs the same operation as that of FIG. 41, and therefore the description is omitted.
  • FIG. 44 is a diagram showing a simulation result of the circuit shown in FIG. 43, and shows a result similar to the simulation result shown in FIG.
  • FIG. 45 is a specific example of the tenth embodiment of the portion related to the frequency band variable filter circuit of the present invention shown in FIG. 36, and is an example in the case where there are two signal transmission paths.
  • the signal transmission path is switched by the control voltage V and the voltage applied to V2.
  • the frequency band control circuit of the first signal transmission path is composed of cascode transistors 410a 'and 401b' and differential pair transistors 501a and 501b. Further, the frequency band control circuit of the second signal transmission path is connected in series to the emitters of the cascode transistors 402 a ′ and 402 b ′ and the cascode transistors 402 a ′ and 402 b ′. Resistors 302a and 302b and differential pair transistors 502a and 502b.
  • the operation of the frequency band control circuit is the same as that in the case of FIG. 41, and the description thereof is omitted.
  • FIGS. 47 (a) and (b) show examples of the configuration of the constant current source and the variable current source used in the embodiment of the present invention.
  • the current source using a current mirror circuit is shown in FIG. In the case of 47 (a), the same current as the current flowing through the transistor TR71 can be extracted from lout.
  • FI variable current source G. 4 7 (b) is a resistor 7 variable to be able to change the current value taken out from I ou t.
  • the use of a field-effect transistor has the advantage that a filter circuit can be formed on the same chip as the digital circuit very easily.
  • the filter circuit of the present invention is capable of making the cutoff frequency and the resonance frequency variable, an active secondary low-pass filter circuit, a secondary high-pass filter circuit, a secondary band-pass filter circuit,
  • the circuit and the variable frequency band filter circuit can be easily realized by an integrated circuit without using coils and capacitors of individual components, which is useful for improving the performance and miniaturization of the filter circuit. It is suitable for controlling the frequency band of an amplifier that amplifies an attenuated signal used in a system or the like to an optimal value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Optical Communication System (AREA)

Description

明 細 フィル夕回路 技術分野
本発明は、 例えば光通信システムにおける信号受信部増幅回路におい て、 その周波数帯域を制御するための卜ランジス夕又は電界効果トラン ジス夕で構成する、 集積回路化に適合したフィルタ回路に関する。 背景技術
光通信システムの受信装置では、 目的に応じて複数のフィル夕回路を 使用する。 即ち、 等化増幅回路においては、 波形干渉と雑音帯域との兼 ね合いによって決まる最適周波数帯域及び最適遮断特性を得るための低 域フィル夕回路が必要であり、 タイ ミ ングクロック増幅回路においては， 回路雑音に起因するジッ夕の抑制や、 高調波成分による誤動作を防止す るための低域フィルタ回路、 高域フィルタ回路、 帯域フィル夕回路が必 要 める。
近年、 光通信システムの伝送速度は高速化されており、 2. 4 G b/ sのシステムが既に実用化され、 5 GbZs乃至 1 O G bZs程度のシ ステムの開発が急がれている。 これに伴い、 上記の増幅回路に適用され るフィルタ回路の動作可能周波数も数 GH zから 1 0 GH zになる必要 がある。
更に、 異なる伝送速度のシステムに適用されるフィルタ回路との共通 化や、 回路を構成する素子のバラツキなどによる特性偏差や、 回路素子 の特性ドリフ トによる特性変動を抑制するために、 遮断周波数や中心周 波数が可変なフィルタ回路が必要になる。 そして、 光通信システムを構成する回路は、 個別部品による回路から 集積回路へと進化しており、 更に、 アナログ回路とデジタル回路を同一 半導体チップ上に集積する技術も実用化されているので、 上記フィル夕 回路もそういった技術と整合のとれたものにするのが望ましい。 能動型 フィル夕回路はこのような要請に応え得るものである。
能動型フィル夕回路として最初に開発されたのは、 演算増幅器と C R 回路によって構成されるものである。 これは、 演算増幅器の利得が高い ことと、 入力インピーダンスが非常に高く、 出力インピーダンスが低い という特性を利用して、 簡易に回路設計ができるためである。
しかし、 演算増幅器は使用可能な帯域が狭く、 上述のような高速なシ ステムには適用できない。 従って、 広帯域な能動素子を使用した能動型 フィル夕回路の構成技術の重要性が高まっている。
また、 汎用性を持たせ、 同じ集積回路を使って複数の伝送速度に対応 可能とするためには広範囲にわたって回路の周波数帯域を可変にするこ とができるフィルタ回路が要求される。
F I G . 4 8は上述のような光通信システムにおける光信号受信部の 構成例を示す図であり、 この F I G . 4 8において、 1は受光素子， 2 は等化増幅回路， 3はスライス増幅回路， 4はタイミ ング抽出回路， 5 はフィルタ， 6はリ ミ ッタ増幅回路， 7は識別回路である。
ここで、 受光素子 1は、 光信号を電気信号に変換するものであり、 等 化増幅回路 2は、 受光素子 1によって変換された電気信号を所定の振幅 まで線型増幅するものであり、 スライス増幅回路 3は、 等化増幅回路 2 によって増幅された信号をスライスするものである。
また、 タイミ ング抽出回路 4は、 等化増幅回路 2で増幅された信号の 周波数のタイミングを抽出してクロックを出力するものであり、 フィル 夕 5'は、 クロックに含まれるノイズなどを低減するものであり、 リ ミ ツ 夕増幅回路 6は、 フィル夕 5を通過してきたク口ックを所定の振幅まで リ ミ ッ夕増幅するものである。
さらに、 識別回路 7は、 スライス増幅回路 3で増幅されたデ一夕信号 をリ ミ ッタ増幅回路 6で増幅されたクロック信号によつて識別を行ない、 データを出力するものである。
光信号受信部を以上ような構成にすることにより、 光通信システムに おいて、 長距離にわたって送信されたために劣化してしまった信号を、 増幅できる。
ところが、 等化増幅回路 2では、 周波数帯域が広すぎる場合には、 雑 音帯域が広がるために S /N比が悪くなり、 逆に周波数帯域が狭すぎる 場合には、 波形干渉が増加するので、 受信感度が劣化してしまう。
このため、 等化増幅回路 2には、 雑音帯域と波形干渉との兼ね合いか ら、 適用伝送速度に応じて最適周波数帯域が存在するので、 等化増幅回 路 2の集積回路内に特性の良い能動型の低域フィル夕回路が必要になる 。
また、 リ ミ ッタ増幅回路 6には、 リ ミ ッタ増幅回路の雑音に起因して 生じるジッ夕を抑制するとともにリ ミ ッ夕増幅に伴う高調波成分による 回路の誤作動を防ぐために、 同調特性が必要になり、 この同調特性を集 積回路内で実現するために、 低域フィル夕回路、 高域フィル夕回路、 あ るいは帯域フィルタ回路などの能動型フィルタ回路が必要になる。
そして、 いずれの場合も、 上述の各増幅回路を構成する集積回路の製 造のバラツキによる帯域のバラツキ、 あるいは予期せぬピーキングなど に対応できるように特性を可変にできる周波数帯域可変フィルタ回路が 必要になる。
以下に、 上述の能動型フィルタ回路および周波数帯域可変フィルタ回 路の従来技術について述べる。 まず、 能動型フィルタ回路の従来技術について説明する。
F I G. 4 9は従来の能動型低域フィルタ回路を示す図であり、 この F I G. 4 9において、 T 1 7 a, T 1 7 bは入力トランジスタとなる トランジスタ、 T 1 8 a， T 1 8 bは遮断特性を決定する抵抗を形成す ると共に出力トランジスタとなる トランジスタ、 T 1 9 a, T 1 '9 bは 遮断特性を決定する容量を形成する トランジスタ、 R 1 8 a， R 1 8 b は入力電圧を電流に変換する抵抗、 R l 9 a, R 1 9 bは電流を電圧に 変換して出力電圧を発生する抵抗である。
そして、 この F I G. 4 9に示す回路は、 トランジスタ丁 1 8 a， T 1 8 bを見込んだ抵抗と トランジスタ T 1 9 a， T l 9 bを見込んだ容 量とによる RCの 1次の遮断特性をもつフィルタ回路となる。
ここで、 トランジスタ T 1 8 a、 T 1 8 bを見込んだ抵抗は、 トラン ジス夕 T 1 8 a, T 1 8 bの電流増幅定数 /3。 が十分に大きければ、 ェ ミ ッタ抵抗 r e であり、 トランジスタ T 1 9 a、 T 1 9 bを見込んだ容 量は、 トランジスタ T 1 9 a、 T 1 9 bのェミ ッタの接続点が仮想ァー スとなるので、 コレクタ接合の接合容量 C JC：、 ェミ ッタ接合の接合容量 CJE、 及びェミ ッタ拡散容量 Cd の和になるので、 遮断周波数 f c は次 の式で与えられる。
f c = \ / ί2 π , (Cd +CJE+CJC) )
そして、 この F I G. 4 9に示すフィルタ回路では、 Cd (通常のバ ィァスにおいては C D »C JE, C JCが成立する） がェミ ッタ電流に比例 することを利用して、 トランジスタ T 1 9 a, T 1 9 bのバイアス電流 を調整することにより、 遮断周波数を調整できる回路になっている。 又、 この回路は、 トランジスタ T l 7 aと トランジスタ T 1 7 bのべ —ス間に入力電圧を印加し、 トランジスタ T 1 8 aとトランジスタ T 1 8 bのコレクタ間から出力を取り出す平衡回路としても、 トランジスタ T 1 7 aもしくはトランジスタ T 1 7 bのベースとアース間.に入力電圧 を印加し'、 トランジスタ T l 8 aもしくはトランジスタ T l 8 bのコレ クタとアース間から出力を取り出す不平衡回路としても、 或いは、 入力 と出力の一方を平衡、 もう一方を不平衡な回路としても使用できる。 しかしながら、 F I G. 4 9に示した回路は 1次の （ 1次の遮断特性 を有する） フィルタ回路であるので、 2次の （2次の遮断特性を有する ) フィルタ回路が必要な場合には、 F I G. 4 9に示すものと同様の構 成をもつ回路を縦属接続するか、 あるいはコイル （L) とコンデンサ ( C) を適用する L CRフィル夕回路で 2次の特性を実現する必要がある。 ここで、 前者のように 1次の能動型フィルタ回路を縦属接続すると、 遮断周波数が低下するという課題があり、 また、 実用の能動型フィル夕 回路では、 F I G. 4 9に示すフィル夕回路に電圧シフ ト回路を付加す る必要があるので、 フィル夕回路の回路規模が大きくなってしまうとい う課題がある。
—方、 後者のようにコイルとコンデンサを用いた LCRフィルタ回路 によって 2次の特性を実現する場合には、 コィルが集積回路に適合しな い上に、 コイルの等価回路が複雑なために特性の制御が困難という課題 がある。
次に、 周波数帯域可変フィルタ回路の従来技術について説明する。 F I G. 50〜F I G. 52は従来の帯域可変フィルタ回路の構成例 を示す図である。
F I G. 50に示す回路は、 カスコードトランジスタ 4 0 1 a， 4 0 1 bのエミ ッ夕に、 差動対をなすトランジスタ 5 0 1 a， 5 0 1 bのべ —スを接続し， カスコードトランジスタ 4 0 1 a， 4 0 1 bのェミ ツ夕 抵抗 r eと差動対トランジスタ 50 1 a, 5 0 1 bのェミ ッタ拡散容量 C d (c I E) による遮断を用いて周波数帯域を制御する回路の構成例 である。 .
ここで、 差動対トランジスタ 5 0 1 a 5 0 1 bのェミ ッタ電流 I E を可変電流源 70 1 bにより制御することで、 フィルタ回路の周波数帯 域を制御することができる。
そして、 3 dBダウンした帯域で示すこのフィルタ回路の周波数帯域 f は、 周波数帯域制御回路のない場 の回路の周波数帯域 f 。RC と、 周 波数帯域制御回路のある場合の周波数帯域 f CNTLによって決定される。 この場合、 周波数帯域制御回路がある場合の周波数帯域 iCNTLは、 f = 1 /2 π r e 〔Cd ( I E ) +CJE+CJC〕 で表すことができる。 なお、 CJEは差動対トランジスタ 5 0 1 a 5 0 1 bのベース ■エミ ッ夕間結合容量であり、 CJCは差動対トランジスタ 50 1 a 5 0 1 b のべ一ス · コレク夕間結合容量であり、 r e はカスコードトランジスタ
4 0 1 a, 4 0 1 bのェミ ッタ抵抗である。
そして、 周波数帯域制御回路部の最大周波数帯域 f CNTL (MAX) 及び最 小周波数帯域 ί CNTL(M1N) は、 それぞれ次式で表せる。
CNT L (MAX) == l / 2 7T r e CjE+ C jc)
I CNT L ( I N ) ~ 1 / 27Z* Γ e d ( I E (MAX) )
ここで、 これらの式から ί CNT L ( M I N ) f ORG く f C N T L (MA ) となる ように周波数帯域制御回路を構成すれば、 回路全体の周波数帯域 f を ί
CNT L <M I N, < f < ί。RC の範囲で制御できるようになる。
そして、 F I G. 5 1は上述の回路の周波数帯域可変特性を S P I C Eによりシミ ュレーションした結果の一例を示す図であり、 この F I G.
5 0に示すように、 ェミ ッタ電流 I Eを大きくすることにより、 周波数 帯域を狭くすることができる。
また、 F I G. 52に示すフィルタ回路は、 トランジスタのトランジ シヨン周波数 ί Τ (エミ ッ夕接地時の電流増幅率 が 1 となる周波数） がトランジスタのコレクタ電流に依存することを利用して、 .2つの差動 対を並列に接続し、 両者に流れる電流の分配比を電流値可変回路によつ て制御することにより、 周波数帯域を制御するようにした構成例である。
ところで、 F I G. 50に示したフィル夕回路において、 周波数帯域 可変幅を広くするためには、 ェミ ッタ電流 I Eを増加させることにより、 最小周波数帯域をより狭く設定することが必要となる。
しかしながら、 ェミ ッタ電流 I Eを増加するためには、 制御回路トラ ンジス夕 5 0 1 a， 5 0 1 bのサイズを大きくする必要があるために、 制御回路トランジス 5 0 1 a, 5 0 1 bの寄生容量（ C JE, C JC )によ つて最大周波数帯域 f CNTL (M A X) が劣化する。
このため回路全体の周波数帯域 f は、 ί < f < f C N T L (MA x) .(< f 。RC ) となり、 最大周波数帯域が制御回路のない場合に比べて 劣化してしまい、 周波数帯域可変幅を広範囲にわたって制御することが 困難であるという課題があった。
また、 F I G. 52に示すフィルタ回路では、 周波数帯域の調整のた めの電流分配比の制御が難しくなるため、 帯域設定を安定して行なうこ とができないという課題もあった。
本発明は、 以上のような課題に鑑み創案されたもので、 回路全体の最 大周波数帯域を劣化させることなく広範囲にわたって安定に周波数帯域 を可変する 2次の遮断特性を有した集積回路に適合する、 フィル夕回路 を提供することを目的とする。 発明の開示
このため、 本発明は、 ベース又はゲートが第 1の抵抗を介して高周波 的に接地された第 1のトランジスタと、 第 1のトランジスタのェミ ッ夕 又はソースに一端を接続され、 他端を高周波的に接地された第 2の抵抗 とコンデンサとを備え、 第 2の抵抗と、 コンデンサと第 1の十ランジス 夕の接続点の電流を入力とし、 第 1 のトランジスタのコレクタ又はドレ ィン電流を出力とする回路を有することを特徵としている。
また、 本発明は、 ベース又はゲートが第 1の抵抗の一端に接続され、 コレクタ又はドレインが零オームを含むィンピーダンスを介して高周波 的に接地され、 ェミ ッタ又はソースに等価的な電流源を接続された第 1 のトランジスタと、 第 1 のトランジス夕のェミ ッ夕又はソースに一端を 接続され、 他端を高周波的に接地された第 2の抵抗とコンデンサを備え、 第 1の抵抗の他端に印加される電圧を入力とし、 第 1のトランジスタの ェミ ッ夕又はソースの電圧を出力とする回路を有することを特徴として いる。
さらに、 本発明は、 ベース又はゲー トが第 1の抵抗を介して高周波的 に接地され、 コレクタ又はドレインが零オームを含むィンピ一ダンスを 介して高周波的に接地された第 1 のトランジスタと、 第 1 のトランジス 夕のェミ ッタ又はソースに一端を接続され、 他端を高周波的に接地され た第 2の抵抗と、 第 1のトランジスタのエミ ッ夕又はソースに一端を接 続されたコンデンサを備え、 第 2の抵抗と第 1のトランジスタのェミ ツ 夕又はソースの接続点の電流を入力とし、 コンデンサの他端の電流を出 力とする回路を有することを特徴としている。
また、 本発明は、 ベース又はゲートが第 1の抵抗を介して高周波的に 接地され、 コレクタ又はドレインが零オームを含むィンピーダンスを介 して高周波的に接地され、 エミ ッ夕又はソースに等価的な電流源を接続 された第 1のトランジスタと、 第 1のトランジスタのエミ ッ夕又はソー スに一端を接続され、 他端を高周波的に接地された第 2の抵抗と、 第 1 のトラクジス夕のエミ ッタ又はソースに一端を接続されたコンデンサと を備え、 コンデンサの他端に印加する電圧を入力とし、 第 1のトランジ ス夕のェミ ッ夕又はソースの電圧を出力とする回路を有する.ことを特徴 としている。
さらに、 本発明は、 ベース又はゲートが第 1 の抵抗を介して高周波的 に接地され、 コレクタ又はドレインが零オームを含むィンピーダンスを 介して高周波的に接地された第 1のトランジスタと、 第 1のトランジス 夕のエミ ッ夕又はソースに一端を接続され、 他端を高周波的に接地され たコンデンサと、 第 1のトランジス夕のェミ ッ夕又はソースに一端を接 繞された第 2の抵抗とを備え、 コンデンサと第 1のトランジスタのエミ ッ夕又はソースの接続点の電流を入力とし、 第 2の抵抗の他端の電流を 出力とする回路を有することを特徴としている。
また、 本発明は、 ベース又はゲートが第 1の抵抗を介して高周波的に 接地され、 コレクタ又はドレインが零オームをふくむインピーダンスを 介して高周波的に接地され、 エミ ッタ又はソースに等価的な電流源を接 続された第 1のトランジスタと、 第 1のトランジス夕のェミ ッ夕又はソ —スに一端を接続され、 他端を高周波的に接地されたコンデンサと、 第 1のトランジス夕のェミ ッタ又はソースに一端を接続された第 2の抵抗 とを備え、 第 2の抵抗の他端に印加された電圧を入力とし、 第 1 のトラ ンジス夕のエミ ッ夕又はソースの電圧を出力とする回路を有することを 特徴としている。
さらに、 本発明は、 ベース又はゲ一 卜が第 1の抵抗を介して高周波的 に接地され、 コレクタ又はドレインが零オームを含むィンピーダンスを 介して高周波的に接地された第 1のトランジスタと、 第 1のトランジス 夕のエミ ッタ又はソースに一端を接続され、 他端を高周波的に接地され たコンデンサとを備え、 コンデンサと第 1のトランジスタのエミ ッ夕又 はソースの接続点の電流を入力とし、 第 1のトランジスタのェミ ッタ又 はソースの電圧を出力とする回路を有することを特徴としている。 また、 本発明は、 ベース又はゲートが第 1 の抵抗を介して高周波的に 接地され、 エミ ッタ又はソースに等価的な電流源を接続された第 1のト ランジス夕と、 第 1のトランジスタのエミ ッ夕又はソースに一端を接続 されたコンデンサとを備え、 コンデンザの他端に印加される電圧を入力 とし、 第 1のトランジスタのコレクタ又はドレイン電流を出力とする回 路を有することを特徴としている。
さらに、 第 1のトランジスタのベース又はゲートに、 コレクタ又はド レインとベース又はゲ一トが零ォ一厶を含むィンピ一ダンスを介して高 周波的に接地され、 エミ ッ夕又はソースに等価的な可変電流源を接続さ れた第 2のトランジスタのエミ ッ夕又はソースを接続してもよい。
また、 第 1のトランジスタのベース又はゲートに、 コレクタ又はドレ ィンが零オームを含むィンピ一ダンスで高周波的に接地され、 ェミ ッタ 又はソースに等価的な可変電流源を接続された第 2のトランジスタのェ ミ ッ夕又はソースを接続し、 第 2のトランジスタのベース又はソースに 印加する電圧を入力としてもよい。
さらに、 本発明は、 光通信システムの信号受信部等に用いる周波数帯 域可変フィルタ回路であって、 印加する制御電圧を変化して、 入力信号 の信号伝達経路を切替える信号経路切換部と、 信号伝達経路には、 それ ぞれ異なる帯域可変幅を持つ周波数帯域制御部と、 エミ ッ夕又はソース が周波数帯域制御部を介して信号経路切換部に接続されたカスコードト ランジス夕を具備したことを特徴としている。
また、 本発明は、 信号経路切換部を、 零オームを含む抵抗を介してェ ミ ッ夕又はソースを接地したエミ ッ夕又はソース接地トランジスタと、 エミ ッ夕又はソース接地トランジスタのコレクタ又はドレインとに接続 したトランジスタとで構成し、 周波数帯域制御部を、 トランジスタのコ レクタ又はドレインに接続した周波数帯域制御回路と、 トランジスタの コレクタ又はドレインに接続した異なるィンピーダンスを持つ抵抗とで 構成し、 カスコー ドトランジスタは、 エミ ッ夕又はソースを抵抗を介し てトランジスタのコレクタ又はドレインに接続し、 かつ、 ェミ ッ夕又は ソース接地トランジス夕のベース又はゲ一卜に信号電圧を印加し、 トラ ンジス夕の各々のベース又はゲートに制御電圧を印加する構成としたこ とを特徴としている。
さらに、 本発明は、 零オームを含む抵抗を介してェミ ッタ又はソース を接地したェミ ッ夕又はソース接地トランジス夕と、 トランジスタと、 抵抗と、 周波数帯域制御回路と、 カスコー ドトランジスタとを、 それぞ れ抵抗を介してエミ ッ夕又はソースを接続したエミ ッ夕又はソース接地 トランジス夕と抵抗の接続点に接続された定電流源と、 トランジス夕と、 抵抗と、 周波数帯域制御回路と、 カスコードトランジスタの差動対構成 としたことを特徴としている。
また、 本発明は、 信号経路切換部を、 零オームを含む抵抗を介して接 地したエミ ッ夕又はソース接地トランジスタで構成し、 エミ ッ夕又はソ —ス接地トランジス夕のそれぞれのベース又はゲー卜に信号電圧と制御 電圧とを印加することを特徴としている。
さらに、 本発明は、 零オームを含む抵抗を介してエミ ッ夕又はソース を接地したェミ ッタ又はソース接地トランジスタと、 抵抗と、 周波数帯 域制御回路と、 カスコードトランジスタとを、 それぞれ、 抵抗を介して、 定電流源にエミ ッ夕又はソース接続したエミ ッタ又はソース接地トラン ジス夕と、 抵抗と、 周波数帯域制御回路と、 カスコードトランジスタの 差動対構成としたことを特徴としている。
また、 本発明は、 信号経路切換部を、 それぞれ差動対をなすトランジ ス夕と、 コレクタ又はドレインをトランジス夕のそれぞれの共通ェミ ッ 夕又はソースに接続し、 かつ、 ェミ ッタ又'はソースを共通に接続したト ランジス夕と、 トランジス夕の共通ェミ ッ夕又はソースに接続した定電 流源とで構成し、 差動対をなすトランジスタの各々のベース又はゲート に信号電圧を印加し、 かつ、 トランジスタのそれぞれのべ一ス又はゲ一 トに制御電圧を印加する構成としたことを特徴としている。
さらに、 それぞれコレクタ又はドレインをカスコードトランジスタの ェミ ッタ又はソースに共通に接続し、 かつ、 それぞれェミ ッタ又はソ一 スを卜ランジス夕のコレクタ又はドレインと抵抗とに接続し、 かつ、 ベ —ス又はゲートを共通にバイアス電源に接続したカスコ一ドトランジス 夕を有する構成にしてもよい。
また、 零オームを含む抵抗を介して接地したエミ ッ夕又はソース接地 トランジスタと、 トランジスタと、 抵抗と、 周波数帯域制御回路と、 力 スコ一ドトランジスタとを、 それぞれ抵抗を介してエミ ッ夕又はソース を接続したェミ ッ夕又はソース接地トランジス夕と抵抗の接続点に接続 された定電流源と、 トランジスタと、 抵抗と、 周波数帯域制御回路と、 カスコードトランジスタの差動対構成としてもよい。
さらに、 それぞれのコレク夕又はドレインをカスコードトランジスタ のェミ ッタ又はソースに共通に接続し、 かつ、 それぞれェミ ッタ又はソ —スをエミ ッ夕又はソ一ス接地トランジスタのコレクタ又はドレインと 抵抗とに接続し、 かつ、 ベース又はゲートを共通にバイアス電源に接続 したカスコードトランジスタを有する構成にしてもよい。
また、 零オームを含む抵抗を介してエミ ッタ又はソースを接地したェ ミ ツ夕又はソース接地トランジスタと、 抵抗と、 周波数帯域制御回路と、 カスコードトランジスタとを、 それぞれ、 抵抗を介して、 定電流源にェ ミ ッ夕又はソース接続したエミ ッ夕又はソース接地トランジスタと、 抵 杭と、 周波数帯域制御回路と、 カスコー ドトランジスタの差動対構成と してもよい。 さらに、 それぞれコレクタ又はドレインを差動対構成の力スコ一ドト ランジス夕のェミ ッタ又はソースに共通に接続し、 かつ、 それぞれエミ ッ夕又はソースを、 差動対構成のエミ ッ夕又はソース接地トランジスタ のコレクタ又はドレインと差動対構成の抵抗に接続し、 かつ、 ベース又 はゲ一トを共通にバイアス電源に接続した差動対構成のカスコ一ドトラ ンジス夕を具備した構成にしてもよい。
また、 周波数帯域制御部を、 それぞれ異なる遮断次数を持つ周波数帯 域制御部としてもよい。
さらに、 周波数帯域可変回路に印加する制御電圧に、 複数の信号伝達 経路が同時に動作可能となるような制御電圧を印加するようにしてもよ い。
また、 周波数帯域可変回路を縦続接続し、 各々の帯域を独立に制御す るようにしてもよレ、。
さらに、 周波数帯域制御部を、 それぞれ異なる遮断次数を持つ周波数 帯域制御部とするとともに、 周波数帯域可変回路に印加する制御電圧に、 複数の信号伝達経路が同時に動作可能となるような制御電圧を印加する ようにしてもよい。
また、 周波数帯域制御部を、 それぞれ異なる遮断次数を持つ周波数帯 域制御部とするとともに、 周波数帯域可変回路を縦続接続し、 各々の帯 域を独立に制御するようにしてもよい。
さらに、 周波数帯域制御部をそれぞれ異なる遮断次数を持つ周波数帯 域制御部とするとともに、 周波数帯域可変回路を縦続接続し、 周波数帯 域可変回路に印加する制御電圧に、 複数の信号伝達経路が同時に動作可 能となるような制御電圧を印加し、 各々の帯域を独立に制御するように してもょレ、。
これにより、 本発明のフィルタ回路によれば、 能動型の 2次の低域フ ィル夕回路、 2次の高域フィルタ回路、 2次の帯域フィルタ.回路、 共振 回路を構成することが可能になり、 遮断周波数や共振周波数を広範囲に 渡って可変にできる効果がある。
さらに、 本発明のフィルタ回路によれば、 コレクタとエミ ッ夕が高周 波的に接地されたトランジスタの入力容量を利用することにより、 個別 部品のコンデンサを使用する必要がなくなり、 上述のフィルタ回路を集 積回路で容易に実現できるので、 システムを小型化できるとともに、 シ ステムの性能が大幅に向上する効果もある。 図面の簡単な説明 '
F I G. 1 (a) , (b) はそれぞれ本発明のうち能動型フィル夕に かかる部分の第 1の態様を説明するための図であり、 F I G. 2 (a) ， (b) はそれぞれ本発明のうち能動型フィル夕にかかる部分の第 2の態 様を説明するための図であり、 F I G. 3 (a) , (b) はそれぞれ本 発明のうち能動型フィル夕にかかる部分の第 3の態様を説明するための 図であり、 F I G. 4 (a) , (b) はそれぞれ本発明のうち能動型フ ィル夕にかかる部分の第 4の態様を説明するための図であり、 F I G. 5 (a) ， (b) はそれぞれ本発明のうち能動型フィルタにかかる部分 の第 5の態様を説明するための図であり、 F I G. 6 (a) , (b) は それぞれ本発明のうち能動型フィル夕にかかる部分の第 6の態様を説明 するための図であり、 F I G. 7 (a) , (b) はそれぞれ本発明のう ち能動型フィル夕にかかる部分の第 7の態様を説明するための図であり、 F I G. 8 (a) , (b) はそれぞれ本発明のうち能動型フィルタにか かる部分の第 8の態様を説明するための図であり、 F I G. 9は本発明 のうち能動型フィルタ回路にかかる部分の第 1実施例を説明するための 図であり、 F I G. 1 0は本発明のうち能動型フィルタ回路にかかる部 分の第 2実施例を説明するための図であり、 F I G. 1 1は本発明のう ち能動型フィル夕回路にかかる部分の第 3実施例を説明するための図で あり、 F I G. 1 2は本発明のうち能動型フィルタ回路にかかる部分の 第 4実施例を説明するための図であり、 F I G. 1 3は本発明のうち能 動型フィルタ回路にかかる部分の第 5実施例を説明するための図であり、 F I G. 1 4は F I G. 1 3の回路の元の構成を示す図であり、 F I G. 1 5は本発明のうち能動型フィル夕回路にかかる部分の第 6実施例を説 明するための図であり、 F I G. 1 6は本発明のうち能動型フィルタ回 路にかかる部分の第 7実施例を説明するための図であり、 F I G. 1 7 は本発明のうち能動型フィルタ回路にかかる部分の第 8実施例を説明す るための図であり、 F I G. 1 8は本発明のうち能動型フィルタ回路に かかる部分の第 9実施例を説明するための図であり、 F I G. 1 9は本 発明のうち能動型フィル夕回路にかかる部分の第 1 0実施例を説明する ための図であり、 F I G. 20は本発明のうち能動型フィルタ回路にか かる部分の第 1 1実施例を説明するための図であり、 F I G. 2 1は本 発明のうち能動型フィル夕回路にかかる部分の第 1 2実施例を説明する ための図であり、 F I G. 22は本発明のうち能動型フィル夕回路にか かる部分の第 1 3実施例を説明するための図であり、 F I G. 23はェ ミ ッ夕を見込んだィンピーダンスを求める等価回路を示す図であり、 F I G. 24は第 1のシミュレーション結果を示す図であり、 F I G. 2 5は第 2のシミ ュ レーショ ン結果を示す図である。
そして、 F I G. 26は本発明のうち周波数帯域可変フィルタ回路に かかる部分の態様を説明するためのブロック図であり、 F I G. 27は 本発明のうち周波数帯域可変フィルタ回路の第 1実施例にかかる部分の ブロック図であり、 F I G. 28は本発明のうち周波数帯域可変フィル 夕回路の第 2実施例にかかる部分のブロック図であり、 F I G. 29は 本発明のうち周波数帯域可変フィル夕回路の第 3実施例にかかる部分の ブロック図であり、 F I G, 3 0は本発明のうち周波数帯域可変フィ ル 夕回路の第 4実施例にかかる部分のブロック図であり、 F I G. 3 1は 本発明のうち周波数帯域可変フィル夕回路の第 5実施例にかかる部分の ブロック図であり、 F I G. 32は本発明のうち周波数帯域可変フィル 夕回路の第 6実施例にかかる部分のブロック図であり、 F I G. 3 3は 本発明のうち周波数帯域可変フィル夕回路の第 7実施例にかかる部分の ブロック図であり、 F I G. 34は本発明のうち周波数帯域可変フィル 夕回路の第 8実施例にかかる部分のブロック図であり、 F I G. 35は 本発明のうち周波数帯域可変フィル夕回路の第 9実施例にかかる部分の ブロック図であり、 F I G. 3 6は本発明のうち周波数帯域可変フィル 夕回路の第 1 0実施例にかかる部分のブロック図であり、 F I G. 3 7 (a) ， （b) , (c) はいずれも本発明のうち周波数帯域可変フィル 夕回路の第 1 1実施例としての周波数特性を説明するための図であり、 F I G. 38は本発明のうち周波数帯域可変フィルタ回路の第 1 2実施 例としての回路構成図であり、 F I G. 3 9 (a) , (b) ， （c) は いずれも本発明のうち周波数帯域可変フィルタ回路の第 1 2実施例とし ての周波数特性を説明するための図であり、 F I G. 4 0は F I G. 3 8に示す実施例の具体的な縦続接続の構成例を示す図であり、 F I G. 4 1は本発明のうち周波数帯域可変フィルタ回路の第 2実施例の具体例 を示す図であり、 F I G. 4 2は S P I CEによりシミュレーションし た結果の一例を示す図であり、 F I G. 4 3は本発明のうち周波数帯域 可変フィル夕回路の第 5実施例の具体例を示す図であり、 F I G. 4 4 は F I G. 4 3に示す回路について S P I CEによりシミ ュ レーショ ン した結果の例を示す図であり、 F I G. 4 5は本発明のうち周波数帯域 可変フィル夕回路の第 1 0実施例の具体例であり、 F I G. 4 6は？ 1 G. 4 5に示す回路について S P I C Eによりシミュレーシ.ヨンした結 果の例を示す図であり、 F I G. 4 7 (a) ， (b) はそれぞれ電流源 の構成例を示す図である。
さらに、 F I G. 4 8は光通信システムにおける光信号受信部の構成 例を示す図であり、 F I G. 4 9は従来の能動型フィルタ回路の一例を 示す図であり、 F I G. 5 0は周波数帯域可変フィルタ回路に関する第 1の従来例を示す図であり、 F I G. 5 1は SP I CEによるシミユレ ーシヨンの結果を示す図であり、 F I G. 52は周波数帯域可変フィル 夕回路に関する第 2の従来例を示す図である。
発明を実.施するための最良の形態
以下、 本発明の実施例について、 図面を参照しながら説明する。
(a) 本発明のうち能動型フィルタ回路にかかる部分の基本説明
F I G. 1は本発明の第 1の態様を説明するための図であり、 F I G. 1 (a) は 2次の低域フィルタ回路の構成を示す図、 F I G. 1 (b) はその等価回路を示す図である。
この F I G. 1 ( a ) において、 T 1はインダク夕ンスを形成する ト ランジス夕、 1¾ 1 と1¾ 2は抵抗、 C 1はコンデンサであるカ^ 今、 トラ ンジス夕 T 1のェミ ツ夕， 抵抗 R 2およびコンデンサ C 1に流入する電 流を入力とし、 トランジスタ T 1のコレクタから流出する電流を出力と して、 この F I G. 1 (a) に示す回路の電流伝達関数を F I G. 23 を用いて求める。
即ち、 F I G. 23は、 F I G. 1 ( a ) 中のトランジスタ T 1のェ ミ ッ夕を見込んだィンピーダンスを求めるための等価回路を示す図であ り、 この F I G. 23において、 R 1は F I G. 1 ( a ) における R 1 と同じ抵抗、 Z 7Γはトランジス夕の 7Γ型等価回路におけるベース ·ェミ ッ夕間のインピーダンスである。 また、 gm はトランジスタのトランス コンダクタンス、 Vは Z 7Γの端子電圧であり、 g m ■ Vがトランジスタ のコレクタ電流源となる。
そして、 この F I G. 2 3に示す等価回路によって、 トランジスタの ェミ ッタを見込んだインピーダンスを求めると、 次式のようになる。
ZE = l/gm + R,(l//3。 +Ω2 ) /(1 +Ω2 )
+ j Ω (R,-l/gm )/(1 + Ω2 ) (1)
但し、 Ω = ωΖωτ 、 ω= 2 π ί ( f は周波数） 、 ωτ = 2 ττ f τ ( f τ はトランジスタのトランジシヨン周波数） 、 /3。 はェミ ツ夕接地 電流増幅率、 R, は抵抗 R 1の抵抗値である。 以下、 抵抗 RNの抵抗値 を Rn 、 コンデンサ CNの容量値を Cn と表記する。
ここで、 式 （ 1 ) において、 R, 》 1 /gm に設定し、 通常成り立つ 1》1//3。 を適用すれば、 1 》 (ω/ωτ ) 2 の周波数範囲で近似的に 次の式が成立する。
Figure imgf000020_0001
従って、 F I G. 2 3中の ZE を形成する等価素子は次の式で与えら れる値の等価ィンダクタンスである。
Leq^ R , / ω-, (3)
このようにして式 （ 3 ) で得られた等価インダクタンスを用いて、 F I G. 1 ( a) 中に示すトランジスタ Τ 1を置換すると、 F I G. 1 (b) に示す等価回路になる。
そして、 この F I G. 1 (b) に示す等価回路から電流伝達関数 （ I out / I in) を求めると次式になる。
1 out / I in
=(ι / Leq】）/ Cs 2 + (1/C,R2) s +l/C'Leq】〕 (4)
但し、 Leq, =R, /ωτ である。 また、 この低域フィルタ回路の遮断周波数 ω。 と Qは次の式で与えら れる。
ω。 = 1 Ζ ' /2Leq】'/2 (5)
(3 = ω。 R2 C , (6)
すなわち、 F I G. 1 (a) に示す回路は、 電流を入出力とした 2次 の遮断特性を有する低域フィルタ回路となる。
このように、 本発明の第 1の態様にかかるフィルタ回路によれば、 コ ィルが有する特性を、 トランジスタにより実現することで、 電流を入出 力とした 2次の遮断特性を有する L C R低域フィル夕回路を、 個別部品 のコイル （L) を用いずに構成でき、 これにより電流を入出力とする 2 次の低域フィルタ回路を、 極めて容易に集積回路化できる利点がある。 なお、 以下の説明中に使用する F I G. 2 (b) 〜F I G. 8 (b) に示す等価回路は、 それぞれ F I G. 2 (a) 〜F I G. 8 ( a ) に示 す回路を、 上述と同様にして、 トランジスタを等価インダクタンスに置 換したものである。
F I G. 2は本発明の第 2の態様を説明するための図であり、 F I G.
2 (a) は 2次の低域フィル夕回路の構成を示す図、 F I G. 2 (b) はその等価回路を示す図である。
この F I G. 2 (a) において、 T 7はインダクタンスを形成するト ランジス夕、 R 1 0と R 1 1は抵抗、 C 5はコンデンサ、 C C S 3は定 電流源である。
ここで、 トランジスタ T 7のベースに一端を接続された抵抗 R 1 0の 他端に印加する電圧を入力とし、 トランジス夕 T 7のェミ ッ夕の電圧を 出力として、 この F I G. 2 (a) に示す回路の電圧伝達関数 （Vout /Vin) を、 F I G. 2 (b) に示す等価回路を用いて求めると、 次式 になな。 Vout ZVin
= (lZC5Leq2)/ ·〔 s 2 + (1/C5R,〗） s + l/C5Leq2〕 (7)
但し、 Leq2 = R 10/ωτ である。
そして、 この低域フィルタ回路の遮断周波数 ω。 と Qは次の式で与え られる。
ω。 = 1 Z C5 I 2Leq2 I/2 (8)
<3 = ω。 R , , C5 (9)
すなわち、 F I G. 2 (a) に示す回路は、 電圧を入出力とした 2次 の遮断特性を有する低域フィルタ回路となる。
このように、 本発明の第 2の態様にかかるフィルタ回路によれば、 第 1の態様と同様に、 コイルが有する特性をトランジス夕により実現する ことで、 電圧を入出力とした 2次の遮断特性を有する L CR低域フィル 夕回路を、 個別部品のコイルを用いずに構成でき、 これにより、 電圧を 入出力とする 2次の低域フィル夕回路を、 極めて容易に集積回路化でき る利点がある。
なお、 F I G. 2 (a) に示すフィル夕回路においては、 トランジス 夕 T 7のコレクタが電源 VC Cに接続されているが、 トランジス夕 T 7 のコレクタと電源 VC Cの間に、 或るインピ一ダンスが介在しても 2次 の低域フィルタ回路とすることは可能である。 しかし、 この場合には、 トランジスタ T 7のミラー容量が抵抗 R 1 0とコンパラブルになる周波 数では、 等価インダクタンスが R !OZWT ではなくなるので、 2次の低 域フィル夕回路として使用できる帯域が狭くなることに注意する必要が ある。
次に、 F I G. 3は本発明の第 3の態様を説明するための図であり、 F I G. 3 (a) は 2次の高域フィル夕回路の構成を示す図、 F I G. 3 (b) はその等価回路を示す図である。 この F I G. 3 (a) において、 T 2はインダクタンスを形成する ト ランジス夕、 R 3と R 4は抵抗、 C 2はコンデンサである。
ここで、 トランジスタ Τ 2のエミ ッ夕に流入する電流と R に流入す る電流の和を入力とし、 コンデンサ C 2から流出する電流を出力として 、 この F I G. 3 (a) に示す回路の電流伝達関数 （ I out Z I in) を、 F I G. 3 (b) に示す等価回路を用いて求めると、 次の式が得られる。
I out / I in
= (1/C2)s7 〔s2 十 (1/C2R4) s +l/C2Leq3〕 (10)
但し、 Leq3 =R3 /ωτ である。 また、 この高域フィルタ回路の遮 断周波数 ω。 と Qは次の式で与えられる。
ω0 = 1 / C2 ,/2Leq2 !/2 (11)
(3 = ω。 R4 C2 (12)
すなわち、' F I G. 3 (a) に示す回路は、 電流を入出力とした 2次 の遮断特性を有する高域フィルタ回路となる。
このように、 本発明の第 3の態様にかかるフィルタ 0路においても、 コイルが有する特性をトランジスタにより実現することで、 電流を入出 力とした 2次の遮断特性を有する L C R高域フィル夕回路をコィルを用 いずに構成でき、 これにより、 電流を入出力とする高域フィルタ回路を 極めて容易に集積回路化できる利点がある。
なお、 この場合にも、 トランジスタ T 2のコレクタと電源又は GND の間に或るィンピーダンスが介在してもよいが、 使用できる帯域が狭く なることに注意する必要がある。
さらに、 F I G. 4は本発明の第 4の態様を説明するための図であり、 F I G. 4 (a) は 2次の高域フィルタ回路の構成を示す図、 F I G. 4 (b) はその等価回路を示す図である。
この F I G. 4 (a) において、 T 8はインダクタンスを形成する ト ランジス夕、 R 1 2 と R 1 3は抵抗、 C 6はコンデンサ、 C.C S 4は定 電流源である。
ここで、 トランジスタ T 8のエミ ッ夕に一端を接続されたコンデンサ C 6の他端に印加する電圧を入力、 トランジス夕 T 8のェミ ッ夕の電圧 を出力として、 この F I G. 4 (a) に示す回路の電圧伝達関数 （Vou t /Vin) を、 F I G. 4 (b) に示す等価回路を用いて求めると、 次 の式が得られる。
Vout /Vin
= (1/Ce)s2/ 〔s 2 + (l/C6R13)s +l/C6Leq4) (13)
但し、 Leq4 =R ]2/ωτ である。 また、 この高域フィルタ回路の遮断 周波数 。 と Qは次の式で与えられる。
ω。 = 1 / CeI/2Leq4 ]/2 (14)
Q = ωo R13Ce (15)
すなわち、 F I G. 4 (a) に示す回路は、 電圧を入出力とした 2次 の遮断特性を有する高域フィル夕回路となる。
このように、 本発明の第 4の態様にかかるフィル夕回路においても、 コイルが有する特性をトランジスタにより実現することで、 電圧を入出 力とした 2次の遮断特性を有する L C R高域フィル夕回路を、 個別部品 のコイルを用いずに構成でき、 これにより、 電圧を入出力とする高域フ ィル夕回路を、 極めて容易に集積回路化できる利点がある。
なお、 この場合にも、 トランジスタ T 8のコレクタと電源 VC Cの間 に、 或るインピーダンスが介在してもよいが、 使用できる帯域が挟くな ることに注意する必要がある。
次に、 F I G. 5は本発明の第 5の態様を説明するための図であり、 F I G. 5 (a) は 2次の帯域フィル υ夕回路の構成を示す図、 F I G. 5 (b) はその等価回路を示す図である。 この F I G. 5 (a) において、 T3はインダクタンスを形成するト ランジス夕、 R 5と R 6は抵抗、 C 3はコンデンサである。
ここで、 トランジスタ Τ 3のエミ ッ夕に流入する電流とコンデンサ C 3に流入する電流を入力とし、 抵抗 R 6から流出する電流を出力として 、 この F I G. 5 (a) に示す回路の電流伝達関数 （ I out // I in) を、 F I G. 5 (b) に示す等価回路を用いて求めると、 次の式を得る。
I out / I in
= (1ZC3R6)SZ 〔s2+ (1/C ) s +l/C3Leq5) (16)
但し、 Leq5 =R5 /ωτ である。 また、 この帯域フィルタ回路の中 心周波数 ω。 と Qは次の式で与えられる。
ω0 = 1 / C3 1/2Leq5 1 2 (17)
0 = ω。 Re C3 (18)
すなわち、 ' F I G. 5 (a) に示す回路は、 電流を入出力^:した 2次 の遮断特性を有する帯域フィルタ回路となる。
このように、 本発明の第 5の態様にかかるフィルタ回路においても、 コイルが有する特性をトランジスタにより実現することで、 電流を入出 力とした 2次の遮断特性を有する L C R帯域フィルタ回路を、 個別部品 のコイルを用いずに構成でき、 これにより、 電流を入出力とする 2次の 帯域フィルタ回路を、 極めて容易に集積回路化できる利点がある。
なお、 この場合にも、 トランジスタ T 3のコレクタと電源 VC Cの間 に、 或るインピーダンスが介在してもよいが、 使用できる帯域が狭くな ることに注意する必要がある。
さらに、 F I G. 6は本発明の第 6の態様を説明するための図であり、 F I G. 6 (a) は 2次の帯域フィルタ回路の構成を示す図、 F I G. 6 (b) はその等価回路を示す図である。
この F I G. 6 ( a ) において、 T 9はインダクタンスを形成する卜 ランジス夕、 R 1 4 と R 1 5は抵抗、 C 7はコンデ ナ、 C C S 5は定 電流源である。
ここで、 トランジスタ T 9のエミ ッ夕に一端を接続された抵抗 R 1 5 の他端に印加する電圧を入力とし、 トランジスタ T 9のエミ ッ夕の電圧 を出力として、 F I G. 6 ( a) に示す回路の電圧伝達関数 （Vout / Vin) を、 F I G. 6 (b) に示す等価回路を用いて求めると、 次の式 を得る。
Vout /Vin
-(1/CT) s/ 〔s 2+ (1/C7R,5) S +l/ Leq6〕 (19)
但し、 Leqs =R14/wT である。 また、 この帯域フィル夕回路の中 心周波数 ω。 と Qは次の式で与えられる。
ω0 = 1 / C7 ,/2Leq6 1/2 (20)
Q = co0 R ! 5Cv (21)
すなわち、 この F I G. 6 (a) に示す回路は、 電圧を入出力とした 2次の遮断特性を有する帯域フィル夕回路となる。
このように、 本発明の第 6の態様にかかるフィル夕回路においても、 コイルが有する特性をトランジス夕により実現することで、 電圧を入出 力とした 2次の遮断特性を有する L C R帯域フィル夕回路を、 個別部品 のコイルを用いずに構成でき、 これにより、 電圧を入出力とした 2次の 帯域フィル夕回路を、 極めて容易に集積回路化できる利点がある。
なお、 この場合にも、 トランジスタ T 9のコレクタと電源 VC Cの間 に、 或るインピーダンスが介在してもよいが、 使用できる帯域が狭くな ることに注意する必要がある。
次に、 F I G. 7は本発明の第 7の態様を説明するための図であり、 F I G. 7 (a) は共振器を構成する回路を示す図、 F I G. 7 (b) はその等価回路を示す図である。 この F I G. 7 ( a ) において、 T 4はィンダクタンスを形成するト ランジス夕、 R 7は抵抗、 C 4はコンデンサである。
ここで、 トランジスタ T 4のェミ ッタとコンデンサ C 4に流入する電 流の和を入力とし、 トランジスタ T 4のェミ ッ夕の電圧を出力として、 F I G. 7 (a) に示す回路の伝達インピーダンス （Vout ノ I in) を、 F I G. 7 (b) に示す等価回路を用いて求めると、 次の式を得る。
Vout / I in
= (1ZC4) sX (s 2 +l/C4Leq7) (22)
但し、 Leq7 =R7 /ωτ である。 そして、 この共振器の共振周波数 ω。 は次の式で与えられる。
ω0 = 1 / C4 I/2Leq7 I 2 (23)
すなわち、 この F I G. 7 (a) に示す回路は、 電流を入力、 電圧を 出力とした共振器となる。
このように、 本発明の第 7の態様にかかるフィルタ回路によれば、 コ ィルが有する特性をトランジスタにより実現することで、 電流入力ー電 圧出力の LCR共振器を、 個別部品のコイルを用いずに構成でき、 これ により、 電流入力 -電圧出力の共振器を極めて容易に集積回路化できる 利点がある。
なお、 この場合にも、 トランジスタ T 4のコレクタと電源 VC Cの間 に、 或るインピーダンスが介在してもよいが、 使用できる帯域が狭くな ることに注意する必要がある。
さらに、 F I G. 8は本発明の第 8の態様を説明するための図であり、 F I G. 8 (a) は共振器を構成する回路を示す図、 F I G. 8 (b) はその等価回路を示す図である。
この F I G. 8 (a) において、 T 1 0はインダク夕ンスを形成する トランジスタ、 R 1 6は抵抗、 C 8はコンデンサ、 CCS 6は定電流源 である。
ここで、 トランジスタ T 1 0のエミ ッ夕に一端を接続されたコンデン サ C 8の他端に印加する電圧を入力とし、 トランジスタ T 1 0のコレク 夕から流出する電流を出力として、 F I G. 8 (a) に示す回路の電圧 伝達アドミタンス （ I out /Vin) を、 F I G. 8 (b) に示す等価回 路を用いて求めると、 次の式を得る。
I out ZVin
= (1/Leq8) s/ (s 2 +l/C8Leqs) (24)
但し、 Leq8 二 R】6/ )T である。 そして、 この共振器の共振周波数 ω。 は次の式で与えられる。
ω。 = 1 Z C8 1/2Leq8 1/2 (25)
すなわち、 この F I G. 8 (a) に示す回路は、 F I G. 7 (a) に 示した共振器の回路とは逆に、 電圧を入力、 電流を出力とした共振器に な 。
このように、 本発明の第 8の態様にかかるフィルタ回路によれば、 コ ィルが有する特性をトランジスタにより実現することで、 電圧入力一電 流出力の L CR共振器を個別部品のコイルを用いずに構成でき、 これに より、 この共振器を極めて容易に集積回路化できる利点がある。
(b) 能動型フィルタ回路の実施例の説明
F I G. 9は本発明のうち能動型フィル夕回路にかかる部分の第 1実 施例を説明するための図であり、 この F I G. 9において、 T5は入力 トランジスタ、 T 6は出力トランジスタ、 R 8と R 9は抵抗である。 そ して、 トランジスタ T 5のコレクタに F I G. 1 (a) 又は F I G. 3 (a) 又は F I G. 5 (a) の回路の入力端子が、 トランジスタ T 6の ェミ ッタに F I G. 1 (a) 又は F I G. 3 (a) 又は F I G. 5 ( a) の回路の出力端子が接続される。 ここで、 I in及び I out の方向を無視すれば、
Vin= I inR8 、 Vou, = I。ut R9
である力、ら、
Vout /vin
= (R9 /R8 ) ( I。ut Z I in) (26)
となる。 つまり、 本発明のうち能動型フィル夕回路にかかる部分の第】 の態様， 第 3の態様及び第 5の態様は、 それぞれ前述の式 （5) ， 式 ( 1 1 ) 及び式 （ 1 6) の電流伝達関数で表せる、 2次の低域フィルタ 回路， 2次の高域フィルタ回路及び 2次の帯域フィル夕回路を形成する ものであつたが、 上述のように、 各フィルタ回路の伝達関数を電圧伝達 関数に変換することで、 これらの各フィル夕回路を実用の回路で容易に 実現でき、 これにより、 光通信システムなどのシステムの性能が大幅に 向上するとともに、 システムが小型化できる効果がある。
次に、 F I G. 1 0は本発明のうち能動型フィルタ回路にかかる部分 の第 2実施例を説明するための図であり、 この F I G. 1 0において、 T 5は入力トランジスタ、 T4はィンダクタンスを形成する トランジス 夕、 R 8と R 7は抵抗、 C 4はコンデンサである。 そして、 この F I G. 1 0に示す回路は、 トランジスタ T5のコレクタに F I G. 7 (a) に 示した回路の入力端子を接続したものである。
ここで、 F I G. 9にて上述したのと同様に、
Vin= I inR8
であるから、
Figure imgf000029_0001
= ( 1 /R8 ) (Vout / I in) (27)
となる。
このように、 本発明の第 2実施例にかかる能動型フィル夕回路によれ ば、 前述の本発明の第 7の態様における、 伝達インピーダンスの式 ( 2 2) で表される共振回路を、 上述のように伝達関数を電圧伝達関数に変 換することができ、 これにより、 上述の共振回路を実用の回路で容易に 実現できるようになる。
F I G. 1 1は本発明のうち能動型フィルタ回路の第 3実施例を説明 するための図であり、 この F I G. 1 1において、 T 1 0はィンダクタ ンスを形成する トランジスタ、 T 1 1は出力トランジスタ、 R 1 6と 1 7は抵抗、 C 8はコンデンサ、 C C S 6は定電流源である。 そして、
Vou, = I。ut R. 7
であるから、
Vou, ZVi n = R 'マ に， /Vi n (28)
となる。
このように、 本発明の第 3実施例にかかる能動型フィルタ回路によれ ば、 前述の本発明の第 8の態様における、 共振回路の伝達アドミタンス の式 （22) を、 上述のように電圧伝達関数に変換することができ、 こ れにより、 上述の共振回路を実用の回路で容易に実現できるようになる。
F I G. 1 2は本発明のうち能動型フィル夕回路の第 4実施例を説明 するための図であり、 この F I G. 1 2において、 T5 a， T 5 bは入 カトランジス夕、 T 6 a, T 6 bは出力トランジスタ、 R 8 a， R 8 b, R 9 a及び R 9 bは抵抗、 CCS 1 a， CCS 1 b及び CCS 2は定電 流源である。
そして、 トランジスタ T 5 a， T5 bのコレクタに F I G. 1 (a) 又は F I G. 3 (a) 又は F I G. 5 ( a ) に示した回路の入力端子が、 トランジスタ T 6 a, T 6 bのェミ ツ夕に F I G. 1 (a) 又は F I G. 3 (a) 又は F I G. 5 (ィ） に示した回路の出力端子がそれぞれ接続 れ《3 o ここで、 この F I G. 1 2に示す回路において、 トランジスタ T 5 a のベースに印加する電圧 Vinと トランジス夕 T 5 bのベースに印加する 電圧 Vin* を、 振幅が等しく逆相の電圧とすると、 トランジスタ T 5 a と トランジスタ T5 bのコレクタ電流も等振幅で逆相、 トランジスタ T 6 aのコレク夕電圧 Vout と トランジスタ T 6 bのコレクタ電圧 Vout * も等振幅で逆相になる。 従って、
(Vou t - Vou. * ) / (Vi n- Vi n *)
= (R9 ZR8 ) (に t Z I in) (29)
となる。 つまり、 この F I G. 1 2に示す回路も、 F I G. 9に示した 回路と同様に、 電流伝達関数を電圧伝達関数に変換するものであり、 こ れにより、 F I G. 1， F I G. 3および F I G. 5にて前述した 2次 の低域フィルタ回路， 2次の高域フィル夕回路および 2次の帯域フィル 夕回路を実用の回路で容易に実現できるので、 光通信システムなどに設 けられる増幅器の性能が大幅に向上するとともに、 システムの小型化が 図れる効果がある。
また、 この F I G. 1 2に示す回路は、 上述のようにトランジスタ T 5 a、 トランジスタ T 5 bのベースを入力端子とし、 トランジスタ T 6 a、 トランジスタ T 6 bのコレクタを出力端子にすれば、 平衡なフィル 夕回路を構成することができ、 トランジスタ T5 a、 トランジスタ T 5 bのべ一スを入力端子としてトランジスタ T6 a又はトランジスタ T6 bのコレクタを出力端子にすれば、 平衡入力—不平衡出力のフィル夕回 路を構成することができる。
さらに、 トランジスタ T5 a又はトランジスタ T5 bの一方のベース を入力端子としてもう一方のベースを交流的にアースし、 トランジスタ T 6 a、 トランジスタ T 6 bのコレクタを出力端子とすれば、 不平衡入 カー平衡出力のフィルタ回路を構成でき、 トランジスタ T5 a又はトラ ンジス夕 T 5 bの一方のベースを入力端子としてもう一方のベースを交 流的にアースし、 トランジス夕 T 6 aまたはトランジス夕 T 6 bのコレ クタを出力端子にすれば、 不平衡ー不平衡のフィル夕回路を構成できる。 なお、 定電流源 CCS 1 a, CCS 1 bは、 F I G. 1 2に示す回路 中のブラックボックスのなかにあるィンダクタンスを形成する トランジ ス夕と出力トランジスタにバイアス電流を供給して、 F I G. 1 2に示 す回路のダイナミ ックレンジを拡大するためのものである。
次に、 F I G. 1 3は本発明のうち能動型フィル夕回路の第 5実施例 を説明するための図であり、 この F I G. 1 3において、 丁53 と丁5 bは入カトランジス夕、 T4 aと T4 bはインダク夕ンスを形成する ト ランジス夕、 R 8 a， R 8 b， R 7 a及び R 7 bは抵抗、 C 4' はコン デンサ、 CCS l a, C C S 1 b及び C C S 2は定電流源である。
ここで、 この F I G. 1 3に示す回路は、 入力 トランジスタ T 5 a, T 5 bのコレクタに F I G. 7の回路の入力端子を接続したものである ので、 元の回路の構成は、 F I G. 1 4に示す回路と同様のものになる 、 入力トランジスタ T 5 a, T 5 bが定電流源 C C S 2で駆動された 差動増幅器になっていることを考慮して、 F I G. 1 4中のコンデンサ C 4 a, C 4 bの部分を回路変換したものである。
このため、 F I G. 1 4中の入力トランジスタ T5 aと入カトランジ ス夕 T 5 bとのコレクタ電圧の交流分は等振幅で逆相になり、 コンデン サ C 4 aとコンデンサ C 4 bを流れる交流分も等振幅で逆相となる。 従って、 コンデンサ C 4 aとコンデンサ C 4 bの接続点とアースの間 には電流が流れることはなく、 この接続点をアースと結線しなくても回 路の電流分布は変わらないので、 F I G. 1 4中のコンデンサ C 4 a， C 4 bの部分は、 F I G. 1 3中のコンデンサ C 4' に置換できる。 ここで、 F I G. 1 4中のコンデンサ C 4 aとコンデンサ C 4 bの容 量の和を C 4 . F I G. 1 3中のコンデンサ C 4' の容量を C 4 2と すれば、 F I G. 1 3に示す回路の電圧伝達関数と F I G. 7に示す回 路の伝達ィンピーダンスは同一の周波数特性を有することになる。
すなわち、 F I G. 7にて前述した共振器を、 実用の回路、 特に集積 回路で容易に実現できるようになるのである。
なお、 F I G. 1 3に示す回路も F I G. 1 2に示す回路と同様に、 平衡フィルタ回路、 平衡ー不平衡フィルタ回路、 不平衡ー平衡フィルタ 回路、 不平衡フィルタ回路のいずれとしても使用可能である。 また、 定 電流源 CCS 1 a， CCS 1 bは、 F I G. 1 3に示す回路のダイナミ ックレンジを拡大するためのものである。
さらに、 F I G. 1 5は本発明のうち能動型フィルタ回路にかかる部 分の第 6実施例を説明するための図であり、 この F I G. 1 5において、 T 7 a, T 7 bは入力トランジスタとインダク夕ンスを形成するトラン ジス夕の両方の役割を果たすトランジスタ、 R 1 0 a, R 1 0 b及び R 1 Γ は抵抗、 C 5 ' はコンデンサ、 CCS 3 a， C C S 3 bは定電流 源である。
そして、 この F I G. 1 5に示す回路は、 F I G. 2に示した回路を 2つ用い、 各々のトランジス夕のベースに等振幅で逆相の電圧を印加し、 各々のトランジスタのエミ ッ夕電位が等振幅で逆相であることを利用し て、 F I G. 2中のコンデンサ C 5と抵抗 R 1 1の並列回路の部分を回 路変換したものである。
ここで、 コンデンサ C 5' の容量をコンデンサ C 5の容量の 1 Z2に し、 抵抗 R 1 1 ' の抵抗値を抵抗 R 1 1の抵抗値の 2倍にすれば、 F I G. 1 5に示す回路の電圧伝達関数と F I G. 2に示す回路の電圧伝達 関数は同一な周波数特性を有することになる。
すなわち、 この F I G. 1 5に示す回路構成により、 F I G. 2に示 した、 電圧を入出力とする 2次の低域フィルタ回路を、 実用の回路、 特 に集積回路で容易に実現できるようになるのである。
このように、 本発明の第 6実施例にかかる能動型フィル夕回路によれ ば、 コイルを用いない 2次の低域フィルタ回路を、 集積回路などの実用 の回路で容易に実現できるので、 光通信システムなどに設けられる増幅 器の性能が大幅に向上するとともに、 システムの小型化が図れる効果が める。
なお、 この F I G. 1 5に示す回路も、 F I G. 1 2に示した回路と 同様に、 平衡フィルタ回路、 平衡—不平衡フィルタ回路、 不平衡一平衡 フィル夕回路、 不平衡フィルタ回路のいずれとしても使用可能である。 次に、 F I G. 1 6は本発明のうち能動型フィルタ回路にかかる部分 の第 7実施例を説明するための図であり、 この F I G. 1 6において、 T 8 a, T 8 bはインダクタンスを形成するトランジスタ、 R 1 2 a, R 1 2 b及び R 1 3 ' は抵抗、 C 6 a, C 6 bはコンデンサ、 CCS 4 a, C C S 4 bは定電流源である。
そして、 この F I G. 1 6に示す回路は、 F I G. 4 (a) に示した 回路を 2つ用い、 F I G. 1 4にて前述したのと同様な回路変換をした ものである。
ここで、 抵抗 R 1 3' の抵抗値を、 F I G. 4 (a) 中の抵抗 R 1 3 の抵抗値の 2倍にすれば、 F I G. 1 6に示す回路の電圧伝達関数と F I G. 4 (a) に示した回路の電圧伝達関数は、 同一の周波数特性を有 することになる。
すなわち、 この F I G. 1 6に示す回路構成により、 F I G. 4に示 した、 電圧を入出力とする 2次の高域フィル夕回路を、 実用の回路で容 易に実現できるようになるのである。
このように、 本発明の第 7実施例にかかる能動型フィルタ回路によれ ば、 コイルを用いない 2次の高域フィルタ回路を、 集積回路などの実用 の回路で容易に実現できるので、 光通信システムなどに設けられる増幅 器の性能が大幅に向上するとともに、 システムの小型化が図れる効果が ある。
なお、 この F I G. 1 6に示す回路も、 F I G. 1 2に示した回路と 同様に、 平衡フィルタ回路、 平衡ー不平衡フィルタ回路、 不平衡一平衡 フィルタ回路、 不平衡フィル夕回路のいずれとしても使用可能である。 さらに、 F I G. 1 7は本発明のうち能動型フィルタ回路にかかる部 分の第 8実施例を説明するための図であり、 この F I G. 1 7において、 T 9 aと T 9 bはインダク夕ンスを形成する トランジスタ、 R l 4 a、 R 1 4 b、 R 1 5 a、 R 1 5 bは抵抗、 C 7' はコンデンサ、 C C S 5 aと C C S 5 bは定電流源である。
そして、 この F I G. 1 7に示す回路は、 F I G. 6に示した回路を 2つ用いて、 F I G. 1 4にて前述したのと同様な回路変換をしたもの である。
ここで、 この F I G. 1 7中のコンデンサ C 7' の容量を F I G. 6 中のコンデンサ C 7の容量の 1 / にすれば、 この F I G. 1 7に示す 回路の電圧伝達関数と F I G. 6に示した回路の電圧伝達関数の周波数 特性は同一になる。
すなわち、 F I G. 1 7に示す回路構成により、 F I G. 6に示した、 電圧を入出力とする 2次 帯域フィルタ回路を、 実用の回路で容易に実 現できるようになるのである。
このように、 本発明の第 8実施例にかかる能動型フィル夕回路によれ ば、 コイルを用いない 2次の帯域フィルタ回路を、 集積回路などの実用 の回路で容易に実現できるので、 光通信システムなどに設けられる増幅 器の性能が大幅に向上するとともに、 システムの小型化が図れる効果が ある。
なお、 この F I G. 1 7に示す回路も、 F I G. 1 2に示した回路と 同様に、 平衡フィルタ回路、 平衡 -不平衡フィルタ回路、 不平衡ー平衡 フィルタ回路、 不平衡フィル夕回路のいずれとしても使用可能である。 また、 F I G. 1 8は本発明のうち能動型フィルタ回路にかかる部分 の第 9実施例を説明するための図であり、 この F I G. 1 8において、 T 5は入力トランジス夕、 T 1はィンダクタンスを形成する トランジス 夕、 T 1 2は T 1のベースに接続される抵抗を形成する トランジス夕、 T 6は出力トランジスタ、 R 8， R 2及び R 9は抵抗、 C 1はコンデン サ、 C C S 1は定電流源、 VC S 1はトランジスタ T 1 2のエミ ッ夕電 流を供給する可変電流源である。
そして、 この F I G. 1 8に示す回路は、 F I G. 9に示した回路中 のブラックボックスの中に F I G. 1に示した回路を用いた場合のもの と等価であり、 F I G. 1中の抵抗 R 1を、 F I G. 1 8においてはト ランジス夕 T 1 2のェミ ッタ抵抗 r e で置換したものである。
ここで、 ェミ ッ夕抵抗 r e は、 エミ ッ夕電流を I e (mA) とすると、 r e = VT / I e (ここで VT = 2 6mV) (30)
であるから、 この式 （3 0 ) て与えられる r e を式 （ 4 ) の R , に代入 し、 これを式 （5) に代入した周波数特性と、 F I G. 1 8の回路の周 波数特性は同一になる。
これにより、 F I G. 1 8に示す回路は、 F I G. 1に示す回路にお いて固定の抵抗値であった抵抗 R 1を、 トランジスタ T 1 2のェミ ツ夕 電流で可変にできるようになる。 すなわち、 F I G. 1 8に示す回路は、 可変電流源 VCS 1によってトランジスタ T 1 2のエミ ッ夕電流を可変 することによって、 2次の遮断特性を有するとともにその遮断周波数が 可変な低域フィル夕回路を実用の回路で実現できるようになるのである このように、 本発明の第 9実施例にかかる能動型フィル夕回路によれ ば、 遮断周波数を可変にできる 2次の低域フィル夕回路を実用の回路、 特に集積回路で容易に実現できるので、 遮断周波数帯域を制御可能な低 域フィルタ回路を、 1つの集積回路で実現でき、 これにより、 光通信シ ステムなどに設けられる増幅器の性能がさらに向上するとともに、 シス テムの小型化が図れる効果がある。
なお、 F I G. 1 8に示す回路では、 本発明の第 1の態様を適用した 回路において、 ィンダクタンスを形成する トランジス夕のベースに接続 される抵抗を、 可変電流源駆動されたトランジスタのェミ ッタ抵抗 r e に置換した例を示しているが、 同様な置換は本発明のうち能動型フィル 夕回路にかかる部分の第 3〜 8の態様に対してもこの様な置換を適用で きる。
F I G. 1 9は本発明のうち能動型フィルタ回路にかかる部分の第 1 0実施例を説明するための図であり、 この F I G. 1 9において、 T 1 3は入力トランジスタとしての機能と、 後述のトランジスタ T7のべ一 スに接続される抵抗を形成する トランジスタとしての機能を有する トラ ンジス夕、 T7はインダクタンスを形成する トランジスタ、 R 1 1は抵 抗、 C 5はコンデンサ、 CCS 3は定電流源、 VCS 2は可変電流源で ある。
そして、 この F I G. 1 9に示す回路は、 F I G. 2に示す回路にお ける抵抗 R 1 0をトランジス夕 T 1 3のェミ ツ夕抵抗で置換したもので める。
ここでトランジスタ T 1 3は信号の流れに対してはェミ ッタフォロワ 増幅段であるので、 トランジスタ T 1 3のベースの交流的電位はトラン ジス夕 T7のベースの交流的電位に等しくなり、 この F I G. 1 9に示 す回路の周波数特性は、 F I G. 2に示す回路の周波数特性と同様にな る。
即ち、 F I G. 1 9に示す回路も、 2次の遮断特性をもつ低域フィル 夕回路であり、 且つ、 その遮断周波数を可変電流源 VCS 2の電流によ つて可変にできるようになる。
このように、 本発明の第 1 0実施例にかかる能動型フィル夕回路によ れば、 上述の第 9実施例と同様に、 遮断周波数を可変にできる 2次の低 域フィル夕回路を実用の回路、 特に集積回路で容易に実現できるので、 遮断周波数帯域を制御可能な低域フィルタ回路を、 1つの集積回路で実 現でき、 これにより、 光通信システムなどに設けられる増幅器の性能が さらに向上するとともに、 システムの小型化が図れる効果がある。 なお、 F I G. 1 8, F I G. 1 9においては、 単入力 ·単出力型の 回路を示しているが、 上記の可変抵抗への置換は差動増幅器型の回路に 対しても適用することができる。
次に、 F I G. 20は本発明のうち能動型フィルタ回路にかかる部分 の第 1 1実施例を説明するための図であり、 この F I G. 20おいて、 T 5は入力トランジスタ、 T 1はインダクタンスを形成する トランジス 夕、 T 6は出カトランジス夕、 T 1 4は容量を形成する トランジスタ、 R 8， R 1 , R 9及び R 2は抵抗、 C 9はトランジスタ T 1 4のェミ ツ 夕を交流的にアースするバイパスコンデンサ、 CCS 1は回路のダイナ ミ ックレンジを拡大する定電流源、 VCS 3はトランジスタ T 1 4のェ ミ ッタ電流を可変にする可変電流源である。
そして、 この F I G. 20に示す回路は、 F I G. 9に示した回路の ブラックボックスに F I G. 1に示した回路を用いたもので、 F I G. 1中のコンデンサ C 1を F I G. 20においてはトランジスタ T 1 4の 入力容量で置換したものである。 従って、 この F I G. 20に示す回路の周波数特性は、 式 （5) で与 えられる周波数特性と同様のものになるため、 この F I G. 20に示す 回路は 2次の遮断特性を有する低域フィル夕回路になる。
ここで、 F I G. 20に示すように、 トランジスタ T 1 4はコレクタ、 ェミ ッタとも交流的にアースされているので、 トランジス夕 T 1 4の入 力容量は、 Cd +CJE+CJCとなる。
ところで、 通常のバイアスでは Cd >C CJCであり、 エミ ッ夕拡 散容量 Cd はエミ ッ夕からベースに注入される電荷とエミ ッタ—ベース 電圧で決まるので、 エミ ッ夕電流に比例することになる。
従って、 トランジスタ T 1 4の入力容量は、 ほぼ可変電流源 VCS 3 の電流に比例して可変にでき、 これにより F I G. 20に示す 2次の低 域フィルタ回路は、 その遮断周波数を可変電流源 VC S 3の電流で可変 にできるようになる。
このように、 本発明の第 1 1実施例にかかる能動型フィルタ回路によ れば、 コンデンサの容量をトランジス夕の高周波的接地による入力容量 で実現することで、 個別部品のコンデンサを用いずに、 遮断周波数を可 変にできる 2次の低域フィルタ回路を実用の回路、 特に集積回路で容易 に実現できるので、 遮断周波数帯域を制御可能な低域フィル夕回路を、 1つの集積回路で実現でき、 これにより、 光通信システムなどに設けら れる増幅器の性能がさらに向上するとともに、 システムの小型化が図れ る効果がある。
なお、 この F I G. 20に示す回路においても、 単入力 ·単出力型の 回路を示しているが、 上述のようなコンデンサの可変容量への置換は、 差動増幅器型の回路に対しても適用できる。
さらに、 F I G. 2 1は本発明のうち能動型フィルタ回路にかかる部 分の第 1 2実施例を説明するための図であり、 この F I G. 2 1におい て、 T 5 a, Τ 5 bは入力 トランジスタ、 T l a, T i bはインダクタ ンスを形成する トランジスタ、 T 6 a, T 6 bは出力トランジスタ、 T 1 5 a, T 1 5 bは可変容量を形成する トランジスタ、 R 8 a， R 8 b, R 2' , R l a， R i b, R 9 a及び R 9 bは抵抗、 C C S 2は定電流 源、 CCS l a, C C S 1 bは回路のダイナミ ックレンジを拡大する定 電流源、 VCS 3は T 1 5 a， T〗 5 bに可変バイアス電流を供給する 可変電流源である。
そして、 この F I G. 2 1に示す回路は、 F I G. 1 2に示した回路 のブラックボックスの中に F I G. 1に示した回路を適用し、 且つ、 F I G. 1中のコンデンサ C 1に対応するコンデンサをトランジスタ T 1 5 aとトランジスタ T 1 5 bの入力容量で置換したものである。
従って、 この F I G. 2 1に示す回路の伝達関数は、 F I G. 1に示 した回路の伝達関数と同様になるので、 この F I G. 2 1に示す回路は 2次の遮断特性を有する低域フィルタ回路である。
さらに、 F I G. 2 1に示すように、 トランジスタ T l 5 aとトラン ジス夕 T 1 5 aの入力容量は、 トランジスタ T l 5 aと トランジスタ T 1 5 bのェミ ッ夕の接続点が仮想アースであることから、 各々のトラン ジス夕の容量の総和 Cd +C JE+C JCで与えられるので、 F I G. 2 1 に示す 2次の低域フィルタ回路は、 遮断周波数を可変電流源 VC S 3の 電流によって可変にできるようになる。
このように、 本発明の第 1 2実施例にかかる能動型フィルタ回路によ つても、 遮断周波数を可変にできる 2次の低域フィルタ回路を実用の回 路、 特に集積回路で容易に実現できるので、 遮断周波数帯域を制御可能 な低域フィルタ回路を、 1つの集積回路で実現でき、 これにより、 光通 信システムなどに設けられる増幅器の性能がさらに向上するとともに、
1、型化が図れる効果がある。 なお、 本実施例においては、 上述のように、 本発明のうち.能動型フィ ル夕回路にかかる部分の第 1の態様を適用した回路を 2つ用いて、 差動 増幅器の形態とした回路を例にしたが、 上述のようなトランジスタによ る可変容量の構成方法はその他の態様に基づく回路に対しても適用でき、 しかも、 差動増幅器の形態に限定されるものではない。
また、 F I G, 22は本発明のうち能動型フィルタ回路にかかる部分 の第 1 3実施例を説明するための図であり、 この F I G. 22において、 T 5 a, T 5 bは入力トランジスタ、 T 1 a， T 1 bはインダクタンス を形成する トランジスタ、 T 1 6 a， T 1 6 bはそのエミ ッ夕抵抗で抵 抗を形成する トランジスタ、 T6 a， T 6 bは出力トランジスタ、 R 8 a, R 8 b, R 2 ' , R l a, R l b， R 9 a及び R 9 bは抵抗、 C 1 ' とじ ' はコンデンサ、 C C S 2は定電流源、 C C S 1 a， CCS 1 bは回路のダイナミ ックレンジを拡大するための定電流源である。 ここで、 トランジスタ T5 a— T l a—T 6 a (サフィ ックスが bで も同じ） 側は、 F I G. 1 2に示した回路のブラックボックスに F I G. 1に示した回路を適用したものであるから、 2次の遮断特性をもつ低域 フィルタ回路を構成している。
一方、 トランジスタ T 5 a— T 1 6 a -T 6 a (サフイ ツクスが で も同じ） 側は、 基本的には、 F I G. 4 9に示す 1次の遮断特性をもつ 低域フィルタ回路と同様である。
そして、 この F I G. 22に示す回路は、 トランジスタ T l aとトラ ンジス夕 T 1 bのベースバイアス電圧 V 2と、 トランジスタ T l 6 aと トランジスタ T 1 6 bのベースバイアス電圧 V 1の設定により、 2次の 低域フィルタ回路と 1次の低域フィルタ回路を切り替えることができる ようになつている。
即ち、 F I G. 22に示す回路は、 ベースバイアス電圧 V 1を低く設 定してトランジスタ T i 6 a, T 1 6 bをカッ トオフにし、 .ベースバイ ァス電圧 V 2を高く設定してトランジスタ T 1 a, T i bに電流を流す ようにすれば 2次の低域フィル夕回路となり、 逆にトランジスタ T 1 a， T i bをカッ トオフにし、 トランジスタ T 1 6 a, T l 6 bに電流を供 給するようにすれば、 1次の低域フィルタ回路となる。
このように、 本発明の第 1 3実施例にかかる能動型フィル夕回路によ れば、 2次の低域フィルタ回路による上述の効果に加えて、 同一の集積 回路に異なる機能をもたせることができるので、 回路設計における柔軟 性が向上する利点がある。
なお、 F I G. 22に示す回路において、 抵抗 R 1 a, R 1 bを可変 電流源から電流を供給されたトランジスタの r e で置換することも、 あ るいはコンデンサ C ， C 1 " を可変電流源から電流を供給されたト ランジス夕のベースを見込んだ容量で置換することも可能である。
また、 本実施例では、 1次の低域フィルタ回路と 2次の低域フィルタ 回路を組合せて、 切り替えて使用する回路を例に説明したが、 組み合わ されるフィル夕回路は上記に限定されるものではなく、 任意の特性のフ ィル夕回路の組合せが可能であり、 又、 差動増幅器型に限定されるもの でもない。
F I G. 24および F I G. 25は S P I C E (回路シミ ュレータ） によるシミュレーションの結果の例を示す図であり、 F I G. 24は、 F I G. 4 (a) に示した回路において、 抵抗 R 1 2を可変電流源から 電流を供給される トランジスタの r e で置換した高域フィル夕回路の特 性を示しており、 この F I G. 24に示すように、 可変電流源の電流を 大きく してゆく と （r e が小さくなるので） 遮断周波数が上昇すること が判る。
一方、 F I G. 25は、 F I G. 2 1に示した低域フィルタ回路の特 性を示しており、 この F I G. 2 5に示すように、 可変容量を形成する トランジスタのエミ ッ夕電流を大きくすると （Cd が比例して大きくな るので） 遮断周波数が下降することが判る。
なお、 上述の全ての実施例においては、 一貫して、 能動素子としてバ イポーラ · トランジスタ （これを通常トランジスタと呼ぶ） を使用した 能動型フィル夕回路について説明したが、 基本的動作においては電界効 果トランジスタを使用しても同様な回路を構成することができる。
それは、 電界効果トランジスタのゲ一トを抵抗を介して接地したソー スからのぞいたインピーダンスも、 F I G. 2 3に示す等価回路で表す ことができるからである。
そして、 電界効果トランジスタを使用した場合には、 gm が比較的低 いために、 フィル夕回路としての特性はトランジス夕を使用した場合に 比較して劣ることは否めないが、 極めて容易にデジタル回路と同一チッ プ上にフィル夕回路を形成できるという利点がある。
( c) 本発明のうち周波数帯域可変フィル夕回路にかかる部分の基本 説明
F I G. 2 6は本発明のうち周波数帯域可変フィルタ回路にかかる部 分の態様を示す図であり、 この F I G. 2 6において、 2 1 は信号経路 切換部、 5 1， 5 2, . . ， 5 Nは周波数帯域制御部、 4 0 1 はカスコ ―ドトランジスタ、 8 0 1 は抵抗、 VB 1 はバイアス電源、 a, b， . . ， nは信号伝達経路である。
ここで、 この F I G. 2 6に示す光通信システムの信号受信部等に用 いる周波数帯域可変フィル夕回路は、 印加する制御電圧を変化させて、 入力する信号の信号伝達経路 a, b， . . ， nを切替える信号経路切換 部 2 1 と、 信号伝達経路 a， b, . . , nには、 それぞれ異なる周波数 帯域可変幅を持つ周波数帯域制御部 5 1 , 5 2， . . ， 5 Nと、 ェミ ツ 夕が周波数帯域制御部 5 1， 5 2, . . , 5 Nを介して信号経路切換部 2 1 に接続されたカスコードトランジスタ 4 0 1を具備する。
そして、 信号経路切換部 2 1 に印加する制御電圧を変化させて、 入力 信号の伝達経路を切換え、 信号の経由する信号伝達経路 a， b， . . ， nの周波数帯域を制御することにより、 目的を達成することができる。 そして、 上述の周波数帯域可変フィル夕回路を実現する第 1の方法で は、 信号経路切換部 2 1 を、 抵抗 9 0 1を介してエミ ッ夕を接地したェ ミ ッタ接地トランジスタ 1 0 1 とェミ ッタ接地トランジスタ 1 0 1のコ レク夕とに接続したトランジスタ 2 0 1 , 2 0 2, . . ， 2 0 Nとで構 成する。
また、 周波数帯域制御部 5 し 5 2, . , , 5 Nを、 トランジスタ 2 0 1 , 2 0 2, . . , 2 O Nのコレクタに接続する周波数帯域制御回路 5 0 1， 5 0 2, . . ， 5 0 Nと、 トランジスタ 2 0 2， . . ， 2 0 N のコレクタに接続する異なるインピーダンス R 2， . . ， RNを持つ抵 抗 3 0 2, . . ， 3 O Nとで構成する。
さらに、 カスコードトランジスタ 4 0 1 は、 ェミ ツ夕をェミ ッ夕接地 トランジスタ 1 0 1 のコレクタと抵抗 3 0 2， . . ， 3 O Nを介してト ランジス夕 2 0 2, . . , 2 0 Nのコレクタとに接続する構成にする。 そして、 ェミ ッ夕接地トランジス夕 1 0 1のベースに信号電圧 V i n を印加し、 トランジスタ 2 0 1， 2 0 2， . . ， 2 0 Nのそれぞれのべ —スに制御電圧 V I， V 2, . . , VNを印加し、 エミ ッ夕接地トラン ジス夕 1 0 1のコレクタ信号電流の流れる伝達経路を切換え、 信号電流 の経由する経由の周波数帯域可変回路 5 0 1， 5 0 2, . . , 5 O Nの いずれかを制御すればよい。
次に、 第 2の方法では、 上述の第 1 の方法において、 抵抗 9 0 1を介 して接地したェミ ッ夕接地トランジス夕 1 0 1 と、 トランジスタ 2 0 1 , 2 0 2, . . ， 2 0 Nと、 抵抗 3 0 2, . . , 3 0 Nと、 周波数帯域制 御回路 5 0 1， 5 0 2, . . , 5 0 Nと、 カスコードトランジスタ 4 0 1 とを、 それぞれ抵抗 9 0 1 a， 9 0 1 bを介してェミ ツ夕を接続した エミ ッ夕接地トランジスタ 1 0 l a, 1 0 l bと抵抗 9 0 1 a， 9 0 1 bの接続点に接続した電流源 7 0 1 と、 トランジスタ 2 0 1 a， 2 0 1 b， · ·， 2 0 N a, 2 0 Nbと、 抵抗 3 0 2 a， 3 0 2 b, . . ， 3 0 Na, 3 0 Nbと、 周波数帯域制御回路 5 0 1， 5 0 2, . . 5 O N と、 カスコードトランジス夕 4 0 1 a， 4 0 1 bとでなる差動対構成と してもよい。
更に、 第 3の方法では、 信号経路切換部 2 1を、 抵抗 9 0 1を介して 接地したェミ ッタ接地トランジスタ 1 0 1 と、 抵抗 9 0 2， . . ， 9 0 Nを介して接地したェミ ッ夕接地トランジスタ 1 0 2， . . ， 1 0 Nと で構成する。
そして、 ェミ ッ夕接地トランジスタ 1 0 1 , 1 0 2, . . ， 1 0 Nの それぞれのベースに信号電圧 V i nと制御電圧 V し V 2， . . ， VN とを印加することにより、 信号経路を切換え、 周波数帯域制御回路 5 0 1， 5 0 2, . . , 5 O Nを制御するようにしてもよい。
また、 第 4の方法では、 エミ ッ夕接地トランジスタ 1 0 1， 1 0 2, . . , 1 O Nと、 抵抗 3 0 2, . . , 3 O Nと、 周波数帯域制御回路 5 0 1， 5 0 2， . . ， 5 0 Nと、 カスコードトランジスタ 4 0 1 とを、 そ れぞれ、 抵抗 9 0 1 a， 9 0 2 a, · ·， 9 0 N aおよび 9 0 1 b， 9 0 2 b, . . , 9 0 Nbを介して、 定電流源 7 0 1 にェミ ッタ接続した ェミ ッタ接地トランジスタ 1 ◦ 1 a, 1 0 1 b， 1 0 2 a, 1 0 2 b, · ·， 1 0 N a, 1 0 Nbと、 抵抗 3 0 2 a， 3 0 2 b, ■ · , 3 O N a, 3 O Nbと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . , 5 O Nと、 カスコー ドトランジスタ 4 0 1 a， 4 0 1 bの差動対の構成としてもよ い o
更に、 第 5の方法では、 エミ ッタ接地トランジスタ 1 0 1 a， 1 0 2 a, . . , l ONaおよび 1 0 1 b, 1 0 2 b, ■ ' , l ONbで構成 する信号経路切換部 2 1を、 それぞれ差動対をなすトランジスタ 1 0 1 a, 1 0 1 b, 1 0 2 a, 1 0 2 b, . . , 1 0 N a, l O Nbと、 コ レク夕をトランジスタ 1 0 1 a, 1 0 1 b, 1 0 2 a, 1 0 2 b， . . ， 1 0 N a , 1 0 N bのそれぞれの共通エミ ッ夕に接続し、 かつ、 ェミ ツ 夕を共通に接続されたトランジスタ 2 0 1 , 2 0 2， . . ， 2 0 Nと、 トランジスタ 2 0 1， 2 0 2, . . ， 2 0 Nの共通エミ ッ夕に接続した 電流源 7 0 1 とで構成する。
そして、 差動対を構成する トランジスタ 1 0 1 a， 1 0 2 a, . . ， 1 0 Naおよび 1 0 1 b， 1 0 2 b, · ·， 1 0 Nbの各々のベースに 共通に信号電圧 V i nを印加し、 かつ、 トランジスタ 2 0 1， 2 0 2, . . , 2 0 Nのそれぞれのベースに制御電圧 V 1 , V 2, . . , VNを印 加し、 制御電圧 V I， V 2, . . , VNの設定によって、 信号経路を切 換え、 周波数帯域制御回路 5 0 1， 5 0 2, . . , 5 0 Nのいずれかを 制御するようにしてもよい。
更に、 第 6の方法では、 それぞれのコレクタをカスコードトランジス 夕 4 0 1のェミ ッ夕に共通に接続し、 かつ、 それぞれェミ ッ夕をトラン ジス夕 2 0 1のコレクタと抵抗 3 0 2， . . ， 3 0 Nに接続し、 かつ、 ベースを共通にバイアス電源 VB 2に接続したカスコードトランジスタ 4 0 1 ' ， 4 0 2' ， . . ， 4 0 N* を有する構成にしてもよい。
更に、 第 7の方法では、 上述の第 6の方法において、 抵抗 9 0 1を介 して接地したエミ ッ夕接地トランジスタ 1 0 1 と、 トランジスタ 2 0 1， 2 0 2, . . , 2 0 Nと、 抵抗 3 0 2, . . , 3 0 Nと、 周波数帯域制 御回路 5 0 1， 5 0 2， . . ， 5 0 Nと、 カスコードトランジスタ 4 0 1， 4 0 Γ ， 4 0 2' ， . . ， 4 0 Ν' とを、 それぞれ抵抗 9 0 1 a,
9 0 1 bを介してエミ ッ夕を接地したエミ ッ夕接地トランジスタ 1 0 1 a, 1 0 1 bと抵抗 9 O l a, 9 0 1 bの接続点に接続された定電流源 7 0 1 と、 トランジスタ 2 0 1 a， 2 0 1 b, 2 0 2 a, 2 0 2 b, . . , 2 0 Ν a, 2 0 Nbと、 抵抗 3 0 2 a， 3 0 2 b, - - 3 0 N a, 3 O Nbと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . , 5 O Nと、 カス コー ドトランジスタ 4 0 1 a, 4 0 1 b, 0 1 a' , 0 1 b' , . . , 4 0 Ν a' , 4 0 Nb' の差動対構成にしてもよい。
更に、 第 8の方法では、 上述の第 3の方法において、 それぞれコレク 夕をカスコードトランジスタ 4 0 1 のエミ ッ夕に共通に接続し、 かつ、 それぞれェミ ッタをェミ ツタ接地トランジスタ 1 0 1のコレクタと抵抗 3 0 2, . . ， 3 O Nに接続し、 かつ、 ベースを共通にバイアス電源 V B 2に接続したカスコードトランジスタ 4 0 Γ ， 4 0 2' , . . , 4 0 N' を有する構成としてもよい。
更に、 第 9の方法では、 上述の第 8の方法において、 ェミ ッタ接地ト ランジス夕 1 0 1 , 1 0 2， . . ， 1 0, Nと、 抵抗 3 0 2， . . ， 3 0 Nと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . ， 5 0 Nと、 カスコー ドトランジスタ 4 0 1および 4 0 1 ' ， 4 0 2' , · · , 4 0 N' とを、 それぞれ、 抵抗 9 0 1 a， 9 0 1 b, 9 0 2 a, 9 0 2 b， . . ， 9 0 Na, 9 O Nbを介して、 定電流源 7 0 1 にェミ ッタ接続したエミ ッ夕 接地トランジスタ 1 0 1 a， 1 0 2 a, . . , 1 0 Naおよび 1 0 1 b，
1 0 2 b, · ·， 1 0 Nbと、 抵抗 3 0 2 a 3 0 2 b, . . ， 3 0 N a, 3 O Nbと、 周波数帯域制御回路 5 0 1 5 0 2, . . ， 5 0 Nと、 カスコードトランジスタ 4 0 1 a, 4 0 1 b 4 0 1 a' , 4 0 1 b' , 4 0 2 a' , 4 0 2 b' ， . . ， 4 0 Ν a ' 4 0 Nb' の差動対構成 にしてもよい。 更に、 第 1 0の方法では、 上述の第 5の方法において、 それぞれコレ クタをカスコードトランジス夕 4 0 1 a， 4 0 1 bのェミ ッ夕に共通に 接続し、 かつ、 それぞれエミ ッタをエミ ッタ接地トランジスタ 1 0 1 a, 1 0 1 bのコレクタと抵抗 3 0 2 a. . ， 3 0 N aおよび 3 0 2 b， · ■， 3 O Nbに接続し、 かつ、 ベースを共通にバイアス電源 VB 2に接 続したカスコードトランジスタ 4 0 1 a' ， 4 0 1 b' ， 4 0 2 a' 4 0 2 b' ， ， . . ， 4 0 N a ' ， 4 0 Nb' とを有する構成としてもよ い。
更に、 第 1 1の方法では、 上述した第 1から第 1 0までの方法におい て、 周波数帯域可変フィルタ回路に印加する制御電圧 Vし V 2， . . ， VNに、 複数の信号伝達経路が同時に動作可能となるような制御電圧を 印加するようにしてもよい。
また、 第 1 2の方法では、 上述した第 1から第 1 0までの方法におい て、 周波数帯域可変フィルタ回路を縦続接続し、 それぞれの周波数帯域 可変フィルタ回路の周波数帯域を独立に制御するようにしてもよい。 更に、 第 1 3の方法では、 上述した第 1から第 1 0までの方法におい て、 周波数帯域可変フィルタ回路に印加する制御電圧 V 1， V 2， . . ， VNに、 複数の信号伝達経路が同時に動作可能となるような制御電圧を 印加するとともに、 周波数帯域可変フィルタ回路を縦続接続し、 それぞ れの周波数帯域可変フィルタ回路の周波数帯域を独立に制御するように また、 第 1 4の方法では、 上述した第 1から第 1 0までの方法におい て、 周波数帯域制御部 （ 5 し 5 2， · ·， 5 N) をそれぞれ異なる遮 断次数を持つ周波数帯域制御部 （ 5 し 5 2, · · , 5 N) としてもよ い。
更に、 第 1 5の方法では、 上述した第 1から第 1 0までの方法におい て、 周波数帯域制御部 （ 5 し 5 2, · ·， 5 N) をそれぞれ異なる遮 断次数を持つ周波数帯域制御部 （ 5 1， 5 2， ■ · , 5 N) とするとと もに、 周波数帯域可変フィルタ回路に印加する制御電圧 V 1， V 2, . . ， VNに、 複数の信号伝達経路が同時に動作可能となるような制御電圧 を印加するようにしてもよい。
また、 第 1 6の方法では、 上述した第 1から第 1 0までの方法におい て、 周波数帯域制御部 （ 5 1， 5 2, · ·， 5 N) をそれぞれ異なる遮 断次数を持つ周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) とするとと もに、 周波数帯域可変フィル夕回路を縦続接続し、 それぞれの周波数帯 域可変フィル夕回路の周波数帯域を独立に制御するようにしてもよい。 さらに、 第 1 7の方法では、 上述した第 1から第 1 0までの方法にお いて、 周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) をそれぞれ異なる 遮断次数を持つ周波数帯域制御部 （ 5 1 , 5 2， · ·， 5 N) とすると ともに、 周波数帯域可変フィルタ回路に印加する制御電圧 V 1 , V 2, . . ， VNに、 複数の信号伝達経路が同時に動作可能となるような制御電 圧を印加す周波数帯域可変フィル夕回路を縦続接続し、 且つ、 それぞれ の周波数帯域可変フィルタ回路の周波数帯域を独立に制御するようにし てもよい。
次に、 本発明のうち周波数帯域可変フィルタ回路にかかる部分の作用 について説明する。
まず、 F I G. 2 6にて前述した本発明のうち周波数帯域可変フィル 夕回路にかかる部分の態様によれば、 入力信号が、 印加する制御電圧を 変えることによって信号伝達経路 a， b， . . ， nを切替える信号経路 切換部 2 1を経て、 それぞれ異なる周波数帯域可変幅を持つ周波数帯域 制御部 5 1， 5 2, . . ， 5 Nが接続された信号伝達経路 a， b, . . ， nの何れか 1つを経由した後、 カスコードトランジスタ 4 0 1 より出力 する構成にしているため、 この制御電圧を変化させること（こより、 入力 信号を通過させる信号伝達経路 a， b， . . ， nを切替えることができ るので、 入力信号に対する周波数帯域制御を行なうことができる。
また、 前述した本発明の態様を実現する第 1の方法では、 信号経路切 換部 2 1を抵抗 9 0 1を介してエミ ッタを接地したエミ ッ夕接地トラン ジス夕 1 0 1 と、 ェミ ツ夕接地トランジスタ 1 0 1のコレクタに接続し たトランジスタ 2 0 1， 2 0 2, . . , 2 0 Nとで構成する。
また、 周波数帯域制御部 5 1， 5 2, . . ， 5 Nをトランジスタ 2 0 1 , 2 0 2, . . , 2 O Nのコレクタに接続した周波数帯域制御回路 5 0 1， 5 0 2, . . ， 5 0 Nと、 トランジスタ 2 0 2, . . ， 2 0 Nの コレクタに接続した異なるインピーダンス R 2, . . ， RNを持つ抵抗 3 0 2， . . ， 3 0 Nとで構成する。
ここで、 抵抗 3 0 2， . . ， 3 O Nについては、 ダイオードを用いて も同様の結果を得ることができる。 以下に説明するすべての本発明に関 して同様であるので、 以下の説明において、 抵抗 3 0 2， . . ， 3 O N の代わりに用いてもよいダイオー ドについての説明は割愛する。
そして、 カスコードトランジスタ 4 0 1 は、 ェミ ッタをェミ ツ夕接地 トランジスタ 1 0 1 のコレクタと、 抵抗 3 0 2， . . ， 3 0 Nを介して トランジスタ 2 0 2， . . ， 2 0 Nのコレクタと何れにも接続した構成 にする。
このような構成にすることにより、 エミ ッ夕接地トランジスタ 1 0 1 のベースに信号電圧 V i nを印加し、 トランジスタ 2 0 1， 2 0 2, . . , 2 0 Nのそれぞれのベースにそれぞれ制御電圧 V 1， V 2, . . ， V Nを印加する。
そして、 制御電圧 V I， V 2, . . , VNを制御して、 ェミ ッタ接地 トランジスタ 〗 0 1 のコレクタ信号電流の流れる伝達経路を信号伝達経 路 a， b， . . ， nのうちの所要の周波数帯域可変幅を持つ最適の経路 に切換えることができる。
次に、 本発明の態様を実現する第 2の方法では、 上述の第 1の方法に おいて、 抵抗 9 0 1を介してェミ ッ夕を接地したェミ ッ夕接地トランジ ス夕 1 0 1 と、 トランジスタ 2 0 1 , 2 0 2， . . ， 2 0 Nと、 抵抗 3 0 2， . . ， 3 O Nと、 周波数帯域制御回路 5 0 1， 5 0 2, . . , 5 ONと、 カスコードトランジスタ 4 0 1 とを、 それぞれ抵抗 9 O l a, 9 0 1 bを介してエミ ッ夕を接地したェミ ッ夕接地トランジスタ 1 0 1 a， 1 0 1 bと抵抗 9 0 1 a, 9 0 1 bの接続点に接続された電流源 7 0 1 と、 トランジスタ 2 0 1 a， 2 0 1 b, 2 0 2 a, 2 0 2 b, . . ， 2 0 N a, 2 0 Nbと、 抵抗 3 0 2 a， 3 0 2 b, . . ， 3 0 N a , 3 O Nbと、 周波数帯域制御回路 5 0 1， 5 0 2, . . , 5 O Nと、 カス コー ドトランジスタ 4 0 1 a, bの差動対構成とする。
また、 エミ ッ夕接地トランジスタ 1 0 1 a, 1 0 1 bのそれぞれのべ ースに入力信号 V i nと反転符号の V i nを入力し、 制御信号 V 1 , V 2， . . ， VNをそれぞれトランジスタ 2 0 1 a, 2 0 2 a, . . , 2 0 Naぉょび2 0 1 b, 2 0 2 b, · ·， 2 0 N bに印加する。
そして、 制御信号 V I， V 2, . . ， VNを制御することにより、 ェ ミ ッ夕接地トランジスタ 1 0 1 a， 1 0 1 bのコレクタ信号電流， 及び 反転信号の流れる伝達経路を信号伝達経路のうち、 所要の周波数帯域可 変幅を持つ最適の経路に切換えることができる。
次に、 本発明の態様を実現する第 3の方法では、 信号経路切換部 2 1 を、 抵抗 9 0 1を介してエミ ッ夕を接地したエミ ッ夕接地トランジスタ 1 0 1 と、 抵抗 9 0 2， . . ， 9 0 Nを介して接地したエミ ッ夕接地ト ランジス夕 1 0 2， . . ， 1 0 Nとで構成する。
また、 ェミ ッタ接地トランジスタ 1 0 1， 1 0 2， . . ， 1 0 Nのそ れぞれのベースに信号電圧 V i nと制御電圧 V 1， V 2, . .. ， VNと を印加する。
そして、 制御電圧 V I , V 2， . . ， VNを制御することにより、 所 要の周波数帯域可変幅を持つ最適の経路に切換えることができる。
また、 本発明の態様を実現する第 4の方法では、 上述の第 3の方法に おいて、 ェミ ツ夕接地トランジスタ 1 0 1， 1 0 2, . . ， 1 0 Nと、 抵抗 3 0 2， . . , 3 ONと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . ， 5 0 Nと、 カスコードトランジスタ 4 0 1 とを、 それぞれ定電流源 7 0 1にェミ ッタ接続したェミ ッタ接地トランジスタ 1 0 1 a, 1 0 1 b, 1 0 2 a， 1 0 2 b， . . ， 1 O Na, l O Nbと、 抵抗 3 0 2 a， 3 0 2 b， . . ， 3 0 N a, 3 0Nbと、 周波数帯域制御部 5 0 1 , 5 0 2, . . ， 5 0 Nと、 カスコードトランジスタ 4 0 1 a, 4 0 1 bの差 動対の構成とする。
また、 それぞれのェミ ッ夕接地トランジスタ 1 0 1 a， 1 0 2 a, . . , 1 ONaおよび 1 0 1 b， 1 0 2 b, · ·， 1 0 Nbとに入力信号と 制御信号とを重畳して印加する。
そして、 制御信号 Vし V 2， . . ， VNを制御することにより、 所 要 1周波数帯域可変幅を持つ最適の経路に切換えることができる。
更に、 本発明の態様を奐現する第 5の方法では、 ェミ ッタ接地トラン ジス夕 1 0 1 a， 1 0 2 a， . . ， 1 0 Naおよび 1 0 1 b, 1 0 2 b, • ·， 1 0 Nbで構成する信号経路切換部 2 1を、 それぞれ差動対をな すトランジスタ 1 0 1 a， 1 0 1 b, 1 0 2 a， 1 0 2 b, . . ， 1 0 N a, l O Nbと、 コレクタがトランジスタ 1 0 1 a， 1 0 1 b, 1 0 2 a, 1 0 2 b， . . ， l O Na, 1 0 N bのそれぞれの共通エミ ッ夕 に接続され、 かつ、 エミ ッ夕が共通に接続されたトランジスタ 2 0 1， 2 0 2, . . , 2 0 Nと、 トランジスタ 2 0 1， 2 0 2， . . ， 2 0 N の共通エミ ッ夕に接続された電流源 7 0 1 とで構成する。 .
また、 差動対を構成する トランジスタ 1 0 1 a, 1 0 1 b, 1 0 2 a, 1 0 2 b， . . ， 1 0 N a, 1 0 N bの各々のベースに共通に信号電圧 V i nを印加し、 かつ、 トランジスタ 2 0 1 , 2 0 2, . . , 2 0 Nの それぞれのベースに制御電圧 V 1， V 2, . . , VNを印加する。
そして、 制御電圧 V I , V 2, . . , VNを設定することにより、 所 要の周波数帯域可変幅を持つ最適の経路に切換えることができる。
また、 本発明の態様を実現する第 6の方法では、 第 1の方法において、 それぞれコレクタがカスコードトランジスタ 4 0 1のエミ ッ夕に共通に 接続され、 かつ、 それぞれェミ ッタがトランジスタ 2 0 1のコレクタと、 他の信号伝達経路の抵抗 3 0 2， . . ， 3 O Nに接続され、 かつ、 ベー スが共通にバイアス電源 VB 2に接続されたカスコ一ドトランジス夕 4 0 1 ' ， 4 0 2' ， . . ， 4 0 N' を有する構成にしているので、 第 1 の本発明の場合と同様にして、 制御電圧 V I， V 2, . . , VNを設定 することにより、 所要の周波数帯域可変幅を持つ最適の経路に切換える ことができる。
更に、 本発明の態様を実現する第 7の方法では、 第 6の方法において、 第 1の方法を第 2の方法の差動対の構成にしたように、 それぞれのトラ ンジス夕 1 0 1， 2 0 1 , 2 0 2, . . ， 2 0 N, 4 0 1 , 4 0 1 ' ， 4 0 2' , . . ， 4 O N' の回路を差動対の構成にしているので、 第 2 の方法の場合と同様に、 制御電圧 V I , V 2， . . ， ， VNを設定する ことにより、 所要の周波数帯域可変幅を持つ最適の経路に切換えること ができる。
また、 本発明の態様を実現する第 8の方法では、 第 3の方法において、 それぞれコレクタをカスコードトランジスタ 4 0 1のェミ ッ夕に共通に 接続し、 かつ、 それぞれエミ ッ夕をエミ ッ夕接地トランジスタ 1 0 1の コレクタと抵抗 3 0 2, . . , 3 0 Nに接続し、 かつ、 ベースを共通に バイアス電源 VB 2に接続したカスコードトランジスタ 4 0 1 ' ， 4 0 2' ， . . ， 4 O N' を有する構成としているので、 第 3の方法の場合 と同様に、 制御電圧 V I， V 2, . . ， VNを設定することにより、 所 要の周波数帯域可変幅を持つ最適の経路に切換えることができる。
更に、 本発明の態様を実現する第 9の方法では、 第 8の方法において、 第 3の方法における構成を、 第 4の方法における差動対の構成にしたの と同じように、 それぞれのトランジスタ 1 0 1， 1 0 2， . . ， 1 O N, 4 0 1， 4 0 1 ' , 4 0 2' , . . , 4 0 N' の回路を差動対構成にし ているので、 制御電圧 V I， V 2, . . , VNを設定することにより、 所要の周波数帯域可変幅を持つ最適の経路に切換えることができる。
また、 本発明の態様を実現する第 1 0の方法では、 第 5の方法におい て、 それぞれのコレク夕をカスコードトランジスタ 4 0 1 a, 4 0 1 b のェミ ッタに共通に接続し、 かつ、 それぞれェミ ッタをェミ ッタ接地ト ランジス夕 1 0 1 a， bのコレクタと抵抗 3 0 2 a, 3 0 2 b, . . ， 3 0 N a, 3 O Nbに接続し、 かつ、 ベースを共通にバイアス電源 V B 2に接続したカスコードトランジス夕 4 0 1 a' ， 4 0 1 b' , 4 0 2 a' , 4 0 2 b' , . . ， 4 0 Na' , 4 0 Nb' を有する構成として いるので、 第 5の本発明の場合と同様に、 制御電圧 Vし V 2, . . , VNを設定することにより、 所要の周波数帯域可変幅を持つ最適の経路 に切換えることができる。
更に、 本発明の態様を実現する第 1 1の方法では、 第 1から第 1 0ま での方法のすべてにおいて、 制御電圧 V I， V 2， . . ， VNに、 複数 の信号伝達経路が同時に動作可能となるような電圧を印加しているので、 周波数帯域制御回路 5 0 1， 5 0 2, . . , 5 O Nを制御しなくても、 制御電圧 V I , V 2, . . , VNによって動作する複数の伝達経路に流 れる信号電流の比を制御することで、 周波数帯域を制御することができ る。
また、 本発明の態様を実現する第 1 2の方法では、 第 1から第 1 0ま での方法のすべてにおいて、 周波数帯域可変回路を縦続接続し、 各々の 帯域を独立に制御するようにしているので、 上述の第 1から第 1 0まで の方法と同様に、 信号経路を最適経路に切り換え、 選択された経路の周 波数帯域を可変にすることができる。
さらに、 本発明の態様を実現する第 1 3の方法では、 第 1から第 1 0 までの方法のすべてにおいて、 制御電圧 V I , V 2, . . ， VNに、 複 数の信号伝達経路が同時に動作可能となるような電圧を印加するととも に、 周波数帯域可変回路を縦続接続し、 各々の帯域を独立に制御するよ うにしているので、 信号経路を最適経路に切換え、 選択された経路の周 波数帯域を 御し、 周波数帯域を可変することができ、 かつ、 より周波 数特性のシャープなものを得ることができる。
また、 本発明の態様を実現する第 1 4の方法では、 第 1から第 1 0ま でのすベての方法において、 周波数帯域制御部 （ 5 し 5 2, ■ ·， 5 N) を、 それぞれ異なる遮断次数を持つ周波数帯域制御部 （ 5 1， 5 2, · ·， 5 N) としてもよいので、 周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) を所望の遮断次数に切り換えることができる。
更に、 本発明の態様を実現する第 1 5の方法では、 上述の第 1から第 1 0までのすベての方法において、 周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) を、 それぞれ異なる遮断次数を持つ周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) とするとともに、 制御電圧 V 1 , V 2， . . ， VN に、 複数の信号伝達経路が同時に動作可能となるような電圧を印加して もよいので、 周波数帯域制御部 （ 5 1， 5 2, · '， 5 N) を所望の遮 断次数に切り換えることができるとともに、 周波数帯域制御回路 5 0 1 , 5 0 2, . . ， 5 0 Nを制御しなくても、 制御電圧 V 1， V 2, . . , V Nによつて動作する複数の伝達経路に流れる信号電流の比を制御する ことができる。
さらに、 本発明の態様を実現する第 1 6の方法では、 上述の第 1から 第 1 0までのすベての方法において、 周波数帯域制御部 （ 5 1 , 5 2, • · , 5 N) を、 それぞれ異なる遮断次数を持つ周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) とするとともに、 周波数帯域可変回路を縦続接 続し、 各々の帯域を独立に制御しているので、 周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) を所望の遮断次数に切り換えることができるととも に、 信号経路を最適経路に切換え、 選択された経路の周波数帯域を制御 し、 周波数帯域を可変にすることができる。
また、 本発明の態様を実現する第 1 7の方法では、 上述の第 1から第 1 0までのすベての方法において、 周波数帯域制御部 （ 5 1， 5 2， - ·， 5 N) を、 それぞれ異なる遮断次数を持つ周波数帯域制御部 （ 5 し 5 2, · · , 5 N) とするとともに、 制御電圧 V 1 , V 2, . . , VN に、 複数の信号伝達経路が同時に動作可能となるような電圧を印加し、 且つ、 周波数帯域可変回路を縦続接続し、 各々の帯域を独立に制御して いるので、 周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) を所望の遮断 次数に切り換えることができるとともに、 周波数帯域制御回路 5 0 1 , 5 0 2, . . , 5 0 Nを制御しなくても、 制御電圧 V 1， V 2， . . ， VNによって動作する複数の伝達経路に流れる信号電流の比を制御する ことができ、 且つ、 信号経路を最適経路に切換え、 選択された経路の周 波数帯域を制御し、 周波数帯域を可変にすることができる。
なお、 上述の第 1〜第 1 7の方法においては、 一貫して、 バイポーラ トランジスタを用いた場合について述べたが、 電界効果トランジスタを 用いた場合も同様である。 この場合、 バイポーラ トランジスタのベース， ェミ ッタ， コレクタは、 それぞれ電界効果トランジスタのゲート， ソ— ス， ドレインに対応する。
(d) 周波数帯域可変フィルタ回路の実施例の説明
次に、 本発明のうち周波数帯域可変フィ ル夕回路にかかる部分の実施 例について、 F I G. 2 7〜F I G. 4 7を用いて説明する。
なお、 F I G. 2 7〜F I G. 4 7中、 F I G. 2 6中に示す符号と 同じ符号は同じものを示し、 1 0 0， 2 0 0は周波数帯域可変フィルタ 回路、 1 0 1， 1 0 1 a, 1 0 1 b， 1 0 2, 1 0 2 a, 1 0 b, 1 0 N， 1 0 Na， 1 O Nbはェミ ッタ接地トランジスタ、 2 0 1， 2 0 1 a, 2 0 1 b, 2 0 2, 2 0 2 a, 2 0 2 b, 2 0 N, 2 0 N a, 2 ONb, 4 1〜4 6， TR 7 1 , TR 7 2はトランジスタ、 3 0 1， 3 O l a, 3 0 l b, 3 0 2, 3 0 2 a, 3 0 2 b, 3 0 N, 3 0 N a, 3 0 Nbは抵抗 （または、 ダイオード） 、 4 0 1， 4 0 1 a, 4 0 1 a' , 4 0 1 b, 4 0 1 b' , 4 0 2, 4 0 2 a， 4 0 2 a' , 4 0 2 b， 4 0 2 b' , 4 0N, 4 0 Na, 4 0 N a ' , 4 0 Nb, 4 0 N b' はカスコードトランジスタ、 5 0 1， 5 0 2, 5 O Nは周波数帯域 制御回路、 7 0 し 7 0 1 aは定電流源、 7 0 1 bは可変電流源、 8 0 1 , 8 0 1 a， 8 0 1 b, 9 0 1， 9 0 1 a, 9 0 1 b， 9 0 2， 9 0 2 a, 9 0 2 b, 9 0 N, 9 0 N a, 9 0 Nb, R 7 1〜R 7 3は抵抗、 R 74は可変抵抗、 VB 1， VB 2はバイアス電源である。
F I G. 2 7は本発明の第 1実施例にかかる周波数帯域可変フィル夕 回路の構成を示す図であり、 この F I G. 2 7に示すように、 本実施例 では、 F I G. 2 6中の信号経路切換部 2 1を、 抵抗 9 0 1を介してェ ミ ッ夕を接地したエミ ッ夕接地トランジスタ 1 0 1 とェミ ッタ接地トラ ンジス夕 1 0 1のコレク夕とに接続したトランジスタ 2 0 1， 2 0 2, . . ， 2 0 Nとで構成する。 また、 周波数帯域制御部 5 1 , 5 2, . . , 5 Nを、 トラ ンジスタ 2 0 1 , 2 0 2, . . , 2 0 Nのコレクタに接続する周波数帯域制御回路 5 0 1 , 5 0 2, . . ， 5 0 Nと、 トランジスタ 2 0 2， . . ， 2 0 N のコレクタに接続する異なるインピーダンス R 2， . . ， RNを持つ抵 抗 3 0 2, . . ， 3 O Nとで構成する。
さらに、 カスコードトランジスタ 4 0 1は、 ェミ ツ夕をェミ ッ夕接地 トランジスタ 1 0 1のコレクタと抵抗 3 0 2, . . ， 3 0 Nを介してト ランジス夕 2 0 2，. . . ， 2 0 Nのコレク夕とに接続する構成にする。 そして、 この F I G. 2 7に示す回路では、 エミ ッ夕接地トランジス 夕 1 0 1のコレクタ信号電流は、 制御電圧 V 1， V 2， . . ， VNに応 じてその伝達経路が変わる。
すなわち、 VN>VM (M≠N) では、 コレクタ信号電流は、 トラン ジス夕 2 0 N (N= 1， 2, 3， . . . ) を流れることになる。
ここで、 N= lのとき、 制御部の周波数帯域 ίは、 f CNTL (MIN) < f < f であるので、 従来回路と同様であるが、 N≠ 1のとき、 制御部 の周波数帯域 ί CNTLは、
f C NT L (M . N) = 1 / 2 ^ ( Γ e +RN ) · (Cd ( I E ) +CJE+C JC)
となり、 制御部の最小周波数帯域 f CNTL(M1N) は、
f CNT L (M I N) ~ \ / Z 7 ( e + ) * d ( I E (MAX) )
φように表され、 抵抗 RNの抵抗値 RN によって決定することができる。 このため、 抵抗 RNを適当に選び、 制御電圧 V I， V 2, . . , VN で伝達経路を切り換えることによつて最大帯域を劣化させることなく、 広範囲にわたって周波数帯域を可変することが可能となる。
このように、 本発明の第 1実施例にかかる周波数帯域可変フィルタ回 路によれば、 広範囲にわたって周波数帯域を可変にすることができるの で、 光通信システムの受信装置に設けられる増幅回路がもつ周波数帯域 を、 受信した信号の伝送速度に対応する最適な周波数帯域に合わせるこ とができ、 これにより増幅回路による信号増幅が効果的に行なえる効果 がある。
また、 F I G. 2 8は本発明の第 2実施例にかかる周波数帯域可変フ ィル夕回路の構成を示す図であり、 この F I G. 2 8に示す回路では、 F I G. 2 7に示した回路における、 抵抗 9 0 1を介して接地したェミ ッ夕接地トランジスタ 1 0 1 と、 トランジスタ 2 0 1， 2 0 2, . . ' 2 O Nと、 抵抗 3 0 2， . . ， 3 O Nと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . ， 5 0 Nと、 カスコー ドトランジスタ 4 0 1 とを、 それぞ れ抵抗 9 0 1 a, 9 0 1 bを介してエミ ッタを接続したエミ ッタ接地ト ランジス夕 1 0 1 a， 1 0 1 bと抵抗 9 0 1 a, 9 0 1 bの接続点に接 続した電流源 7 0 1 と、 トランジスタ 2 0 1 a, 2 0 1 b, · ·， 2 0 N a， 2 0 N bと、 抵抗 3 0 2 a， 3 0 2 b, . . , 3 0 N a, 3 0 N bと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . 5 O Nと、 カスコード トランジスタ 4 0 1 a， 4 0 1 bとでなる差動対構成としている。
このため、 この F I G. 2 8に示す回路は、 F I G. 2 7にて上述し た第 1実施例と同様に、 差動対トランジスタ 1 0 1 a, 1 0 1 bのコレ クタ信号電流は、 制御電圧 V I , V 2, . . , VNに応じてその伝達経 路が変わる。
すなわち、 この場合にも、 VN〉VM (M≠N) では、 コレクタ信号 電流は、 トランジスタ 2 0 N (N = 1， 2， 3, . . . ) を流れ、 N≠ 1のとき、 制御部の最小周波数帯域 f C N T L (M I N) は、 f CNTL (MIN, = 1 /2 π (r e +RN ) - Cd ( I E (MAX) ) となり、 制御部の最小周波数 帯域 i CNTL (M,N) を抵抗 RNの抵抗値 RN によって決定することができ るので、 抵抗 RNを適当に選び、 制御電圧 V I , V 2, . . , VNで伝 達経路を切り換えることによって最大帯域を劣化させることなく、 広範 囲にわたって周波数帯域を可変にすることが可能となる。
また、 差動対トランジスタ 1 0 1 a, 1 0 1 bのように、 フィル夕回 路を差動構成にすることで、 回路の集積化が容易に行なえる。
このように、 本発明の第 2実施例にかかる周波数帯域可変フィルタ回 路によれば、 第 1実施例と同様に、 例えば光通信システムの受信装置に 設けられる増幅回路がもつ周波数帯域を、 受信した信号の伝送速度に対 応する最適な周波数帯域に合わせることができるので、 増幅回路の信号 の増幅処理が効果的に行なえる利点がある。
次に、 F I G. 2 9は本発明の第 3実施例にかかる周波数帯域可変フ ィル夕回路の構成を示す図であり、 この F I G. 2 9に示すように、 本 実施例では、 F I G. 2 6中の信号経路切換部 2 1を、 抵抗 9 0 1を介 して接地したェミ ッ夕接地トランジスタ 1 0 1 と、 抵抗 9 0 2， . . ,
9 O Nを介して接地したエミ ッ夕接地トランジスタ 1 0 2, . . , 1 0 Nとで構成している。
また、 F I G. 3 0は本発明の第 4実施例にかかる周波数帯域可変フ ィルタ回路の構成を示す図であり、 この F I G. 3 0に示すように、 F I G. 2 9におけるェミ ツ夕接地トランジスタ 1 0 1 , 1 0 2, . . , 1 O Nと、 抵抗 3 0 2， . . ， 3 O Nと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . ， 5 0 Nと、 カスコードトランジスタ 4 0 1 とを、 それぞ れ抵抗 9 0 1 a, 9 0 1 b, 9 0 2 a, 9 0 2 b, · ·， 9 0 N a , 9 O Nbを介して、 定電流源 7 0 1にエミ ッ夕接続したエミ ッ夕接地トラ ンジス夕 1 0 1 a， 1 0 l b, 1 0 2 a, 1 0 2 b, · ·， 1 0 N a,
1 0 Nbと、 抵抗 3 0 2 a， 3 0 2 b, · · , 3 0 N a, 3 0 Nbと、 周波数帯域制御回路 5 0 1 , 5 0 2, . . , 5 0 Nと、 カスコードトラ ンジス夕 4 0 1 a, 4 0 1 bの差動対の構成としている。 さらに、 F I G. 3 1は本発明の第 5実施例にかかる周波数帯域可変 フィ ル夕回路の構成を示す図であり、 この F I G. 3 1に示すように、 ェミ ッタ接地トランジスタ 1 0 1 a, 1 02 a, . . ， 1 0Naおよび 1 0 1 b, 1 02 b, · ·， 1 0 Nbで構成する信号経路切換部 2 1を、 それぞれ差動対をなすトランジスタ 1 0 1 a， 1 0 1 b, 1 02 a, 1 02 b, . . ， 1 ONa, l ONbと、 コレクタをトランジスタ 1 0 1 a, 1 0 1 b， 1 02 a, 1 02 b， . . ， l ONa, l ONbのそれ ぞれの共通ェミ ッタに接続し、 かつ、 ェミ ッタを共通に接続されたトラ ンジス夕 20 1, 202, . . , 20Nと、 トランジスタ 20 1, 20 2， . . ， 2 ONの共通ェミ ッタに接続した電流源 70 1 とで構成して い 。
そして、 これら第 4〜第 6実施例においても、 制御電圧 V I, V2， . . , VNによって動作するェミ ッタ接地トランジスタ、 あるいは差動対 トランジスタ'を切り換えることができる。 また、 制御電圧 V I， V 2, • ·， VNを入力電圧 V i nに重畳してかけているので、 F I G. 2中 の信号入力用のトランジスタ 1 0 1、 F I G. 28中の同じく トランジ ス夕 1 0 l a, 1 0 1 bを省く ことができる。
このように、 本発明の第 4〜 6実施例にかかる周波数帯域可変フィル 夕回路によれば、 上述の第 2， 第 3実施例と同様に、 光通信システムの 受信装置に設けられる増幅回路がもつ周波数帯域に、 受信した信号の伝 送速度に対応する最適な周波数帯域に合わせることができるので、 増幅 回路による信号増幅が効果的に行なえる利点があり、 トランジスタの差 動構成により、 フィルタ回路の集積化が容易に行なえる利点がある。 さ らに、 制御電圧を入力電圧に重畳してかけるので、 フィル夕回路の構成 を簡素にでき、 これにより、 よりフィル夕回路の集積化が容易に行なえ る利点がある。 なお、 帯域制御範囲拡大に関しては、 F I G. 2 7, F I G. 2 8の 場合と同様である。
次に、 F I G. 3 2は本発明の第 6実施例にかかる周波数帯域可変フ ィル夕回路の構成を示す図であり、 この F I G. 3 2に示すように、 上 述の第 1実施例の構成において （F I G. 2 7参照） 、 それぞれのコレ クタをカスコードトランジスタ 4 0 1のェミ ッ夕に共通に接続し、 かつ、 それぞれェミ ッタをトランジスタ 2 0 1のコレクタと抵抗 3 0 2, . . , 3 O Nに接続し、 かつ、 ベースを共通にバイアス電源 VB 2に接続した カスコー ドトランジスタ 4 0 1 ' , 4 0 2' ， . . ， 4 0 N' を有する 構成にしている。
また、 F I G. 3 4は本発明の第 8実施例にかかる周波数帯域可変フ ィル夕回路の構成を示す図であり、 この F I G. 3 4に示すように、 上 述の第 3実施例の構成において （F I G. 2 9参照） 、 それぞれコレク 夕をカスコードトランジスタ 4 0 1のエミ ッ夕に共通に接続し、 かつ、 それぞれェミ ッタをェミ ツ夕接地トランジスタ 1 0 1のコレクタと抵抗 3 0 2， . . ， 3 O Nに接続し、 かつ、 ベースを共通にバイアス電源 V B 2に接続したカスコ一ドトランジスタ 4 0 ， 4 0 2' ， . . ， 4 O N' を有する構成としている。
そして、 これら第 7， 第 9実施例における回路構成は、 F I G. 2 7 〜F I G. 3 1にて前述した第 1〜第 5実施例において、 N= lの時に、 抵抗 RNの抵抗値があまり大きくないと、 N (N≠ 1 ) 番目の制御回路 の寄生容量が、 抵抗 RNによってダンピングされることなく、 1番目の 帯域制御部に並列に付加されてみえるため、 最大帯域に影響を及ぼすこ とになるので、 この影響を阻止するための回路構成を示している。
すなわち、 ェミ ッタが抵抗 RNに接続され、 コレクタがカスコードト ランジス夕 4 0 1のェミ ッタに接続されたカスコードトランジスタ 4 0 1 ' ， 4 02' , . . , 4 ON' を挿入することによって、 .最大帯域の 劣化を回避するようにしている。
このように、 本発明の第 7， 第 9実施例にかかる周波数帯域可変フィ ル夕回路によれば、 上述の各実施例と同様に、 光通信システムの受信装 置に設けられる増幅回路がもつ周波数帯域を、 受信した信号の伝送速度 に対応する最適な周波数帯域に合わせることができるので、 増幅回路に よる信号増幅が効果的に行なえる利点があり、 トランジス夕の差動構成 により、 フィルタ回路の集積化が容易に行なえる利点があることに加え て、 カスコードトランジスタ 4 0 Γ , 4 02' ， . . , 4 0 N' によ り、 最大帯域の劣化を回避できるので、 上述の最適周波数帯域を広範囲 にとることができる利点がある。
また、 F I G. 33, F I G. 34， F I G. 3 6はそれぞれ本発明 の第 7， 第 9, 第 1 0実施例 ( かかる周波数帯域可変フィルタ回路の構 成を示す図であり、 上述の第 2， 第 4， 第 5実施例において F I G. 2 8, F I G. 30, F I G. 3 1で示した回路の構成に、 ェミ ッタが抵 抗 RNに接続され、 コレクタがカスコードトランジスタ 4 0 1 a， 4 0 1 bのエミ ッ夕に接続されたカスコ一ドトランジスタ 4 0 1 a' ， 4 0 l b' , 4 02 a' , 4 02 b' ， · . ， 4 0 N a ' ， 4 0 Nb' を挿 入することによって、 最大周波数帯域の劣化を回避するようにしている。 このため、 F I G. 33， F I G. 35， F I G. 3 6に示す第 7, 第 9, 第 1 0実施例にかかる本発明の周波数帯域可変フィル夕回路によ れば、 第 2， 第 4, 第 5実施例にて前述した効果に加えて、 カスコード トランジスタ 4 0 Γ ， 4 02' ， . . ， 4 0 N' により、 最大帯域の 劣化を回避できるので、 上述の最適周波数帯域を広範囲にとることがで きる利点がある。
さらに、 F I G. 37 (a) , (b) ， （ c ) はいずれも本発明のう ち周波数帯域可変フィル夕回路にかかる部分の第 1 1実施例としての動 作説明図であるが、 第 2実施例における F I G. 28に示した回路を例 に用いて、 この動作について説明すると、 F I G. 28に示す回路構成 は、 信号伝達経路を 2つにした場合の例で、 上述の第 1〜第 1 0実施例 では、 制御電圧 V 1， V2としてトランジスタ 20 1 a, 202 a. ト ランジスタ 20 1 b, 202 bがそれぞれ他方をオフ状態にするために 必要、 かつ、 十分な電位差を与えたのに対し、 本第 1 1実施例では、 例 えば、 第 1の信号伝達経路の帯域制御部を、 F I G. 37 (a) に示す ように、 広帯域にとり、 第 2の信号伝達経路の帯域制御部を F I G. 3 7 (b) に示すように、 狭帯域に設定しておき、 制御電圧 V I， V2に は、 トランジスタ 20 1 aと 202 a、 トランジスタ 20 1 bと 202 bが両方ォン状態となる電位差を与える。
そして、 F I G 37 (c) に示すように、 当然、 第 1の信号伝達経路 のみが、 オンになった場合 （V 1》V2の場合） には、 最大周波数帯域 を示し、 第 2の信号伝達経路のみがオン状態になった場合 （V 1《V2 の場合） には最小周波数帯域を示す。
また、 制御電圧 V 1 と V2がトランジスタ 20 1 aと 202 a、 トラ ンジス夕 20 l bと 202 bが両方オン状態となるような電位差の場合 には、 F I G. 37 (c) に示すように、 2つの経路の合成された周波 数特性を示すので、 制御電圧 V 1 と V 2を任意に設定することにより、 最小帯域から最大帯域の間で周波数帯域の制御を行なう。
なお、 上述の説明では、 第 2実施例を例にとり説明したが、 他の第 1 実施例及び第 3〜第 1 0実施例についても同様である。
F I G. 38は本発明のうち周波数帯域可変フィル夕回路にかかる部 分の第 1 2実施例を説明するするための図であり、 第 1〜第 8実施例に おいてそれぞれ F I G. 27〜F I G. 34に示した周波数帯域可変フ ィル夕回路を 2段縦続接続したもので、 周波数帯域可変フィ.ル夕回路 1 0 0 (A) , 20 0 (B) の周波数特性を各々 F I G. 3 9 (a) およ び F I G. 3 9 (b) に示すものとすると、 Aの周波数帯域 A， Bの 周波数帯域 ίΒ を独立に制御すれば、 ： f A = f B のとき、 縦続接続され た回路の周波数特性は、 F I G. 3 9 (c) に示すように、 A, Bの合 成となり、 遮断部の次数は 2次となる。
また、 同じく F I G. 3 9 (c) に示すように、 ί A 》 ί B のとき、 縦続接続された回路の周波数特性は、 Bが支配的となり、 遮断部の次数 は 1次となり、 iA < f a のとき、 縦続接続された回路の周波数特性は、 Aが支配的となり、 遮断部の次数は 1次となる。
このように、 本発明の第 1 2実施例にかかる周波数帯域可変フィルタ 回路によれば、 各々の周波数帯域を独立に制御することによって、 周波 数帯域の設定と遮断の次数の設定を行なうことができ、 また、 縦続接続 の段数が N段の場合には、 1〜N次の間で遮断の次数を切り換えること ができるので、 1つの集積回路に異なる特性を有するフィルタ回路を構 成することができ、 これにより回路規模を最小限に抑えるとともに、 増 幅回路の性能が大幅に向上する効果がある。
なお、 本実施例は、 第 1〜第 8実施例における回路を縦続接続した場 合の例について述べたが、 他の第 9及び第 1 0実施例についても適用で きる。
F I G. 4 0は、 上述の周波数帯域可変フィル夕回路 1 0 0， 200 を 2段縦続接続した場合の接続構成例を示す図で、 周波数帯域可変フィ ル夕回路 1 0 0の信号出力〜周波数帯域可変フィル夕回路 200の信号 入力間の接続を中心に示した図である。
次に、 本発明の実施例の具体例 3件について説明する。 なお、 説明を 簡単にするために信号伝達経路は 2つとしてある。 F I G. 4 1 は、 F I G. 2 8に示した本発明のうち周波数帯域可変 フィル夕回路にかかる部分の第 2実施例の具体例を示す図で、 信号伝達 経路が 2つの場合の例であり、 信号伝達経路は制御電圧 V 1， V 2に印 加される電圧によって切換えられる。
また、 第 1の信号伝達経路の周波数帯域制御回路は、 カスコードトラ ンジス夕 4 0 1 a， 4 0 1 bと、 差動対トランジスタ 5 ◦ 1 a, 5 0 1 bによって構成され いる。
ここで、 第 1の信号伝達経路の周波数帯域は、 カスコードトランジス 夕 4 0 1 a, 4 0 1 bのェミ ツ夕抵抗 r e と差動対トランジスタ 5 0 1 a, 5 0 1 bのェミ ツ夕拡散容量 C dによって決定され、 差動対トラン ジスタ 5 0 1 a， 5 0 1 bに流れる電流 I Eを制御することにより、 制 御することが可能である。
そして、 制御部の帯域 ί CNTL ， 丄 CNTL (MAX) ， 丄 CNTL (M I N) は、 そ れぞれ下記の式で表すことができる。
f CNTL = I /2 π r e (Cd ( I E ) +CJE+C Jc)
f CNTL (MA ) — \ / 2 7Γ V ^ ( JE+ CjC)
f CNTL (M 1 N ) ~ 1 / 2 π r e C d ( I E (MAX) )
また、 第 2の信号伝達経路の周波数帯域制御回路は、 カスコードトラ ンジス夕 4 0 l a, 4 0 l bとカスコードトランジスタ 4 0 1 a， 4 0 1 bのエミ ッ夕に直列に接続されているダイォード 3 0 2 a, 3 0 2 b と差動対トランジスタ 5 0 2 a， 5 0 2 bによって構成されている。 このため、 第 2の信号伝達経路の周波数帯域は、 カスコードトランジ ス夕 4 0 l a, 4 0 l bのェミ ッタ抵抗 r eとカスコードトランジスタ
4 0 1 a, 4 0 1 bのェミ ツ夕抵抗 r eに直列に接続されているダイォ — ド 3 0 2 a， 3 0 2 bの出力抵抗 r dと差動対トランジスタ 5 0 2 a ,
5 0 2 bのエミ ッタ拡散容量 C dによって決定され、 差動対トランジス 夕 5 0 2 a, 5 0 2 bに流れる電流 I Eを制御することにより、 制御す ることが可能である。
そして、 制御部の T1T域 f CNT L ， 丄 CNT L (MA X) ， I CNT L (M ] N) は、 それぞれ下記の式で表すことができる。
f ' CNTL = \ /2 π{ r e + r d )(Cd ( I E ) + CJE+CJC) f ' CNTL (MAX) = \ / 2 π { Γ e + Γ d )(C J E + C J C )
f C NT L (M I N) = 1 / ^ 7 ( Γ e + Γ d ) C d ( I E (MA ) )
従って、 全体の周波数帯域制御範囲は、 Γ CNT L (M】N) 丄 CNTL
( AX) となる。
F I G. 4 2は F I G. 4 1に示した回路のシミュレーション結果を 示す図である。
この F I G. 4 2において、 実線は第 1の信号伝達経路を信号が通る ように設定した場合に可変電流源 7 0 1 bの電流を制御したシミユレ一 ション結果であり、 可変電流源 7 0 1 bにより、 トランジスタ 5 0 1 a, b、 トランジスタ 5 0 2 a, 5 0 2 bのェミ ッタ電流を制御することで 、 周波数帯域を可変にすることができる。
また、 点線は、 第 2の信号伝達経路を信号が通るように設定した場合 に、 電流源 7 0 1 bの電流を制御したシミユレーション結果であり、 可 変電流源 7 0 1 わにより、 トランジスタ 5 0 1 a， 5 0 1 b. トランジ スタ 5 0 2 a， 5 0 2 bのェミ ッタ電流を制御することにより、 周波数 帯域を可変にすることができる。
制御電圧 V I , V 2による信号伝達経路の切換えと可変電流源 7 0 1 bの電流制御によって、 実線 ·点線で示される周波数範囲において、 周 波数帯域を制御することができる。
また、 F I G. 4 3は、 F I G. 3 1に示した本発明の第 5実施例の 具体例で、 信号伝達経路が 2つの場合の例であり、 信号伝達経路は制御 電圧 Vし V 2に印加される電圧によって切換えられる。 なお、 周波数 帯域制御回路については、 F I G. 4 1 と同様の動作を行なうので、 説 明は割愛する。
そして、 F I G. 44は F I G. 4 3に示す回路のシミ ュ レーショ ン 結果を示す図であり、 F I G. 42に示すシミ ュレーショ ン結果と同様 の結果を示している。
また、 F I G. 4 5は、 F I G. 3 6に示した本発明のうち周波数帯 域可変フィルタ回路にかかる部分の第 1 0実施例の具体例で、 信号伝達 経路が 2つの場合の例であり、 信号伝達経路は制御電圧 Vし V2に印 加される電圧によって切換えられる。
そして、 第 1の信号伝達経路の周波数帯域制御回路は、 カスコードト ランジス夕 4 0 1 a' , 4 0 1 b' と差動対トランジスタ 5 0 1 a， 5 0 1 bによって構成されている。 また、 第 2の信号伝達経路の周波数帯 域制御回路は、 カスコードトランジスタ 4 02 a ' ， 4 02 b' とカス コードトランジスタ 4 02 a' , 4 02 b' のェミ ッタに直列に接続さ れている抵抗 302 a， 302 bと差動対トランジスタ 5 02 a， 5 0 2 bによって構成されている。
また、 周波数帯域制御回路の動作は、 F I G. 4 1の場合と同様であ るので、 その説明は割愛する。
なお、 F I G. 4 7 (a) , (b) は本発明の実施例に用いる定電流 源と可変電流源の構成例を示すもので、 カレント ミラー回路を用いた電 流源で、 F I G. 4 7 (a) の場合は、 トランジスタ TR 7 1に流れる 電流と同じ電流を l o u tから取り出すことができる。
また、 F I G. 4 7 (b) の可変電流源は、 抵抗 7 を可変して I o u tから取り出す電流値を変えることができる。
なお、 上述の全ての実施例においては、 一貫して、 能動素子として力 スコードあるいはバイポーラ トランジスタを使用した周波数帯域可変フ ィルタ回路について説明したが、 基本的動作においては電界効果トラン - ジス夕を使用しても同様な回路を構成することができる。
そして、 電界効果トランジスタを使用した場合には、 極めて容易にデ ジタル回路と同一チップ上にフィルタ回路を形成できるという利点があ o 産業上の利用可能性
以上のように、 本発明のフィルタ回路は、 遮断周波数や共振周波数を 可変にできる、 能動型の 2次の低域フィルタ回路， 2次の高域フィルタ 回路， 2次の帯域フィル夕回路， 共振回路， 周波数帯域可変フィルタ回 路を、 個別部品のコイ やコンデンサを用いずに容易に集積回路で実現 できるので、 フィルタ回路の性能向上や小型化に対して有用であり、 ま た、 特に光通信システムなどにおいて用いられる、 減衰した信号を増幅 する増幅器がもつ周波数帯域を最適な値に制御するのに適している。

Claims

請 求 の 範 囲
1. ベース又はゲ一 卜が第 1の抵抗 （R 1 ) を介して高周波的に接地さ れた第 1のトランジスタ （T 1 ) と、
該第 1のトランジスタ （T 1 ) のエミ ッ夕又はソースに一端を接続さ れ、 他端を高周波的に接地された第 2の抵抗 （R 2) とコンデンサ （C 1 ) とを備え、
該第 2の抵抗 （R 2) と、 コンデンサ （C 1 ) と第 1のトランジスタ の接続点の電流 （ I i n) を入力とし、 該第 1のトランジスタ （T 1 ) のコレク夕又はドレイン電流 （ l o u t ) を出力とする回路を有するこ とを特徴とする、 フィル夕回路。
2. ベース又はゲートが第 1の抵抗 （R 1 0) の一端に接続され、 コレ クタ又はドレインが零オームを含むィンピーダンスを介して高周波的に 接地され、 エミ ッ夕又はソースに等価的な電流源 （C C S 3) を接続さ れた第 1のトランジスタ （T 7) と、
該第 1のトランジスタ （T 7) のエミ ッタ又はソースに一端を接続さ れ、 他端を高周波的に接地された第 2の抵抗 （R 1 1 ) とコンデンサ （ C 5 ) を備え、
前記第 1の抵抗 （R 1 0) の他端に印加される電圧を入力とし、 前記 第 1のトランジスタ （T 7) のエミ ッタ又はソースの電圧を出力とする 回路を有することを特徴とする、 フィルタ回路。
3. ベース又はゲ一トが第 1の抵抗 （R 3) を介して高周波的に接地さ れ、 コレクタ又はドレインが零オームを含むィンピーダンスを介して高 周波的に接地された第 1のトランジスタ （T 2) と、
該第 1のトランジスタ （T 2 ) のエミ ッ夕又はソースに一端を接続さ れ、 他端を高周波的に接地された第 2の抵抗 （R 4) と、 前記第 1のトランジスタ （T 2 ) のェミ ツ夕又はソースに一端を接続 されたコンデンサ （C 2) を備え、
前記第 2の抵抗 （R 4 ) と前記第 1のトランジス夕 （T 2 ) のェミ ツ 夕又はソースの接続点の電流を入力とし、 コンデンサ （C 2) の他端の 電流を出力とする回路を有することを特徴とする、 フィル夕回路。
4. ベース又はゲートが第 1の抵抗 （R 1 2) を介して高周波的に接地 され、 コレク夕又はドレインが零ォ一ムを含むィンピーダンスを介して 高周波的に接地され、 エミ ッタ又はソースに等価的な電流源 （C C S 4) を接続された第 1のトランジスタ （T 8) と、
該第 1のトランジスタ （T 8 ) のエミ ッ夕又はソースに一端を接続さ れ、 他端を高周波的に接地された第 2の抵抗 （R 1 3) と、
前記第 1のトランジスタ （T 8) のエミ ッ夕又はソースに一端を接続 されたコンデンサ （C 6 ) とを備え、
該コンデンサ （C 6) の他端に印加する電圧を入力とし、 前記第 1の トランジスタ （T 8) のェミ ッタ又はソースの電圧を出力とする回路を 有することを特徴とする、 フィルタ回路。
5. ベース又はゲートが第 1の抵抗 （R 5) を介して高周波的に接地さ れ、 コレクタ又はドレインが零オームを含むィンピ一ダンスを介して高 周波的に接地された第 1のトランジスタ （T 3) と、
該第 1のトランジスタ （T 3 ) のエミ ッ夕又はソースに一端を接続さ れ、 他端を高周波的に接地されたコンデンサ （C 3) と、
前記第 1のトランジスタ （T 3) のエミ ッ夕又はソースに一端を接続 された第 2の抵抗 （R 6) とを備え、
前記コンデンサ （C 3 ) と前記第 1のトランジスタ （T 3 ) のェミ ツ 夕又はソースの接続点の電流を入力とし、 前記第 2の抵抗 （R 6 ) の他 端の電流を出力とする回路を有することを特徴とする、 フィルタ回路。
6. ベース又はゲートが第 1の抵抗 （R 1 4 ) を介して高周波的に接地 され、 コレクタ又はドレインが零オームをふくむィンピーダンスを介し て高周波的に接地され、 ェミ ッタ又はソースに等価的な電流源 （CCS 5) を接続された第 1のトランジスタ （T 9) と、
, 該第 1のトランジスタ （T 9 ) のェミ ツ夕又はソースに一端を接続さ れ、 他端を高周波的に接地されたコンデンサ （C 7) と、
前記第 1のトランジスタ （T 9) のェミ ツ夕又はソースに一端を接続 された第 2の抵抗 （R 1 5) とを備え、
該第 2の抵抗 （R 1 5) の他端に印加された電圧を入力とし、 前記第 1のトランジスタ （T 9 ) のエミ ッ夕又はソースの電圧を出力とする回 路を有することを特徴とする、 フィルタ回路。
7. ベース又はゲー トが第 1の抵抗 （R 7) を介して高周波的に接地さ れ、 コレクタ又はドレインが零オームを含むィンピーダンスを介して高 周波的に接地された第 1のトランジスタ （T 4) と、
該第 1のトランジスタ （T 4 ) のエミ ッ夕又はソースに一端を接続さ れ、 他端を高周波的に接地されたコンデンサ （C 4 ) とを備え、 該コンデンサ （C 4 ) と前記第 1のトランジス夕 （T 4 ) のェミ ツ夕 又はソースの接続点の電流を入力とし、 該第 1のトランジス夕 （T 4 ) のェミ ッ夕又はソースの電圧を出力とする回路を有することを特徴とす る、 フィル夕回路。
8. ベース又はゲ一トが第 1の抵抗 （R 1 6) を介して高周波的に接地 され、 ェミ ッタ又はソースに等価的な電流源 （C C S 6) を接続された 第 1のトランジス夕 （T 1 0 ) と、
該第 1のトランジスタ （T 1 0 ) のエミ ッ夕又はソースに一端を接続 されたコンデンサ （C 8) とを備え、
該コンデンサ （C 8) の他端に印加される電圧を入力とし、 前記第 1 のトランジスタ （T 1 0) のコレクタ又はドレイン電流を出力とする回 路を有することを特徴とする、 フィルタ回路。
9. 前記第 1のトランジスタ （T l， Τ 2， Τ 3, Τ 4， Τ 8' Τ 9， Τ 1 0 ) のベース又はゲートに、
コレク夕又はドレインとベース又はゲ一トが零オームを含むィンピ一 ダンスを介して高周波的に接地され、 エミ ッ夕又はソースに等価的な可 変電流源 （VC S し VC S 3) を接続された第 2のトランジスタ （Τ 1 2， Τ 1 4 ) のエミ ッ夕又はソースを接続することを特徴とする、 請 求の範囲第 1項及び請求の範囲第 3〜 8項のいずれかに記載のフィル夕 回路。
1 0. 前記第 1のトランジスタ （Τ 7) のベース又はゲートに、
コレクタ又はドレインが零オームを含むィンピーダンスで高周波的に 接地され、 エミ ッ夕又はソースに等価的な可変電流源 （ ^C S 2) を接 続された第 2のトランジスタ （T 1 3) のエミ ッ夕又はソースを接続し、 該第 2のトランジスタのベース又はゲ一トに印加する電圧を入力とす ることを特徴とする、 請求の範囲第 2項記載のフィルタ回路。
1 1. 印加する制御電圧を変化して、 入力信号の信号伝達経路 （a， b， • · n) を切替える信号経路切換部 （ 2 1 ) と、
該信号伝達経路 （a, b, · · , n) には、 それぞれ異なる帯域可変 幅を持つ周波数帯域制御部 （ 5 1 , 5 2, · · , 5 N) と、
ェミ ッタ又はソースが該周波数帯域制御部 （ 5 し 5 2， ■ ·， 5 N) を介して該信号経路切換部 （ 2 1 ) に接続されたカスコードトラン ジス夕 （4 0 1 ) を具備したことを特徴とする、 フィル夕回路。
1 2. 前記信号経路切換部 （ 2 1 ) を、 零オームを含む抵抗 （ 9 0 1 ) を介してエミ ッ夕又はソースを接地したエミ ッ夕又はソース接地トラン ジス夕 （ 1 0 1 ) と、 該エミ ッ夕又はソース接地トランジスタ （ 1 0 1 ) の Jレク夕文は ドレイ ンとに接続した トランジスタ （ 2 0 1 , 2 0 2， · ·， 2 0 N) とで構成し、
前記周波数帯域制御部 （ 5 1， 5 2， · ·， 5 N) を、 該トランジス 夕 （ 2 0 1， 2 0 2, · ·， 2 O N) のコレクタ又はドレインに接続し た周波数帯域制御回路 （ 5 0 1， 5 0 2, · ·， 5 O N) と、 該トラン ジス夕 （ 2 0 2， · '， 2 0 N) のコレクタ又はドレインに接続した異 なるインピーダンス R 2， · ■， RNを持つ抵抗 （ 3 0 2， · ·， 3 0 N) とで構成し、
カスコードトランジスタ （ 4 0 1 ) は、 エミ ッ夕又はソースを該抵抗 ( 3 0 2, · ·， 3 O N) を介して該トランジスタ （ 2 0 2, · ·， 2 O N) のコレクタ又はドレインとに接続し、 かつ、 該ェミ ッ夕又はソー ス接地トランジスタ （ 1 0 1 ) のベース又はゲ一トに信号電圧 V i nを 印加し、 該トランジスタ （ 2 0 1， 2 0 2, · · , 2 O N) の各々のべ ース又はゲー トに制御電圧 V 1 , V 2, · ·， VNを印加する構成とし たことを特徴とする、 請求の範囲第 1 1項記載のフィルタ回路。
1 3. 前記零オームを含む抵抗 （ 9 0 1 ) を介してエミ ッタ又はソース を接地したエミ ッ夕又はソース接地トランジスタ （ 1 0 1 ) と、 前記ト ランジス夕 （ 2 0 1 , 2 0 2, · ·， ， 2 O N) と、 前記抵抗 （ 3 0 2， · · , 3 0 N) と、 前記周波数帯域制御回路 （ 5 0 1 , 5 0 2, · · , 5 0 N) と、 前記カスコ一ドトランジスタ （ 4 0 1 ) とを、
それぞれ抵抗 （ 9 0 1 a， 9 0 1 b) を介してェミ ッ夕又はソースを 接続したェミ ッ夕又はソース接地トランジスタ （ 1 0 1 a, 1 0 1 b) と該抵抗 （ 9 0 1 a， 9 0 1 b) の接続点に接続された定電流源 （ 7 0 1 ) と、 トランジスタ （ 2 0 1 a， 2 0 1 b, 2 0 2 a， 2 0 2 b, · · , 2 0 N a, 2 0 Nb) と、 抵抗 （ 3 0 2 a, 3 0 2 b, ■ ·， 3 0 Na， 3 O Nb) と、 該周波数帯域制御回路 （ 5 0 1， 5 0 2, · ·， 5 0 N) と、 カスコー ドトランジスタ （ 4 0 1 a, 4 0 1 b.) の差動対 構成としたことを特徴とする、 請求の範囲第 1 2項記載のフィルタ回路。
1 4. 前記信号経路切換部 （ 2 1 ) を、 前記零オームを含む抵抗 （ 9 0 1 ) を介して接地した前記ェミ ッ夕又はソ一ス接地トランジスタ （ 1 0 1 ) で構成し、
該ェミ ッタ又はソース接地トランジスタ （ 1 0 1， 1 0 2， · ·， 1 0 N) のそれぞれのベース又はゲー卜に信号電圧 V i nと制御電圧 V 1 , V 2, · ·， VNとを印加することを特徴とする、 請求の範囲第 1 2項 記載の周波数帯域可変フィル夕回路。
1 5. 前記零オームを含む抵抗 （ 9 0 1， 9 0 2, · · , 9 0 N) を介 してエミ ッ夕又はソースを接地した前記エミ ッ夕又はソース接地トラン ジス夕 （ 1 0 1， 1 0 2， · ·， 1 0 N) と、 前記抵抗 （ 3 0 2， · ·， 3 O N) と、 前記周波数帯域制御回路 （ 5 0 1， 5 0 2, · ·， 5 0 N) と、 前記カスコードトランジスタ （ 4 0 1 ) とを、
.それぞれ、 抵抗 （ 9 0 1 a, 9 0 1 b, 9 0 2 a, 9 0 2 b, · ·，
9 O N a, 9 O Nb) を介して、 前記定電流源 （ 7 0 1 ) にェミ ッタ又 はソースを接続したエミ ッタ又はソース接地トランジスタ （ 1 0 1 a, 1 0 1 b， 1 0 2 a, 1 0 2 b, · ·， 1 0 Na, 1 O Nb) と、 前記 抵抗 （ 3 0 2 a, 3 0 2 b, · ■ 3 O Na, 3 O Nb) と、 該周波数帯 域制御回路 （ 5 0 1， 5 0 2, · · , 5 0 N) と、 前記カスコードトラ ンジス夕 （4 0 1 a， 4 0 1 b) の差動対構成としたことを特徴とする、 請求の範囲第 1 4項記載のフィルタ回路。
1 6. 前記信号経路切換部 （ 2 1 ) を、
それぞれ差動対をなす該トランジスタ （ 1 0 1 a, 1 0 1 b, 1 0 2 a, 1 0 2 b, · ·， 1 O Na, 1 0 N b ) と、 コレクタ又はドレイン を該トランジスタ （ 1 0 1 a; 1 0 1 b, 1 0 2 a, 1 0 2 b, · ·， 1 0 N a, 1 0 N b ) のそれぞれの共通ェミ ッ夕又はソースに接続し、 かつ、 ェミ ッ夕又はソースを共通に接続したトランジスタ （ 2 0 1 , 2 0 2, · ·， 2 O N) と、 該トランジスタ （ 2 0 1， 2 0 2， · ·， 2 0 N) の共通ェミ ッタ又はソースに接続した定電流源 （ 7 0 1 ) とで構 成し、
差動対をなす該トランジスタ （ 1 0 1 a, 1 0 1 b, 1 0 2 a, 1 0 2 b, · · , 1 0 Na, 1 0 Nb) の各々のベース又はゲートに信号電 圧 V i nを印加し、 かつ、 該トランジスタ （ 2 0 1 , 2 0 2, · ·， 2 0 N) のそれぞれのベース又はゲー トに制御電圧 V 1 , V 2, · · , V Nを印加する構成としたことを特徴とする、 請求の範囲第 1 5項記載の フィル夕回路。
1 7. それぞれコレクタ又はドレインを前記カスコードトランジスタ
( 4 0 1 ) のエミ ッ夕又はソースに共通に接続し、 かつ、 それぞれェミ ッ夕又はソースを前記トランジスタ （ 2 0 1 ) のコレクタ又はドレイン と前記抵抗 （ 3 0 2, · ·， 3 0 N) とに接続し、 かつ、 ベース又はゲ ―トを共通にバイアス電源 VB 2に接続したカスコ一ドトランジスタ
( 4 0 Γ , 4 0 2' , · · , 4 O N' ) を有する構成としたことを特 徵とする、 請求の範囲第 1 2項記載のフィルタ回路。
1 8. 前記零オームを含む抵抗 （ 9 0 1 ) を介して接地した前記エミ ッ 夕又はソース接地トランジスタ （ 1 0 1 ) と、 前記トランジスタ （ 2 0
1， 2 0 2， · · 2 0 N) と、 前記抵抗 （ 3 0 2, · ·， 3 0 N) と、 前記周波数帯域制御回路 （ 5 0 1 , 5 0 2, · ·， 5 O N) と、 前記力 スコードトランジスタ （4 0 1， 4 0 1 ' ， 4 0 2' , · · , 4 0 N ' ) とを、
それぞれ抵抗 （ 9 0 1 a， 9 0 1 b) を介してエミ ッ夕又はソースを 接続したエミ ッ夕又はソース接地トランジスタ （】 0 1 a， 1 0 1 b) と該抵抗 （ 9 0 1 a， 9 0 1 b; の接続点に接続された定電流源 （ 7 0 1 ) と、 トランジスタ （ 2 0 1 a, 2 0 1 b, 2 0 2 a, 2 0 2 b, - ·， 2 0 N a, 2 0 Nb) と、 抵抗 （ 3 0 2 a, 3 0 2 b, · · , 3 0 Na, 3 0 Nb) と、 該周波数帯域制御回路 （ 5 0 1， 5 0 2, · ■， 5 0 N) と、 カスコードトランジスタ （ 4 0 1 a， 4 0 1 b, 4 0 1 a' ， 4 0 1 b' , · · , 4 0 Ν a ' , 4 0 Nb' ) の差動対構成とし たことを特徴とする、 請求の範囲第 1 7項記載のフィル夕回路。
1 9. それぞれのコレクタ又はドレインを前記カスコードトランジスタ ( 4 0 1 ) のェミ ツ夕又はソースに共通に接続し、 かつ、 それぞれェミ ッ夕又はソースを前記エミ ッ夕又はソース接地トランジスタ （ 1 0 1 ) のコレクタ又はドレイ ンと前記抵抗 （ 3 0 2， · ·， 3 0 N) とに接続 し、 かつ、 ベース又はゲートを共通にバイアス電源 VB 2に接続した前 記カスコー ドトランジスタ （ 4 0 ， 0 2' , · ·， 4 0 N' ) を 有する構成にしたことを特徴とする請求の範囲第 1 4項記載のフィル夕 回路。
2 0. 前記零オームを含む抵抗 （ 9 0 1 , 9 0 2, · · , 9 O N) を介 してェミ ッタ又はソースを接地した前記ェミ ッタ又はソース接地トラン ジス夕 （ 1 0 1， 1 0 2， · ·， 1 0 N) と、 前記抵抗 （ 3 0 2， · ·，
3 0 N) と、 前記周波数帯域制御回路 （ 5 0 1， 5 0 2, ■ ·， 5 0 N) と、 前記カスコー ドトランジスタ （4 0 1， 4 0 1 ' ， 4 0 2' ,
4 0 N' ) とを、
それぞれ、 抵抗 （ 9 0 1 a, 9 0 1 b, 9 0 2 a, 9 0 2 b, · ■， 9 0 N a, 9 0 Nb) を介して、 前記定電流源 （ 7 0 1 ) にェミ ッタ又 はソースを接続したエミ ッ夕又はソース接地トランジスタ （ 1 0 1 a， 1 0 1 b, 1 0 2 a, 1 0 2 b, · ·， l O Na, l O Nb) と、 前記 抵抗 （ 3 0 2 a， 3 0 2 b, - - 3 0 N a, 3 0 Nb) と、 該周波数帯 域制御回路 （ 5 0 1 , 5 0 2, · ·， 5 0 N) と、 前記カス.コードトラ ンジス夕 （ 4 0 1 a, 4 0 1 b ； 4 0 1 a' ， 4 0 1 b' , 4 0 2 a' , 4 0 2 b' , · · , 4 ONa' , 4 0 Nb' ) の差動対構成としたこと を特徴とする請求の範囲第 1 9項記載のフィルタ回路。
2 1. それぞれコレクタ又はドレインを前記差動対構成のカスコードト ランジス夕 （4 0 1 a, 4 0 1 b) のエミ ッ夕又はソースに共通に接続 し、 かつ、 それぞれェミ ッタ又はソースを前記差動対構成のェミ ッタ又 はソース接地トランジスタ （ 1 O l a, 1 0 1 b) のコレク夕又はドレ インと前記差 ί;'対構成の抵抗 （ 3 0 2 a， 3 0 2 b, · ·， 3 O Na, 3 0 Nb) に接続し、 かつ、 ベース又はゲートを共通にバイアス電源 V B 2に接続した差動対構成のカスコ一ドトランジスタ （ 4 0 1 a' , 4 0 1 b' ， 4 0 2 a' , 4 0 2 b' , · · , 4 0 Ν a ' , 4 ONb' ) を具備したことを特徴とする、 請求の範囲第 1 6項記載のフィルタ回路。
2 2. 前記周波数帯域可変回路に印加する制御電圧 （V 1 , V 2, VN) に、 複数の信号伝達経路が同時に動作可能となるような制御電圧 を印加することを特徴とする、 請求の範囲第 1 1〜2 〗項のいずれかに 記載のフィル夕回路。
2 3. 前記周波数帯域可変回路を縦続接続し、 各々の帯域を独立に制御 することを特徴とする、 請求の範囲第 1 1〜2 1項のいずれかに記載の フィル夕回路。
24. 前記周波数帯域可変回路に印加する制御電圧 （V 1， V 2, VN) に、 複数の信号伝達経路が同時に動作可能となるような制御電圧 を印加するとともに、 前記周波数帯域可変回路を縦続接続し、 各々の帯 域を独立に制御することを特徴とする、 請求の範囲第 1 1〜2 1項のい ずれかに記載のフィルタ回路。
2 5. 前記周波数帯域制御部 （ 5 1 , 5 2， · · . 5 N) をそれぞれ異 なる遮断次数を持つ周波数帯域制御部としたことを特徴とする、 請求の 範囲第 1 1〜2 1項のいずれかに記載のフィル夕回路。
2 6. 前記周波数帯域制御部 （ 5 1， 5 2, · · . 5 N) をそれぞれ異 なる遮断次数を持つ周波数帯域制御部とするとともに、 前記周波数帯域 可変回路に印加する制御電圧 （V l， V 2, · , VN) に、 複数の信号 伝達経路が同時に動作可能となるような制御電圧を印加することを特徴 とする、 請求の範囲第 1 1〜2 1項のいずれかに記載のフィルタ回路。
2 7. 前記周波数帯域制御部 （ 5 1 , 5 2, · · . 5 N) をそれぞれ異 なる遮断次数を持つ周波数帯域制御部とするとともに、 前記周波数帯域 可変回路を縦続接続し、 各々の帯域を独立に制御することを特徴とする、 請求の範囲第 1 1〜2 1項のいずれかに記載のフィルタ回路。
2 8. 前記周波数帯域制御部 （ 5 1， 5 2， · · . 5 N) をそれぞれ異 なる遮断次数を持つ周波数帯域制御部とするとともに、 前記周波数帯域 可変回路を縦続接続し、 前記周波数帯域可変回路に印加する制御電圧 (V I , V 2, · ·， VN) に、 複数の信号伝達経路が同時に動作可能 となるような制御電圧を印加し、 各々の帯域を独立に制御することを特 徵とする、 請求の範囲第 1 1〜2 1項のいずれかに記載のフィルタ回路。
PCT/JP1994/001234 1993-07-27 1994-07-26 Circuit filtrant WO1995004401A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP94921821A EP0663723B1 (en) 1993-07-27 1994-07-26 Filter circuit
DE69426061T DE69426061T2 (de) 1993-07-27 1994-07-26 Filterschaltung

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18425693 1993-07-27
JP5/184256 1993-07-27
JP1473394 1994-02-09
JP6/14733 1994-02-09

Publications (1)

Publication Number Publication Date
WO1995004401A1 true WO1995004401A1 (fr) 1995-02-09

Family

ID=26350747

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1994/001234 WO1995004401A1 (fr) 1993-07-27 1994-07-26 Circuit filtrant

Country Status (4)

Country Link
EP (3) EP0915565B1 (ja)
JP (1) JP3153242B2 (ja)
DE (3) DE69426061T2 (ja)
WO (1) WO1995004401A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19740193C1 (de) 1997-09-12 1999-03-11 Siemens Ag Integriertes Tiefpaßfilter
DE102004017788B4 (de) 2004-04-02 2008-01-03 Atmel Germany Gmbh Oszillator mit abstimmbarer Diffusionskapazität als Schwingkreiskapazität
US7205836B2 (en) 2005-05-03 2007-04-17 M/A-Com, Inc. SiGe differential cascode amplifier with miller effect resonator
EP3721557B1 (en) * 2017-12-08 2021-08-04 Telefonaktiebolaget LM Ericsson (publ) A combined mixer and filter circuitry

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936839U (ja) * 1972-07-03 1974-04-01
JPS49148838U (ja) * 1973-04-23 1974-12-23
JPS5140737A (ja) * 1974-10-02 1976-04-05 Hitachi Ltd Saishoisosuiigatatokaki
JPS54135137U (ja) * 1978-03-11 1979-09-19
JPS56166616A (en) * 1980-05-28 1981-12-21 Fujitsu Ltd Filter switching circuit
JPS62160809A (ja) * 1986-01-10 1987-07-16 Hitachi Ltd 積分回路
JPH0244425U (ja) * 1988-09-21 1990-03-27
JPH02202212A (ja) * 1989-01-31 1990-08-10 Canon Inc 可変抵抗回路
JPH0423607A (ja) * 1990-05-18 1992-01-28 Fujitsu Ltd フィルタ回路
JPH0457979U (ja) * 1990-09-26 1992-05-19
JPH04150513A (ja) * 1990-10-15 1992-05-25 Sony Corp フィルタ回路
JPH05140737A (ja) 1991-11-18 1993-06-08 Ricoh Co Ltd 窒化鉄磁性薄膜含有積層体とその製法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3419812A (en) * 1966-09-02 1968-12-31 Air Force Usa Bandpass amplifier
FR2469043B1 (fr) * 1979-10-31 1986-01-24 Enertec Filtres accordes par commutation et utilisation dans un egalisateur d'enregistrement magnetique
GB2077557A (en) * 1980-06-06 1981-12-16 Nat Res Dev Variable characteristic filters
US4513254A (en) * 1983-05-16 1985-04-23 International Business Machines Corporation Integrated circuit filter with adjustable characteristics
EP0232699B1 (en) * 1986-01-10 1993-05-26 Hitachi, Ltd. An amplifier circuit suitable for use as an active filter circuit
US5130579A (en) * 1990-11-19 1992-07-14 Ericsson Ge Mobile Communications Inc. Active lowpass ripple filter
US5099155A (en) * 1991-04-22 1992-03-24 Pacific Monolithics Active element filter network
JP3080723B2 (ja) * 1991-10-17 2000-08-28 富士通株式会社 フィルタ回路及びフィルタ集積回路
JPH06310983A (ja) * 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd 遅延回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936839U (ja) * 1972-07-03 1974-04-01
JPS49148838U (ja) * 1973-04-23 1974-12-23
JPS5140737A (ja) * 1974-10-02 1976-04-05 Hitachi Ltd Saishoisosuiigatatokaki
JPS54135137U (ja) * 1978-03-11 1979-09-19
JPS56166616A (en) * 1980-05-28 1981-12-21 Fujitsu Ltd Filter switching circuit
JPS62160809A (ja) * 1986-01-10 1987-07-16 Hitachi Ltd 積分回路
JPH0244425U (ja) * 1988-09-21 1990-03-27
JPH02202212A (ja) * 1989-01-31 1990-08-10 Canon Inc 可変抵抗回路
JPH0423607A (ja) * 1990-05-18 1992-01-28 Fujitsu Ltd フィルタ回路
JPH0457979U (ja) * 1990-09-26 1992-05-19
JPH04150513A (ja) * 1990-10-15 1992-05-25 Sony Corp フィルタ回路
JPH05140737A (ja) 1991-11-18 1993-06-08 Ricoh Co Ltd 窒化鉄磁性薄膜含有積層体とその製法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0663723A4 *

Also Published As

Publication number Publication date
EP0951144B1 (en) 2003-10-01
EP0951144A3 (en) 2000-03-22
EP0663723B1 (en) 2000-10-04
DE69433184T2 (de) 2004-06-03
EP0663723A4 (en) 1995-11-29
DE69433184D1 (de) 2003-10-30
DE69426061D1 (de) 2000-11-09
EP0915565A2 (en) 1999-05-12
EP0663723A1 (en) 1995-07-19
DE69426061T2 (de) 2001-05-10
DE69433218T2 (de) 2004-07-22
EP0951144A2 (en) 1999-10-20
EP0915565A3 (en) 2000-03-22
EP0915565B1 (en) 2003-09-24
JP3153242B2 (ja) 2001-04-03
DE69433218D1 (de) 2003-11-06

Similar Documents

Publication Publication Date Title
US5392003A (en) Wide tuning range operational transconductance amplifiers
JP3361021B2 (ja) フィルタ回路
EP0461922B1 (en) Integration circuit
US5465072A (en) Tunable operational transcondunctance amplifier having high linearity
US5345190A (en) Modular low voltage filter with common mode feedback
EP0352790B1 (en) Integrator and active filter including integrator with simple phase compensation
JPH01212105A (ja) 集積ジャイレータ発振器
US20170279425A1 (en) System and Method for Signal Amplification Using a Resistance Network
US6710654B2 (en) Bipolar class AB folded cascode operational amplifier for high-speed applications
US5418492A (en) Fully differential non-op-amp-based positive feedback BJT biquad filter
WO1995004401A1 (fr) Circuit filtrant
US7760014B2 (en) Lowpass biquad VGA filter
JPH1075135A (ja) ＢｉＣＭＯＳトランスコンダクタ差動段および２番目の通過帯域フィルタ
US5751185A (en) Low pass filter circuit utilizing transistors as inductive elements
KR19980079906A (ko) 네가티브 증폭기 회로
EP0696846B1 (en) High-pass filter structure with programmable zeros
JPH10322143A (ja) Ａｃ結合回路
JP3851889B2 (ja) 可変電流分割回路
JP5524678B2 (ja) 再帰型フィルタ回路
JP2919487B2 (ja) 積分回路およびアクティブフィルタ
JP3410776B2 (ja) 直交信号発生回路
JPH10198909A (ja) 磁気情報読取り装置
JPH10126214A (ja) フィルタ回路
JP2001251164A (ja) アクティブインダクタンス回路及び２端子素子型アクティブインダクタンス回路並びに対称４端子型アクティブインダクタンス回路
JP2000114929A (ja) インピーダンス回路及び移相器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

ENP Entry into the national phase

Ref country code: US

Ref document number: 1995 387876

Date of ref document: 19950222

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1994921821

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1994921821

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1994921821

Country of ref document: EP