JPH06310983A - 遅延回路 - Google Patents

Abstract

(57)【要約】 【目的】 周波数特性と遅延時間の可変が可能な、ＬＳ
Ｉ化に適した半導体素子を用いた遅延回路を提供する。 【構成】 一導電型トランジスタＱ₁で構成されるエミ
ッタホロワと、逆導電型トランジスタＱ₂で構成される
エミッタホロワとを構成し、それらエミッタホロワのエ
ミッタ出力にπ型ローパスフィルタを各々接続した状態
で交互に縦続接続したもので、各々のエミッタホロワに
設けられた電流源Ｉ₁，Ｉ₂の電流値Ｉ₀によって、周波
数特性と遅延時間Ｔ_dの可変設定がなされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は遅延回路、特に集積回路
化に適した遅延回路に関するものである。

【０００２】

【従来の技術】従来より用いられている遅延回路につい
て、図３を用いて説明する。図３において、１は入力端
子、２は出力端子、３は電源端子、Ｑ₃はトランジス
タ、Ｒ₃〜Ｒ₅は抵抗、Ｃ₅は容量である。トランジスタ
Ｑ₃のエミッタに抵抗Ｒ₄が接続され、コレクタに抵抗Ｒ
₃が接続され、さらにそのコレクタ・エミッタ間に容量
Ｃ₅および抵抗Ｒ₅で構成された直列回路が接続されてい
る。そのベースに接続された入力端子１から入力信号が
与えられ、容量Ｃ₅と抵抗Ｒ₅の中間接続点に接続された
出力端子から出力信号を得る。

【０００３】以上のように構成された遅延回路につい
て、以下にその動作を説明する。まず、電源端子３に電
源電圧Ｖ_CCが加えられており、トランジスタＱ₃を動作
可能にする直流バイアス電圧Ｖ₁が入力端子１に加えら
れている。そして、トランジスタＱ₃の浮遊容量と抵抗
Ｒ₃〜Ｒ₅の浮遊容量が十分に小さいとすると、入力端子
１から出力端子２までの伝達関数Ｈ（ｊω）は式（１）
で示される。

【０００４】 Ｈ（ｊω）＝｛１−ｊωＣ（Ｒ＋ｒ_e）｝／｛１＋ｊωＣ（Ｒ＋ｒ_e）｝ ……… （１） ただし、ｊは虚数、ωは角周波数、ＣはコンデンサＣ₅
の容量値、Ｒは抵抗Ｒ₅の抵抗値、ｒ_eはトランジスタＱ
₃のエミッタ抵抗値である。

【０００５】また、トランジスタＱ₃に流れるエミッタ
電流をＩ_eとすると、Ｉ_eは式（２）で示される。

【０００６】 Ｉ_e＝（Ｖ₁−Ｖ_be）／Ｒ₄ ……… （２） ただし、Ｖ₁は入力端子１に加えられている直流電圧、
Ｖ_beはトランジスタＱ₃のベース・エミッタ間の電圧、
Ｒ₄は抵抗Ｒ₄の抵抗値である。

【０００７】そして、トランジスタＱ₃のエミッタ抵抗
値ｒ_eとそのエミッタ電流Ｉ_eとの間には式（３）の関係
が成り立つ。

【０００８】 ｒ_e＝ｋＴ／ｑＩ_e ……… （３） ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
の電荷である。

【０００９】式（１）より遅延時間Ｔ_dを求めると、式
（４）になる。 Ｔ_d＝２Ｃ（Ｒ＋ｒ_e）／〔１＋｛ωＣ（Ｒ＋ｒ_e）｝²〕 …… （４） したがって、式（４）から低域周波数での遅延時間Ｔ_d0
を求めると、式（５）で示される。

【００１０】 Ｔ_d0＝２Ｃ（Ｒ＋ｒ_e） ……… （５）

【００１１】

【発明が解決しようとする課題】しかしながら、上記の
従来例にはつぎのような問題点がある。

【００１２】（１） 伝達関数Ｈ（ｊω）を構成してい
る定数がすべて固定値であるので、伝達関数Ｈ（ω）の
可変が困難であり、したがって遅延回路の周波数特性を
可変とすることが困難である。

【００１３】（２） 遅延量の値を可変とするには、抵
抗値と容量値を変えることで対応することになるが、そ
れを変化させることは困難である。

【００１４】本発明は上記従来の問題点を解決するもの
で、伝達関数Ｈ（ｊω）を可変とすることが可能であ
り、遅延量を容易に可変とすることができる遅延回路を
提供することを目的とする。

【００１５】

【課題を解決するための手段】この目的を達成するため
に本発明の遅延回路は、ベースに入力端子を接続し、エ
ミッタに第１の電流源を接続した一導電型のエミッタホ
ロワ用の第１のトランジスタと、前記第１のトランジス
タのエミッタ出力に入力端が接続され、かつ入力側に第
１の容量を有し出力側に第２の容量を有した第１のπ型
ローパスフィルタと、ベースに前記第１のπ型ローパス
フィルタの出力端が接続され、エミッタに第２の電流源
を接続した逆導電型のエミッタホロワ用の第２のトラン
ジスタと、前記第２のトランジスタのエミッタ出力に入
力端が接続され、かつ入力側に第３の容量を有し出力側
に第４の容量を有した第２のπ型ローパスフィルタとを
備え、前記第２のπ型ローパスフィルタの出力端を出力
端子とした構成である。

【００１６】

【作用】この構成によって、第１，第２の電流源の設定
電流の大きさによって、第１，第２のトランジスタのエ
ミッタ抵抗を可変とし、入出力間の周波数特性と遅延量
とを任意に可変とすることができる。

【００１７】また、一導電型のトランジスタと逆導電型
のトランジスタとを交互に縦続接続とすることで、１段
目のエミッタホロワで入出力間で直流レベルがシフトし
ても、２段目のエミッタホロワで入出力間で逆方向のシ
フトがなされ、同様の構成の遅延回路を多段に縦続接続
しても、入出力間のレベルシフトが生じない。しかも、
電源電圧とほぼ等しいダイナミックレンジがとれ、低電
源電圧での動作が可能である。

【００１８】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【００１９】図１は、本発明の遅延回路における第１の
実施例の基本構成を示すものである。

【００２０】図１において、１は入力端子、２は出力端
子、３は電源端子、Ｉ₁，Ｉ₂は電流源、Ｑ₁，Ｑ₂はトラ
ンジスタ、Ｒ₁，Ｒ₂は抵抗、Ｃ₁〜Ｃ₄は容量である。

【００２１】そして、この実施例では、ベースに入力端
子を接続し、エミッタに第１の電流源Ｉ₁を接続した一
導電型（たとえばＮＰＮ型）のエミッタホロワ用の第１
のトランジスタＱ₁のエミッタ出力から、容量Ｃ₁，Ｃ₂
および抵抗Ｒ₁で構成された第１のπ型ローパスフィル
タの入力端に入力信号が与えられる。

【００２２】第１のπ型ローパスフィルタは、入力端が
第１のトランジスタＱ₁のエミッタ出力に接続され、入
力端と接地端との間に第１の容量Ｃ₁が接続され、出力
端と接地端との間に第２の容量Ｃ₂が接続され、かつ入
出力端間に抵抗Ｒ₁を有した構成である。

【００２３】第２のトランジスタＱ₂は、ベースに第１
のπ型ローパスフィルタの出力端が接続され、エミッタ
に第２の電流源Ｉ₂が接続された逆導電型（たとえばＰ
ＮＰ型）トランジスタでエミッタホロワ回路を構成す
る。

【００２４】第２のπ型ローパスフィルタは、入力端が
第２のトランジスタＱ₂のエミッタ出力に接続され、入
力端と接地端との間に第３の容量Ｃ₃が接続され、出力
端と接地端との間に第４の容量Ｃ₄が接続され、かつ入
出力端間に抵抗Ｒ₂を有し、抵抗Ｒ₂と容量Ｃ₄との接続
点から出力信号を出力する。

【００２５】第１の実施例は、以上のように構成された
ものである。以上の構成において、回路動作を説明す
る。

【００２６】まず、電源端子３には電源電圧Ｖ_CCが加え
られており、入力端子１にはトランジスタＱ₁，Ｑ₂が動
作するのに十分な直流バイアス電圧Ｖ₁が加えられてい
る。そして、電流源Ｉ₁，Ｉ₂の電流値がそれぞれＩ₀で
等しいとすると、トランジスタＱ₁，Ｑ₂のエミッタ抵抗
は等しくなり、これをｒ_eとすると式（６）で示され
る。

【００２７】 ｒ_e＝ｋＴ／ｑＩ₀ ……… （６） ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子
の電荷、Ｉ₀は電流源Ｉ₁，Ｉ₂の電流値である。

【００２８】式（６）より、トランジスタＱ₁，Ｑ₂のエ
ミッタ抵抗ｒ_eは、電流源Ｉ₁，Ｉ₂の電流値Ｉ₀によっ
て、その値を可変とすることが可能であることがわか
る。

【００２９】次に、トランジスタＱ₁，Ｑ₂の電流増幅率
ｈ_FEが十分に大きく、かつ、トランジスタＱ₁，Ｑ₂の浮
遊容量と抵抗Ｒ₁，Ｒ₂の浮遊容量が十分に小さいとす
る。そして、 Ｋ＝１／Ｃ（Ｒｒ_e）^1/2 とし（ただし、ＣはコンデンサＣ₁，Ｃ₂の容量値、Ｒは
抵抗Ｒ₁，Ｒ₂の抵抗値、ｒ_eはトランジスタＱ₁，Ｑ₂の
エミッタ抵抗値）、 Ｑ＝（Ｒｒ_e）^1/2／（Ｒ＋２ｒ_e） と仮定すると、入力端子１から出力端子２までの伝達関
数Ｈ（ω）は式（７）で示される。

【００３０】 Ｈ（ｊω）＝｛Ｋ²／（Ｋ²−ω²＋ｊωＫ／Ｑ）｝² ……（７） ただし、 ｊは虚数、ωは角周波数である。

【００３１】式（７）より、電流値Ｉ₀によりトランジ
スタＱ₁，Ｑ₂のエミッタ抵抗値ｒ_eを可変とすることが
可能であるので、ＫとＱの可変が可能となり、伝達関数
Ｈ（ｊω）の可変が可能となり、したがって周波数特性
の可変が可能となる。

【００３２】また、式（７）より遅延時間Ｔ_dを求める
と、式（８）になる。 Ｔ_d＝２・｛ＱＫ（Ｋ²＋ω²）｝／｛Ｑ²（Ｋ²−ω²）²＋Ｋ²ω²｝ ……… （８） また、低域での遅延時間Ｔ_d0は、式（９）で示される。

【００３３】 Ｔ_d0＝２Ｃ（Ｒ＋２ｒ_e） ……… （９） 式（８）と式（９）より、電流値Ｉ₀を可変することで
エミッタ抵抗値ｒ_eが変化するので、第１図の回路は遅
延時間Ｔ_d，Ｔ_d0の可変が可能となる。

【００３４】そして、第１の実施例において、カットオ
フ周波数Ｆ_Cは、式（１０）で示される。

【００３５】 Ｆ_C＝１／｛２πＣ（Ｒｒ_e）^1/2｝ ……… （１０） 式（１０）より、エミッタ抵抗値ｒ_eを小さい値とする
ことにより、図１の実施例の周波数特性を高帯域まで一
定な特性とすることができる。

【００３６】また、エミッタ抵抗値ｒ_eは電流値Ｉ₀で決
定されるので、コンデンサの容量値Ｃの温度変化が小さ
いとすると、電流値Ｉ₀の温度変化を抵抗Ｒの温度変化
と一定の関係を持たせれば、遅延時間Ｔ_d，Ｔ_d0の温度
変化を小さくできる。

【００３７】また、電流源の電流値に温度特性を持たせ
れば、遅延時間の温度変化を小さくできる。

【００３８】なお、第１の実施例において、コンデンサ
Ｃ₁〜Ｃ₄の接地点は、交流的な接地点であり、接地用の
電源端子もしくは電源電圧用の電源端子のどちらでもよ
い。また、実施例ではエミッタホロワを用いた例で説明
したが、各トランジスタのエミッタ出力から出力信号を
取り出すものであればよく、各トランジスタのコレクタ
出力から位相が各々異なる逆位相出力を別機能の出力端
子として、活用しても問題ない。

【００３９】次に、図２に示すように、図１の基本構成
を多段に縦続接続した他の実施例について説明する。

【００４０】図１は、式（８）〜式（１０）から明らか
なように、周波数特性を高帯域まで一定にすれば、遅延
時間が小さくなる問題がある。

【００４１】よって、図２のごとく、周波数特性を満足
できる領域まで１段の周波数特性を設定して、遅延時間
を同一回路をｎ段接続することで増加させて、使用可能
な特性を実現できる。

【００４２】また、図２の構成では、１段ごとにトラン
ジスタＱ₁に流れる電流とトランジスタＱ₂に流れる電流
を可変すれば、式（８）と式（９）から明らかなよう
に、かなりの範囲で遅延時間を可変できる。

【００４３】また、可変量が大きすぎる場合は、数段お
きに電流源の電流値を固定に設定すればよく、回路が簡
単化される。

【００４４】なお、カットオフ周波数を高くし、かつ遅
延時間を長くしたい場合には、一導電型トランジスタで
構成されたエミッタホロワと、逆導電型トランジスタで
構成されたエミッタホロワとが交互に配置されるよう
に、同様の遅延回路を多段接続すれば実現できる。そし
て、多段接続の回路は、基本回路の繰り返しとなるた
め、もし、相補型のトランジスタで一対の基本セルを構
成すれば、ＩＣ化のためのマスク設計がきわめて容易な
ものとなり、レイアウト設計が容易で集積度を向上させ
られるので、ＬＳＩ化に適した構成となる。

【００４５】また、ＮＰＮ型とＰＮＰ型のエミッタホロ
ワを交互に配置し、それらのエミッタホロワのエミッタ
出力に各々π型ローパスフィルタを配置する構成である
ので、相補型の一対のトランジスタでベース・エミッタ
間の電圧降下が打ち消され、入出力間で電位差を生じな
いため、ダイナミックレンジが広くできて、低電源電圧
での動作が可能である。

【００４６】

【発明の効果】本発明は、第１，第２の電流源の設定電
流の大きさによって、第１，第２のトランジスタのエミ
ッタ抵抗が可変され、入出力間の周波数特性と遅延量と
が任意に可変できる。

【００４７】また、一導電型のトランジスタと逆導電型
のトランジスタとを交互に縦続接続しているので、１段
目のエミッタホロワで入出力間で直流レベルがシフトし
ても、２段目のエミッタホロワで入出力間で逆方向のシ
フトがなされ、同様の構成の遅延回路を多段に縦続接続
しても、入出力間のレベルシフトが生じない。しかも、
電源電圧とほぼ等しいダイナミックレンジがとれ、低電
源電圧での動作が可能である。

【００４８】また、カットオフ周波数を高くし、かつ遅
延時間を長くしたい場合には、一導電型トランジスタで
構成されたエミッタホロワと、逆導電型トランジスタで
構成されたエミッタホロワとが交互に配置されるよう
に、同様の遅延回路を多段接続すれば実現でき、もし、
相補型のトランジスタで一対の基本セルを構成すれば、
ＩＣ化のためのマスク設計がきわめて容易なものとな
る。

【図面の簡単な説明】

【図１】本発明の実施例における遅延回路の構成を示す
回路図

【図２】同実施例における遅延回路をｎ段接続した回路
構成を示すブロック図

【図３】従来の遅延回路の回路図

【符号の説明】

１，１−１〜１−ｎ 入力端子 ２，２−１〜２−ｎ 出力端子 ３ 電源端子 ａ−１，ａ−２，ａ−ｎ 遅延回路 Ｑ₁，Ｑ₂ トランジスタ Ｃ₁〜Ｃ₄ コンデンサ Ｉ₁，Ｉ₂ 電流源 Ｒ₁，Ｒ₂ 抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】ベースに入力端子を接続し、エミッタに第
   １の電流源を接続した一導電型のエミッタホロワ用の第
   １のトランジスタと、前記第１のトランジスタのエミッ
   タ出力に入力端が接続され、かつ入力側に第１の容量を
   有し出力側に第２の容量を有した第１のπ型ローパスフ
   ィルタと、ベースに前記第１のπ型ローパスフィルタの
   出力端が接続され、エミッタに第２の電流源を接続した
   逆導電型のエミッタホロワ用の第２のトランジスタと、
   前記第２のトランジスタのエミッタ出力に入力端が接続
   され、かつ入力側に第３の容量を有し出力側に第４の容
   量を有した第２のπ型ローパスフィルタとを備え、前記
   第２のπ型ローパスフィルタの出力端を出力端子とした
   ことを特徴とする遅延回路。
2. 【請求項２】第１の電流源の電流値、ならびに第２の電
   流源の電流値を可変することを特徴とする請求項１記載
   の遅延回路。
3. 【請求項３】ベースが入力端子に、エミッタが第１の電
   流源を介して接地と第１の抵抗の一端と第１の容量を介
   して接地に、コレクタが電源端に接続された一導電型の
   エミッタホロワ用の第１のトランジスタと、ベースが前
   記第１の抵抗の他端と第２の容量を介して接地に、エミ
   ッタが第２の電流源を介して電源端と第２の抵抗の一端
   と第３の容量を介して接地に、コレクタが接地に接続さ
   れた逆導電型のエミッタホロワ用の第２のトランジスタ
   と、前記第２の抵抗の他端が第４の容量の一端を介して
   接地に接続していることを備え、前記第２の抵抗の他端
   と第４の容量の接続点を出力端子とした遅延回路をｎ段
   （ｎは１以上の正の整数）直列に接続することを特徴と
   する請求項２記載の遅延回路。