JPH0774592A - リング発振器および電圧制御発振器 - Google Patents
リング発振器および電圧制御発振器Info
- Publication number
- JPH0774592A JPH0774592A JP5162938A JP16293893A JPH0774592A JP H0774592 A JPH0774592 A JP H0774592A JP 5162938 A JP5162938 A JP 5162938A JP 16293893 A JP16293893 A JP 16293893A JP H0774592 A JPH0774592 A JP H0774592A
- Authority
- JP
- Japan
- Prior art keywords
- gain stage
- input terminal
- ring oscillator
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】Ｑ値の高い安定した発振が得られるリング発振
器および電圧制御発振器を実現する。 【構成】各ゲインステージＳＴＧ間を、抵抗素子Ｒとキ
ャパシタＣとを直列に接続してなるローパスフィルタで
接続したリング発振器に、各ローパスフィルタのキャパ
シタＣに対して並列に、トランジスタからなるトランス
コンダクタンス回路を設け、位相がθ異なる信号電圧に
比例した電流を流すことにより、ローパスフィルタをバ
ンドパスフィルタとして動作させる。これにより、Ｑ値
の高い安定した発振が得られる。
器および電圧制御発振器を実現する。 【構成】各ゲインステージＳＴＧ間を、抵抗素子Ｒとキ
ャパシタＣとを直列に接続してなるローパスフィルタで
接続したリング発振器に、各ローパスフィルタのキャパ
シタＣに対して並列に、トランジスタからなるトランス
コンダクタンス回路を設け、位相がθ異なる信号電圧に
比例した電流を流すことにより、ローパスフィルタをバ
ンドパスフィルタとして動作させる。これにより、Ｑ値
の高い安定した発振が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば光通信用のＰ
ＬＬなどに用いられるリング発振器および電圧制御発振
器に関するものである。
ＬＬなどに用いられるリング発振器および電圧制御発振
器に関するものである。
【０００２】
【従来の技術】従来より、水晶発振器などの発振素子を
用いることなく、たとえば図１０に示すように、インバ
ータｉｎｖを奇数段接続してなるリング発振器が知られ
ている。
用いることなく、たとえば図１０に示すように、インバ
ータｉｎｖを奇数段接続してなるリング発振器が知られ
ている。
【０００３】このような構成において、たとえば外部か
らインバータｉｎｖに対して制御信号ｃｔｌが入力され
ることにより、インバータｉｎｖの伝搬遅延時間が制御
されて、インバータｉｎｖの出力信号の周波数が調整さ
れる。
らインバータｉｎｖに対して制御信号ｃｔｌが入力され
ることにより、インバータｉｎｖの伝搬遅延時間が制御
されて、インバータｉｎｖの出力信号の周波数が調整さ
れる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のリング発振器では、Ｑ値が低く、デューティ５
０％を実現することが困難で、発振の波形やジッタなど
に問題があり、安定な発振を得ることができないという
問題があった。
た従来のリング発振器では、Ｑ値が低く、デューティ５
０％を実現することが困難で、発振の波形やジッタなど
に問題があり、安定な発振を得ることができないという
問題があった。
【０００５】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、Ｑ値の高い安定した発振が得ら
れるリング発振器および電圧制御発振器を提供すること
にある。
のであり、その目的は、Ｑ値の高い安定した発振が得ら
れるリング発振器および電圧制御発振器を提供すること
にある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明のリング発振器は、複数個のゲインステージ
が抵抗素子を介してリング状に接続され、各ゲインステ
ージの入力と基準電位との間には容量素子とトランスコ
ンダクタンスとが並列に接続されている。
め、本発明のリング発振器は、複数個のゲインステージ
が抵抗素子を介してリング状に接続され、各ゲインステ
ージの入力と基準電位との間には容量素子とトランスコ
ンダクタンスとが並列に接続されている。
【０００７】また、本発明のリング発振器は、ゲインス
テージの入力から基準電位に対してその入力とは固定さ
れた位相の異なる電流をトランスコンダクタンスを介し
て流すように構成されている。
テージの入力から基準電位に対してその入力とは固定さ
れた位相の異なる電流をトランスコンダクタンスを介し
て流すように構成されている。
【０００８】また、本発明のリング発振器は、トランス
コンダクタンスの電圧入力端子には、リング中の他のゲ
インステージの入力電圧が印加されている。
コンダクタンスの電圧入力端子には、リング中の他のゲ
インステージの入力電圧が印加されている。
【０００９】本発明の電圧制御発振器は、上述のリング
発振器の抵抗素子、容量素子およびトランスコンダクタ
ンスからなるバンドパスフィルタの中心周波数を変化さ
せて構成される。
発振器の抵抗素子、容量素子およびトランスコンダクタ
ンスからなるバンドパスフィルタの中心周波数を変化さ
せて構成される。
【００１０】
【作用】本発明のリング発振器によれば、各ゲインステ
ージ間を抵抗素子、容量素子およびトランスコンダクタ
ンスからなるバンドパスフィルタで接続されることにな
る。これにより、Ｑ値の高い発振が実現される。
ージ間を抵抗素子、容量素子およびトランスコンダクタ
ンスからなるバンドパスフィルタで接続されることにな
る。これにより、Ｑ値の高い発振が実現される。
【００１１】また、本発明の電圧制御発振器によれば、
リング発振器の各ゲインステージ間を接続するバンドパ
スフィルタの中心周波数が変化されて、広い周波数レン
ジが実現される。
リング発振器の各ゲインステージ間を接続するバンドパ
スフィルタの中心周波数が変化されて、広い周波数レン
ジが実現される。
【００１２】
【実施例】図１は、本発明に係るリング発振器の第１の
実施例を示す回路図である。図１において、ＳＴＧ0 〜
ＳＴＧ3 は差動型ゲインステージ、Ｒ11，Ｒ12，Ｒ 21，
Ｒ22，Ｒ31，Ｒ32，Ｒ41，Ｒ42は抵抗素子、Ｃ11，
Ｃ12，Ｃ21，Ｃ22，Ｃ31，Ｃ32，Ｃ41，Ｃ42はキャパシ
タ、Ｎ11，Ｎ12，Ｎ21，Ｎ22，Ｎ31，Ｎ32，Ｎ41，Ｎ42
はｎｐｎ型トランジスタ、Ｉe1〜Ｉe4は定電流源をそれ
ぞれ示している。これら各素子は以下のように接続され
ている。
実施例を示す回路図である。図１において、ＳＴＧ0 〜
ＳＴＧ3 は差動型ゲインステージ、Ｒ11，Ｒ12，Ｒ 21，
Ｒ22，Ｒ31，Ｒ32，Ｒ41，Ｒ42は抵抗素子、Ｃ11，
Ｃ12，Ｃ21，Ｃ22，Ｃ31，Ｃ32，Ｃ41，Ｃ42はキャパシ
タ、Ｎ11，Ｎ12，Ｎ21，Ｎ22，Ｎ31，Ｎ32，Ｎ41，Ｎ42
はｎｐｎ型トランジスタ、Ｉe1〜Ｉe4は定電流源をそれ
ぞれ示している。これら各素子は以下のように接続され
ている。
【００１３】すなわち、ゲインステージＳＴＧ0 の正側
出力端子とゲインステージＳＴＧ1の正側入力端子が抵
抗素子Ｒ11を介して接続され、ゲインステージＳＴＧ0
の負側出力端子とゲインステージＳＴＧ1 の負側入力端
子が抵抗素子Ｒ12を介して接続されている。抵抗素子Ｒ
11とゲインステージＳＴＧ1 の正側入力端子との接続中
点と接地との間にキャパシタＣ11が接続され、ゲインス
テージＳＴＧ1 の正入力端子がトランジスタＮ11のコレ
クタに接続されている。トランジスタＮ11のエミッタは
定電流源Ｉe1に接続され、ベースはゲインステージＳＴ
Ｇ3 の正側入力端子に接続されて、ベースにはゲインス
テージＳＴＧ3 の正側入力端子への入力電圧Ｖ3 が印加
される。また、抵抗素子Ｒ12とゲインステージＳＴＧ1
の負側入力端子との接続中点と接地との間にキャパシタ
Ｃ12が接続され、ゲインステージＳＴＧ1 の負側入力端
子がトランジスタＮ12のコレクタに接続されている。ト
ランジスタＮ12のエミッタは定電流源Ｉe1に接続され、
ベースはゲインステージＳＴＧ3 の負側入力端子に接続
されて、ベースにはゲインステージＳＴＧ3 の負側入力
端子への入力電圧Ｖ7 が印加される。
出力端子とゲインステージＳＴＧ1の正側入力端子が抵
抗素子Ｒ11を介して接続され、ゲインステージＳＴＧ0
の負側出力端子とゲインステージＳＴＧ1 の負側入力端
子が抵抗素子Ｒ12を介して接続されている。抵抗素子Ｒ
11とゲインステージＳＴＧ1 の正側入力端子との接続中
点と接地との間にキャパシタＣ11が接続され、ゲインス
テージＳＴＧ1 の正入力端子がトランジスタＮ11のコレ
クタに接続されている。トランジスタＮ11のエミッタは
定電流源Ｉe1に接続され、ベースはゲインステージＳＴ
Ｇ3 の正側入力端子に接続されて、ベースにはゲインス
テージＳＴＧ3 の正側入力端子への入力電圧Ｖ3 が印加
される。また、抵抗素子Ｒ12とゲインステージＳＴＧ1
の負側入力端子との接続中点と接地との間にキャパシタ
Ｃ12が接続され、ゲインステージＳＴＧ1 の負側入力端
子がトランジスタＮ12のコレクタに接続されている。ト
ランジスタＮ12のエミッタは定電流源Ｉe1に接続され、
ベースはゲインステージＳＴＧ3 の負側入力端子に接続
されて、ベースにはゲインステージＳＴＧ3 の負側入力
端子への入力電圧Ｖ7 が印加される。
【００１４】ゲインステージＳＴＧ1 の正出力端子とゲ
インステージＳＴＧ2 の正側入力端子が抵抗素子Ｒ21を
介して接続され、ゲインステージＳＴＧ1 の負側出力端
子とゲインステージＳＴＧ2 の負側入力端子が抵抗素子
Ｒ22を介して接続されている。抵抗素子Ｒ21とゲインス
テージＳＴＧ2 の正側入力端子との接続中点と接地との
間にキャパシタＣ21が接続され、ゲインステージＳＴＧ
2 の正側入力端子がトランジスタＮ21のコレクタに接続
されている。トランジスタＮ21のエミッタは定電流源Ｉ
e2に接続され、ベースはゲインステージＳＴＧ0 の負側
入力端子に接続されて、ベースにはゲインステージＳＴ
Ｇ0 の負側入力端子への入力電圧Ｖ4 が印加される。ま
た、抵抗素子Ｒ22とゲインステージＳＴＧ2 の負側入力
端子との接続中点と接地との間にキャパシタＣ22が接続
され、ゲインステージＳＴＧ2 の負側入力端子がトラン
ジスタＮ22のコレクタに接続されている。トランジスタ
Ｎ22のエミッタは定電流源Ｉe2に接続され、ベースはゲ
インステージＳＴＧ0 の正側入力端子に接続されて、ベ
ースにはゲインステージＳＴＧ0 の正側入力端子への入
力電圧Ｖ0 が印加される。
インステージＳＴＧ2 の正側入力端子が抵抗素子Ｒ21を
介して接続され、ゲインステージＳＴＧ1 の負側出力端
子とゲインステージＳＴＧ2 の負側入力端子が抵抗素子
Ｒ22を介して接続されている。抵抗素子Ｒ21とゲインス
テージＳＴＧ2 の正側入力端子との接続中点と接地との
間にキャパシタＣ21が接続され、ゲインステージＳＴＧ
2 の正側入力端子がトランジスタＮ21のコレクタに接続
されている。トランジスタＮ21のエミッタは定電流源Ｉ
e2に接続され、ベースはゲインステージＳＴＧ0 の負側
入力端子に接続されて、ベースにはゲインステージＳＴ
Ｇ0 の負側入力端子への入力電圧Ｖ4 が印加される。ま
た、抵抗素子Ｒ22とゲインステージＳＴＧ2 の負側入力
端子との接続中点と接地との間にキャパシタＣ22が接続
され、ゲインステージＳＴＧ2 の負側入力端子がトラン
ジスタＮ22のコレクタに接続されている。トランジスタ
Ｎ22のエミッタは定電流源Ｉe2に接続され、ベースはゲ
インステージＳＴＧ0 の正側入力端子に接続されて、ベ
ースにはゲインステージＳＴＧ0 の正側入力端子への入
力電圧Ｖ0 が印加される。
【００１５】ゲインステージＳＴＧ2 の正側出力端子と
ゲインステージＳＴＧ3 の正側入力端子が抵抗素子Ｒ31
を介して接続され、ゲインステージＳＴＧ2 の負側出力
端子とゲインステージＳＴＧ3 の負側入力端子が抵抗素
子Ｒ32を介して接続されている。抵抗素子Ｒ31とゲイン
ステージＳＴＧ3 の正側入力端子との接続中点と接地と
の間にキャパシタＣ31が接続され、ゲインステージＳＴ
Ｇ3 の正側入力端子がトランジスタＮ31のコレクタに接
続されている。トランジスタＮ31のエミッタは定電流源
Ｉe3に接続され、ベースはゲインステージＳＴＧ1 の負
側入力端子に接続されて、ベースにはゲインステージＳ
ＴＧ1 の負側入力端子への入力電圧Ｖ5 が印加される。
また、抵抗素子Ｒ32とゲインステージＳＴＧ3 の負側入
力端子との接続中点と接地との間にキャパシタＣ32が接
続され、ゲインステージＳＴＧ3 の負側入力端子がトラ
ンジスタＮ32のコレクタに接続されている。トランジス
タＮ32のエミッタは定電流源Ｉe3に接続され、ベースは
ゲインステージＳＴＧ1 の正側入力端子に接続されて、
ベースにはゲインステージＳＴＧ1 の正側入力端子への
入力電圧Ｖ1 が印加される。
ゲインステージＳＴＧ3 の正側入力端子が抵抗素子Ｒ31
を介して接続され、ゲインステージＳＴＧ2 の負側出力
端子とゲインステージＳＴＧ3 の負側入力端子が抵抗素
子Ｒ32を介して接続されている。抵抗素子Ｒ31とゲイン
ステージＳＴＧ3 の正側入力端子との接続中点と接地と
の間にキャパシタＣ31が接続され、ゲインステージＳＴ
Ｇ3 の正側入力端子がトランジスタＮ31のコレクタに接
続されている。トランジスタＮ31のエミッタは定電流源
Ｉe3に接続され、ベースはゲインステージＳＴＧ1 の負
側入力端子に接続されて、ベースにはゲインステージＳ
ＴＧ1 の負側入力端子への入力電圧Ｖ5 が印加される。
また、抵抗素子Ｒ32とゲインステージＳＴＧ3 の負側入
力端子との接続中点と接地との間にキャパシタＣ32が接
続され、ゲインステージＳＴＧ3 の負側入力端子がトラ
ンジスタＮ32のコレクタに接続されている。トランジス
タＮ32のエミッタは定電流源Ｉe3に接続され、ベースは
ゲインステージＳＴＧ1 の正側入力端子に接続されて、
ベースにはゲインステージＳＴＧ1 の正側入力端子への
入力電圧Ｖ1 が印加される。
【００１６】ゲインステージＳＴＧ3 の正側出力端子と
ゲインステージＳＴＧ0 の負側入力端子が抵抗素子Ｒ41
を介して接続され、ゲインステージＳＴＧ3 の負側出力
端子とゲインステージＳＴＧ0 の正入力端子が抵抗素子
Ｒ42を介して接続されている。抵抗素子Ｒ41とゲインス
テージＳＴＧ0 の負側入力端子との接続中点と接地との
間にキャパシタＣ41が接続され、ゲインステージＳＴＧ
0 の負側入力端子がトランジスタＮ41のコレクタに接続
されている。トランジスタＮ41のエミッタは定電流源Ｉ
e4に接続され、ベースはゲインステージＳＴＧ2 の負側
入力端子に接続されて、ベースにはゲインステージＳＴ
Ｇ2 の負側入力端子への入力電圧Ｖ6 が印加される。ま
た、抵抗素子Ｒ42とゲインステージＳＴＧ0 の正側入力
端子との接続中点と接地との間にキャパシタＣ42が接続
され、ゲインステージＳＴＧ0 の正側入力端子がトラン
ジスタＮ42のコレクタに接続されている。トランジスタ
Ｎ42のエミッタは定電流源Ｉe4に接続され、ベースはゲ
インステージＳＴＧ2 の正側入力端子に接続されて、ベ
ースにはゲインステージＳＴＧ2 の正側入力端子への入
力電圧Ｖ2 が印加される。
ゲインステージＳＴＧ0 の負側入力端子が抵抗素子Ｒ41
を介して接続され、ゲインステージＳＴＧ3 の負側出力
端子とゲインステージＳＴＧ0 の正入力端子が抵抗素子
Ｒ42を介して接続されている。抵抗素子Ｒ41とゲインス
テージＳＴＧ0 の負側入力端子との接続中点と接地との
間にキャパシタＣ41が接続され、ゲインステージＳＴＧ
0 の負側入力端子がトランジスタＮ41のコレクタに接続
されている。トランジスタＮ41のエミッタは定電流源Ｉ
e4に接続され、ベースはゲインステージＳＴＧ2 の負側
入力端子に接続されて、ベースにはゲインステージＳＴ
Ｇ2 の負側入力端子への入力電圧Ｖ6 が印加される。ま
た、抵抗素子Ｒ42とゲインステージＳＴＧ0 の正側入力
端子との接続中点と接地との間にキャパシタＣ42が接続
され、ゲインステージＳＴＧ0 の正側入力端子がトラン
ジスタＮ42のコレクタに接続されている。トランジスタ
Ｎ42のエミッタは定電流源Ｉe4に接続され、ベースはゲ
インステージＳＴＧ2 の正側入力端子に接続されて、ベ
ースにはゲインステージＳＴＧ2 の正側入力端子への入
力電圧Ｖ2 が印加される。
【００１７】本実施例では、各ゲインステージ間を、抵
抗素子ＲとキャパシタＣとを直列に接続してなるローパ
スフィルタで接続してなるリング発振器に、各ローパス
フィルタのキャパシタＣに対して並列に、トランジスタ
を備えたトランスコンダクタンス回路を設けて、バンド
パスフィルタが構成されている。すなわち、リング発振
器は、リング状に接続された各ゲインステージ間に、所
定の構成を有するバンドパスフィルタを挿入した構成と
なっている。
抗素子ＲとキャパシタＣとを直列に接続してなるローパ
スフィルタで接続してなるリング発振器に、各ローパス
フィルタのキャパシタＣに対して並列に、トランジスタ
を備えたトランスコンダクタンス回路を設けて、バンド
パスフィルタが構成されている。すなわち、リング発振
器は、リング状に接続された各ゲインステージ間に、所
定の構成を有するバンドパスフィルタを挿入した構成と
なっている。
【００１８】次に、各ゲインステージ間を、抵抗素子Ｒ
とキャパシタＣとを直列に接続したローパスフィルタで
接続してなるリング発振器に、各ローパスフィルタのキ
ャパシタＣに対して並列にトランスコンダクタンス回路
を設けることにより、バンドパスフィルタとして機能す
る原理について図２を用いて説明する。
とキャパシタＣとを直列に接続したローパスフィルタで
接続してなるリング発振器に、各ローパスフィルタのキ
ャパシタＣに対して並列にトランスコンダクタンス回路
を設けることにより、バンドパスフィルタとして機能す
る原理について図２を用いて説明する。
【００１９】図２において、ＳＴＧａ，ＳＴＧｂはゲイ
ンステージ、ＵはゲインステージＳＴＧａの出力電圧、
Ｖは次段のゲインステージＳＴＧｂの入力電圧をそれぞ
れ示し、ゲインステージＳＴＧａの出力端子とゲインス
テージＳＴＧｂの入力端子とが抵抗素子Ｒを介して接続
され、かつ、ゲインステージＳＴＧｂの入力端子と接地
（基準電位）との間にキャパシタＣとトランスコンダク
タンス回路とが並列に接続されている。
ンステージ、ＵはゲインステージＳＴＧａの出力電圧、
Ｖは次段のゲインステージＳＴＧｂの入力電圧をそれぞ
れ示し、ゲインステージＳＴＧａの出力端子とゲインス
テージＳＴＧｂの入力端子とが抵抗素子Ｒを介して接続
され、かつ、ゲインステージＳＴＧｂの入力端子と接地
（基準電位）との間にキャパシタＣとトランスコンダク
タンス回路とが並列に接続されている。
【００２０】トランスコンダクタンス回路は、入力端子
から端子電圧Ｖより位相がθ遅れたＶｅ (-Jθ) 〔 (-J
θ) はｅのべき乗を示す。以下同様である。〕に比例す
る次式に示すような、電流Ｉg を流す回路である。 Ｉg ＝ｇm ・Ｖｅ (-Jθ) …(1) Ｖｅ (-Jθ) はリング発振器の中の他のゲインステージ
の入力から得ることができ、図１の回路も、上述したよ
うに、トランスコンダクタンスの電圧入力端子を構成す
るトランスインピーダンスとしての各トランジスタのベ
ースに、２段後段のゲインステージの入力電圧を印加さ
せている。
から端子電圧Ｖより位相がθ遅れたＶｅ (-Jθ) 〔 (-J
θ) はｅのべき乗を示す。以下同様である。〕に比例す
る次式に示すような、電流Ｉg を流す回路である。 Ｉg ＝ｇm ・Ｖｅ (-Jθ) …(1) Ｖｅ (-Jθ) はリング発振器の中の他のゲインステージ
の入力から得ることができ、図１の回路も、上述したよ
うに、トランスコンダクタンスの電圧入力端子を構成す
るトランスインピーダンスとしての各トランジスタのベ
ースに、２段後段のゲインステージの入力電圧を印加さ
せている。
【００２１】ゲインステージＳＴＧａの出力電圧Ｕとゲ
インステージＳＴＧｂの入力電圧Ｖとの電圧差は、電流
Ｉg とキャパシタＣを流れる電流Ｉc との和に比例する
ことから、次式が成立する。 Ｕ−Ｖ＝Ｒ（Ｉg ＋Ｉc ）＝Ｒ（ｇm ・Ｖｅ (-Jθ) ＋ＶｊωＣ）…（2) したがって、 Ｕ＝（１＋Ｒ・ｇm ・ｅ (-Jθ) ＋ｊωＣＲ）Ｖ ＝｛１＋Ｒ・ｇm cos θ＋ｊ（ωＣＲ−Ｒ・ｇm sin θ）｝Ｖ…(3) （３）式において、Ｒｇm ＝Ｋ、ＣＲ＝１／ω0 と置く
と、フィルタの伝達関数Ｈは、次式で与えられる。 Ｈ＝Ｖ／Ｕ＝［１／｛１＋Ｋcos θ＋ｊ（（ω／ω0 ）−Ｋsin θ）｝］ …(4)
インステージＳＴＧｂの入力電圧Ｖとの電圧差は、電流
Ｉg とキャパシタＣを流れる電流Ｉc との和に比例する
ことから、次式が成立する。 Ｕ−Ｖ＝Ｒ（Ｉg ＋Ｉc ）＝Ｒ（ｇm ・Ｖｅ (-Jθ) ＋ＶｊωＣ）…（2) したがって、 Ｕ＝（１＋Ｒ・ｇm ・ｅ (-Jθ) ＋ｊωＣＲ）Ｖ ＝｛１＋Ｒ・ｇm cos θ＋ｊ（ωＣＲ−Ｒ・ｇm sin θ）｝Ｖ…(3) （３）式において、Ｒｇm ＝Ｋ、ＣＲ＝１／ω0 と置く
と、フィルタの伝達関数Ｈは、次式で与えられる。 Ｈ＝Ｖ／Ｕ＝［１／｛１＋Ｋcos θ＋ｊ（（ω／ω0 ）−Ｋsin θ）｝］ …(4)
【００２２】図３は、伝達関数Ｈの逆数の軌跡を示して
いる。図３に示すように、発振周波数ωは次式で与えら
れる。 ω＝ω0 Ｋsin θ＝（ｇm ／Ｃ）sin θ …(5) すなわち、伝達関数Ｈは、（５）式で与えられる周波数
ωにピークを持つバンドパスフィルタとなっていること
がわかる。
いる。図３に示すように、発振周波数ωは次式で与えら
れる。 ω＝ω0 Ｋsin θ＝（ｇm ／Ｃ）sin θ …(5) すなわち、伝達関数Ｈは、（５）式で与えられる周波数
ωにピークを持つバンドパスフィルタとなっていること
がわかる。
【００２３】次に、以上の原理に基づいて図１の回路に
ついて考察する。図１の回路は、４段の差動型ゲインス
テージを用いたθ＝９０度とした構成となっている。こ
の構成において、ゲートとみれば８個あることと等価で
あり、各入力電圧Ｖ0 〜Ｖ7 の位相関係は図４に示すよ
うになる。したがって、図１の回路では、トランスコン
ダクタンスの電圧入力端子を構成するトランスインピー
ダンスとしての各トランジスタのベースに、９０度位相
の遅れた２段後段のゲインステージの入力電圧を印加さ
せている。
ついて考察する。図１の回路は、４段の差動型ゲインス
テージを用いたθ＝９０度とした構成となっている。こ
の構成において、ゲートとみれば８個あることと等価で
あり、各入力電圧Ｖ0 〜Ｖ7 の位相関係は図４に示すよ
うになる。したがって、図１の回路では、トランスコン
ダクタンスの電圧入力端子を構成するトランスインピー
ダンスとしての各トランジスタのベースに、９０度位相
の遅れた２段後段のゲインステージの入力電圧を印加さ
せている。
【００２４】そして、各ゲインステージの差動入力にコ
レクタが接続された一対のトランジスタのエミッタ同士
は接続され、これらエミッタ同士の接続中点に定電流源
が接続されており、これら一対のトランジスタは、ベー
スには逆相が与えられていることから、次式で示すｇm
を持つトランスインピーダンスとして動作する。 ｇm ＝Ｉ0 ／２ｖeh …(6) ただし、Ｉ0 は定電流源Ｉe1〜Ｉe4の電流、ｖehはサー
マルボルテージをそれぞれ示している。
レクタが接続された一対のトランジスタのエミッタ同士
は接続され、これらエミッタ同士の接続中点に定電流源
が接続されており、これら一対のトランジスタは、ベー
スには逆相が与えられていることから、次式で示すｇm
を持つトランスインピーダンスとして動作する。 ｇm ＝Ｉ0 ／２ｖeh …(6) ただし、Ｉ0 は定電流源Ｉe1〜Ｉe4の電流、ｖehはサー
マルボルテージをそれぞれ示している。
【００２５】図１の回路の各ゲインステージ間に挿入さ
れたバンドパスフィルタの伝達関数Ｈ1 は、次式で与え
られる。 Ｈ1 ＝［１／｛１＋ｊ（（ω／ω0 ）−Ｋ｝］ …(7)
れたバンドパスフィルタの伝達関数Ｈ1 は、次式で与え
られる。 Ｈ1 ＝［１／｛１＋ｊ（（ω／ω0 ）−Ｋ｝］ …(7)
【００２６】図５は、（７）式の分母の軌跡を示す図で
あり、（７）式はＫをＱ値とするバンドパスフィルタに
なっている。このバンドパスフィルタは、次式で示すよ
うな位相遅れΨBPF を持つ。 ΨBPF ＝ tan -1 ｛（ω／ω0 ）−Ｋ｝ …(8) また、ゲインステージの位相遅れΨSTAGE は、ステージ
の遅延をｔとすると。次式のようになる。 ΨSTAGE ＝２π（ｔ／Ｔ）＝２πｆＴ＝ωｔ …(9)
あり、（７）式はＫをＱ値とするバンドパスフィルタに
なっている。このバンドパスフィルタは、次式で示すよ
うな位相遅れΨBPF を持つ。 ΨBPF ＝ tan -1 ｛（ω／ω0 ）−Ｋ｝ …(8) また、ゲインステージの位相遅れΨSTAGE は、ステージ
の遅延をｔとすると。次式のようになる。 ΨSTAGE ＝２π（ｔ／Ｔ）＝２πｆＴ＝ωｔ …(9)
【００２７】そして、両者の和が４５°になる周波数が
発振周波数ωとなる。 ω＝ω0 ｛Ｋ＋tan （π／４−ωｔ）｝ …(10) 発振周波数ωは、（１０）式の解となり、Ｋが大きい値
であれば、次式が成立する。 ω≒Ｋω0 …(11)
発振周波数ωとなる。 ω＝ω0 ｛Ｋ＋tan （π／４−ωｔ）｝ …(10) 発振周波数ωは、（１０）式の解となり、Ｋが大きい値
であれば、次式が成立する。 ω≒Ｋω0 …(11)
【００２８】Ｋはｇm に比例、すなわち上記（６）式よ
り電流Ｉ0 に比例することから、図６に示すような回路
により電流Ｉ0 を制御することにより、このリング発振
器を電圧制御発振器（ＶＣＯ）として構成することがで
きる。
り電流Ｉ0 に比例することから、図６に示すような回路
により電流Ｉ0 を制御することにより、このリング発振
器を電圧制御発振器（ＶＣＯ）として構成することがで
きる。
【００２９】以上説明したように、本実施例によれば、
各ゲインステージ間を、抵抗素子ＲとキャパシタＣとを
直列に接続してなるローパスフィルタで接続してなるリ
ング発振器に、各ローパスフィルタのキャパシタＣに対
して並列に、トランジスタからなるトランスコンダクタ
ンス回路を設け、位相がθ異なる信号電圧に比例した電
流を流すことにより、ローパスフィルタをバンドパスフ
ィルタとして動作させるようにしたので、Ｑ値の高い安
定した発振が得られる。しかも、バンドパスフィルタは
抵抗素子とキャパシタとトランジスタ１個で構成できる
ことから、ＩＣ化に好適である。また、構成が簡単なこ
とから高い周波数での動作が可能である。また、バンド
パスフィルタの中心周波数を変えることにより、周波数
レンジの広い電圧制御発振器を実現できる。
各ゲインステージ間を、抵抗素子ＲとキャパシタＣとを
直列に接続してなるローパスフィルタで接続してなるリ
ング発振器に、各ローパスフィルタのキャパシタＣに対
して並列に、トランジスタからなるトランスコンダクタ
ンス回路を設け、位相がθ異なる信号電圧に比例した電
流を流すことにより、ローパスフィルタをバンドパスフ
ィルタとして動作させるようにしたので、Ｑ値の高い安
定した発振が得られる。しかも、バンドパスフィルタは
抵抗素子とキャパシタとトランジスタ１個で構成できる
ことから、ＩＣ化に好適である。また、構成が簡単なこ
とから高い周波数での動作が可能である。また、バンド
パスフィルタの中心周波数を変えることにより、周波数
レンジの広い電圧制御発振器を実現できる。
【００３０】図７は、本発明に係るリング発振器の第２
の実施例を示す回路図である。本実施例では、５個のイ
ンバータＩＮＶ0 〜ＩＮＶ4 をゲインステージとして、
各インバータ間を抵抗素子Ｒ、キャパシタＣおよびトラ
ンジスタＮからなるバンドパスフィルタで接続しリング
発振器を構成している。また、トランスインピーダンス
はトランジスタＮとエミッタ抵抗１／ｇm とから構成さ
れている。
の実施例を示す回路図である。本実施例では、５個のイ
ンバータＩＮＶ0 〜ＩＮＶ4 をゲインステージとして、
各インバータ間を抵抗素子Ｒ、キャパシタＣおよびトラ
ンジスタＮからなるバンドパスフィルタで接続しリング
発振器を構成している。また、トランスインピーダンス
はトランジスタＮとエミッタ抵抗１／ｇm とから構成さ
れている。
【００３１】図８は、各インバータＩＮＶ0 〜ＩＮＶ4
の入力電圧Ｖ0 〜Ｖ4 の位相関係を示している。本例で
は、上述の（４）式のθを２π／５にとっており、図９
がバンドパスフィルタの伝達関数の逆数の軌跡を示して
いる。このリング発振器では、インバータ遅延が無視で
きるとき、軌跡中のＡ点が発振周波数となる。
の入力電圧Ｖ0 〜Ｖ4 の位相関係を示している。本例で
は、上述の（４）式のθを２π／５にとっており、図９
がバンドパスフィルタの伝達関数の逆数の軌跡を示して
いる。このリング発振器では、インバータ遅延が無視で
きるとき、軌跡中のＡ点が発振周波数となる。
【００３２】このようなゲインステージ５段のリング発
振器においても、上述した第１の実施例と同様の効果を
得ることができる。
振器においても、上述した第１の実施例と同様の効果を
得ることができる。
【００３３】なお、上述した各実施例では、ゲインステ
ージの段数を４段および５段として説明したが、これら
段数に限定されるものではないことは勿論である。
ージの段数を４段および５段として説明したが、これら
段数に限定されるものではないことは勿論である。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
リング発振器のバンドパスフィルタを組み込んだのでＱ
値の高い安定した発振が得られる。しかも、ＩＣ化に好
適で、また、構成が簡単なことから高い周波数での動作
が可能である。また、バンドパスフィルタの中心周波数
を変えることにより、周波数レンジの広い電圧制御発振
器を実現できる。
リング発振器のバンドパスフィルタを組み込んだのでＱ
値の高い安定した発振が得られる。しかも、ＩＣ化に好
適で、また、構成が簡単なことから高い周波数での動作
が可能である。また、バンドパスフィルタの中心周波数
を変えることにより、周波数レンジの広い電圧制御発振
器を実現できる。
【図１】本発明に係るリング発振器の第１の実施例を示
す回路図である。
す回路図である。
【図２】本発明に係るバンドパスフィルタの原理を説明
するための図である。
するための図である。
【図３】図２のフィルタの伝達関数の逆数の軌跡を示す
図である。
図である。
【図４】図１のリング発振器の各ゲートの入力電圧の位
相関係を示す図である。
相関係を示す図である。
【図５】図３におけるバンドパスフィルタの伝達関数の
逆数の軌跡を示す図である。
逆数の軌跡を示す図である。
【図６】電圧制御発振器を構成するための電流制御回路
を示す図である。
を示す図である。
【図７】本発明に係るリング発振器の第２の実施例を示
す回路図である。
す回路図である。
【図８】図７のリング発振器の各ゲートの入力電圧の位
相関係を示す図である。
相関係を示す図である。
【図９】図３におけるバンドパスフィルタの伝達関数の
逆数の軌跡を示す図である。
逆数の軌跡を示す図である。
【図１０】従来のリング発振器の構成例を示す図であ
る。
る。
ＳＴＧ0 〜ＳＴＧ3 …差動型ゲインステージ Ｒ，Ｒ1 〜Ｒ5 ，Ｒ11，Ｒ12，Ｒ21，Ｒ22，Ｒ31，
Ｒ32，Ｒ41，Ｒ42…抵抗素子、 Ｃ，Ｃ1 〜Ｃ5 ，Ｃ11，Ｃ12，Ｃ21，Ｃ22，Ｃ31，
Ｃ32，Ｃ41，Ｃ42…キャパシタ、 Ｎ11，Ｎ12，Ｎ21，Ｎ22，Ｎ31，Ｎ32，Ｎ41，Ｎ42…ｎ
ｐｎ型トランジスタ、Ｉe1〜Ｉe4…定電流源 ＩＮＶ0 〜ＩＮＶ4 …インバータ
Ｒ32，Ｒ41，Ｒ42…抵抗素子、 Ｃ，Ｃ1 〜Ｃ5 ，Ｃ11，Ｃ12，Ｃ21，Ｃ22，Ｃ31，
Ｃ32，Ｃ41，Ｃ42…キャパシタ、 Ｎ11，Ｎ12，Ｎ21，Ｎ22，Ｎ31，Ｎ32，Ｎ41，Ｎ42…ｎ
ｐｎ型トランジスタ、Ｉe1〜Ｉe4…定電流源 ＩＮＶ0 〜ＩＮＶ4 …インバータ
Claims (4)
- 【請求項１】 複数個のゲインステージが抵抗素子を介
してリング状に接続され、 各ゲインステージの入力と基準電位との間には容量素子
とトランスコンダクタンスとが並列に接続されているこ
とを特徴とするリング発振器。 - 【請求項２】 ゲインステージの入力から基準電位に対
してその入力とは固定された位相の異なる電流をトラン
スコンダクタンスを介して流すように構成されている請
求項１記載のリング発振器 - 【請求項３】 トランスコンダクタンスの電圧入力端子
には、リング中の他のゲインステージの入力電圧が印加
されている請求項１または請求項２記載のリング発振
器。 - 【請求項４】 請求項１、２または３記載のリング発振
器の抵抗素子、容量素子およびトランスコンダクタンス
からなるバンドパスフィルタの中心周波数を変化させて
なる電圧制御発振器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16293893A JP3528203B2 (ja) | 1993-06-30 | 1993-06-30 | リング発振器および電圧制御発振器 |
| US08/262,020 US5420547A (en) | 1993-06-30 | 1994-06-17 | Ring oscillator having bandpass filters between stages |
| KR1019940013980A KR100297241B1 (ko) | 1993-06-30 | 1994-06-21 | 링발진기및전압제어발진기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16293893A JP3528203B2 (ja) | 1993-06-30 | 1993-06-30 | リング発振器および電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774592A true JPH0774592A (ja) | 1995-03-17 |
| JP3528203B2 JP3528203B2 (ja) | 2004-05-17 |
Family
ID=15764104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16293893A Expired - Fee Related JP3528203B2 (ja) | 1993-06-30 | 1993-06-30 | リング発振器および電圧制御発振器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5420547A (ja) |
| JP (1) | JP3528203B2 (ja) |
| KR (1) | KR100297241B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19724088A1 (de) * | 1997-06-07 | 1998-12-10 | Fraunhofer Ges Forschung | Spannungsgesteuerter Ring-Oszillator |
| JP2002300031A (ja) * | 2001-04-02 | 2002-10-11 | Fujitsu Ltd | サンプリング回路 |
| JP2009055626A (ja) * | 2002-02-25 | 2009-03-12 | Sony Electronics Inc | 発振器及びそれを用いた位相同期ループ回路 |
| US8040196B2 (en) | 2008-10-09 | 2011-10-18 | Samsung Electronics Co., Ltd. | Digitally controlled oscillator |
| JP2012239168A (ja) * | 2011-05-10 | 2012-12-06 | Freescale Semiconductor Inc | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 |
| KR20190079762A (ko) * | 2017-12-28 | 2019-07-08 | 서울과학기술대학교 산학협력단 | 저전력 IoT 디바이스용 RC딜레이형 VCO모듈 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596302A (en) * | 1996-01-17 | 1997-01-21 | Lucent Technologies Inc. | Ring oscillator using even numbers of differential stages with current mirrors |
| FI100750B (fi) * | 1996-06-11 | 1998-02-13 | Nikolay Tchamov | Suurinopeuksinen rengasoskillaattori |
| US5841325A (en) * | 1997-05-12 | 1998-11-24 | Hewlett-Packard Company | Fully-integrated high-speed interleaved voltage-controlled ring oscillator |
| US5949292A (en) * | 1997-12-15 | 1999-09-07 | Texas Instruments Incorporated | Ring oscillator using current robbing for controlling delay period |
| DE69913895D1 (de) * | 1998-03-04 | 2004-02-05 | Koninkl Philips Electronics Nv | Vorrichtung mit oszillatorschaltung |
| JP3482120B2 (ja) * | 1998-03-04 | 2003-12-22 | 株式会社東芝 | 発振回路 |
| US6232844B1 (en) | 1999-05-28 | 2001-05-15 | Vitesse Semiconductor Corporation | Controlled orthogonal current oscillator with ranging |
| US6297706B1 (en) * | 1999-10-08 | 2001-10-02 | Lucent Technologies Inc. | Single stage voltage controlled ring oscillator |
| EP1437830B1 (en) * | 2001-09-12 | 2008-12-03 | Thine Electronics, Inc. | Semiconductor integrated circuit |
| TW513851B (en) * | 2002-01-18 | 2002-12-11 | Nat Science Council | Clock generator |
| DE60236765D1 (de) * | 2002-11-29 | 2010-07-29 | Infineon Technologies Ag | Stromgesteuerter oszillator |
| US6946917B2 (en) * | 2003-11-25 | 2005-09-20 | Texas Instruments Incorporated | Generating an oscillating signal according to a control current |
| EP1608063A3 (en) * | 2004-06-17 | 2006-09-13 | STMicroelectronics S.r.l. | Phase shifting coupling technique for multi-phase LC tank based ring oscillators |
| JPWO2007072551A1 (ja) | 2005-12-20 | 2009-05-28 | 富士通株式会社 | 電圧制御リングオシレータ |
| CN102075155A (zh) * | 2010-12-30 | 2011-05-25 | 天津南大强芯半导体芯片设计有限公司 | 一种集成低通滤波器电路 |
| FR2995449A1 (fr) | 2012-09-12 | 2014-03-14 | St Microelectronics Sa | Imageur terahertz |
| FR2995475A1 (fr) | 2012-09-12 | 2014-03-14 | St Microelectronics Sa | Oscillateur a haute frequence |
| US10742224B2 (en) | 2018-11-15 | 2020-08-11 | Nvidia Corp. | Voltage-follower based cross-coupling oscillators with embedded phase-interpolation function |
| CN111200412B (zh) * | 2018-11-16 | 2023-08-25 | 广州安凯微电子股份有限公司 | 一种基于环形振荡器的低通滤波器电容补偿电路及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54155080A (en) * | 1978-05-27 | 1979-12-06 | Citizen Watch Co Ltd | Pace generator |
| US5315547A (en) * | 1988-07-11 | 1994-05-24 | Hitachi, Ltd. | Nonvolatile semiconductor memory device with selective tow erasure |
| US5191301A (en) * | 1992-05-12 | 1993-03-02 | International Business Machines Corporation | Integrated differential voltage controlled ring oscillator |
-
1993
- 1993-06-30 JP JP16293893A patent/JP3528203B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-17 US US08/262,020 patent/US5420547A/en not_active Expired - Lifetime
- 1994-06-21 KR KR1019940013980A patent/KR100297241B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19724088A1 (de) * | 1997-06-07 | 1998-12-10 | Fraunhofer Ges Forschung | Spannungsgesteuerter Ring-Oszillator |
| DE19724088C2 (de) * | 1997-06-07 | 1999-08-05 | Fraunhofer Ges Forschung | Spannungsgesteuerter Ring-Oszillator |
| JP2002300031A (ja) * | 2001-04-02 | 2002-10-11 | Fujitsu Ltd | サンプリング回路 |
| JP4526202B2 (ja) * | 2001-04-02 | 2010-08-18 | 富士通株式会社 | サンプリング回路 |
| JP2009055626A (ja) * | 2002-02-25 | 2009-03-12 | Sony Electronics Inc | 発振器及びそれを用いた位相同期ループ回路 |
| US8040196B2 (en) | 2008-10-09 | 2011-10-18 | Samsung Electronics Co., Ltd. | Digitally controlled oscillator |
| JP2012239168A (ja) * | 2011-05-10 | 2012-12-06 | Freescale Semiconductor Inc | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 |
| KR20190079762A (ko) * | 2017-12-28 | 2019-07-08 | 서울과학기술대학교 산학협력단 | 저전력 IoT 디바이스용 RC딜레이형 VCO모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5420547A (en) | 1995-05-30 |
| KR100297241B1 (ko) | 2001-10-24 |
| KR950002196A (ko) | 1995-01-04 |
| JP3528203B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3528203B2 (ja) | リング発振器および電圧制御発振器 | |
| US6285262B1 (en) | Frequency divider, a phase lock oscillator and a flip-flop circuit using the frequency divider | |
| US5949295A (en) | Integratable tunable resonant circuit for use in filters and oscillators | |
| US7019597B2 (en) | Method and circuitry for implementing a differentially tuned varactor-inductor oscillator | |
| JP3482120B2 (ja) | 発振回路 | |
| US7375583B2 (en) | Low noise lowpass filter | |
| US20040217784A1 (en) | Sine wave generation circuit | |
| EP0335493A2 (en) | Oscillator | |
| US5469118A (en) | Integrated oscillator circuits | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPS6347281B2 (ja) | ||
| US6239653B1 (en) | Biquadratic basic cell for programmable analog time-continuous filter | |
| US20230318552A1 (en) | Four-phase generation circuit with feedback | |
| JP7433549B2 (ja) | フィルタ回路 | |
| JPH04354407A (ja) | 周波数ディスクリミネータ | |
| US6744306B2 (en) | Filter circuit | |
| M'harzi et al. | High-q and high-frequency current-mode bandpass active-filter based on simplified CCCIIs | |
| JPH10163809A (ja) | 不平衡−平衡変換回路 | |
| JP3460876B2 (ja) | 半導体装置 | |
| JPH0216043B2 (ja) | ||
| SU618833A1 (ru) | Дифференциальный усилитель | |
| JPH06310983A (ja) | 遅延回路 | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JPS6271319A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |