JPH0774592A - リング発振器および電圧制御発振器 - Google Patents

リング発振器および電圧制御発振器

Info

Publication number
JPH0774592A
JPH0774592A JP5162938A JP16293893A JPH0774592A JP H0774592 A JPH0774592 A JP H0774592A JP 5162938 A JP5162938 A JP 5162938A JP 16293893 A JP16293893 A JP 16293893A JP H0774592 A JPH0774592 A JP H0774592A
Authority
JP
Japan
Prior art keywords
gain stage
input terminal
ring oscillator
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5162938A
Other languages
English (en)
Other versions
JP3528203B2 (ja
Inventor
Hidekazu Kikuchi
秀和 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16293893A priority Critical patent/JP3528203B2/ja
Priority to US08/262,020 priority patent/US5420547A/en
Priority to KR1019940013980A priority patent/KR100297241B1/ko
Publication of JPH0774592A publication Critical patent/JPH0774592A/ja
Application granted granted Critical
Publication of JP3528203B2 publication Critical patent/JP3528203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • H03K3/0322Ring oscillators with differential cells

Landscapes

  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】Q値の高い安定した発振が得られるリング発振
器および電圧制御発振器を実現する。 【構成】各ゲインステージSTG間を、抵抗素子Rとキ
ャパシタCとを直列に接続してなるローパスフィルタで
接続したリング発振器に、各ローパスフィルタのキャパ
シタCに対して並列に、トランジスタからなるトランス
コンダクタンス回路を設け、位相がθ異なる信号電圧に
比例した電流を流すことにより、ローパスフィルタをバ
ンドパスフィルタとして動作させる。これにより、Q値
の高い安定した発振が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、たとえば光通信用のP
LLなどに用いられるリング発振器および電圧制御発振
器に関するものである。
【0002】
【従来の技術】従来より、水晶発振器などの発振素子を
用いることなく、たとえば図10に示すように、インバ
ータinvを奇数段接続してなるリング発振器が知られ
ている。
【0003】このような構成において、たとえば外部か
らインバータinvに対して制御信号ctlが入力され
ることにより、インバータinvの伝搬遅延時間が制御
されて、インバータinvの出力信号の周波数が調整さ
れる。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来のリング発振器では、Q値が低く、デューティ5
0%を実現することが困難で、発振の波形やジッタなど
に問題があり、安定な発振を得ることができないという
問題があった。
【0005】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、Q値の高い安定した発振が得ら
れるリング発振器および電圧制御発振器を提供すること
にある。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明のリング発振器は、複数個のゲインステージ
が抵抗素子を介してリング状に接続され、各ゲインステ
ージの入力と基準電位との間には容量素子とトランスコ
ンダクタンスとが並列に接続されている。
【0007】また、本発明のリング発振器は、ゲインス
テージの入力から基準電位に対してその入力とは固定さ
れた位相の異なる電流をトランスコンダクタンスを介し
て流すように構成されている。
【0008】また、本発明のリング発振器は、トランス
コンダクタンスの電圧入力端子には、リング中の他のゲ
インステージの入力電圧が印加されている。
【0009】本発明の電圧制御発振器は、上述のリング
発振器の抵抗素子、容量素子およびトランスコンダクタ
ンスからなるバンドパスフィルタの中心周波数を変化さ
せて構成される。
【0010】
【作用】本発明のリング発振器によれば、各ゲインステ
ージ間を抵抗素子、容量素子およびトランスコンダクタ
ンスからなるバンドパスフィルタで接続されることにな
る。これにより、Q値の高い発振が実現される。
【0011】また、本発明の電圧制御発振器によれば、
リング発振器の各ゲインステージ間を接続するバンドパ
スフィルタの中心周波数が変化されて、広い周波数レン
ジが実現される。
【0012】
【実施例】図1は、本発明に係るリング発振器の第1の
実施例を示す回路図である。図1において、STG0 〜
STG3 は差動型ゲインステージ、R11,R12,R 21
22,R31,R32,R41,R42は抵抗素子、C11
12,C21,C22,C31,C32,C41,C42はキャパシ
タ、N11,N12,N21,N22,N31,N32,N41,N42
はnpn型トランジスタ、Ie1〜Ie4は定電流源をそれ
ぞれ示している。これら各素子は以下のように接続され
ている。
【0013】すなわち、ゲインステージSTG0 の正側
出力端子とゲインステージSTG1の正側入力端子が抵
抗素子R11を介して接続され、ゲインステージSTG0
の負側出力端子とゲインステージSTG1 の負側入力端
子が抵抗素子R12を介して接続されている。抵抗素子R
11とゲインステージSTG1 の正側入力端子との接続中
点と接地との間にキャパシタC11が接続され、ゲインス
テージSTG1 の正入力端子がトランジスタN11のコレ
クタに接続されている。トランジスタN11のエミッタは
定電流源Ie1に接続され、ベースはゲインステージST
G3 の正側入力端子に接続されて、ベースにはゲインス
テージSTG3 の正側入力端子への入力電圧V3 が印加
される。また、抵抗素子R12とゲインステージSTG1
の負側入力端子との接続中点と接地との間にキャパシタ
12が接続され、ゲインステージSTG1 の負側入力端
子がトランジスタN12のコレクタに接続されている。ト
ランジスタN12のエミッタは定電流源Ie1に接続され、
ベースはゲインステージSTG3 の負側入力端子に接続
されて、ベースにはゲインステージSTG3 の負側入力
端子への入力電圧V7 が印加される。
【0014】ゲインステージSTG1 の正出力端子とゲ
インステージSTG2 の正側入力端子が抵抗素子R21
介して接続され、ゲインステージSTG1 の負側出力端
子とゲインステージSTG2 の負側入力端子が抵抗素子
22を介して接続されている。抵抗素子R21とゲインス
テージSTG2 の正側入力端子との接続中点と接地との
間にキャパシタC21が接続され、ゲインステージSTG
2 の正側入力端子がトランジスタN21のコレクタに接続
されている。トランジスタN21のエミッタは定電流源I
e2に接続され、ベースはゲインステージSTG0 の負側
入力端子に接続されて、ベースにはゲインステージST
G0 の負側入力端子への入力電圧V4 が印加される。ま
た、抵抗素子R22とゲインステージSTG2 の負側入力
端子との接続中点と接地との間にキャパシタC22が接続
され、ゲインステージSTG2 の負側入力端子がトラン
ジスタN22のコレクタに接続されている。トランジスタ
22のエミッタは定電流源Ie2に接続され、ベースはゲ
インステージSTG0 の正側入力端子に接続されて、ベ
ースにはゲインステージSTG0 の正側入力端子への入
力電圧V0 が印加される。
【0015】ゲインステージSTG2 の正側出力端子と
ゲインステージSTG3 の正側入力端子が抵抗素子R31
を介して接続され、ゲインステージSTG2 の負側出力
端子とゲインステージSTG3 の負側入力端子が抵抗素
子R32を介して接続されている。抵抗素子R31とゲイン
ステージSTG3 の正側入力端子との接続中点と接地と
の間にキャパシタC31が接続され、ゲインステージST
G3 の正側入力端子がトランジスタN31のコレクタに接
続されている。トランジスタN31のエミッタは定電流源
Ie3に接続され、ベースはゲインステージSTG1 の負
側入力端子に接続されて、ベースにはゲインステージS
TG1 の負側入力端子への入力電圧V5 が印加される。
また、抵抗素子R32とゲインステージSTG3 の負側入
力端子との接続中点と接地との間にキャパシタC32が接
続され、ゲインステージSTG3 の負側入力端子がトラ
ンジスタN32のコレクタに接続されている。トランジス
タN32のエミッタは定電流源Ie3に接続され、ベースは
ゲインステージSTG1 の正側入力端子に接続されて、
ベースにはゲインステージSTG1 の正側入力端子への
入力電圧V1 が印加される。
【0016】ゲインステージSTG3 の正側出力端子と
ゲインステージSTG0 の負側入力端子が抵抗素子R41
を介して接続され、ゲインステージSTG3 の負側出力
端子とゲインステージSTG0 の正入力端子が抵抗素子
42を介して接続されている。抵抗素子R41とゲインス
テージSTG0 の負側入力端子との接続中点と接地との
間にキャパシタC41が接続され、ゲインステージSTG
0 の負側入力端子がトランジスタN41のコレクタに接続
されている。トランジスタN41のエミッタは定電流源I
e4に接続され、ベースはゲインステージSTG2 の負側
入力端子に接続されて、ベースにはゲインステージST
G2 の負側入力端子への入力電圧V6 が印加される。ま
た、抵抗素子R42とゲインステージSTG0 の正側入力
端子との接続中点と接地との間にキャパシタC42が接続
され、ゲインステージSTG0 の正側入力端子がトラン
ジスタN42のコレクタに接続されている。トランジスタ
42のエミッタは定電流源Ie4に接続され、ベースはゲ
インステージSTG2 の正側入力端子に接続されて、ベ
ースにはゲインステージSTG2 の正側入力端子への入
力電圧V2 が印加される。
【0017】本実施例では、各ゲインステージ間を、抵
抗素子RとキャパシタCとを直列に接続してなるローパ
スフィルタで接続してなるリング発振器に、各ローパス
フィルタのキャパシタCに対して並列に、トランジスタ
を備えたトランスコンダクタンス回路を設けて、バンド
パスフィルタが構成されている。すなわち、リング発振
器は、リング状に接続された各ゲインステージ間に、所
定の構成を有するバンドパスフィルタを挿入した構成と
なっている。
【0018】次に、各ゲインステージ間を、抵抗素子R
とキャパシタCとを直列に接続したローパスフィルタで
接続してなるリング発振器に、各ローパスフィルタのキ
ャパシタCに対して並列にトランスコンダクタンス回路
を設けることにより、バンドパスフィルタとして機能す
る原理について図2を用いて説明する。
【0019】図2において、STGa,STGbはゲイ
ンステージ、UはゲインステージSTGaの出力電圧、
Vは次段のゲインステージSTGbの入力電圧をそれぞ
れ示し、ゲインステージSTGaの出力端子とゲインス
テージSTGbの入力端子とが抵抗素子Rを介して接続
され、かつ、ゲインステージSTGbの入力端子と接地
(基準電位)との間にキャパシタCとトランスコンダク
タンス回路とが並列に接続されている。
【0020】トランスコンダクタンス回路は、入力端子
から端子電圧Vより位相がθ遅れたVe (-Jθ) 〔 (-J
θ) はeのべき乗を示す。以下同様である。〕に比例す
る次式に示すような、電流Ig を流す回路である。 Ig =gm ・Ve (-Jθ) …(1) Ve (-Jθ) はリング発振器の中の他のゲインステージ
の入力から得ることができ、図1の回路も、上述したよ
うに、トランスコンダクタンスの電圧入力端子を構成す
るトランスインピーダンスとしての各トランジスタのベ
ースに、2段後段のゲインステージの入力電圧を印加さ
せている。
【0021】ゲインステージSTGaの出力電圧Uとゲ
インステージSTGbの入力電圧Vとの電圧差は、電流
Ig とキャパシタCを流れる電流Ic との和に比例する
ことから、次式が成立する。 U−V=R(Ig +Ic )=R(gm ・Ve (-Jθ) +VjωC)…(2) したがって、 U=(1+R・gm ・e (-Jθ) +jωCR)V ={1+R・gm cos θ+j(ωCR−R・gm sin θ)}V…(3) (3)式において、Rgm =K、CR=1/ω0 と置く
と、フィルタの伝達関数Hは、次式で与えられる。 H=V/U=[1/{1+Kcos θ+j((ω/ω0 )−Ksin θ)}] …(4)
【0022】図3は、伝達関数Hの逆数の軌跡を示して
いる。図3に示すように、発振周波数ωは次式で与えら
れる。 ω=ω0 Ksin θ=(gm /C)sin θ …(5) すなわち、伝達関数Hは、(5)式で与えられる周波数
ωにピークを持つバンドパスフィルタとなっていること
がわかる。
【0023】次に、以上の原理に基づいて図1の回路に
ついて考察する。図1の回路は、4段の差動型ゲインス
テージを用いたθ=90度とした構成となっている。こ
の構成において、ゲートとみれば8個あることと等価で
あり、各入力電圧V0 〜V7 の位相関係は図4に示すよ
うになる。したがって、図1の回路では、トランスコン
ダクタンスの電圧入力端子を構成するトランスインピー
ダンスとしての各トランジスタのベースに、90度位相
の遅れた2段後段のゲインステージの入力電圧を印加さ
せている。
【0024】そして、各ゲインステージの差動入力にコ
レクタが接続された一対のトランジスタのエミッタ同士
は接続され、これらエミッタ同士の接続中点に定電流源
が接続されており、これら一対のトランジスタは、ベー
スには逆相が与えられていることから、次式で示すgm
を持つトランスインピーダンスとして動作する。 gm =I0 /2veh …(6) ただし、I0 は定電流源Ie1〜Ie4の電流、vehはサー
マルボルテージをそれぞれ示している。
【0025】図1の回路の各ゲインステージ間に挿入さ
れたバンドパスフィルタの伝達関数H1 は、次式で与え
られる。 H1 =[1/{1+j((ω/ω0 )−K}] …(7)
【0026】図5は、(7)式の分母の軌跡を示す図で
あり、(7)式はKをQ値とするバンドパスフィルタに
なっている。このバンドパスフィルタは、次式で示すよ
うな位相遅れΨBPF を持つ。 ΨBPF = tan -1 {(ω/ω0 )−K} …(8) また、ゲインステージの位相遅れΨSTAGE は、ステージ
の遅延をtとすると。次式のようになる。 ΨSTAGE =2π(t/T)=2πfT=ωt …(9)
【0027】そして、両者の和が45°になる周波数が
発振周波数ωとなる。 ω=ω0 {K+tan (π/4−ωt)} …(10) 発振周波数ωは、(10)式の解となり、Kが大きい値
であれば、次式が成立する。 ω≒Kω0 …(11)
【0028】Kはgm に比例、すなわち上記(6)式よ
り電流I0 に比例することから、図6に示すような回路
により電流I0 を制御することにより、このリング発振
器を電圧制御発振器(VCO)として構成することがで
きる。
【0029】以上説明したように、本実施例によれば、
各ゲインステージ間を、抵抗素子RとキャパシタCとを
直列に接続してなるローパスフィルタで接続してなるリ
ング発振器に、各ローパスフィルタのキャパシタCに対
して並列に、トランジスタからなるトランスコンダクタ
ンス回路を設け、位相がθ異なる信号電圧に比例した電
流を流すことにより、ローパスフィルタをバンドパスフ
ィルタとして動作させるようにしたので、Q値の高い安
定した発振が得られる。しかも、バンドパスフィルタは
抵抗素子とキャパシタとトランジスタ1個で構成できる
ことから、IC化に好適である。また、構成が簡単なこ
とから高い周波数での動作が可能である。また、バンド
パスフィルタの中心周波数を変えることにより、周波数
レンジの広い電圧制御発振器を実現できる。
【0030】図7は、本発明に係るリング発振器の第2
の実施例を示す回路図である。本実施例では、5個のイ
ンバータINV0 〜INV4 をゲインステージとして、
各インバータ間を抵抗素子R、キャパシタCおよびトラ
ンジスタNからなるバンドパスフィルタで接続しリング
発振器を構成している。また、トランスインピーダンス
はトランジスタNとエミッタ抵抗1/gm とから構成さ
れている。
【0031】図8は、各インバータINV0 〜INV4
の入力電圧V0 〜V4 の位相関係を示している。本例で
は、上述の(4)式のθを2π/5にとっており、図9
がバンドパスフィルタの伝達関数の逆数の軌跡を示して
いる。このリング発振器では、インバータ遅延が無視で
きるとき、軌跡中のA点が発振周波数となる。
【0032】このようなゲインステージ5段のリング発
振器においても、上述した第1の実施例と同様の効果を
得ることができる。
【0033】なお、上述した各実施例では、ゲインステ
ージの段数を4段および5段として説明したが、これら
段数に限定されるものではないことは勿論である。
【0034】
【発明の効果】以上説明したように、本発明によれば、
リング発振器のバンドパスフィルタを組み込んだのでQ
値の高い安定した発振が得られる。しかも、IC化に好
適で、また、構成が簡単なことから高い周波数での動作
が可能である。また、バンドパスフィルタの中心周波数
を変えることにより、周波数レンジの広い電圧制御発振
器を実現できる。
【図面の簡単な説明】
【図1】本発明に係るリング発振器の第1の実施例を示
す回路図である。
【図2】本発明に係るバンドパスフィルタの原理を説明
するための図である。
【図3】図2のフィルタの伝達関数の逆数の軌跡を示す
図である。
【図4】図1のリング発振器の各ゲートの入力電圧の位
相関係を示す図である。
【図5】図3におけるバンドパスフィルタの伝達関数の
逆数の軌跡を示す図である。
【図6】電圧制御発振器を構成するための電流制御回路
を示す図である。
【図7】本発明に係るリング発振器の第2の実施例を示
す回路図である。
【図8】図7のリング発振器の各ゲートの入力電圧の位
相関係を示す図である。
【図9】図3におけるバンドパスフィルタの伝達関数の
逆数の軌跡を示す図である。
【図10】従来のリング発振器の構成例を示す図であ
る。
【符号の説明】
STG0 〜STG3 …差動型ゲインステージ R,R1 〜R5 ,R11,R12,R21,R22,R31
32,R41,R42…抵抗素子、 C,C1 〜C5 ,C11,C12,C21,C22,C31
32,C41,C42…キャパシタ、 N11,N12,N21,N22,N31,N32,N41,N42…n
pn型トランジスタ、Ie1〜Ie4…定電流源 INV0 〜INV4 …インバータ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数個のゲインステージが抵抗素子を介
    してリング状に接続され、 各ゲインステージの入力と基準電位との間には容量素子
    とトランスコンダクタンスとが並列に接続されているこ
    とを特徴とするリング発振器。
  2. 【請求項2】 ゲインステージの入力から基準電位に対
    してその入力とは固定された位相の異なる電流をトラン
    スコンダクタンスを介して流すように構成されている請
    求項1記載のリング発振器
  3. 【請求項3】 トランスコンダクタンスの電圧入力端子
    には、リング中の他のゲインステージの入力電圧が印加
    されている請求項1または請求項2記載のリング発振
    器。
  4. 【請求項4】 請求項1、2または3記載のリング発振
    器の抵抗素子、容量素子およびトランスコンダクタンス
    からなるバンドパスフィルタの中心周波数を変化させて
    なる電圧制御発振器。
JP16293893A 1993-06-30 1993-06-30 リング発振器および電圧制御発振器 Expired - Fee Related JP3528203B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP16293893A JP3528203B2 (ja) 1993-06-30 1993-06-30 リング発振器および電圧制御発振器
US08/262,020 US5420547A (en) 1993-06-30 1994-06-17 Ring oscillator having bandpass filters between stages
KR1019940013980A KR100297241B1 (ko) 1993-06-30 1994-06-21 링발진기및전압제어발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16293893A JP3528203B2 (ja) 1993-06-30 1993-06-30 リング発振器および電圧制御発振器

Publications (2)

Publication Number Publication Date
JPH0774592A true JPH0774592A (ja) 1995-03-17
JP3528203B2 JP3528203B2 (ja) 2004-05-17

Family

ID=15764104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16293893A Expired - Fee Related JP3528203B2 (ja) 1993-06-30 1993-06-30 リング発振器および電圧制御発振器

Country Status (3)

Country Link
US (1) US5420547A (ja)
JP (1) JP3528203B2 (ja)
KR (1) KR100297241B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19724088A1 (de) * 1997-06-07 1998-12-10 Fraunhofer Ges Forschung Spannungsgesteuerter Ring-Oszillator
JP2002300031A (ja) * 2001-04-02 2002-10-11 Fujitsu Ltd サンプリング回路
JP2009055626A (ja) * 2002-02-25 2009-03-12 Sony Electronics Inc 発振器及びそれを用いた位相同期ループ回路
US8040196B2 (en) 2008-10-09 2011-10-18 Samsung Electronics Co., Ltd. Digitally controlled oscillator
JP2012239168A (ja) * 2011-05-10 2012-12-06 Freescale Semiconductor Inc 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
KR20190079762A (ko) * 2017-12-28 2019-07-08 서울과학기술대학교 산학협력단 저전력 IoT 디바이스용 RC딜레이형 VCO모듈

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596302A (en) * 1996-01-17 1997-01-21 Lucent Technologies Inc. Ring oscillator using even numbers of differential stages with current mirrors
FI100750B (fi) * 1996-06-11 1998-02-13 Nikolay Tchamov Suurinopeuksinen rengasoskillaattori
US5841325A (en) * 1997-05-12 1998-11-24 Hewlett-Packard Company Fully-integrated high-speed interleaved voltage-controlled ring oscillator
US5949292A (en) * 1997-12-15 1999-09-07 Texas Instruments Incorporated Ring oscillator using current robbing for controlling delay period
DE69913895D1 (de) * 1998-03-04 2004-02-05 Koninkl Philips Electronics Nv Vorrichtung mit oszillatorschaltung
JP3482120B2 (ja) * 1998-03-04 2003-12-22 株式会社東芝 発振回路
US6232844B1 (en) 1999-05-28 2001-05-15 Vitesse Semiconductor Corporation Controlled orthogonal current oscillator with ranging
US6297706B1 (en) * 1999-10-08 2001-10-02 Lucent Technologies Inc. Single stage voltage controlled ring oscillator
EP1437830B1 (en) * 2001-09-12 2008-12-03 Thine Electronics, Inc. Semiconductor integrated circuit
TW513851B (en) * 2002-01-18 2002-12-11 Nat Science Council Clock generator
DE60236765D1 (de) * 2002-11-29 2010-07-29 Infineon Technologies Ag Stromgesteuerter oszillator
US6946917B2 (en) * 2003-11-25 2005-09-20 Texas Instruments Incorporated Generating an oscillating signal according to a control current
EP1608063A3 (en) * 2004-06-17 2006-09-13 STMicroelectronics S.r.l. Phase shifting coupling technique for multi-phase LC tank based ring oscillators
JPWO2007072551A1 (ja) 2005-12-20 2009-05-28 富士通株式会社 電圧制御リングオシレータ
CN102075155A (zh) * 2010-12-30 2011-05-25 天津南大强芯半导体芯片设计有限公司 一种集成低通滤波器电路
FR2995449A1 (fr) 2012-09-12 2014-03-14 St Microelectronics Sa Imageur terahertz
FR2995475A1 (fr) 2012-09-12 2014-03-14 St Microelectronics Sa Oscillateur a haute frequence
US10742224B2 (en) 2018-11-15 2020-08-11 Nvidia Corp. Voltage-follower based cross-coupling oscillators with embedded phase-interpolation function
CN111200412B (zh) * 2018-11-16 2023-08-25 广州安凯微电子股份有限公司 一种基于环形振荡器的低通滤波器电容补偿电路及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54155080A (en) * 1978-05-27 1979-12-06 Citizen Watch Co Ltd Pace generator
US5315547A (en) * 1988-07-11 1994-05-24 Hitachi, Ltd. Nonvolatile semiconductor memory device with selective tow erasure
US5191301A (en) * 1992-05-12 1993-03-02 International Business Machines Corporation Integrated differential voltage controlled ring oscillator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19724088A1 (de) * 1997-06-07 1998-12-10 Fraunhofer Ges Forschung Spannungsgesteuerter Ring-Oszillator
DE19724088C2 (de) * 1997-06-07 1999-08-05 Fraunhofer Ges Forschung Spannungsgesteuerter Ring-Oszillator
JP2002300031A (ja) * 2001-04-02 2002-10-11 Fujitsu Ltd サンプリング回路
JP4526202B2 (ja) * 2001-04-02 2010-08-18 富士通株式会社 サンプリング回路
JP2009055626A (ja) * 2002-02-25 2009-03-12 Sony Electronics Inc 発振器及びそれを用いた位相同期ループ回路
US8040196B2 (en) 2008-10-09 2011-10-18 Samsung Electronics Co., Ltd. Digitally controlled oscillator
JP2012239168A (ja) * 2011-05-10 2012-12-06 Freescale Semiconductor Inc 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
KR20190079762A (ko) * 2017-12-28 2019-07-08 서울과학기술대학교 산학협력단 저전력 IoT 디바이스용 RC딜레이형 VCO모듈

Also Published As

Publication number Publication date
US5420547A (en) 1995-05-30
KR100297241B1 (ko) 2001-10-24
KR950002196A (ko) 1995-01-04
JP3528203B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
JP3528203B2 (ja) リング発振器および電圧制御発振器
US6285262B1 (en) Frequency divider, a phase lock oscillator and a flip-flop circuit using the frequency divider
US5949295A (en) Integratable tunable resonant circuit for use in filters and oscillators
US7019597B2 (en) Method and circuitry for implementing a differentially tuned varactor-inductor oscillator
JP3482120B2 (ja) 発振回路
US7375583B2 (en) Low noise lowpass filter
US20040217784A1 (en) Sine wave generation circuit
EP0335493A2 (en) Oscillator
US5469118A (en) Integrated oscillator circuits
US5973539A (en) Mixer circuit for mixing two signals having mutually different frequencies
JP2930305B2 (ja) 移相型発振回路
JPS6347281B2 (ja)
US6239653B1 (en) Biquadratic basic cell for programmable analog time-continuous filter
US20230318552A1 (en) Four-phase generation circuit with feedback
JP7433549B2 (ja) フィルタ回路
JPH04354407A (ja) 周波数ディスクリミネータ
US6744306B2 (en) Filter circuit
M'harzi et al. High-q and high-frequency current-mode bandpass active-filter based on simplified CCCIIs
JPH10163809A (ja) 不平衡−平衡変換回路
JP3460876B2 (ja) 半導体装置
JPH0216043B2 (ja)
SU618833A1 (ru) Дифференциальный усилитель
JPH06310983A (ja) 遅延回路
JPH03195109A (ja) 差動増幅回路
JPS6271319A (ja) 電圧制御発振器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees