CN102075155A - 一种集成低通滤波器电路 - Google Patents

一种集成低通滤波器电路 Download PDF

Info

Publication number
CN102075155A
CN102075155A CN2010106160928A CN201010616092A CN102075155A CN 102075155 A CN102075155 A CN 102075155A CN 2010106160928 A CN2010106160928 A CN 2010106160928A CN 201010616092 A CN201010616092 A CN 201010616092A CN 102075155 A CN102075155 A CN 102075155A
Authority
CN
China
Prior art keywords
switching tube
drain electrode
grid
transconductance cell
pmos3
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106160928A
Other languages
English (en)
Inventor
邹玉峰
戴宇杰
张小兴
吕英杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN QIANGXIN IC DESIGN CO Ltd
Original Assignee
TIANJIN QIANGXIN IC DESIGN CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN QIANGXIN IC DESIGN CO Ltd filed Critical TIANJIN QIANGXIN IC DESIGN CO Ltd
Priority to CN2010106160928A priority Critical patent/CN102075155A/zh
Publication of CN102075155A publication Critical patent/CN102075155A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

一种集成低通滤波器电路，其特征在于它是由不少于3个的跨导单元相互级联构成。其优越性在于：1、用工作于亚阈值区的级联跨导单元来代替低通滤波器所需的巨大的电阻(1000兆欧姆量级)；2、极大的减小了低通滤波器占据的芯片面积；3、具有超低的功耗和较锐利的截止频率；4、适用于集成应用的低通滤波器。

Description

一种集成低通滤波器电路
(一)技术领域：
本发明涉及一种滤波器电路，尤其是一种集成低通滤波器电路。
(二)背景技术：
现有的CMOS集成低通滤波器多采用有源滤波器结构，其结构由电阻，电容和运放组成，采用切比雪夫，巴特沃斯等形式组成的高阶滤波器！这些滤波器不仅结构复杂，而且功耗和占用芯片面积较大，不利于在集成电路中应用，这样的电路已经越来越不能满足低压、低功耗和高度集成的需要。
(三)发明内容：
本发明的发明目的在于设计一种集成低通滤波器电路，它可以克服现有技术的不足，是一种具有超低的功耗和较锐利的截止频率，且可以减小低通滤波器占据的芯片面积的电路。
本发明的技术方案：一种集成低通滤波器电路，包括电源电压Vdd、地和电容，其特征在于它是由不少于3个的跨导单元相互级联构成。
上述所说的跨导单元包括5个，由跨导单元Gm1、跨导单元Gm2、跨导单元Gm3、跨导单元Gm4和跨导单元Gm5构成；
其中所说的跨导单元Gm1是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4和尾电流源In构成；其中所说的开关管NMOS2的栅极端为集成低通滤波器电路的采集输入电压Vin的正向输入端，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极连接；所说的开关管NMOS1的栅极作为集成低通滤波器电路的采集输入电压Vin的负向输入端，同时与跨导单元Gm5的输出端连接，构成输出电压的负反馈电路，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极连接；所说的开关管PMOS4的源级连接电源电压Vdd，其栅极与漏极短接，同时与开关管PMOS3的栅极连接；所说的开关管PMOS3的的源级连接电源电压Vdd，其漏极与开关管NMOS1的漏极连接，同时连接跨导单元Gm2的输入端；
所说的跨导单元Gm2是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS1的栅极与跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS 1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极、跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm3的输入端连接；所说的开关管NMOS2的栅极经电压源Vdd/2接地，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极、开关管PMOS4的栅极及连接开关管PMOS3的栅极连接；所说的开关管PMOS3的栅级与开关管PMOS4的栅级、开关管PMOS4的漏极及开关管NMOS2的漏极连接，其源级与电源电压Vdd连接，其漏极与开关管NMOS1的漏极、跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm3的输入端连接；所说的开关管PMOS4的栅极与开关管PMOS3的栅极连接，其源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS2的漏极连接；
所说的跨导单元Gm3是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS2的栅极与跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS 1的漏极、跨导单元Gm2中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极连接；所说的开关管NMOS1的栅极经电压源Vdd/2接地，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极连接，同时连接跨导单元Gm4的输入端；所说的开关管PMOS4的源级连接电源电压Vdd，其栅极与漏极短接，同时与开关管PMOS3的栅极连接；所说的开关管PMOS3的源级连接电源电压Vdd，其漏极与开关管NMOS1的漏极连接，同时连接跨导单元Gm4的输入端；
所说的跨导单元Gm4是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS1的栅极与跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极、跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm5的输入端连接；所说的开关管NMOS2的栅极经电压源Vdd/2接地，同时与跨导单元Gm5的输入端连接，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极、开关管PMOS4的栅极及连接开关管PMOS3的栅极连接；所说的开关管PMOS3的栅级与开关管PMOS4的栅级、开关管PMOS4的漏极及开关管NMOS2的漏极连接，其源级与电源电压Vdd连接，其漏极与开关管NMOS1的漏极、跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm5的输入端连接；所说的开关管PMOS4的栅极与开关管PMOS3的栅极连接，其源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS2的漏极连接；
所说的跨导单元Gm5是由开关管NMOS3、开关管NMOS4、、开关管NMOS5、开关管NMOS6、开关管PMOS5、开关管PMOS6、开关管PMOS7、开关管PMOS8、尾电流源In构成；其中所说的开关管NMOS3的栅极与跨导单元Gm4中的开关管NMOS2的栅极连接，同时经跨导单元Gm4中的电压源Vdd/2接地；其源级经尾电流源In接地，其漏极与开关管PMOS5的漏极连接；所说的开关管NMOS4的栅极与跨导单元Gm4中开关管PMOS3的漏极、开关管NMOS 1的漏极及跨导单元Gm3中的PMOS3的漏极、开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS6的漏极连接；所说的开关管PMOS7的源级连接电源电压Vdd，其漏极与开关管NMOS5的漏极连接，其栅极与开关管PMOS5的栅极连接；所说的开关管PMOS5的源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS3的漏极连接；所说的开关管PMOS6的源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS4的漏极连接，其栅极与开关管PMOS8的栅极连接；所说的开关管PMOS8的源级连接电源电压Vdd，其漏极与开关管NMOS6的漏极连接，同时作为跨导单元Gm5的输出端输出电压Vout，同时与跨导单元Gm1中的负向输入端构成负反馈；所说的开关管NMOS5的源级接地，其漏极与开关管PMOS7的漏级连接，其栅极与其漏极短接，同时连接开关管NMOS6的栅极；所说的开关管NMOS6的漏极与开关管PMOS8的漏极连接，其源级接地；所说的开关管NMOS6的漏极和开关管PMOS8的漏极还经电容接地。
本发明的工作原理：电路可以根据不同的低通截止频率灵活选用3到5级完全相同的跨导单元级联方式进行组合使用。跨导电路有用于信号输入的输入差分对和用于增加输出阻抗的电流镜Gm5；尾电流源In提供必要的微量电流，以得到非常小的Gm1～Gm5。由于各个跨导单元都工作于亚阈值区，有如下公式成立：
Gm 1 = I 1 2 n N V T
由此可以得到这个级联电路的GmT为：
GmT = Gm 1 * ( I 3 I 5 I 2 I 4 )
由此可得此一阶低通滤波器的传输函数为：
Vout Vin ( s ) = 1 1 + s C GmT
该滤波器的截止频率为：
f P = GmT 2 πC
公式中Gm1为第一级跨导单元小信号等效跨导，GmT为整个级联环路的跨导，其他单元的跨导Gm2～Gm5的算法类似。
本发明的优越性在于：1、用工作于亚阈值区的级联跨导单元来代替低通滤波器所需的巨大的电阻(1000兆欧姆量级)；2、极大的减小了低通滤波器占据的芯片面积；3、具有超低的功耗和较锐利的截止频率；4、适用于集成应用的低通滤波器。
(四)附图说明：
图1为本发明所涉一种集成低通滤波器电路的结构框图。
图2为本发明所涉一种集成低通滤波器电路的电路框图。
图3为图1中跨到单元电路的放大图(其中a为跨导单元Gm1的电路结构图，b为跨导单元Gm5的电路结构图)。
图4为本发明所涉一种集成低通滤波器电路的滤波效果示意图。
(五)具体实施方式：
实施例：一种集成低通滤波器电路(见图1)，包括电源电压Vdd、地和电容，其特征在于它是由不少于3个的跨导单元相互级联构成。
上述所说的跨导单元(见图1)包括5个，由跨导单元Gm1、跨导单元Gm2、跨导单元Gm3、跨导单元Gm4和跨导单元Gm5构成；
其中所说的跨导单元Gm1(见图2、图3a)是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4和尾电流源In构成；其中所说的开关管NMOS2的栅极端为集成低通滤波器电路的采集输入电压Vin的正向输入端，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极连接；所说的开关管NMOS1的栅极作为集成低通滤波器电路的采集输入电压Vin的负向输入端，同时与跨导单元Gm5的输出端连接，构成输出电压的负反馈电路，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极连接；所说的开关管PMOS4的源级连接电源电压Vdd，其栅极与漏极短接，同时与开关管PMOS3的栅极连接；所说的开关管PMOS3的的源级连接电源电压Vdd，其漏极与开关管NMOS1的漏极连接，同时连接跨导单元Gm2的输入端；
所说的跨导单元Gm2(见图2)是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS1的栅极与跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极、跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm3的输入端连接；所说的开关管NMOS2的栅极经电压源Vdd/2接地，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极、开关管PMOS4的栅极及连接开关管PMOS3的栅极连接；所说的开关管PMOS3的栅级与开关管PMOS4的栅级、开关管PMOS4的漏极及开关管NMOS2的漏极连接，其源级与电源电压Vdd连接，其漏极与开关管NMOS1的漏极、跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm3的输入端连接；所说的开关管PMOS4的栅极与开关管PMOS3的栅极连接，其源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS2的漏极连接；
所说的跨导单元Gm3(见图2)是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS2的栅极与跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm2中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极连接；所说的开关管NMOS1的栅极经电压源Vdd/2接地，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极连接，同时连接跨导单元Gm4的输入端；所说的开关管PMOS4的源级连接电源电压Vdd，其栅极与漏极短接，同时与开关管PMOS3的栅极连接；所说的开关管PMOS3的源级连接电源电压Vdd，其漏极与开关管NMOS1的漏极连接，同时连接跨导单元Gm4的输入端；
所说的跨导单元Gm4(见图2)是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS1的栅极与跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极、跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm5的输入端连接；所说的开关管NMOS2的栅极经电压源Vdd/2接地，同时与跨导单元Gm5的输入端连接，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极、开关管PMOS4的栅极及连接开关管PMOS3的栅极连接；所说的开关管PMOS3的栅级与开关管PMOS4的栅级、开关管PMOS4的漏极及开关管NMOS2的漏极连接，其源级与电源电压Vdd连接，其漏极与开关管NMOS1的漏极、跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm5的输入端连接；所说的开关管PMOS4的栅极与开关管PMOS3的栅极连接，其源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS2的漏极连接；
所说的跨导单元Gm5(见图2、图3b)是由开关管NMOS3、开关管NMOS4、、开关管NMOS5、开关管NMOS6、开关管PMOS5、开关管PMOS6、开关管PMOS7、开关管PMOS8、尾电流源In构成；其中所说的开关管NMOS3的栅极与跨导单元Gm4中的开关管NMOS2的栅极连接，同时经跨导单元Gm4中的电压源Vdd/2接地；其源级经尾电流源In接地，其漏极与开关管PMOS5的漏极连接；所说的开关管NMOS4的栅极与跨导单元Gm4中开关管PMOS3的漏极、开关管NMOS1的漏极及跨导单元Gm3中的PMOS3的漏极、开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS6的漏极连接；所说的开关管PMOS7的源级连接电源电压Vdd，其漏极与开关管NMOS5的漏极连接，其栅极与开关管PMOS5的栅极连接；所说的开关管PMOS5的源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS3的漏极连接；所说的开关管PMOS6的源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS4的漏极连接，其栅极与开关管PMOS8的栅极连接；所说的开关管PMOS8的源级连接电源电压Vdd，其漏极与开关管NMOS6的漏极连接，同时作为跨导单元Gm5的输出端输出电压Vout，同时与跨导单元Gm1中的负向输入端构成负反馈；所说的开关管NMOS5的源级接地，其漏极与开关管PMOS7的漏级连接，其栅极与其漏极短接，同时连接开关管NMOS6的栅极；所说的开关管NMOS6的漏极与开关管PMOS8的漏极连接，其源级接地；所说的开关管NMOS6的漏极和开关管PMOS8的漏极还经电容接地。
图4给出了这个滤波器的仿真波形，根据电容和跨导单元的个数和参数的不同，其截止频率会在5到10Hz之间变化。

Claims (2)

1.一种集成低通滤波器电路，包括电源电压Vdd、地和电容，其特征在于它是由不少于3个的跨导单元相互级联构成。
2.根据权利要求1所述的一种集成低通滤波器电路，其特征在于所说的跨导单元包括5个，由跨导单元Gm1、跨导单元Gm2、跨导单元Gm3、跨导单元Gm4和跨导单元Gm5构成；
其中所说的跨导单元Gm1是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4和尾电流源In构成；其中所说的开关管NMOS2的栅极端为集成低通滤波器电路的采集输入电压Vin的正向输入端，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极连接；所说的开关管NMOS1的栅极作为集成低通滤波器电路的采集输入电压Vin的负向输入端，同时与跨导单元Gm5的输出端连接，构成输出电压的负反馈电路，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极连接；所说的开关管PMOS4的源级连接电源电压Vdd，其栅极与漏极短接，同时与开关管PMOS3的栅极连接；所说的开关管PMOS3的的源级连接电源电压Vdd，其漏极与开关管NMOS1的漏极连接，同时连接跨导单元Gm2的输入端；
所说的跨导单元Gm2是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS1的栅极与跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极、跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm3的输入端连接；所说的开关管NMOS2的栅极经电压源Vdd/2接地，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极、开关管PMOS4的栅极及连接开关管PMOS3的栅极连接；所说的开关管PMOS3的栅级与开关管PMOS4的栅级、开关管PMOS4的漏极及开关管NMOS2的漏极连接，其源级与电源电压Vdd连接，其漏极与开关管NMOS1的漏极、跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm3的输入端连接；所说的开关管PMOS4的栅极与开关管PMOS3的栅极连接，其源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS2的漏极连接；
所说的跨导单元Gm3是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS2的栅极与跨导单元Gm1中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm2中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极连接；所说的开关管NMOS1的栅极经电压源Vdd/2接地，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极连接，同时连接跨导单元Gm4的输入端；所说的开关管PMOS4的源级连接电源电压Vdd，其栅极与漏极短接，同时与开关管PMOS3的栅极连接；所说的开关管PMOS3的源级连接电源电压Vdd，其漏极与开关管NMOS1的漏极连接，同时连接跨导单元Gm4的输入端；
所说的跨导单元Gm4是由开关管NMOS1、开关管NMOS2、开关管PMOS3、开关管PMOS4、电压源Vdd/2和尾电流源In构成；其中所说的开关管NMOS1的栅极与跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS3的漏极、跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm5的输入端连接；所说的开关管NMOS2的栅极经电压源Vdd/2接地，同时与跨导单元Gm5的输入端连接，其源级经尾电流源In接地，其漏极与开关管PMOS4的漏极、开关管PMOS4的栅极及连接开关管PMOS3的栅极连接；所说的开关管PMOS3的栅级与开关管PMOS4的栅级、开关管PMOS4的漏极及开关管NMOS2的漏极连接，其源级与电源电压Vdd连接，其漏极与开关管NMOS1的漏极、跨导单元Gm3中开关管PMOS3的漏极及开关管NMOS1的漏极、跨导单元Gm5的输入端连接；所说的开关管PMOS4的栅极与开关管PMOS3的栅极连接，其源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS2的漏极连接；
所说的跨导单元Gm5是由开关管NMOS3、开关管NMOS44、、开关管NMOS5、开关管NMOS6、开关管PMOS5、开关管PMOS6、开关管PMOS7、开关管PMOS8、尾电流源In构成；其中所说的开关管NMOS3的栅极与跨导单元Gm4中的开关管NMOS2的栅极连接，同时经跨导单元Gm4中的电压源Vdd/2接地；其源级经尾电流源In接地，其漏极与开关管PMOS5的漏极连接；所说的开关管NMOS4的栅极与跨导单元Gm4中开关管PMOS3的漏极、开关管NMOS1的漏极及跨导单元Gm3中的PMOS3的漏极、开关管NMOS1的漏极连接，其源级经尾电流源In接地，其漏极与开关管PMOS6的漏极连接；所说的开关管PMOS7的源级连接电源电压Vdd，其漏极与开关管NMOS5的漏极连接，其栅极与开关管PMOS5的栅极连接；所说的开关管PMOS5的源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS3的漏极连接；所说的开关管PMOS6的源级连接电源电压Vdd，其漏极与其栅极短接，同时与开关管NMOS4的漏极连接，其栅极与开关管PMOS8的栅极连接；所说的开关管PMOS8的源级连接电源电压Vdd，其漏极与开关管NMOS6的漏极连接，同时作为跨导单元Gm5的输出端输出电压Vout，同时与跨导单元Gm1中的负向输入端构成负反馈；所说的开关管NMOS5的源级接地，其漏极与开关管PMOS7的漏级连接，其栅极与其漏极短接，同时连接开关管NMOS6的栅极；所说的开关管NMOS6的漏极与开关管PMOS8的漏极连接，其源级接地；所说的开关管NMOS6的漏极和开关管PMOS8的漏极还经电容接地。
CN2010106160928A 2010-12-30 2010-12-30 一种集成低通滤波器电路 Pending CN102075155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010106160928A CN102075155A (zh) 2010-12-30 2010-12-30 一种集成低通滤波器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010106160928A CN102075155A (zh) 2010-12-30 2010-12-30 一种集成低通滤波器电路

Publications (1)

Publication Number Publication Date
CN102075155A true CN102075155A (zh) 2011-05-25

Family

ID=44033530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106160928A Pending CN102075155A (zh) 2010-12-30 2010-12-30 一种集成低通滤波器电路

Country Status (1)

Country Link
CN (1) CN102075155A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103618515A (zh) * 2013-11-25 2014-03-05 苏州贝克微电子有限公司 一种低通滤波器
CN106209021A (zh) * 2016-08-16 2016-12-07 深圳市蓝狮微电子有限公司 电流型有源滤波电路以及信号处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420547A (en) * 1993-06-30 1995-05-30 Sony Corporation Ring oscillator having bandpass filters between stages
CN101159432A (zh) * 2007-11-13 2008-04-09 东南大学 Cmos型差分接口电路
CN101341452A (zh) * 2006-05-09 2009-01-07 株式会社理光 恒压电路
US20100231311A1 (en) * 2009-03-11 2010-09-16 The Texas A&M University System System And Method For Implementing An Oscillator
CN101908900A (zh) * 2010-07-07 2010-12-08 复旦大学 兼容超宽带国际标准和中国标准的射频接收机模拟基带链路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420547A (en) * 1993-06-30 1995-05-30 Sony Corporation Ring oscillator having bandpass filters between stages
CN101341452A (zh) * 2006-05-09 2009-01-07 株式会社理光 恒压电路
CN101159432A (zh) * 2007-11-13 2008-04-09 东南大学 Cmos型差分接口电路
US20100231311A1 (en) * 2009-03-11 2010-09-16 The Texas A&M University System System And Method For Implementing An Oscillator
CN101908900A (zh) * 2010-07-07 2010-12-08 复旦大学 兼容超宽带国际标准和中国标准的射频接收机模拟基带链路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103618515A (zh) * 2013-11-25 2014-03-05 苏州贝克微电子有限公司 一种低通滤波器
CN106209021A (zh) * 2016-08-16 2016-12-07 深圳市蓝狮微电子有限公司 电流型有源滤波电路以及信号处理方法
CN106209021B (zh) * 2016-08-16 2018-12-04 深圳市蓝狮微电子有限公司 电流型有源滤波电路以及信号处理方法

Similar Documents

Publication Publication Date Title
CN103219961B (zh) 一种带宽可调的运算放大器电路
CN102006057A (zh) 可编程调整起振条件的低功耗、快速起振晶体振荡器模块
CN103457553A (zh) 增益和摆率增强型放大器
CN104660194A (zh) 一种用于全差分Gm-C滤波器的四输入跨导放大器
CN103354443A (zh) 应用于高速全差分运算放大器的连续时间共模反馈电路
Raghav et al. Design of low voltage OTA for bio-medical application
CN104426491A (zh) 运算放大电路、主动电极及电生理信号采集系统
Kumngern et al. Bulk-driven fully balanced second-generation current conveyor in 0.18 µm CMOS
CN202533828U (zh) 一种低压差线性稳压器
CN102075155A (zh) 一种集成低通滤波器电路
CN105375890A (zh) 低噪声放大器
CN102591393A (zh) 一种低压差线性稳压器
CN104348431A (zh) 共模反馈的差分放大电路及方法、集成电路
CN203745942U (zh) 一种小面积和超低噪声的ldo线性稳压器
CN206211950U (zh) 一种用于生理信号检测的斩波稳定仪表放大器电路
CN102158178B (zh) 采用t型电容网络反馈结构的cmos生理信号放大器
CN201966876U (zh) 一种低通滤波器电路
CN102790594B (zh) 一种工作于极低电源电压双模自动增益控制电路
CN101789765A (zh) 一种低功耗高效率运算放大器电路及其工作方法
CN106292832B (zh) 一种改进型紧凑cmos稳压电路
CN201541242U (zh) 一种光电信号处理运算放大器电路
CN104639915A (zh) 一种高清图像增益器自动增益调节系统
CN204576328U (zh) 一种采用新型补偿网络的低功耗线性稳压器
CN103281045A (zh) 一种基于忆阻器件的低通、高通、带通、带阻滤波器
CN204681318U (zh) 一种电压转换为电流的跨导放大电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110525