JPH0423607A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH0423607A JPH0423607A JP12954190A JP12954190A JPH0423607A JP H0423607 A JPH0423607 A JP H0423607A JP 12954190 A JP12954190 A JP 12954190A JP 12954190 A JP12954190 A JP 12954190A JP H0423607 A JPH0423607 A JP H0423607A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input signal
- filter constant
- resistor
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 239000000284 extract Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
所望の遮断周波数を持つフィルタ回路に関し、遮断周波
数を決定する抵抗を半導体集積回路内部に形成して回路
を小型化することを目的とし、同一の入力信号を供給さ
れ、選択信号で選択された単一の回路だけが該入力信号
を取出し出力する複数の入力信号選択回路と、該複数の
入力信号選択回路夫々で取出した信号を増幅する複数の
増幅器と、該複数の増幅器のうち初段の増幅器に接続さ
れ、コンデンサ及び抵抗で遮断周波数を決定するフィル
タ定数回路と、該複数の増幅器のうち初段以降の増幅器
夫々に接続され、該フィルタ定数回路の抵抗に順次直列
に接続され遮断周波数を決定する抵抗値を可変するフィ
ルタ定数補正回路とを有し、いずれかの入力信号選択回
路で取出した信号を供給される単一の増幅器を動作させ
て所望の遮断周波数を得るよう構成する。
数を決定する抵抗を半導体集積回路内部に形成して回路
を小型化することを目的とし、同一の入力信号を供給さ
れ、選択信号で選択された単一の回路だけが該入力信号
を取出し出力する複数の入力信号選択回路と、該複数の
入力信号選択回路夫々で取出した信号を増幅する複数の
増幅器と、該複数の増幅器のうち初段の増幅器に接続さ
れ、コンデンサ及び抵抗で遮断周波数を決定するフィル
タ定数回路と、該複数の増幅器のうち初段以降の増幅器
夫々に接続され、該フィルタ定数回路の抵抗に順次直列
に接続され遮断周波数を決定する抵抗値を可変するフィ
ルタ定数補正回路とを有し、いずれかの入力信号選択回
路で取出した信号を供給される単一の増幅器を動作させ
て所望の遮断周波数を得るよう構成する。
本発明はフィルタ回路に関し、所望の遮断周波数を持つ
フィルタ回路に関する。
フィルタ回路に関する。
近年、コンピュータシステムの小型化に伴い、高域通過
型フィルタ回路等のアナログ回路も半導体集積化か進め
られており、比較的実装スペースを要するコンデンサ又
は抵抗を半導体集積回路内部に形成することが要望され
ている。
型フィルタ回路等のアナログ回路も半導体集積化か進め
られており、比較的実装スペースを要するコンデンサ又
は抵抗を半導体集積回路内部に形成することが要望され
ている。
従来の半導体集積回路では、コンデンサは静電容量値の
絶対精度を高精度に形成することができる。抵抗は抵抗
値の相対精度を比較的良好に形成できるが絶対精度を高
精度に形成できない。
絶対精度を高精度に形成することができる。抵抗は抵抗
値の相対精度を比較的良好に形成できるが絶対精度を高
精度に形成できない。
例えば半導体集積回路に形成した抵抗の抵抗値の誤差（
絶対精度）は最悪±３０％で、外付けの抵抗の抵抗値の
誤差が±１％であるのに対して非常に精度が悪い。
絶対精度）は最悪±３０％で、外付けの抵抗の抵抗値の
誤差が±１％であるのに対して非常に精度が悪い。
このため従来の半導体集積回路では相対精度のみに性能
が依存するようにアナログ回路を設計している。
が依存するようにアナログ回路を設計している。
フィルタ回路では遮断周波数がコンデンサ及び抵抗夫々
の定数により決定されるため、コンデンサの静電容量の
絶対精度のみならず、抵抗の抵抗値の絶対精度も要求さ
れる。
の定数により決定されるため、コンデンサの静電容量の
絶対精度のみならず、抵抗の抵抗値の絶対精度も要求さ
れる。
このため、フィルタ回路の遮断周波数を決定する抵抗は
高精度の外付けの抵抗を半導体集積回路の外部に実装し
なければならず、回路の小型化ができないという問題が
あった。
高精度の外付けの抵抗を半導体集積回路の外部に実装し
なければならず、回路の小型化ができないという問題が
あった。
本発明は上記の点に鑑みなされたもので、遮断周波数を
決定する抵抗を半導体集積回路内部に形成して回路を小
型化するフィルタ回路を提供することを目的とする。
決定する抵抗を半導体集積回路内部に形成して回路を小
型化するフィルタ回路を提供することを目的とする。
第１図は本発明回路の原理図を示す。
同図中、複数の入力信号選択回路１０１〜１０、夫々は
端子１１．〜１１．．夫々より同一の入力信号を供給さ
れており、また端子１２．〜１２゜夫々よりの選択信号
で選択された単一の回路だけか入力信号を取出し出力す
る。
端子１１．〜１１．．夫々より同一の入力信号を供給さ
れており、また端子１２．〜１２゜夫々よりの選択信号
で選択された単一の回路だけか入力信号を取出し出力す
る。
複数の増幅器１３．〜１３ｎは、複数の入力信号選択回
路ｌＯ□〜１０．夫々で取出した信号を増幅する。
路ｌＯ□〜１０．夫々で取出した信号を増幅する。
フィルタ定数回路１６１は、複数の増幅器のうち初段の
増幅器１３□に接続され、コンデンサ及び抵抗で遮断周
波数を決定する。
増幅器１３□に接続され、コンデンサ及び抵抗で遮断周
波数を決定する。
フィルタ定数補正回路１６．〜１６．は、複数の増幅器
のうち初段以降の増幅器１３□〜１３゜夫々に接続され
、フィルタ定数回路１６．の抵抗に順次直列に接続され
遮断周波数を決定する抵抗値を可変する。
のうち初段以降の増幅器１３□〜１３゜夫々に接続され
、フィルタ定数回路１６．の抵抗に順次直列に接続され
遮断周波数を決定する抵抗値を可変する。
また、ゲイン設定回路１４は増幅器１３．〜１３、夫々
のゲインを設定し、定電流回路１７は増幅器１３．〜１
３．の動作電流を流す。
のゲインを設定し、定電流回路１７は増幅器１３．〜１
３．の動作電流を流す。
ここで、いずれかの入力信号選択回路で取出した信号を
供給される単一の増幅器を動作させて所望の遮断周波数
を得て、端子１８より信号を出力する。
供給される単一の増幅器を動作させて所望の遮断周波数
を得て、端子１８より信号を出力する。
本発明においては、フィルタ定数回路１６．に接続する
フィルタ定数補正回路１．６２〜１６゜の接続数を切換
えることにより遮断周波数を可変する。このため、フィ
ルタ定数回路１６＋の抵抗値の誤差に応じて選択信号に
より単一の入力信号選択回路を選択し、この回路で取出
した信号を供給される単一の増幅器を動作させることに
よりフィルタ定数補正回路の接続数つまり遮断周波数を
可変して、フィルタ定数回路１６１の抵抗値の誤差によ
る遮断周波数の誤差を補正し、所望の遮断周波数を得る
ことができる。
フィルタ定数補正回路１．６２〜１６゜の接続数を切換
えることにより遮断周波数を可変する。このため、フィ
ルタ定数回路１６＋の抵抗値の誤差に応じて選択信号に
より単一の入力信号選択回路を選択し、この回路で取出
した信号を供給される単一の増幅器を動作させることに
よりフィルタ定数補正回路の接続数つまり遮断周波数を
可変して、フィルタ定数回路１６１の抵抗値の誤差によ
る遮断周波数の誤差を補正し、所望の遮断周波数を得る
ことができる。
第２図は本発明回路の一実施例の回路構成図を示す。同
図中、第１図と同一部分には同一符号を付す。
図中、第１図と同一部分には同一符号を付す。
第２図中、入力信号選択回路１０．〜１０１夫々には端
子１１． ＋〜１１゜夫々より同一の差動入力信号ＩＮ
、＊ＩＮが差動入力され、また端子１２、〜１２．より
選択信号ＳＷ、〜ＳＷ、が供給される。この選択信号ｓ
ｗ、−ｓｗｆｉはいずれか一つの信号のみがＨレベルで
他はＬレベルとなる信号で、どの信号かＨレベルである
かは個々の半導体集積回路で異なる。
子１１． ＋〜１１゜夫々より同一の差動入力信号ＩＮ
、＊ＩＮが差動入力され、また端子１２、〜１２．より
選択信号ＳＷ、〜ＳＷ、が供給される。この選択信号ｓ
ｗ、−ｓｗｆｉはいずれか一つの信号のみがＨレベルで
他はＬレベルとなる信号で、どの信号かＨレベルである
かは個々の半導体集積回路で異なる。
入力信号選択回路１０．〜１０．夫々は同一構成であり
、入力信号選択回路１０１においては選択信号ＳＷ１は
拡散抵抗（以下単に「抵抗」という）Ｒ１を介してＮＰ
Ｎ）ランジスタＱ１のベースに供給される。端子１１．
よりの入力信号は抵抗Ｒ２，Ｒ，を介してＮＰＮトラン
ジスタＱ３＋Ｑ４のベースに供給される。トランジスタ
Ｑ、。
、入力信号選択回路１０１においては選択信号ＳＷ１は
拡散抵抗（以下単に「抵抗」という）Ｒ１を介してＮＰ
Ｎ）ランジスタＱ１のベースに供給される。端子１１．
よりの入力信号は抵抗Ｒ２，Ｒ，を介してＮＰＮトラン
ジスタＱ３＋Ｑ４のベースに供給される。トランジスタ
Ｑ、。
Ｑ４のエミッタは抵抗Ｒ３の両端に接続されると共に電
流■。を流す定電流回路に接続され、コレクタは抵抗値
が同一の抵抗Ｒ＝、Ｒ，Ｔ夫々を介して電流供給用のＰ
ＮＰ ）ランジスタＱ２のコレクタに接続されている。
流■。を流す定電流回路に接続され、コレクタは抵抗値
が同一の抵抗Ｒ＝、Ｒ，Ｔ夫々を介して電流供給用のＰ
ＮＰ ）ランジスタＱ２のコレクタに接続されている。
選択信号ＳＷＩのＨレベル時にはトランジスタＱ、、Ｑ
！が導通してトランジスタＱ、、Ｑ、の動作電流が供給
され、差動入力信号ＩＮ、＊ＩＮはトランジスタＱ、、
Ｑ４で２・Ｒｓ ／ Ｒｓ倍に増幅されてトランジスタ
Ｑ３゜Ｑ４のコレクタより増幅器１３１ＯＮＰＮｈラン
ジスタＱ、、、Ｑ、□夫々のベースに供給される。なお
トランジスタＱ、、Ｑ、夫々のコレクタは抵抗Ｒ＊、Ｒ
＊により接地されている。
！が導通してトランジスタＱ、、Ｑ、の動作電流が供給
され、差動入力信号ＩＮ、＊ＩＮはトランジスタＱ、、
Ｑ４で２・Ｒｓ ／ Ｒｓ倍に増幅されてトランジスタ
Ｑ３゜Ｑ４のコレクタより増幅器１３１ＯＮＰＮｈラン
ジスタＱ、、、Ｑ、□夫々のベースに供給される。なお
トランジスタＱ、、Ｑ、夫々のコレクタは抵抗Ｒ＊、Ｒ
＊により接地されている。
ここで、トランジスタＱ、、Ｑ、のコレクタの電圧”Ｉ
Ｉ＋ Ｖｌｚ夫々の直流動作点は、電源電圧Ｖｃｃと
し、トランジスタＱ、の飽和領域の電圧降下をＶ ｃｅ
ｓａｔとすると次式で表わされる。
Ｉ＋ Ｖｌｚ夫々の直流動作点は、電源電圧Ｖｃｃと
し、トランジスタＱ、の飽和領域の電圧降下をＶ ｃｅ
ｓａｔとすると次式で表わされる。
Ｖ、、＝Ｖ、２＝Ｖｃｃ−Ｖｃｅｓａｔ −Ｉｃ
−Ｒｓ−（１）この電圧Ｖ Ｉ Ｉ ＊ Ｖ Ｉ ２は
例えば２．５Ｖ程度に設定する。このとき他の入力信号
選択部１０２〜１０゜夫々は選択信号ＳＷ２〜ＳＷ、か
ＬレベルでトランジスタＱ１〜Ｑ、が遮断され、各入力
信号選択部１０２〜１０．夫々ノ出力電圧Ｖ ２＋＋
Ｖ ２２＋ ”’Ｖ、、、Ｖ、２夫々ハ抵抗Ｒａ、Ｒ，
によってｏｖとなる。
−Ｒｓ−（１）この電圧Ｖ Ｉ Ｉ ＊ Ｖ Ｉ ２は
例えば２．５Ｖ程度に設定する。このとき他の入力信号
選択部１０２〜１０゜夫々は選択信号ＳＷ２〜ＳＷ、か
ＬレベルでトランジスタＱ１〜Ｑ、が遮断され、各入力
信号選択部１０２〜１０．夫々ノ出力電圧Ｖ ２＋＋
Ｖ ２２＋ ”’Ｖ、、、Ｖ、２夫々ハ抵抗Ｒａ、Ｒ，
によってｏｖとなる。
入力信号選択回路１０．〜１０．夫々の出力信号を供給
される増幅器１３．〜１３．夫々のＮＰＮトランジスタ
Ｑｚ＋Ｑ＋ｔ・・・Ｑ ａ Ｉ ＋ Ｑ ｆｉ２の各コ
レクタは出力端子１８に接続されると共に、ゲイン設定
回路１４の抵抗ＲＣ１，ＲＣ２夫々を介して電源電圧Ｖ
ｃｃを印加されている。トランジスタＱＱ １１夫々の
エミッタにはフィルタ定数回路１６の抵抗ＲＥｌｆ ｒ
Ｒ□２の一端が接続され、抵抗Ｒｘ＋＋＋Ｒｅ＋ｚの
他端はコンデンサＣの両端に接続されている。上記抵抗
ＲＥｌｌｌＲｗ＋２の一端にはフィルタ定数補正回路１
６２の抵抗Ｒ２２ＲＫ２！夫々の一端が接続され、この
抵抗Ｒ１ｔＲ６２２と直列にフィルタ定数補正回路１６
３〜１６゜夫々の抵抗Ｒｘｉ＋ ＋ Ｒｓｓｘ 〜Ｒ１
！ｓｌ ＋Ｒ８，２が順次直列に接続されており、抵抗
Ｒ８゜１゜ＲＥ ｔ ２の他端は定電流Ｉｃｅを流す定
電流回路１７に接続され、各電流源１ｃｃは電源電圧Ｖ
ｅｅを印加されている。増幅器１３２〜１３．夫々のト
ランジスタＱ ＊ ｌ ！ Ｑ ＊ ２〜Ｑ ａｌ＋
Ｑ１１□夫々のエミッタはフィルタ定数補正回路１６
２〜１６．夫々の抵抗Ｒｔｚ＋ ＋ Ｒｍｔ＊ 〜Ｒｔ
＋＋＋ ｌ Ｒｘｅｚ夫々の他端つまり定電流回路１７
側に接続されている。
される増幅器１３．〜１３．夫々のＮＰＮトランジスタ
Ｑｚ＋Ｑ＋ｔ・・・Ｑ ａ Ｉ ＋ Ｑ ｆｉ２の各コ
レクタは出力端子１８に接続されると共に、ゲイン設定
回路１４の抵抗ＲＣ１，ＲＣ２夫々を介して電源電圧Ｖ
ｃｃを印加されている。トランジスタＱＱ １１夫々の
エミッタにはフィルタ定数回路１６の抵抗ＲＥｌｆ ｒ
Ｒ□２の一端が接続され、抵抗Ｒｘ＋＋＋Ｒｅ＋ｚの
他端はコンデンサＣの両端に接続されている。上記抵抗
ＲＥｌｌｌＲｗ＋２の一端にはフィルタ定数補正回路１
６２の抵抗Ｒ２２ＲＫ２！夫々の一端が接続され、この
抵抗Ｒ１ｔＲ６２２と直列にフィルタ定数補正回路１６
３〜１６゜夫々の抵抗Ｒｘｉ＋ ＋ Ｒｓｓｘ 〜Ｒ１
！ｓｌ ＋Ｒ８，２が順次直列に接続されており、抵抗
Ｒ８゜１゜ＲＥ ｔ ２の他端は定電流Ｉｃｅを流す定
電流回路１７に接続され、各電流源１ｃｃは電源電圧Ｖ
ｅｅを印加されている。増幅器１３２〜１３．夫々のト
ランジスタＱ ＊ ｌ ！ Ｑ ＊ ２〜Ｑ ａｌ＋
Ｑ１１□夫々のエミッタはフィルタ定数補正回路１６
２〜１６．夫々の抵抗Ｒｔｚ＋ ＋ Ｒｍｔ＊ 〜Ｒｔ
＋＋＋ ｌ Ｒｘｅｚ夫々の他端つまり定電流回路１７
側に接続されている。
フィルタ定数回路１６＋の抵抗ＲＥＩＩ ＋ Ｒｇ１２
は、半導体集積回路内に拡散抵抗を形成して最大抵抗誤
差率（例えば＋３０％）のときコンデンサＣとで決定さ
れる遮断周波数１／２πＣ（Ｒｌｚ 十Ｒ，，，）が所
望の値となるような抵抗値とされており、フィルタ定数
補正回路１６□〜１６．の抵抗Ｒｗ２＋ ＋ Ｒｉｚ＊
”’Ｒ１ｍ１ ＋ Ｒｇｎ２は、半導体集積回路内に
拡散抵抗を形成して最小抵抗誤差率（例えば−３０％）
のときコンデンサＣとで決定される遮断周波数１／２π
Ｃ（Ｒｉ＋＋ ＋ Ｒｅｆｔ 十Ｒア２．＋Ｒア２．＋
・・・十Ｒｉｓｌ ＋Ｒｔ６ｘ ）が所望の値となるよ
うな抵抗値とされている。
は、半導体集積回路内に拡散抵抗を形成して最大抵抗誤
差率（例えば＋３０％）のときコンデンサＣとで決定さ
れる遮断周波数１／２πＣ（Ｒｌｚ 十Ｒ，，，）が所
望の値となるような抵抗値とされており、フィルタ定数
補正回路１６□〜１６．の抵抗Ｒｗ２＋ ＋ Ｒｉｚ＊
”’Ｒ１ｍ１ ＋ Ｒｇｎ２は、半導体集積回路内に
拡散抵抗を形成して最小抵抗誤差率（例えば−３０％）
のときコンデンサＣとで決定される遮断周波数１／２π
Ｃ（Ｒｉ＋＋ ＋ Ｒｅｆｔ 十Ｒア２．＋Ｒア２．＋
・・・十Ｒｉｓｌ ＋Ｒｔ６ｘ ）が所望の値となるよ
うな抵抗値とされている。
上記入力信号選択回路１０．を選択したとき、その出力
電圧Ｖ ｌ ｌ ＋ Ｖ Ｉ ２は増幅器１３１及びゲ
イン設定回路１４及びフィルタ定数設定回路１６□及び
定電流回路１７て構成される差動増幅形の高域透過型フ
ィルタ回路で増幅され、端子１８より差動出力信号ＯＵ
Ｔ、＊ＯＵＴとして出力される。
電圧Ｖ ｌ ｌ ＋ Ｖ Ｉ ２は増幅器１３１及びゲ
イン設定回路１４及びフィルタ定数設定回路１６□及び
定電流回路１７て構成される差動増幅形の高域透過型フ
ィルタ回路で増幅され、端子１８より差動出力信号ＯＵ
Ｔ、＊ＯＵＴとして出力される。
出力信号ＯＵＴ、＊ＯＵＴの直流動作点は定電流Ｉｃｅ
と抵抗Ｒｃｌ＋ Ｒｅ！とにより、Ｖｃｃ−Ｒｃ＋・Ｉ
ｃｃ、 Ｖｃｃ−Ｒｃｚ・Ｉｃｃと表わされ、約４ｖと
されている。
と抵抗Ｒｃｌ＋ Ｒｅ！とにより、Ｖｃｃ−Ｒｃ＋・Ｉ
ｃｃ、 Ｖｃｃ−Ｒｃｚ・Ｉｃｃと表わされ、約４ｖと
されている。
このとき他の増幅器１３ｔ〜１３．のトランジスタのエ
ミッタの電圧例えばＶ ＠ＩＩＩ Ｔ Ｖａｓｔは以下
のように表わされる。
ミッタの電圧例えばＶ ＠ＩＩＩ Ｔ Ｖａｓｔは以下
のように表わされる。
Ｖ ＠Ｉｌｌ ” Ｖ ａｔ！
＝Ｖ、ｚ −Ｉ ＣＣ（Ｒ１２＋ ＋Ｒｔ＊＋ ＋−＋
Ｒ□＋ ） ＃Ｖ−＋＋ ＝１．８ Ｖまた、入力信号
選択部１０２〜１０３夫々の出力Ｎ圧Ｖ＊ｒ、Ｖ！！、
−Ｖ−＋、ｖ、、２夫々はＯｖであるため他の増幅器１
３．〜１３．の各トランジスタは全て遮断される。
Ｒ□＋ ） ＃Ｖ−＋＋ ＝１．８ Ｖまた、入力信号
選択部１０２〜１０３夫々の出力Ｎ圧Ｖ＊ｒ、Ｖ！！、
−Ｖ−＋、ｖ、、２夫々はＯｖであるため他の増幅器１
３．〜１３．の各トランジスタは全て遮断される。
また、入力信号選択回路１０．を選択する場合、その出
力電圧Ｖ −＋ 、Ｖ −＊ ＝ ２．５ Ｖで他の全
ての入力信号選択部の出力電圧はＯｖであり、他の増幅
器のトランジスタのエミッタ電圧、例えばｖ、。
力電圧Ｖ −＋ 、Ｖ −＊ ＝ ２．５ Ｖで他の全
ての入力信号選択部の出力電圧はＯｖであり、他の増幅
器のトランジスタのエミッタ電圧、例えばｖ、。
■、３．は以下のように表わされる。
ｖ４３． ＝Ｖ・！！
＝Ｖ、、＋ ＋ Ｉｃｅ （Ｒｚ、＋ ＋−＋Ｒ，４１
）’＝、Ｖ、、＝ｔ、ｓ Ｖ また、電圧Ｖ Ｉ Ｉｎ Ｖ １１ ”・Ｖ Ｌｍ−１
） Ｉｔ Ｖ ｆ＋−＋） ＊夫々はＯｖであるため、
他の増幅器１３＋〜１３、−＋の各トランジスタは全て
遮断される。
）’＝、Ｖ、、＝ｔ、ｓ Ｖ また、電圧Ｖ Ｉ Ｉｎ Ｖ １１ ”・Ｖ Ｌｍ−１
） Ｉｔ Ｖ ｆ＋−＋） ＊夫々はＯｖであるため、
他の増幅器１３＋〜１３、−＋の各トランジスタは全て
遮断される。
増幅器１３゜で信号が増幅されるときトランジスタＱｍ
ｌのエミッタのインピーダンスＺ２はフィルタ定数回路
ｔ６．にフィルタ定数補正回路１６１〜１６．を加えて
次式で表わされる。
ｌのエミッタのインピーダンスＺ２はフィルタ定数回路
ｔ６．にフィルタ定数補正回路１６１〜１６．を加えて
次式で表わされる。
Ｚｔ ＝Ｒｘ＋＋ ＋Ｒｘｔ＋ ＋−＋Ｒｔ−ｒ＋ｊω
Ｃ／２ このように、フィルタ定数回路１６、に接続するフィル
タ定数補正回路１６□〜１６１の接続数を切換えること
により遮断周波数を可変する。このため、フィルタ定数
回路１６１の抵抗値の誤差に応じて選択信号により単一
の入力信号選択回路を選択し、この回路で取出した信号
を供給される単一の増幅器を動作させることによりフィ
ルタ定数補正回路の接続数つまり遮断周波数を可変して
、フィルタ定数回路１６．の抵抗値の誤差による遮断周
波数の誤差を補正し、所望の遮断周波数を得ることかで
きる。
Ｃ／２ このように、フィルタ定数回路１６、に接続するフィル
タ定数補正回路１６□〜１６１の接続数を切換えること
により遮断周波数を可変する。このため、フィルタ定数
回路１６１の抵抗値の誤差に応じて選択信号により単一
の入力信号選択回路を選択し、この回路で取出した信号
を供給される単一の増幅器を動作させることによりフィ
ルタ定数補正回路の接続数つまり遮断周波数を可変して
、フィルタ定数回路１６．の抵抗値の誤差による遮断周
波数の誤差を補正し、所望の遮断周波数を得ることかで
きる。
これによって、遮断周波数を決定する抵抗を半導体集積
回路の外部に外付けする必要がなくなり、回路を小型化
できる。
回路の外部に外付けする必要がなくなり、回路を小型化
できる。
上述の如く、本発明のフィルタ回路によれば、遮断周波
数を決定する抵抗を半導体集積回路内部に形成して回路
を小型化でき、実用上きわめて有用である。
数を決定する抵抗を半導体集積回路内部に形成して回路
を小型化でき、実用上きわめて有用である。
第１図は本発明回路の原理図、
第２図は本発明回路の一実施例の回路構成図である。
図において、
１０１〜１０゜は入力信号選択回路、
１３＋〜１３．は増幅器、
１４はゲイン設定回路、
１６、はフィルタ定数回路、
１６□〜１６．はフィルタ定数補正回路、１７は定電流
回路 を示す。 特許出願人 富 士 通 株式会社 代 理 人
回路 を示す。 特許出願人 富 士 通 株式会社 代 理 人
Claims (1)
- 【特許請求の範囲】 同一の入力信号を供給され、選択信号で選択された単一
の回路だけが該入力信号を取出し出力する複数の入力信
号選択回路（１０＿１〜１０＿ｎ）と、該複数の入力信
号選択回路（１０＿１〜１０＿ｎ）夫々で取出した信号
を増幅する複数の増幅器（１３＿１〜１３＿ｎ）と、 該複数の増幅器のうち初段の増幅器（１３＿１）に接続
され、コンデンサ及び抵抗で遮断周波数を決定するフィ
ルタ定数回路（１６＿１）と、該複数の増幅器のうち初
段以降の増幅器 （１３＿２〜１３＿ｎ）夫々に接続され、該フィルタ定
数回路（１６＿１）の抵抗に順次直列に接続され遮断周
波数を決定する抵抗値を可変するフィルタ定数補正回路
（１６＿２〜１６＿ｎ）とを有し、いずれかの入力信号
選択回路で取出した信号を供給される単一の増幅器を動
作させて所望の遮断周波数を得ることを特徴とするフィ
ルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12954190A JPH0423607A (ja) | 1990-05-18 | 1990-05-18 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12954190A JPH0423607A (ja) | 1990-05-18 | 1990-05-18 | フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423607A true JPH0423607A (ja) | 1992-01-28 |
Family
ID=15012077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12954190A Pending JPH0423607A (ja) | 1990-05-18 | 1990-05-18 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423607A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995004401A1 (fr) * | 1993-07-27 | 1995-02-09 | Fujitsu Limited | Circuit filtrant |
| US5751185A (en) * | 1993-07-27 | 1998-05-12 | Fujitsu Limited | Low pass filter circuit utilizing transistors as inductive elements |
-
1990
- 1990-05-18 JP JP12954190A patent/JPH0423607A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995004401A1 (fr) * | 1993-07-27 | 1995-02-09 | Fujitsu Limited | Circuit filtrant |
| US5751185A (en) * | 1993-07-27 | 1998-05-12 | Fujitsu Limited | Low pass filter circuit utilizing transistors as inductive elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736899A (en) | Fully differential voltage controlled operational transconductance amplifier | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| JP3248954B2 (ja) | サンプル−ホールド回路 | |
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| US4172238A (en) | Differential amplifiers | |
| EP0131340B1 (en) | Current stabilising circuit | |
| JP2517601B2 (ja) | 周期信号の基準レベル調整回路 | |
| EP0732807B1 (en) | Controllable filter arrangement | |
| JPH0423607A (ja) | フィルタ回路 | |
| US4853651A (en) | Delay circuit with all-pass network | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JP3080488B2 (ja) | 差動増幅器 | |
| US4675616A (en) | Second order all pass network | |
| JPH03255711A (ja) | 中間周波増幅回路 | |
| US7348850B2 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| JP4210873B2 (ja) | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 | |
| JP3455063B2 (ja) | 可変利得増幅器 | |
| JP2004007706A (ja) | 可変電流分割回路 | |
| JP3308596B2 (ja) | 差動増幅器およびこれを用いたフィルタ | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPH0541618A (ja) | 直流オフセツトの補正回路 | |
| JPH04180405A (ja) | フィルタ回路 | |
| JPH04360290A (ja) | アナログ乗算器 |