JP3308596B2 - 差動増幅器およびこれを用いたフィルタ - Google Patents
差動増幅器およびこれを用いたフィルタInfo
- Publication number
- JP3308596B2 JP3308596B2 JP22427892A JP22427892A JP3308596B2 JP 3308596 B2 JP3308596 B2 JP 3308596B2 JP 22427892 A JP22427892 A JP 22427892A JP 22427892 A JP22427892 A JP 22427892A JP 3308596 B2 JP3308596 B2 JP 3308596B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- differential amplifier
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はダイレクトコンバージョ
ン方式の受信回路におけるローパスフィルタ等に使用さ
れる差動増幅器に関するものである。
ン方式の受信回路におけるローパスフィルタ等に使用さ
れる差動増幅器に関するものである。
【０００２】
【従来の技術】ダイレクトコンバージョン方式による受
信回路を説明するためのブロック図を図９に示す。
信回路を説明するためのブロック図を図９に示す。
【０００３】まず、ミキサー９３には局部発振器９９か
らｆc と等しい周波数の信号を供給し、ミキサー９６に
は９０度移相器９Ａからｆc と等しい周波数の信号を供
給する。これにより、アンテナ９１から受信した搬送波
周波数がｆc のＦＳＫ信号を、ＲＦ増幅器９２を通して
ミキサー９３，９６で受け、互いに９０度の位相差をも
ったｆc と等しい周波数の信号を用いて各ミキサ回路９
３，９６で検波する。さらに、ローパスフィルタ９４，
９７により隣接するチャネルの信号成分を抑圧して、コ
ンパレータ９５，９８によって波形整形を行った後にＤ
フリップフロップ９Ｂによって復調する。そして、最終
的に増幅器９Ｃから復調データ信号を出力する。
らｆc と等しい周波数の信号を供給し、ミキサー９６に
は９０度移相器９Ａからｆc と等しい周波数の信号を供
給する。これにより、アンテナ９１から受信した搬送波
周波数がｆc のＦＳＫ信号を、ＲＦ増幅器９２を通して
ミキサー９３，９６で受け、互いに９０度の位相差をも
ったｆc と等しい周波数の信号を用いて各ミキサ回路９
３，９６で検波する。さらに、ローパスフィルタ９４，
９７により隣接するチャネルの信号成分を抑圧して、コ
ンパレータ９５，９８によって波形整形を行った後にＤ
フリップフロップ９Ｂによって復調する。そして、最終
的に増幅器９Ｃから復調データ信号を出力する。
【０００４】このダイレクトコンバージョン方式は、ス
ーパヘテロダイン方式のように高周波で狭帯域のバンド
パスフィルタを必要とせず、ローパスフィルタ９４，９
７に対しては厳しい精度を要求されないため、ＩＣ化に
適している。
ーパヘテロダイン方式のように高周波で狭帯域のバンド
パスフィルタを必要とせず、ローパスフィルタ９４，９
７に対しては厳しい精度を要求されないため、ＩＣ化に
適している。
【０００５】ここで、文献１：R.C.French 『A High T
echnology VHF Radio Paging Receiveｒ』,Proc.Intern
ational Conference on Mobile Radio Systems and Tec
hniques pp.11-15のp.14-Fig.4に記載されているＩＣ化
したページャーの受信回路システムを図１０に示す。
echnology VHF Radio Paging Receiveｒ』,Proc.Intern
ational Conference on Mobile Radio Systems and Tec
hniques pp.11-15のp.14-Fig.4に記載されているＩＣ化
したページャーの受信回路システムを図１０に示す。
【０００６】この図において、ローパスフィルタ９４，
９７はジャイレータフィルタ（ＧＦ：Gyrator Filter）
を備えており、このジャイレータフィルタはアクティブ
フィルタから構成される。ページャーは、その小形化の
要求から、そのチャネル選択用のアクティブフィルタを
ＩＣ化する場合、容量をＩＣ内蔵しなければＩＣ化する
意味があまりない。このフィルタをＩＣ化した例とし
て、文献２：D.W.H.Calder『Ａudio Frequency Gyrator
Filters for an Integrated Radio Paging Receiver』
IEE Conference,York,England,10-13th September 19
84. に５次の楕円形のローパスフィルタが示されてい
る。
９７はジャイレータフィルタ（ＧＦ：Gyrator Filter）
を備えており、このジャイレータフィルタはアクティブ
フィルタから構成される。ページャーは、その小形化の
要求から、そのチャネル選択用のアクティブフィルタを
ＩＣ化する場合、容量をＩＣ内蔵しなければＩＣ化する
意味があまりない。このフィルタをＩＣ化した例とし
て、文献２：D.W.H.Calder『Ａudio Frequency Gyrator
Filters for an Integrated Radio Paging Receiver』
IEE Conference,York,England,10-13th September 19
84. に５次の楕円形のローパスフィルタが示されてい
る。
【０００７】図１１に、フィルタの基本構成要素である
差動増幅回路を用いた電圧制御電流源（以下、ＶＣＣＳ
と略す。）を示す。フィルタの遮断周波数ｆ0 は、差動
増幅回路のトランスコンダクタンスＧｍと負荷容量Ｃと
の比Ｇｍ／（２π・Ｃ）で決められる。ＩＣに内蔵でき
る総容量値は標準的なプロセスでは、チップ面積の制限
から精々１０００ｐＦ程度が限界である。容量値が小さ
いため回路のインピーダンスが２００ｋΩと高い値に設
定されている。フィルタの雑音電圧は容量値の平方根に
ほぼ反比例するので（文献３：『Ｈigh-Frequency CMOS
Continuous-Time Filteｒ』IEEE Journal OF Solide-S
tate Circuits,Vol.sc-19,no.6 December 1984 p944 の
（２０）式を参照）、容量値が小さいと大きな雑音電圧
が出力されるため、ミキサー回路から出力された信号
を、フィルタの等価入力換算雑音より大きい値に増幅し
てアクティブフィルタに入力する回路が必要になる。こ
の増幅回路は受信感度を高くするためには低雑音でなけ
ればならず、隣接チャネルの信号に対する抑圧比を高く
するためには低歪みであることが求められる。また、ペ
ージャーは小型の電池で動作させる都合上、出来る限り
低電圧、低電流であることが望まれる。信号レベルが高
い隣接チャネルの信号を抑圧して所望波を受信しようと
した場合、増幅回路を隣接チャネルの信号が通過する
と、信号振幅が大きくなり過ぎる。そのため、増幅回路
は、受信信号のみ増幅し、隣接する信号を減衰させる前
置フィルタ１００（ａ），１００（ｂ）を備える必要が
ある。
差動増幅回路を用いた電圧制御電流源（以下、ＶＣＣＳ
と略す。）を示す。フィルタの遮断周波数ｆ0 は、差動
増幅回路のトランスコンダクタンスＧｍと負荷容量Ｃと
の比Ｇｍ／（２π・Ｃ）で決められる。ＩＣに内蔵でき
る総容量値は標準的なプロセスでは、チップ面積の制限
から精々１０００ｐＦ程度が限界である。容量値が小さ
いため回路のインピーダンスが２００ｋΩと高い値に設
定されている。フィルタの雑音電圧は容量値の平方根に
ほぼ反比例するので（文献３：『Ｈigh-Frequency CMOS
Continuous-Time Filteｒ』IEEE Journal OF Solide-S
tate Circuits,Vol.sc-19,no.6 December 1984 p944 の
（２０）式を参照）、容量値が小さいと大きな雑音電圧
が出力されるため、ミキサー回路から出力された信号
を、フィルタの等価入力換算雑音より大きい値に増幅し
てアクティブフィルタに入力する回路が必要になる。こ
の増幅回路は受信感度を高くするためには低雑音でなけ
ればならず、隣接チャネルの信号に対する抑圧比を高く
するためには低歪みであることが求められる。また、ペ
ージャーは小型の電池で動作させる都合上、出来る限り
低電圧、低電流であることが望まれる。信号レベルが高
い隣接チャネルの信号を抑圧して所望波を受信しようと
した場合、増幅回路を隣接チャネルの信号が通過する
と、信号振幅が大きくなり過ぎる。そのため、増幅回路
は、受信信号のみ増幅し、隣接する信号を減衰させる前
置フィルタ１００（ａ），１００（ｂ）を備える必要が
ある。
【０００８】しかし、この場合の前置フィルタに用いる
容量は、ノイズを低い値に抑える必要上から回路のイン
ピーダンスを下げるために大きな容量値を必要とする。
この場合、ＩＣに内蔵できる単位面積あたりの容量値の
大きいプロセスを用いるか、またはそのようなプロセス
がないときにはＩＣへの内蔵ができないので、外付けす
る必要がある。後者の場合にはＩＣのピン数増加による
パッケージの大型化、外付け部品の増加が小形化の妨げ
になり、さらにコストアップを招く。以上述べたよう
に、この前置フィルタ１００（ａ），１００（ｂ）は、
ＩＣのピン数増加、外付け部品の増加、消費電流の増加
を招き、ＩＣ化した利点を半減させることとなる。
容量は、ノイズを低い値に抑える必要上から回路のイン
ピーダンスを下げるために大きな容量値を必要とする。
この場合、ＩＣに内蔵できる単位面積あたりの容量値の
大きいプロセスを用いるか、またはそのようなプロセス
がないときにはＩＣへの内蔵ができないので、外付けす
る必要がある。後者の場合にはＩＣのピン数増加による
パッケージの大型化、外付け部品の増加が小形化の妨げ
になり、さらにコストアップを招く。以上述べたよう
に、この前置フィルタ１００（ａ），１００（ｂ）は、
ＩＣのピン数増加、外付け部品の増加、消費電流の増加
を招き、ＩＣ化した利点を半減させることとなる。
【０００９】文献４：『Ｒealization of a 1-V Active
Filter Using a Linearization Technique Employing
Plurality of Emitter-Coupled Pairs』 IEEE Journal
ofSolide-State Circuits, Vol.26, no.7 July 1991 p
p.937-945のFig.3 は、文献２の線形化された差動増幅
器よりも線形性を高めたもので、従来例（文献２）では
約５０ｍＶppであった線形範囲を約１００ｍＶppまで拡
大したので、歪みの少ない増幅が可能である。ところ
が、線形範囲を拡大した代償として、トランジスタのエ
ミッタ面積比が、１：１３．４と大きくなっている。カ
ットオフ周波数：ｆ0 ＝９ｋＨｚ、回路のインピーダン
ス４００ｋΩの時、最小サイズトランジスタ１個あたり
の電流が１２ｎＡ（p941）と極めて小さい値になるの
で、用いるプロセスは、この電流値まで電流増幅率βが
低下しないプロセスに限られ、プロセスの選択幅が大き
く制限されることとなっている。
Filter Using a Linearization Technique Employing
Plurality of Emitter-Coupled Pairs』 IEEE Journal
ofSolide-State Circuits, Vol.26, no.7 July 1991 p
p.937-945のFig.3 は、文献２の線形化された差動増幅
器よりも線形性を高めたもので、従来例（文献２）では
約５０ｍＶppであった線形範囲を約１００ｍＶppまで拡
大したので、歪みの少ない増幅が可能である。ところ
が、線形範囲を拡大した代償として、トランジスタのエ
ミッタ面積比が、１：１３．４と大きくなっている。カ
ットオフ周波数：ｆ0 ＝９ｋＨｚ、回路のインピーダン
ス４００ｋΩの時、最小サイズトランジスタ１個あたり
の電流が１２ｎＡ（p941）と極めて小さい値になるの
で、用いるプロセスは、この電流値まで電流増幅率βが
低下しないプロセスに限られ、プロセスの選択幅が大き
く制限されることとなっている。
【００１０】
【発明が解決しようとする課題】以上のように、上記シ
ステム構成において前置フィルタがあるとＩＣのピン数
増加、消費電力の増加、外付け部品によるコストアップ
を招くため、前置フィルタを用いないか、あるいは出来
る限り利得の小さいもので済ますようにアクティブフィ
ルタの雑音をＩＣ内蔵容量の値を増加させずに実現する
必要がある。
ステム構成において前置フィルタがあるとＩＣのピン数
増加、消費電力の増加、外付け部品によるコストアップ
を招くため、前置フィルタを用いないか、あるいは出来
る限り利得の小さいもので済ますようにアクティブフィ
ルタの雑音をＩＣ内蔵容量の値を増加させずに実現する
必要がある。
【００１１】また、プロセスの選択幅の制限を避けるた
め、線形性の良好な差動増幅器を用いた場合でも最小サ
イズのトランジスタ１個あたりの動作電流が極端に小さ
くならないようにする必要がある。
め、線形性の良好な差動増幅器を用いた場合でも最小サ
イズのトランジスタ１個あたりの動作電流が極端に小さ
くならないようにする必要がある。
【００１２】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは前置フィ
ルタの設置や内蔵容量の大形化を要することなく雑音低
減を図ることができるとともに、最小サイズのトランジ
スタの動作電流を極端に小さくすることなくエミッタカ
ップルドペアにおけるトランジスタサイズ比を大きく設
定できる差動増幅器を提供することにある。
みてなされたもので、その目的とするところは前置フィ
ルタの設置や内蔵容量の大形化を要することなく雑音低
減を図ることができるとともに、最小サイズのトランジ
スタの動作電流を極端に小さくすることなくエミッタカ
ップルドペアにおけるトランジスタサイズ比を大きく設
定できる差動増幅器を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の基本構成に係る差動増幅器は、１ま
たは複数のエミッタカップルドペアを並列接続し、その
コレクタ電流を加算してなる差動増幅回路と、前記差動
増幅回路のコレクタ電流を入力し、この入力電流をｎ対
１（ｎ＞１）の比で減衰させることにより、入力電流よ
りも出力電流を小さくして出力するカレントミラー回路
と、を備えることを特徴としている。上記第１の基本構
成において、前記カレントミラー回路の入力トランジス
タおよび出力トランジスタはバイポーラトランジスタで
あり、前記入力トランジスタのエミッタと固定電位との
間の第１の抵抗器と、前記出力トランジスタのエミッタ
と前記固定電位との間の第２の抵抗器とをさらに備え、
前記第２の抵抗器の抵抗値は、前記第１の抵抗器の抵抗
値のｎ倍（ｎ＞１）であっても良い。さらに、上記の構
成において、前記入力トランジスタのエミッタ面積は、
前記出力トランジスタのエミッタ面積のｎ倍（ｎ＞１）
であっても良い。また、上記第１の基本構成において、
前記カレントミラー回路の入力トランジスタおよび出力
トランジスタはＭＯＳトランジスタであり、前記入力ト
ランジスタのＷ1 ／Ｌ1 （ゲート幅／チャネル長）は前
記出力トランジスタのｎ倍（ｎ＞１）のＷ1 ／Ｌ1 （ゲ
ート幅／チャネル長）の値を有するように設定されて、
入力された前記差動増幅器の前記コレクタ電流を１／ｎ
（ｎ＞１）に減衰させて出力しても良い。また、本発明
の第２の基本構成に係る差動増幅器を用いたフィルタ
は、複数段の差動増幅器と、各段の差動増幅器の少なく
とも一方側の差動出力を前段の差動入力の一方にそれぞ
れ帰還する帰還回路と、各段の差動増幅回路の出力に接
続された容量と、を備える差動増幅器を用いたフィルタ
において、前記各段の差動増幅器は、１または複数のエ
ミッタカップルドペアを並列接続し、そのコレクタ電流
を加算してなる差動増幅回路と、前記差動増幅回路のコ
レクタ電流を入力し、この入力電流をｎ対１（ｎ＞１）
の比で減衰させることにより、入力電流よりも出力電流
を小さくして出力するカレントミラー回路と、をそれぞ
れ備えることを特徴としている。
め、本発明の第１の基本構成に係る差動増幅器は、１ま
たは複数のエミッタカップルドペアを並列接続し、その
コレクタ電流を加算してなる差動増幅回路と、前記差動
増幅回路のコレクタ電流を入力し、この入力電流をｎ対
１（ｎ＞１）の比で減衰させることにより、入力電流よ
りも出力電流を小さくして出力するカレントミラー回路
と、を備えることを特徴としている。上記第１の基本構
成において、前記カレントミラー回路の入力トランジス
タおよび出力トランジスタはバイポーラトランジスタで
あり、前記入力トランジスタのエミッタと固定電位との
間の第１の抵抗器と、前記出力トランジスタのエミッタ
と前記固定電位との間の第２の抵抗器とをさらに備え、
前記第２の抵抗器の抵抗値は、前記第１の抵抗器の抵抗
値のｎ倍（ｎ＞１）であっても良い。さらに、上記の構
成において、前記入力トランジスタのエミッタ面積は、
前記出力トランジスタのエミッタ面積のｎ倍（ｎ＞１）
であっても良い。また、上記第１の基本構成において、
前記カレントミラー回路の入力トランジスタおよび出力
トランジスタはＭＯＳトランジスタであり、前記入力ト
ランジスタのＷ1 ／Ｌ1 （ゲート幅／チャネル長）は前
記出力トランジスタのｎ倍（ｎ＞１）のＷ1 ／Ｌ1 （ゲ
ート幅／チャネル長）の値を有するように設定されて、
入力された前記差動増幅器の前記コレクタ電流を１／ｎ
（ｎ＞１）に減衰させて出力しても良い。また、本発明
の第２の基本構成に係る差動増幅器を用いたフィルタ
は、複数段の差動増幅器と、各段の差動増幅器の少なく
とも一方側の差動出力を前段の差動入力の一方にそれぞ
れ帰還する帰還回路と、各段の差動増幅回路の出力に接
続された容量と、を備える差動増幅器を用いたフィルタ
において、前記各段の差動増幅器は、１または複数のエ
ミッタカップルドペアを並列接続し、そのコレクタ電流
を加算してなる差動増幅回路と、前記差動増幅回路のコ
レクタ電流を入力し、この入力電流をｎ対１（ｎ＞１）
の比で減衰させることにより、入力電流よりも出力電流
を小さくして出力するカレントミラー回路と、をそれぞ
れ備えることを特徴としている。
【００１４】差動増幅回路を構成するエミッタカップル
ドペアには入力信号に直流オフセットを与えることで線
形範囲の拡大を図ることができる。
ドペアには入力信号に直流オフセットを与えることで線
形範囲の拡大を図ることができる。
【００１５】この直流オフセットの設定は、エミッタカ
ップルドペアの一方のトランジスタの入力端に電池を接
続することにより実現することができる。
ップルドペアの一方のトランジスタの入力端に電池を接
続することにより実現することができる。
【００１６】あるいは、エミッタカップルドペアを構成
するトランジスタのエミッタにサイズ比を設定すること
によっても可能である。
するトランジスタのエミッタにサイズ比を設定すること
によっても可能である。
【００１７】次に、カレントミラー回路を構成するトラ
ンジスタはバイポーラ、ＭＯＳを問わない。ただし、バ
イポーラを使用した場合、上記抵抗器としての素子（受
動抵抗素子、能動抵抗素子）を必ず別途に設ける。
ンジスタはバイポーラ、ＭＯＳを問わない。ただし、バ
イポーラを使用した場合、上記抵抗器としての素子（受
動抵抗素子、能動抵抗素子）を必ず別途に設ける。
【００１８】一方、カレントミラー回路をＭＯＳトラン
ジスタで構成する場合には、このトランジスタ自体が抵
抗器としての機能を果たせるため、別途に抵抗素子を接
続する必要はない。
ジスタで構成する場合には、このトランジスタ自体が抵
抗器としての機能を果たせるため、別途に抵抗素子を接
続する必要はない。
【００１９】
【作用】本発明によれば、カレントミラー回路の入力電
流：出力電流をｎ：１（ｎは実数）としたとき、このカ
レントミラー回路によってトランスコンダクタンスＧｍ
が１／ｎに減衰し、カットオフ周波数ｆ0 は、Ｇｍ／ｎ
と容量値Ｃとの比Ｇｍ／（２π・ｎ・Ｃ）となって、従
来技術の１／ｎになる。トランスコンダクタンスが従来
技術のｎ倍のときに従来技術と同じ時定数となるので、
エミッタカップルドペアに流れる電流はｎ倍になり、回
路の等価入力換算雑音電圧が従来技術の１／（ｎ1/2 ）
に低下する。本発明の手法を用いれば、容量値はそのま
まで、フィルタから出力される雑音を１／（ｎ1/2 ）に
低下させることが可能である。
流：出力電流をｎ：１（ｎは実数）としたとき、このカ
レントミラー回路によってトランスコンダクタンスＧｍ
が１／ｎに減衰し、カットオフ周波数ｆ0 は、Ｇｍ／ｎ
と容量値Ｃとの比Ｇｍ／（２π・ｎ・Ｃ）となって、従
来技術の１／ｎになる。トランスコンダクタンスが従来
技術のｎ倍のときに従来技術と同じ時定数となるので、
エミッタカップルドペアに流れる電流はｎ倍になり、回
路の等価入力換算雑音電圧が従来技術の１／（ｎ1/2 ）
に低下する。本発明の手法を用いれば、容量値はそのま
まで、フィルタから出力される雑音を１／（ｎ1/2 ）に
低下させることが可能である。
【００２０】また、エミッタカップルドペアに流れる電
流はｎ倍になるので、文献４、Fig.3 の差動増幅器を用
いても、例えば、ｎ＝１０とすれば、１２ｎ［Ａ］の電
流値が１２０ｎ［Ａ］まで大きくなるので、雑音が低下
する。
流はｎ倍になるので、文献４、Fig.3 の差動増幅器を用
いても、例えば、ｎ＝１０とすれば、１２ｎ［Ａ］の電
流値が１２０ｎ［Ａ］まで大きくなるので、雑音が低下
する。
【００２１】また、カレントミラー回路による消費電流
の増大が懸念されるが、エミッタカップルドペアを線形
化した回路を用いて構成したフィルタは、消費電流が小
さいという長所を持っており、その心配はない。よっ
て、本発明によれば、カレントミラー回路による電流利
得の減衰処理と、エミッタカップルドペアの線形範囲拡
張処理とを併用することで、雑音の小さいアクティブフ
ィルタを少ない消費電流で実現することが可能である。
の増大が懸念されるが、エミッタカップルドペアを線形
化した回路を用いて構成したフィルタは、消費電流が小
さいという長所を持っており、その心配はない。よっ
て、本発明によれば、カレントミラー回路による電流利
得の減衰処理と、エミッタカップルドペアの線形範囲拡
張処理とを併用することで、雑音の小さいアクティブフ
ィルタを少ない消費電流で実現することが可能である。
【００２２】特に、通信の用途では、ｓ／ｎ比だけでは
なく、雑音の絶対値を小さくする必要のある場合があ
り、携帯用の用途では、消費電力が厳しく制限されてい
るので、低電流で、低電圧であることが求められる。こ
の用途に極めて有効な回路構成である。
なく、雑音の絶対値を小さくする必要のある場合があ
り、携帯用の用途では、消費電力が厳しく制限されてい
るので、低電流で、低電圧であることが求められる。こ
の用途に極めて有効な回路構成である。
【００２３】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。
つつ説明する。
【００２４】まず、図１は本発明に係る差動増幅器の構
成を一般化して示すものである。
成を一般化して示すものである。
【００２５】この図において、１０１は差動増幅回路で
あり、この回路１０１は複数のエミッタカップルドペア
から構成されている。図では、その複数組のエミッタカ
ップルドペアのうち、トランジスタＱ11，Ｑ12のペア、
トランジスタＱ13，Ｑ14のペア、トランジスタＱ15，Ｑ
16のペアの３組のみを示しており、以下、その３組につ
いてのみ説明するが、これに限定されるものではない。
あり、この回路１０１は複数のエミッタカップルドペア
から構成されている。図では、その複数組のエミッタカ
ップルドペアのうち、トランジスタＱ11，Ｑ12のペア、
トランジスタＱ13，Ｑ14のペア、トランジスタＱ15，Ｑ
16のペアの３組のみを示しており、以下、その３組につ
いてのみ説明するが、これに限定されるものではない。
【００２６】トランジスタＱ11，Ｑ12のエミッタは電流
値α1 ・ＩEE（α1 は実数）の定電流源ｉ11によってバ
イアスされている。トランジスタＱ11のベースは電池ｖ
11の−端子に接続され、この電池ｖ11の＋端子は＋Ｖin
入力バッファＢ11の出力端に接続されている。トランジ
スタＱ12のベースは−Ｖin入力バッファＢ12の出力端に
接続されている。トランジスタＱ13，Ｑ14のエミッタは
電流値β・ＩEE（βは実数）の定電流源ｉ12によりバイ
アスされている。トランジスタＱ13のベースは＋Ｖin入
力バッファＢ11の出力端に接続され、トランジスタＱ14
のベースは−Ｖin入力バッファＢ12の出力端に接続され
ている。トランジスタＱ15，Ｑ16のエミッタは電流値α
1 ・ＩEEの定電流源ｉ13によりバイアスされている。ト
ランジスタＱ15のベースは＋Ｖin入力バッファＢ11の出
力端に接続されている。トランジスタＱ16のベースは電
池ｖ12の−端子に接続され、この電池ｖ12の＋端子は−
Ｖin入力バッファＢ12の出力端に接続されている。
値α1 ・ＩEE（α1 は実数）の定電流源ｉ11によってバ
イアスされている。トランジスタＱ11のベースは電池ｖ
11の−端子に接続され、この電池ｖ11の＋端子は＋Ｖin
入力バッファＢ11の出力端に接続されている。トランジ
スタＱ12のベースは−Ｖin入力バッファＢ12の出力端に
接続されている。トランジスタＱ13，Ｑ14のエミッタは
電流値β・ＩEE（βは実数）の定電流源ｉ12によりバイ
アスされている。トランジスタＱ13のベースは＋Ｖin入
力バッファＢ11の出力端に接続され、トランジスタＱ14
のベースは−Ｖin入力バッファＢ12の出力端に接続され
ている。トランジスタＱ15，Ｑ16のエミッタは電流値α
1 ・ＩEEの定電流源ｉ13によりバイアスされている。ト
ランジスタＱ15のベースは＋Ｖin入力バッファＢ11の出
力端に接続されている。トランジスタＱ16のベースは電
池ｖ12の−端子に接続され、この電池ｖ12の＋端子は−
Ｖin入力バッファＢ12の出力端に接続されている。
【００２７】電池ｖ11，ｖ12の電圧値はＶ1 であり、こ
れらの電池ｖ11，ｖ12により、トランジスタＱ11，Ｑ12
のベース間、ならびにトランジスタＱ15，Ｑ16のベース
間にはＶ1 の直流オフセットが与えられ、差動増幅回路
１０１の線形範囲の拡張が図られている。
れらの電池ｖ11，ｖ12により、トランジスタＱ11，Ｑ12
のベース間、ならびにトランジスタＱ15，Ｑ16のベース
間にはＶ1 の直流オフセットが与えられ、差動増幅回路
１０１の線形範囲の拡張が図られている。
【００２８】１０２は入力電流よりも出力電流を小さく
するカレントミラー回路であり、このカレントミラー回
路１０２はｐｎｐ型トランジスタＱ17，Ｑ18及びＱ19，
Ｑ1Aのそれぞれからなる２つのカレントミラーを含んで
いる。トランジスタＱ17のコレクタはトランジスタＱ1
2，Ｑ14，Ｑ16のコレクタ電流を入力するように接続さ
れ、トランジスタＱ17のエミッタとＶcc電位との間には
抵抗値Ｒの抵抗器ｒ13が挿入されている。このトランジ
スタＱ17はトランジスタＱ18のｎ倍のエミッタ面積を有
し、このトランジスタＱ18のエミッタとＶcc電位との間
には抵抗値ｎＲの抵抗器ｒ14が挿入されており、同トラ
ンジスタＱ18のコレクタは定電流源ｉ15によりバイアス
されている。この定電流源ｉ15の電流値は、差動増幅回
路１０１の定電流源ｉ11，ｉ12，ｉ13，…の電流値との
兼合いで、（α1 ＋（β／２）＋…）（ＩEE／ｎ）とさ
れる。これらトランジスタＱ17，Ｑ18からなるカレント
ミラーはトランジスタＱ12，Ｑ14，Ｑ16のコレクタ電流
の和の電流を１／ｎ倍にするものとなっている。トラン
ジスタＱ19のコレクタはトランジスタＱ11，Ｑ13，Ｑ15
のコレクタ電流を入力するように接続され、トランジス
タＱ19のエミッタとＶcc電位との間には抵抗値Ｒの抵抗
器ｒ11が挿入されている。このトランジスタＱ19はトラ
ンジスタＱ1Aのｎ倍のエミッタ面積を有し、このトラン
ジスタＱ1AのエミッタとＶcc電位との間には抵抗値ｎＲ
の抵抗器ｒ12が挿入されており、同トランジスタＱ18の
コレクタは定電流源ｉ15によりバイアスされている。こ
の定電流源ｉ14の電流値は、ｉ15と同様に差動増幅回路
１０１の定電流源ｉ11，ｉ12，ｉ13，…の電流値との兼
合いで、（α1 ＋（β／２）＋…）（ＩEE／ｎ）とされ
る。これらトランジスタＱ19，Ｑ1Aからなるカレントミ
ラーはトランジスタＱ11，Ｑ13，Ｑ15のコレクタ電流の
和の電流を１／ｎ倍にするものとなっている。積分器を
構成するための容量は、例えばトランジスタＱ18，Ｑ1A
のコレクタ間に接続されるようになっている。
するカレントミラー回路であり、このカレントミラー回
路１０２はｐｎｐ型トランジスタＱ17，Ｑ18及びＱ19，
Ｑ1Aのそれぞれからなる２つのカレントミラーを含んで
いる。トランジスタＱ17のコレクタはトランジスタＱ1
2，Ｑ14，Ｑ16のコレクタ電流を入力するように接続さ
れ、トランジスタＱ17のエミッタとＶcc電位との間には
抵抗値Ｒの抵抗器ｒ13が挿入されている。このトランジ
スタＱ17はトランジスタＱ18のｎ倍のエミッタ面積を有
し、このトランジスタＱ18のエミッタとＶcc電位との間
には抵抗値ｎＲの抵抗器ｒ14が挿入されており、同トラ
ンジスタＱ18のコレクタは定電流源ｉ15によりバイアス
されている。この定電流源ｉ15の電流値は、差動増幅回
路１０１の定電流源ｉ11，ｉ12，ｉ13，…の電流値との
兼合いで、（α1 ＋（β／２）＋…）（ＩEE／ｎ）とさ
れる。これらトランジスタＱ17，Ｑ18からなるカレント
ミラーはトランジスタＱ12，Ｑ14，Ｑ16のコレクタ電流
の和の電流を１／ｎ倍にするものとなっている。トラン
ジスタＱ19のコレクタはトランジスタＱ11，Ｑ13，Ｑ15
のコレクタ電流を入力するように接続され、トランジス
タＱ19のエミッタとＶcc電位との間には抵抗値Ｒの抵抗
器ｒ11が挿入されている。このトランジスタＱ19はトラ
ンジスタＱ1Aのｎ倍のエミッタ面積を有し、このトラン
ジスタＱ1AのエミッタとＶcc電位との間には抵抗値ｎＲ
の抵抗器ｒ12が挿入されており、同トランジスタＱ18の
コレクタは定電流源ｉ15によりバイアスされている。こ
の定電流源ｉ14の電流値は、ｉ15と同様に差動増幅回路
１０１の定電流源ｉ11，ｉ12，ｉ13，…の電流値との兼
合いで、（α1 ＋（β／２）＋…）（ＩEE／ｎ）とされ
る。これらトランジスタＱ19，Ｑ1Aからなるカレントミ
ラーはトランジスタＱ11，Ｑ13，Ｑ15のコレクタ電流の
和の電流を１／ｎ倍にするものとなっている。積分器を
構成するための容量は、例えばトランジスタＱ18，Ｑ1A
のコレクタ間に接続されるようになっている。
【００２９】したがって、このカレントミラー回路１０
２によってトランスコンダクタンスＧｍが１／ｎに減衰
し、カットオフ周波数ｆ0 は、Ｇｍ／ｎと容量値Ｃとの
間の比Ｇｍ／（２π・ｎ・Ｃ）となって、従来技術の１
／ｎになる。トランスコンダクランスが従来技術のｎ倍
のときに従来技術と同じ時定数となるので、エミッタカ
ップルドペアに流れる電流はｎ倍になり、回路の等価入
力換算雑音電圧は従来技術の１／（ｎ１／２）に低下す
る。本発明の手法を用いれば、容量値はそのままで、フ
ィルタから出力される雑音を１／（ｎ１／２）に低下さ
せることが可能である。
２によってトランスコンダクタンスＧｍが１／ｎに減衰
し、カットオフ周波数ｆ0 は、Ｇｍ／ｎと容量値Ｃとの
間の比Ｇｍ／（２π・ｎ・Ｃ）となって、従来技術の１
／ｎになる。トランスコンダクランスが従来技術のｎ倍
のときに従来技術と同じ時定数となるので、エミッタカ
ップルドペアに流れる電流はｎ倍になり、回路の等価入
力換算雑音電圧は従来技術の１／（ｎ１／２）に低下す
る。本発明の手法を用いれば、容量値はそのままで、フ
ィルタから出力される雑音を１／（ｎ１／２）に低下さ
せることが可能である。
【００３０】また、エミッタカップルドペアに流れる電
流はｎ倍になるので、文献４、Fig.3 の差動増幅器を用
いても、例えば、ｎ＝１０とすれば、１２ｎ［Ａ］の電
流値が１２０ｎ［Ａ］まで大きくなるので、雑音が低下
するばかりでなく、低電流での電流増幅率βの保証範囲
が緩和されるので、プロセスの選択幅が広くなる。
流はｎ倍になるので、文献４、Fig.3 の差動増幅器を用
いても、例えば、ｎ＝１０とすれば、１２ｎ［Ａ］の電
流値が１２０ｎ［Ａ］まで大きくなるので、雑音が低下
するばかりでなく、低電流での電流増幅率βの保証範囲
が緩和されるので、プロセスの選択幅が広くなる。
【００３１】なお、カレントミラー回路１０２により電
流利得を減衰させることによって、容量値を大きくしな
くとも雑音を低下させることができるが、消費電流の増
大が心配される。しかし、エミッタカップルドペアを線
形化した回路を用いて構成したフィルタは、雑音が小さ
く、消費電流が小さいという長所を持っていることか
ら、カレントミラー回路１０２による電流利得の減衰処
理と、エミッタカップルドペアの線形範囲拡張処理とを
併用することにより、雑音の小さなアクティブフィルタ
を少ない消費電流で実現することが可能である。
流利得を減衰させることによって、容量値を大きくしな
くとも雑音を低下させることができるが、消費電流の増
大が心配される。しかし、エミッタカップルドペアを線
形化した回路を用いて構成したフィルタは、雑音が小さ
く、消費電流が小さいという長所を持っていることか
ら、カレントミラー回路１０２による電流利得の減衰処
理と、エミッタカップルドペアの線形範囲拡張処理とを
併用することにより、雑音の小さなアクティブフィルタ
を少ない消費電流で実現することが可能である。
【００３２】すなわち、従来より用いられているエミッ
タカップルドペアを線形化した差動増幅回路を用いた構
成の積分回路によるフィルタは、電源電圧１Ｖまで動作
（文献４）し、Ｇｍが高く少ない電流で高周波のフィル
タを実現できるという特徴がある（文献５：『Ａ 10.7
MHz Continuous-Time Bandpass Filter Bipolar IC』IE
EE Custom Integrated Circuits Conference 1989 25.
2.1-25.2.4)が、線形に動作する電圧範囲が小さいため
に、容量を大きくして雑音を低下させないと、ｓ／ｎ比
を稼げないという欠点があったが、本発明のごときカレ
ントミラー回路と併用して用いると、積分容量を大きく
しなくとも雑音を小さくできるので、ｓ／ｎ比を自由に
決めることが可能になり、適用範囲を大幅に拡大するこ
とができるようになるのである。
タカップルドペアを線形化した差動増幅回路を用いた構
成の積分回路によるフィルタは、電源電圧１Ｖまで動作
（文献４）し、Ｇｍが高く少ない電流で高周波のフィル
タを実現できるという特徴がある（文献５：『Ａ 10.7
MHz Continuous-Time Bandpass Filter Bipolar IC』IE
EE Custom Integrated Circuits Conference 1989 25.
2.1-25.2.4)が、線形に動作する電圧範囲が小さいため
に、容量を大きくして雑音を低下させないと、ｓ／ｎ比
を稼げないという欠点があったが、本発明のごときカレ
ントミラー回路と併用して用いると、積分容量を大きく
しなくとも雑音を小さくできるので、ｓ／ｎ比を自由に
決めることが可能になり、適用範囲を大幅に拡大するこ
とができるようになるのである。
【００３３】ここで、図１の積分回路を用いて、図８の
５次のローパスフィルタを構成したときの雑音電圧につ
きｓｐｉｃｅによるシミュレーションを行った結果につ
いて言うと、まず、ｎ＝１のときには雑音電圧が３４μ
Ｖrms あったが、ｎ＝１０とした場合には雑音電圧が１
５μＶrms まで低下することを確認できた。
５次のローパスフィルタを構成したときの雑音電圧につ
きｓｐｉｃｅによるシミュレーションを行った結果につ
いて言うと、まず、ｎ＝１のときには雑音電圧が３４μ
Ｖrms あったが、ｎ＝１０とした場合には雑音電圧が１
５μＶrms まで低下することを確認できた。
【００３４】次に、図２は本発明の一実施例に係る差動
増幅器の構成を示すものである。
増幅器の構成を示すものである。
【００３５】この図において、２０１は差動増幅回路で
あり、この回路２０１はｎｐｎ型トランジスタＱ21，Ｑ
22、Ｑ23，Ｑ24、Ｑ25，Ｑ26、Ｑ27，Ｑ28からそれぞれ
構成される４組のエミッタカップルドペアからなってい
る。トランジスタＱ21，Ｑ22のエミッタは電流値Ｉ0 の
定電流源ｉ21によってバイアスされ、トランジスタＱ21
のベースは＋Ｖin入力バッファＢ11の出力端に接続さ
れ、トランジスタＱ22のベースは−Ｖin入力バッファＢ
12の出力端に接続されている。トランジスタＱ21はトラ
ンジスタＱ22のａ倍（ａは実数）のエミッタ面積を有し
ている。トランジスタＱ27，Ｑ28のエミッタも電流値Ｉ
0 の定電流源ｉ24によってバイアスされ、トランジスタ
Ｑ27のベースは＋Ｖin入力バッファＢ11の出力端に接続
され、トランジスタＱ28のベースは−Ｖin入力バッファ
Ｂ12の出力端に接続されている。トランジスタＱ28はト
ランジスタＱ27のａ倍のエミッタ面積を有している。ト
ランジスタＱ23，Ｑ24のエミッタは電流値α21・Ｉ0
（α21は実数）の定電流源ｉ22によってバイアスされ、
トランジスタＱ23のベースは−Ｖin入力バッファＢ12の
出力端に接続され、トランジスタＱ24のベースは＋Ｖin
入力バッファＢ11の出力端に接続されている。トランジ
スタＱ23はトランジスタＱ24のｂ倍（ｂは実数）のエミ
ッタ面積を有している。トランジスタＱ25，Ｑ26のエミ
ッタは電流値α21・Ｉ0 の定電流源ｉ23によってバイア
スされ、トランジスタＱ25のベースは＋Ｖin入力バッフ
ァＢ11の出力端に接続され、トランジスタＱ26のベース
は−Ｖin入力バッファＢ12の出力端に接続されている。
トランジスタＱ26はトランジスタＱ25のｂ倍のエミッタ
面積を有している。このように、ここではトランジスタ
のエミッタにサイズ比を設定することで、トランジスタ
のベースにおける電池接続の有無で直流オフセットを与
えた場合と同様に、入力線形範囲の拡張を図っている。
あり、この回路２０１はｎｐｎ型トランジスタＱ21，Ｑ
22、Ｑ23，Ｑ24、Ｑ25，Ｑ26、Ｑ27，Ｑ28からそれぞれ
構成される４組のエミッタカップルドペアからなってい
る。トランジスタＱ21，Ｑ22のエミッタは電流値Ｉ0 の
定電流源ｉ21によってバイアスされ、トランジスタＱ21
のベースは＋Ｖin入力バッファＢ11の出力端に接続さ
れ、トランジスタＱ22のベースは−Ｖin入力バッファＢ
12の出力端に接続されている。トランジスタＱ21はトラ
ンジスタＱ22のａ倍（ａは実数）のエミッタ面積を有し
ている。トランジスタＱ27，Ｑ28のエミッタも電流値Ｉ
0 の定電流源ｉ24によってバイアスされ、トランジスタ
Ｑ27のベースは＋Ｖin入力バッファＢ11の出力端に接続
され、トランジスタＱ28のベースは−Ｖin入力バッファ
Ｂ12の出力端に接続されている。トランジスタＱ28はト
ランジスタＱ27のａ倍のエミッタ面積を有している。ト
ランジスタＱ23，Ｑ24のエミッタは電流値α21・Ｉ0
（α21は実数）の定電流源ｉ22によってバイアスされ、
トランジスタＱ23のベースは−Ｖin入力バッファＢ12の
出力端に接続され、トランジスタＱ24のベースは＋Ｖin
入力バッファＢ11の出力端に接続されている。トランジ
スタＱ23はトランジスタＱ24のｂ倍（ｂは実数）のエミ
ッタ面積を有している。トランジスタＱ25，Ｑ26のエミ
ッタは電流値α21・Ｉ0 の定電流源ｉ23によってバイア
スされ、トランジスタＱ25のベースは＋Ｖin入力バッフ
ァＢ11の出力端に接続され、トランジスタＱ26のベース
は−Ｖin入力バッファＢ12の出力端に接続されている。
トランジスタＱ26はトランジスタＱ25のｂ倍のエミッタ
面積を有している。このように、ここではトランジスタ
のエミッタにサイズ比を設定することで、トランジスタ
のベースにおける電池接続の有無で直流オフセットを与
えた場合と同様に、入力線形範囲の拡張を図っている。
【００３６】次に、この差動増幅回路２０１の出力電流
はカレントミラー回路１０２に入力され、このカレント
ミラー回路１０２によって１／ｎに減少させられる。こ
れにより、伝達関数はＧｍ／（ｓ・２π・ｎ・Ｃ）とな
り、従来技術と同じ周波数にするためには、トランスコ
ンダクタンスＧｍをｎ倍にする必要があるが、その代償
として等価入力換算雑音電圧が１／（ｎ1/2 ）になるの
で、積分容量を大きくしなくとも雑音を低下させること
が可能となる。
はカレントミラー回路１０２に入力され、このカレント
ミラー回路１０２によって１／ｎに減少させられる。こ
れにより、伝達関数はＧｍ／（ｓ・２π・ｎ・Ｃ）とな
り、従来技術と同じ周波数にするためには、トランスコ
ンダクタンスＧｍをｎ倍にする必要があるが、その代償
として等価入力換算雑音電圧が１／（ｎ1/2 ）になるの
で、積分容量を大きくしなくとも雑音を低下させること
が可能となる。
【００３７】なお、このカレントミラー回路１０２のト
ランジスタＱ18，Ｑ1Aの各コレクタをバイアスする電流
源ｉ25，ｉ26の電流値は、上述したようにα21に応じて
決定される。ここで、例えば、ａ＝１３．４、ｂ＝２．
０３とした場合、α21＝１．８３に設定される。この場
合、定電流源ｉ25，ｉ26の電流値は２．８３Ｉ0 ／ｎと
なる。
ランジスタＱ18，Ｑ1Aの各コレクタをバイアスする電流
源ｉ25，ｉ26の電流値は、上述したようにα21に応じて
決定される。ここで、例えば、ａ＝１３．４、ｂ＝２．
０３とした場合、α21＝１．８３に設定される。この場
合、定電流源ｉ25，ｉ26の電流値は２．８３Ｉ0 ／ｎと
なる。
【００３８】ここで、ｎ＝１０とすれば、トランジスタ
１個あたりの電流が１２ｎ［Ａ］から１２０ｎ［Ａ］ま
で大きくなるので、雑音が低下するばかりではなく、プ
ロセスに対する制限も大幅に緩和される。また、消費電
流は増加するが、小さすぎた値が少々増えるだけ（差動
増幅回路、１個あたり５００ｎＡから５μＡ）のことで
あるので、実用上は全く問題にならない。この差動増幅
回路を用いてフィルタを構成する場合、図８のように帰
還回路を構成するが、前段の差動増幅回路のＶout をＶ
inに直結すると、カレントミラー回路によって電流利得
を減衰させているので、差動増幅回路の直流利得ａ＝β
／ｎになる。β＝１００，ｎ＝１０とすると、ａ＝１０
となり、アクティブフィルタの振幅特性の劣化を防ぐた
めに、入力抵抗の高い電圧制御電流源Ｂ11，Ｂ12を入れ
ることによって、直流利得の低下を防ぐことができる。
１個あたりの電流が１２ｎ［Ａ］から１２０ｎ［Ａ］ま
で大きくなるので、雑音が低下するばかりではなく、プ
ロセスに対する制限も大幅に緩和される。また、消費電
流は増加するが、小さすぎた値が少々増えるだけ（差動
増幅回路、１個あたり５００ｎＡから５μＡ）のことで
あるので、実用上は全く問題にならない。この差動増幅
回路を用いてフィルタを構成する場合、図８のように帰
還回路を構成するが、前段の差動増幅回路のＶout をＶ
inに直結すると、カレントミラー回路によって電流利得
を減衰させているので、差動増幅回路の直流利得ａ＝β
／ｎになる。β＝１００，ｎ＝１０とすると、ａ＝１０
となり、アクティブフィルタの振幅特性の劣化を防ぐた
めに、入力抵抗の高い電圧制御電流源Ｂ11，Ｂ12を入れ
ることによって、直流利得の低下を防ぐことができる。
【００３９】図３は図２に示す回路の出力端にオペアン
プを接続した実施例を示すものである。
プを接続した実施例を示すものである。
【００４０】この図において、Ｑ31，Ｑ32は入出力電流
が等しいカレントミラー回路を形成するｎｐｎ型トラン
ジスタであり、電流入力素子としてのトランジスタＱ31
のコレクタ、ベースはカレントミラー回路１０２のトラ
ンジスタＱ18のコレクタに接続され、出力素子となるト
ランジスタＱ32のコレクタはトランジスタＱ1Aのコレク
タに接続されており、このトランジスタＱ32のコレクタ
に符号３０３で示す上記オペアンプが接続され、このオ
ペアンプ３０３の出力端子間に容量が接続される構成と
なる。
が等しいカレントミラー回路を形成するｎｐｎ型トラン
ジスタであり、電流入力素子としてのトランジスタＱ31
のコレクタ、ベースはカレントミラー回路１０２のトラ
ンジスタＱ18のコレクタに接続され、出力素子となるト
ランジスタＱ32のコレクタはトランジスタＱ1Aのコレク
タに接続されており、このトランジスタＱ32のコレクタ
に符号３０３で示す上記オペアンプが接続され、このオ
ペアンプ３０３の出力端子間に容量が接続される構成と
なる。
【００４１】この回路の時定数は、Ｇｍ／（ｓ・２π・
ｎ・Ｃ）となり、図２と同じになる。
ｎ・Ｃ）となり、図２と同じになる。
【００４２】図４は図２に示す回路に更に入力電流を小
さくして出力するカレントミラー回路を追加した実施例
を示すものである。
さくして出力するカレントミラー回路を追加した実施例
を示すものである。
【００４３】この図において、符号４０１で示すものが
その追加カレントミラー回路であり、ｎｐｎ型トランジ
スタＱ41，Ｑ42からなるものと、ｎｐｎ型トランジスタ
Ｑ43，Ｑ44からなるものとの二つのカレントミラーを含
んでいる。トランジスタＱ41は入力素子となり、そのコ
レクタ、ベースはカレントミラー回路１０２のトランジ
スタＱ18のコレクタに接続され、出力素子となるトラン
ジスタＱ42のコレクタは定電流源ｉ42によってバイアス
されている。トランジスタＱ41はトランジスタＱ42のｍ
倍（ｍは実数）のエミッタ面積を有し、トランジスタＱ
41のエミッタとＧＮＤ電位との間には抵抗値Ｒ´の抵抗
器ｒ41が挿入され、トランジスタＱ42のエミッタとＧＮ
Ｄ電位との間には抵抗値ｍＲ´の抵抗器ｒ42が挿入され
ている。これにより、トランジスタＱ41，Ｑ42からなる
カレントミラーはトランジスタＱ18のコレクタ電流を１
／ｍに減少させることとなり、これにより、トランジス
タＱ21，Ｑ23，Ｑ25，Ｑ27のコレクタ電流は、トランジ
スタＱ42のコレクタ電流となる間に１／ｍｎに減少させ
られることとなる。同様に、トランジスタＱ43は入力素
子となり、そのコレクタ、ベースはカレントミラー回路
１０２のトランジスタＱ1Aのコレクタに接続され、出力
素子となるトランジスタＱ44のコレクタは定電流源ｉ41
によってバイアスされている。トランジスタＱ43はトラ
ンジスタＱ44のｍ倍（ｍは実数）のエミッタ面積を有
し、トランジスタＱ43のエミッタとＧＮＤ電位との間に
は抵抗値Ｒ´の抵抗器ｒ43が挿入され、トランジスタＱ
44のエミッタとＧＮＤ電位との間には抵抗値ｍＲ´の抵
抗器ｒ44が挿入されている。これにより、トランジスタ
Ｑ43，Ｑ44からなるカレントミラーはトランジスタＱ1A
のコレクタ電流を１／ｍに減少させ、結果的に、トラン
ジスタＱ22，Ｑ24，Ｑ26，Ｑ28のコレクタ電流を１／ｍ
ｎに減少させる。
その追加カレントミラー回路であり、ｎｐｎ型トランジ
スタＱ41，Ｑ42からなるものと、ｎｐｎ型トランジスタ
Ｑ43，Ｑ44からなるものとの二つのカレントミラーを含
んでいる。トランジスタＱ41は入力素子となり、そのコ
レクタ、ベースはカレントミラー回路１０２のトランジ
スタＱ18のコレクタに接続され、出力素子となるトラン
ジスタＱ42のコレクタは定電流源ｉ42によってバイアス
されている。トランジスタＱ41はトランジスタＱ42のｍ
倍（ｍは実数）のエミッタ面積を有し、トランジスタＱ
41のエミッタとＧＮＤ電位との間には抵抗値Ｒ´の抵抗
器ｒ41が挿入され、トランジスタＱ42のエミッタとＧＮ
Ｄ電位との間には抵抗値ｍＲ´の抵抗器ｒ42が挿入され
ている。これにより、トランジスタＱ41，Ｑ42からなる
カレントミラーはトランジスタＱ18のコレクタ電流を１
／ｍに減少させることとなり、これにより、トランジス
タＱ21，Ｑ23，Ｑ25，Ｑ27のコレクタ電流は、トランジ
スタＱ42のコレクタ電流となる間に１／ｍｎに減少させ
られることとなる。同様に、トランジスタＱ43は入力素
子となり、そのコレクタ、ベースはカレントミラー回路
１０２のトランジスタＱ1Aのコレクタに接続され、出力
素子となるトランジスタＱ44のコレクタは定電流源ｉ41
によってバイアスされている。トランジスタＱ43はトラ
ンジスタＱ44のｍ倍（ｍは実数）のエミッタ面積を有
し、トランジスタＱ43のエミッタとＧＮＤ電位との間に
は抵抗値Ｒ´の抵抗器ｒ43が挿入され、トランジスタＱ
44のエミッタとＧＮＤ電位との間には抵抗値ｍＲ´の抵
抗器ｒ44が挿入されている。これにより、トランジスタ
Ｑ43，Ｑ44からなるカレントミラーはトランジスタＱ1A
のコレクタ電流を１／ｍに減少させ、結果的に、トラン
ジスタＱ22，Ｑ24，Ｑ26，Ｑ28のコレクタ電流を１／ｍ
ｎに減少させる。
【００４４】以上から明らかなように本実施例の回路に
よれば、トランスコンダクタンスＧｍを１／（ｎ・ｍ）
に減衰させ、時定数を大きくすることによって、より低
周波で、低雑音のフィルタが可能になる。例えば、ｎ，
ｍ＝１０とすれば、周波数１／１００、雑音電圧値を１
／１０にすることができる。
よれば、トランスコンダクタンスＧｍを１／（ｎ・ｍ）
に減衰させ、時定数を大きくすることによって、より低
周波で、低雑音のフィルタが可能になる。例えば、ｎ，
ｍ＝１０とすれば、周波数１／１００、雑音電圧値を１
／１０にすることができる。
【００４５】図５は３組のエミッタカップルドペアを用
いて線形化し、カレントミラー回路にＭＯＳＦＥＴを使
用した実施例を示すものである。
いて線形化し、カレントミラー回路にＭＯＳＦＥＴを使
用した実施例を示すものである。
【００４６】この図において、５０１は本実施例の差動
増幅回路であって、ｎｐｎ型トランジスタＱ51，Ｑ52、
Ｑ53，Ｑ54、Ｑ55，Ｑ56からそれぞれなる３組のエミッ
タカップルドペアを備えている。トランジスタＱ51，Ｑ
52のエミッタは電流値Ｉ0 の定電流源ｉ51によってバイ
アスされ、トランジスタＱ51のベースは＋Ｖin入力バッ
ファＢ11に相当するｎチャネル型ＭＯＳトランジスタＭ
52の出力端に接続され、トランジスタＱ52のベースは−
Ｖin入力バッファＢ12に相当するｎチャネル型ＭＯＳト
ランジスタＭ51の出力端に接続されている。トランジス
タＱ51はトランジスタＱ52のｃ倍（ｃは実数）のエミッ
タ面積を有している。トランジスタＱ53，Ｑ52のエミッ
タは電流値α51・Ｉ0 （α51は実数）の定電流源ｉ52に
よってバイアスされ、トランジスタＱ53のベースはトラ
ンジスタＭ52の出力端に接続され、トランジスタＱ54の
ベースはトランジスタＭ51の出力端に接続されている。
トランジスタＱ53，Ｑ54は同一のエミッタ面積を有す
る。トランジスタＱ55，Ｑ56のエミッタは電流値Ｉ0 の
定電流源ｉ53によってバイアスされ、トランジスタＱ55
のベースはトランジスタＭ52の出力端に接続され、トラ
ンジスタＱ56のベースはトランジスタＭ51の出力端に接
続されている。トランジスタＱ56はトランジスタＱ55の
ｃ倍のエミッタ面積を有している。このように、ここで
はトランジスタのエミッタにサイズ比を設定すること
で、トランジスタのベースにおける電池接続の有無で直
流オフセットを与えた場合と同様に、入力線形範囲の拡
張を図っている。
増幅回路であって、ｎｐｎ型トランジスタＱ51，Ｑ52、
Ｑ53，Ｑ54、Ｑ55，Ｑ56からそれぞれなる３組のエミッ
タカップルドペアを備えている。トランジスタＱ51，Ｑ
52のエミッタは電流値Ｉ0 の定電流源ｉ51によってバイ
アスされ、トランジスタＱ51のベースは＋Ｖin入力バッ
ファＢ11に相当するｎチャネル型ＭＯＳトランジスタＭ
52の出力端に接続され、トランジスタＱ52のベースは−
Ｖin入力バッファＢ12に相当するｎチャネル型ＭＯＳト
ランジスタＭ51の出力端に接続されている。トランジス
タＱ51はトランジスタＱ52のｃ倍（ｃは実数）のエミッ
タ面積を有している。トランジスタＱ53，Ｑ52のエミッ
タは電流値α51・Ｉ0 （α51は実数）の定電流源ｉ52に
よってバイアスされ、トランジスタＱ53のベースはトラ
ンジスタＭ52の出力端に接続され、トランジスタＱ54の
ベースはトランジスタＭ51の出力端に接続されている。
トランジスタＱ53，Ｑ54は同一のエミッタ面積を有す
る。トランジスタＱ55，Ｑ56のエミッタは電流値Ｉ0 の
定電流源ｉ53によってバイアスされ、トランジスタＱ55
のベースはトランジスタＭ52の出力端に接続され、トラ
ンジスタＱ56のベースはトランジスタＭ51の出力端に接
続されている。トランジスタＱ56はトランジスタＱ55の
ｃ倍のエミッタ面積を有している。このように、ここで
はトランジスタのエミッタにサイズ比を設定すること
で、トランジスタのベースにおける電池接続の有無で直
流オフセットを与えた場合と同様に、入力線形範囲の拡
張を図っている。
【００４７】次に、符号５０２で示すものが本実施例の
カレントミラー回路であり、ｎチャネル型ＭＯＳトラン
ジスタＭ53，Ｍ54、Ｍ55，Ｍ56それぞれからなる２つの
カレントミラーを含んでいる。入力素子としてのトラン
ジスタＭ53のソース、ゲートは差動増幅回路５０１のト
ランジスタＱ52，Ｑ54，Ｑ56のコレクタに接続されてい
る。このトランジスタＭ53はこれに対し出力素子となる
トランジスタＭ54のｎ倍のＷ1 ／Ｌ1 （ゲート幅／チャ
ネル長）値を有しており、このトランジスタＭ54のソー
スは定電流源ｉ56によりバイアスされている。この定電
流源ｉ56の電流値は（χ／ｎ）Ｉ0 で表され、この式中
のχは前述した実施例と同様に差動増幅回路５０１のバ
イアス電流のα51との兼合いで決まる。例えば、ｃ＝
７．８９のときにはα51は０．６４とされ、この場合、
χ＝１．３２となる。同じく入力素子としてのトランジ
スタＭ55のソース、ゲートはトランジスタＱ51，Ｑ53，
Ｑ55のコレクタに接続されている。このトランジスタＭ
55はこれに対し出力素子となるトランジスタＭ56のｎ倍
のＷ1 ／Ｌ1 値を有している。このトランジスタＭ56の
ソースは定電流源ｉ57によりバイアスされており、その
電流値も（χ／ｎ）Ｉ0 で表される。
カレントミラー回路であり、ｎチャネル型ＭＯＳトラン
ジスタＭ53，Ｍ54、Ｍ55，Ｍ56それぞれからなる２つの
カレントミラーを含んでいる。入力素子としてのトラン
ジスタＭ53のソース、ゲートは差動増幅回路５０１のト
ランジスタＱ52，Ｑ54，Ｑ56のコレクタに接続されてい
る。このトランジスタＭ53はこれに対し出力素子となる
トランジスタＭ54のｎ倍のＷ1 ／Ｌ1 （ゲート幅／チャ
ネル長）値を有しており、このトランジスタＭ54のソー
スは定電流源ｉ56によりバイアスされている。この定電
流源ｉ56の電流値は（χ／ｎ）Ｉ0 で表され、この式中
のχは前述した実施例と同様に差動増幅回路５０１のバ
イアス電流のα51との兼合いで決まる。例えば、ｃ＝
７．８９のときにはα51は０．６４とされ、この場合、
χ＝１．３２となる。同じく入力素子としてのトランジ
スタＭ55のソース、ゲートはトランジスタＱ51，Ｑ53，
Ｑ55のコレクタに接続されている。このトランジスタＭ
55はこれに対し出力素子となるトランジスタＭ56のｎ倍
のＷ1 ／Ｌ1 値を有している。このトランジスタＭ56の
ソースは定電流源ｉ57によりバイアスされており、その
電流値も（χ／ｎ）Ｉ0 で表される。
【００４８】以上のような構成により、トランジスタＭ
53〜Ｍ56からなるカレントミラーはトランジスタＱ51，
Ｑ53，Ｑ55あるいはＱ52，Ｑ54，Ｑ56のコレクタ電流の
和の電流を１／ｎ倍にするものとなっている。積分器を
構成するための容量は、例えばトランジスタＭ54，Ｍ56
のソース間に接続されるようになっている。
53〜Ｍ56からなるカレントミラーはトランジスタＱ51，
Ｑ53，Ｑ55あるいはＱ52，Ｑ54，Ｑ56のコレクタ電流の
和の電流を１／ｎ倍にするものとなっている。積分器を
構成するための容量は、例えばトランジスタＭ54，Ｍ56
のソース間に接続されるようになっている。
【００４９】よって、このカレントミラー回路５０２に
よってトランスコンダクタンスＧｍが１／ｎに減衰し、
カットオフ周波数ｆ0 は、Ｇｍ／ｎと容量値Ｃとの比Ｇ
ｍ／（２π・ｎ・Ｃ）となって、従来技術の１／ｎにな
る。
よってトランスコンダクタンスＧｍが１／ｎに減衰し、
カットオフ周波数ｆ0 は、Ｇｍ／ｎと容量値Ｃとの比Ｇ
ｍ／（２π・ｎ・Ｃ）となって、従来技術の１／ｎにな
る。
【００５０】そして、ＭＯＳＦＥＴは、一般に、バイポ
ーラトランジスタより動作電流に対するＧｍが小さいの
で、カレントミラー回路から出力される雑音が小さく、
図２に示すカレントミラー回路１０２のように抵抗器を
入れたときと同様の効果を持つようになる。
ーラトランジスタより動作電流に対するＧｍが小さいの
で、カレントミラー回路から出力される雑音が小さく、
図２に示すカレントミラー回路１０２のように抵抗器を
入れたときと同様の効果を持つようになる。
【００５１】図６は２組のエミッタカップルドペアを用
いて線形化した実施例を示すものである。
いて線形化した実施例を示すものである。
【００５２】この図において、６０１は差動増幅回路で
あり、この回路６０１はｎｐｎ型トランジスタＱ61，Ｑ
62、Ｑ63，Ｑ64からそれぞれ構成されるエミッタカップ
ルドペアからなっている。トランジスタＱ61，Ｑ62のエ
ミッタは定電流源ｉ61によってバイアスされ、トランジ
スタＱ61のベースは＋Ｖin入力バッファＢ11に相当する
ｐｎｐ型トランジスタＱ65のエミッタに接続され、トラ
ンジスタＱ62のベースは−Ｖin入力バッファＢ12に相当
するｐｎｐ型トランジスタＱ66のエミッタに接続されて
いる。トランジスタＱ61はトランジスタＱ62の４倍のエ
ミッタ面積を有している。トランジスタＱ63，Ｑ64のエ
ミッタは定電流源ｉ62によってバイアスされ、トランジ
スタＱ63のベースはトランジスタＱ65のエミッタに接続
され、トランジスタＱ64のベースはトランジスタＱ66の
エミッタに接続されている。トランジスタＱ63はトラン
ジスタＱ64の４倍のエミッタ面積を有している。このよ
うに、ここではトランジスタのエミッタにサイズ比を設
定することで、トランジスタのベースにおける電池接続
の有無で直流オフセットを与えた場合と同様に、入力線
形範囲の拡張を図っている。
あり、この回路６０１はｎｐｎ型トランジスタＱ61，Ｑ
62、Ｑ63，Ｑ64からそれぞれ構成されるエミッタカップ
ルドペアからなっている。トランジスタＱ61，Ｑ62のエ
ミッタは定電流源ｉ61によってバイアスされ、トランジ
スタＱ61のベースは＋Ｖin入力バッファＢ11に相当する
ｐｎｐ型トランジスタＱ65のエミッタに接続され、トラ
ンジスタＱ62のベースは−Ｖin入力バッファＢ12に相当
するｐｎｐ型トランジスタＱ66のエミッタに接続されて
いる。トランジスタＱ61はトランジスタＱ62の４倍のエ
ミッタ面積を有している。トランジスタＱ63，Ｑ64のエ
ミッタは定電流源ｉ62によってバイアスされ、トランジ
スタＱ63のベースはトランジスタＱ65のエミッタに接続
され、トランジスタＱ64のベースはトランジスタＱ66の
エミッタに接続されている。トランジスタＱ63はトラン
ジスタＱ64の４倍のエミッタ面積を有している。このよ
うに、ここではトランジスタのエミッタにサイズ比を設
定することで、トランジスタのベースにおける電池接続
の有無で直流オフセットを与えた場合と同様に、入力線
形範囲の拡張を図っている。
【００５３】次に、この差動増幅回路６０１の出力電流
はカレントミラー回路１０２に入力され、このカレント
ミラー回路１０２によって１／ｎに減少させられる。こ
れにより、伝達関数はＧｍ／（ｓ・２π・ｎ・Ｃ）とな
り、従来技術と同じ周波数にするためには、トランスコ
ンダクタンスＧｍをｎ倍にする必要があるが、その代償
として等価入力換算雑音電圧が１／（ｎ1/2 ）になるの
で、積分容量を大きくしなくとも雑音を低下させること
が可能となる。
はカレントミラー回路１０２に入力され、このカレント
ミラー回路１０２によって１／ｎに減少させられる。こ
れにより、伝達関数はＧｍ／（ｓ・２π・ｎ・Ｃ）とな
り、従来技術と同じ周波数にするためには、トランスコ
ンダクタンスＧｍをｎ倍にする必要があるが、その代償
として等価入力換算雑音電圧が１／（ｎ1/2 ）になるの
で、積分容量を大きくしなくとも雑音を低下させること
が可能となる。
【００５４】図７は、４組のエミッタカップルドペアに
入力バッファ回路で直流オフセットを与え線形化を図っ
た実施例を示すものである。
入力バッファ回路で直流オフセットを与え線形化を図っ
た実施例を示すものである。
【００５５】この図において、７０１は差動増幅回路で
あり、ｎｐｎ型トランジスタＱ71，Ｑ72、Ｑ73，Ｑ74、
Ｑ75，Ｑ76、Ｑ77，Ｑ78からそれぞれ構成される４組の
エミッタカップルドペアからなっている。トランジスタ
Ｑ71，Ｑ72のエミッタ及びトランジスタＱ77，Ｑ78のエ
ミッタは電流値Ｉ0 の定電流源ｉ71，ｉ74によりバイア
スされている。トランジスタＱ73，Ｑ74のエミッタ及び
トランジスタＱ75，Ｑ76のエミッタは電流値α21・Ｉ0
の定電流源ｉ72，ｉ73によってバイアスされている。
あり、ｎｐｎ型トランジスタＱ71，Ｑ72、Ｑ73，Ｑ74、
Ｑ75，Ｑ76、Ｑ77，Ｑ78からそれぞれ構成される４組の
エミッタカップルドペアからなっている。トランジスタ
Ｑ71，Ｑ72のエミッタ及びトランジスタＱ77，Ｑ78のエ
ミッタは電流値Ｉ0 の定電流源ｉ71，ｉ74によりバイア
スされている。トランジスタＱ73，Ｑ74のエミッタ及び
トランジスタＱ75，Ｑ76のエミッタは電流値α21・Ｉ0
の定電流源ｉ72，ｉ73によってバイアスされている。
【００５６】Ｂ71は＋Ｖinを入力するバッファ回路であ
り、ｎｐｎ型トランジスタＱ7A〜Ｑ7Dを備え、トランジ
スタＱ7A〜Ｑ7Dのエミッタは電流値ＩE の定電流源ｉ75
〜ｉ78によってバイアスされている。Ｂ72は−Ｖinを入
力するバッファ回路であり、ｎｐｎ型トランジスタＱ7E
〜Ｑ7Hを備え、これらトランジスタＱ7E〜Ｑ7Hのエミッ
タは電流値ＩE の定電流源ｉ79〜ｉ7Cによりバイアスさ
れている。
り、ｎｐｎ型トランジスタＱ7A〜Ｑ7Dを備え、トランジ
スタＱ7A〜Ｑ7Dのエミッタは電流値ＩE の定電流源ｉ75
〜ｉ78によってバイアスされている。Ｂ72は−Ｖinを入
力するバッファ回路であり、ｎｐｎ型トランジスタＱ7E
〜Ｑ7Hを備え、これらトランジスタＱ7E〜Ｑ7Hのエミッ
タは電流値ＩE の定電流源ｉ79〜ｉ7Cによりバイアスさ
れている。
【００５７】ここで、トランジスタＱ7Aのエミッタ面積
（＝トランジスタＱ7Eのエミッタ面積）を１としたと
き、トランジスタＱ7B，Ｑ7Fは同じエミッタ面積を有
し、トランジスタＱ7D，Ｑ7Hは上記ａ倍、トランジスタ
Ｑ7G，Ｑ7Cは上記ｂ倍のエミッタ面積を有している。ト
ランジスタＱ71のベースはトランジスタＱ7Dのエミッタ
に接続され、トランジスタＱ72のベースはトランジスタ
Ｑ7Eのエミッタに接続されており、これによりトランジ
スタＱ71，Ｑ72間に直流オフセットが設定されている。
同様に、トランジスタＱ77のベースはトランジスタＱ7A
のエミッタに接続され、トランジスタＱ78のベースはト
ランジスタＱ7Hのエミッタに接続されており、これによ
りトランジスタＱ77，Ｑ78間に直流オフセットが設定さ
れている。次に、トランジスタＱ73のベースはトランジ
スタＱ7Cのエミッタに接続され、トランジスタＱ74のベ
ースはトランジスタＱ7Fのエミッタに接続されており、
これによりトランジスタＱ73，Ｑ74間に直流オフセット
が設定されている。同様に、トランジスタＱ75のベース
はトランジスタＱ7Cのエミッタに接続され、トランジス
タＱ76のベースはトランジスタＱ7Gのエミッタに接続さ
れており、これによりトランジスタＱ75，Ｑ76間に直流
オフセットが設定されている。このように、ここでは、
差動増幅回路７０１を構成するトランジスタのエミッタ
にはサイズ比を設けず、またベースに電池を接続しない
代わりに、入力バッファ回路Ｂ71，Ｂ72を構成するトラ
ンジスタのエミッタにサイズ比を設けることで、差動増
幅回路７０１のトランジスタへの入力に直流オフセット
を設定し、差動増幅回路７０１の線形範囲の拡張を図っ
ている。
（＝トランジスタＱ7Eのエミッタ面積）を１としたと
き、トランジスタＱ7B，Ｑ7Fは同じエミッタ面積を有
し、トランジスタＱ7D，Ｑ7Hは上記ａ倍、トランジスタ
Ｑ7G，Ｑ7Cは上記ｂ倍のエミッタ面積を有している。ト
ランジスタＱ71のベースはトランジスタＱ7Dのエミッタ
に接続され、トランジスタＱ72のベースはトランジスタ
Ｑ7Eのエミッタに接続されており、これによりトランジ
スタＱ71，Ｑ72間に直流オフセットが設定されている。
同様に、トランジスタＱ77のベースはトランジスタＱ7A
のエミッタに接続され、トランジスタＱ78のベースはト
ランジスタＱ7Hのエミッタに接続されており、これによ
りトランジスタＱ77，Ｑ78間に直流オフセットが設定さ
れている。次に、トランジスタＱ73のベースはトランジ
スタＱ7Cのエミッタに接続され、トランジスタＱ74のベ
ースはトランジスタＱ7Fのエミッタに接続されており、
これによりトランジスタＱ73，Ｑ74間に直流オフセット
が設定されている。同様に、トランジスタＱ75のベース
はトランジスタＱ7Cのエミッタに接続され、トランジス
タＱ76のベースはトランジスタＱ7Gのエミッタに接続さ
れており、これによりトランジスタＱ75，Ｑ76間に直流
オフセットが設定されている。このように、ここでは、
差動増幅回路７０１を構成するトランジスタのエミッタ
にはサイズ比を設けず、またベースに電池を接続しない
代わりに、入力バッファ回路Ｂ71，Ｂ72を構成するトラ
ンジスタのエミッタにサイズ比を設けることで、差動増
幅回路７０１のトランジスタへの入力に直流オフセット
を設定し、差動増幅回路７０１の線形範囲の拡張を図っ
ている。
【００５８】この差動増幅回路７０１の出力電流は上記
と同様のカレントミラー回路１０２に入力され、このカ
レントミラー回路１０２により１／ｎに減少させられ
る。これにより、伝達関数はＧｍ／（ｓ・２π・ｎ・
Ｃ）となり、等価入力換算雑音電圧が１／（ｎ1/2 ）に
なるので、積分容量を大きくしなくとも雑音を低下させ
ることが可能となる。
と同様のカレントミラー回路１０２に入力され、このカ
レントミラー回路１０２により１／ｎに減少させられ
る。これにより、伝達関数はＧｍ／（ｓ・２π・ｎ・
Ｃ）となり、等価入力換算雑音電圧が１／（ｎ1/2 ）に
なるので、積分容量を大きくしなくとも雑音を低下させ
ることが可能となる。
【００５９】なお、上記本発明に係る差動増幅器による
積分回路は、ダイレクトコンバージョン方式による受信
回路に限らず、ＴＶ、ＶＴＲ、ハードディスク装置など
に用いるアクティブフィルタなどに広く適用することが
できる。図８は本発明の差動増幅器の一応用例となるア
クティブフィルタの構成を示す回路図であり、本発明に
係る差動増幅器を用いてフィルタを構成する場合にはこ
の図８に示すように帰還回路として構成されている。こ
のフィルタは、差動増幅器８１〜８７を有し、その差動
増幅器８１〜８７は図１に示されたような回路構成によ
り構成されている。したがって、図８中の５個の容量と
差動増幅器８１〜８７により５次のフィルタが構成され
ている。この差動増幅器を用いたフィルタは、複数段の
差動増幅器と、各段の差動増幅器の一方側の差動出力を
前段の差動入力の一方にそれぞれ帰還する帰還回路と、
各段の差動増幅回路の出力に接続された容量と、を備え
ている。各段の差動増幅器８１〜８７のそれぞれは、例
えば図１に示された構成、すなわち１または複数のエミ
ッタカップルドペアを並列接続し、そのコレクタ電流を
加算してなる差動増幅回路と、前記差動増幅回路のコレ
クタ電流を入力し、この入力電流をｎ対１（ｎ＞１）の
比で減衰させることにより、入力電流よりも出力電流を
小さくして出力するカレントミラー回路と、を備えてい
る。
積分回路は、ダイレクトコンバージョン方式による受信
回路に限らず、ＴＶ、ＶＴＲ、ハードディスク装置など
に用いるアクティブフィルタなどに広く適用することが
できる。図８は本発明の差動増幅器の一応用例となるア
クティブフィルタの構成を示す回路図であり、本発明に
係る差動増幅器を用いてフィルタを構成する場合にはこ
の図８に示すように帰還回路として構成されている。こ
のフィルタは、差動増幅器８１〜８７を有し、その差動
増幅器８１〜８７は図１に示されたような回路構成によ
り構成されている。したがって、図８中の５個の容量と
差動増幅器８１〜８７により５次のフィルタが構成され
ている。この差動増幅器を用いたフィルタは、複数段の
差動増幅器と、各段の差動増幅器の一方側の差動出力を
前段の差動入力の一方にそれぞれ帰還する帰還回路と、
各段の差動増幅回路の出力に接続された容量と、を備え
ている。各段の差動増幅器８１〜８７のそれぞれは、例
えば図１に示された構成、すなわち１または複数のエミ
ッタカップルドペアを並列接続し、そのコレクタ電流を
加算してなる差動増幅回路と、前記差動増幅回路のコレ
クタ電流を入力し、この入力電流をｎ対１（ｎ＞１）の
比で減衰させることにより、入力電流よりも出力電流を
小さくして出力するカレントミラー回路と、を備えてい
る。
【００６０】
【発明の効果】以上説明したように、本発明の差動増幅
器に容量を接続した積分回路でアクティブフィルタを構
成した場合、その積分容量を大きくしなくとも、アクテ
ィブフィルタの雑音を小さくすることができる。したが
って、ダイレクトコンバージョン方式受信回路に適用し
たときには前置フィルタの利得を小さくすることができ
ることとなる。
器に容量を接続した積分回路でアクティブフィルタを構
成した場合、その積分容量を大きくしなくとも、アクテ
ィブフィルタの雑音を小さくすることができる。したが
って、ダイレクトコンバージョン方式受信回路に適用し
たときには前置フィルタの利得を小さくすることができ
ることとなる。
【００６１】また、カレントミラー回路による消費電流
の増大が懸念されるが、エミッタカップルドペアを線形
化した回路を用いて構成したフィルタは、雑音が小さ
く、消費電流が小さいという長所を持っており、その心
配はない。よって、本発明によれば、カレントミラー回
路による電流利得の減衰処理と、エミッタカップルドペ
アの線形範囲拡張処理とを併用することで、雑音の小さ
いアクティブフィルタを少ない消費電流で実現すること
が可能である。
の増大が懸念されるが、エミッタカップルドペアを線形
化した回路を用いて構成したフィルタは、雑音が小さ
く、消費電流が小さいという長所を持っており、その心
配はない。よって、本発明によれば、カレントミラー回
路による電流利得の減衰処理と、エミッタカップルドペ
アの線形範囲拡張処理とを併用することで、雑音の小さ
いアクティブフィルタを少ない消費電流で実現すること
が可能である。
【００６２】特に、通信の用途では、ｓ／ｎ比だけでは
なく、雑音の絶対値を小さくする必要のある場合があ
り、携帯用の用途では、消費電力が厳しき制限されてい
るので、低電流で、低電圧であることが求められる。こ
の用途に極めて有効な回路構成である。
なく、雑音の絶対値を小さくする必要のある場合があ
り、携帯用の用途では、消費電力が厳しき制限されてい
るので、低電流で、低電圧であることが求められる。こ
の用途に極めて有効な回路構成である。
【図１】本発明に係る差動増幅器の一般化した構成を示
す回路図。
す回路図。
【図２】本発明の一実施例に係る差動増幅器の構成を示
す回路図。
す回路図。
【図３】本発明の別の実施例に係る差動増幅器の構成を
示す回路図。
示す回路図。
【図４】本発明の別の実施例に係る差動増幅器の構成を
示す回路図。
示す回路図。
【図５】本発明の別の実施例に係る差動増幅器の構成を
示す回路図。
示す回路図。
【図６】本発明の別の実施例に係る差動増幅器の構成を
示す回路図。
示す回路図。
【図７】本発明の別の実施例に係る差動増幅器の構成を
示す回路図。
示す回路図。
【図８】本発明の差動増幅器の一応用例となるアクティ
ブフィルタの構成を示す回路図。
ブフィルタの構成を示す回路図。
【図９】従来のダイレクトコンバージョン方式受信回路
の構成を示すブロックダイアグラム。
の構成を示すブロックダイアグラム。
【図１０】従来のページャーに使用されるダイレクトコ
ンバージョン方式受信回路の構成を示すブロックダイア
グラム。
ンバージョン方式受信回路の構成を示すブロックダイア
グラム。
【図１１】アクティブフィルタを形成するにあたり使用
される従来の線形範囲拡張差動増幅器の構成を示す回路
図。
される従来の線形範囲拡張差動増幅器の構成を示す回路
図。
１０１，２０１，５０１，６０１，７０１ 差動増幅回
路 Ｑ11〜Ｑ16，Ｑ21〜Ｑ28，Ｑ51〜Ｑ56，Ｑ61〜Ｑ64，Ｑ
71〜Ｑ78 エミッタカップルドペアをなすバイポーラト
ランジスタ ｖ11，ｖ12 直流オフセット設定・線形化手段を実現す
る電池 ａ，ｂ，ｃ 直流オフセット設定・線形化手段を実現す
るエミッタサイズ比 Ｂ71，Ｂ72 直流オフセット設定・線形化手段を実現す
る入力バッファ回路 １０２，４０１，５０２ カレントミラー回路 Ｑ17〜Ｑ1A カレントミラーを形成するバイポーラトラ
ンジスタ ｒ11〜ｒ14 抵抗器 Ｍ53〜Ｍ56 カレントミラーを形成すると同時に抵抗器
として機能するＭＯＳトランジスタ
路 Ｑ11〜Ｑ16，Ｑ21〜Ｑ28，Ｑ51〜Ｑ56，Ｑ61〜Ｑ64，Ｑ
71〜Ｑ78 エミッタカップルドペアをなすバイポーラト
ランジスタ ｖ11，ｖ12 直流オフセット設定・線形化手段を実現す
る電池 ａ，ｂ，ｃ 直流オフセット設定・線形化手段を実現す
るエミッタサイズ比 Ｂ71，Ｂ72 直流オフセット設定・線形化手段を実現す
る入力バッファ回路 １０２，４０１，５０２ カレントミラー回路 Ｑ17〜Ｑ1A カレントミラーを形成するバイポーラトラ
ンジスタ ｒ11〜ｒ14 抵抗器 Ｍ53〜Ｍ56 カレントミラーを形成すると同時に抵抗器
として機能するＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/343 H03F 1/26 H03F 3/45 H03H 11/04
Claims (5)
- 【請求項１】１または複数のエミッタカップルドペアを
並列接続し、そのコレクタ電流を加算してなる差動増幅
回路と、 前記差動増幅回路のコレクタ電流を入力し、この入力電
流をｎ対１（ｎ＞１）の比で減衰させることにより、入
力電流よりも出力電流を小さくして出力するカレントミ
ラー回路と、 を備えることを特徴とする差動増幅器。 - 【請求項２】前記カレントミラー回路の入力トランジス
タおよび出力トランジスタはバイポーラトランジスタで
あり、 前記入力トランジスタのエミッタと固定電位との間の第
１の抵抗器と、 前記出力トランジスタのエミッタと前記固定電位との間
の第２の抵抗器と、 をさらに備え、 前記第２の抵抗器の抵抗値は、前記第１の抵抗器の抵抗
値のｎ倍（ｎ＞１）であることを特徴とする請求項１に
記載の差動増幅器。 - 【請求項３】前記入力トランジスタのエミッタ面積は、
前記出力トランジスタのエミッタ面積のｎ倍（ｎ＞１）
であることを特徴とする請求項２に記載の差動増幅器。 - 【請求項４】前記カレントミラー回路の入力トランジス
タおよび出力トランジスタはＭＯＳトランジスタであ
り、前記入力トランジスタのＷ1 ／Ｌ1 （ゲート幅／チ
ャネル長）は前記出力トランジスタのｎ倍（ｎ＞１）の
Ｗ1 ／Ｌ1 （ゲート幅／チャネル長）の値を有するよう
に設定されて、入力された前記差動増幅器の前記コレク
タ電流を１／ｎ（ｎ＞１）に減衰させて出力することを
特徴とする請求項１に記載の差動増幅器。 - 【請求項５】複数段の差動増幅器と、各段の差動増幅器
の少なくとも一方側の差動出力を前段の差動入力の一方
にそれぞれ帰還する帰還回路と、各段の差動増幅回路の
出力に接続された容量と、を備える差動増幅器を用いた
フィルタにおいて、 前記各段の差動増幅器は、１または複数のエミッタカッ
プルドペアを並列接続し、そのコレクタ電流を加算して
なる差動増幅回路と、前記差動増幅回路のコレクタ電流
を入力し、この入力電流をｎ対１（ｎ＞１）の比で減衰
させることにより、入力電流よりも出力電流を小さくし
て出力するカレントミラー回路と、をそれぞれ備えるこ
とを特徴とする差動増幅器を用いたフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22427892A JP3308596B2 (ja) | 1992-08-24 | 1992-08-24 | 差動増幅器およびこれを用いたフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22427892A JP3308596B2 (ja) | 1992-08-24 | 1992-08-24 | 差動増幅器およびこれを用いたフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677746A JPH0677746A (ja) | 1994-03-18 |
| JP3308596B2 true JP3308596B2 (ja) | 2002-07-29 |
Family
ID=16811272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22427892A Expired - Fee Related JP3308596B2 (ja) | 1992-08-24 | 1992-08-24 | 差動増幅器およびこれを用いたフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308596B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4167201B2 (ja) | 2004-04-21 | 2008-10-15 | 株式会社日立製作所 | 周波数出力回路 |
-
1992
- 1992-08-24 JP JP22427892A patent/JP3308596B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677746A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5630228A (en) | Double balanced mixer circuit with active filter load for a portable comunication receiver | |
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| JPH01272308A (ja) | 広作動範囲の線形自動利得制御増幅器 | |
| JPH07147523A (ja) | 可変利得増幅器 | |
| JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JP3308596B2 (ja) | 差動増幅器およびこれを用いたフィルタ | |
| JP2000244261A (ja) | 信号入力回路及びこれを用いた可変利得増幅器 | |
| US6278299B1 (en) | Voltage to current converter | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| JPH07240663A (ja) | アクティブフィルタ回路 | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| JP3250884B2 (ja) | 演算増幅器 | |
| JP2002016453A (ja) | 無線周波数増幅器と同調器 | |
| JPH0678007A (ja) | ダイレクトコンバージョン方式復調回路 | |
| JP3031260B2 (ja) | ミキサ回路 | |
| JP4516177B2 (ja) | 可変利得増幅回路 | |
| JP4221131B2 (ja) | 可変利得増幅回路 | |
| JPH10200347A (ja) | 入力回路 | |
| JPH0238522Y2 (ja) | ||
| JPH0421363B2 (ja) | ||
| JP2003188667A (ja) | 多段可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |